KR102091434B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102091434B1
KR102091434B1 KR1020130089675A KR20130089675A KR102091434B1 KR 102091434 B1 KR102091434 B1 KR 102091434B1 KR 1020130089675 A KR1020130089675 A KR 1020130089675A KR 20130089675 A KR20130089675 A KR 20130089675A KR 102091434 B1 KR102091434 B1 KR 102091434B1
Authority
KR
South Korea
Prior art keywords
column
data
wiring
pixels
pixel
Prior art date
Application number
KR1020130089675A
Other languages
English (en)
Other versions
KR20150014247A (ko
Inventor
권호균
송대호
김기범
김윤수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130089675A priority Critical patent/KR102091434B1/ko
Priority to US14/248,659 priority patent/US9349336B2/en
Publication of KR20150014247A publication Critical patent/KR20150014247A/ko
Application granted granted Critical
Publication of KR102091434B1 publication Critical patent/KR102091434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 열 방향 및 행 방향으로 배열되는 복수의 화소들, 제k 열 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(K-1) 열 및 제(k+2) 열의 짝수행의 화소에 연결되는 복수의 데이터 배선들(m은 자연수) 및 상기 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함한다. 표시 장치는 컬럼 반전 구동을 위한 화소 배치임에도 불구하고, 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여 표시 장치의 개구율 및 투과율이 높아질 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 컬럼 반전 구동을 하면서도 소스/ 드레인 메탈 공통 배선을 이용하여 개구율이 높고 소비전력량이 낮은 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과, 상기 액정표시패널을 구동하는 구동장치를 포함한다. 상기 액정표시패널은 복수의 데이터 배선들과 상기 데이터 배선들과 교차하는 복수의 게이트 배선들을 포함한다. 상기 데이터 배선들과 상기 게이트 배선들에 의해 복수의 화소부들이 정의된다. 상기 구동장치는 상기 게이트 배선들에 게이트 신호를 출력하는 게이트 구동회로 및 상기 데이터 배선들에 데이터 신호를 출력하는 데이터 구동회로를 포함한다.
최근에는 전체적인 사이즈를 감소시키면서 제조 원가를 절감하기 위해 데이터 구동회로의 개수를 줄이기 위해 인접한 두 개의 화소들이 하나의 데이터 배선을 공유하는 구조가 사용되고 있다. 이러한 구조로는 극성이 1X2 도트 반전되는 컬럼 반전 구동 방식과 극성이 1X2 도트 반전되는 컬럼 반전 구동 방식으로 나누어진다.
상기 컬럼 반전 구동 방식은 컬럼 반전으로 인해 소비 전력이 낮은 장점이 있으나, 게이트 블랙 매트릭스 쪽에 데이터 신호 배선이 형성되고 게이트 메탈로 형성되는 공통 배선을 사용하게 되어 개구율이 낮아지는 단점을 가진다.
상기 도트 반전 구동 방식은 소스/ 드레인 메탈로 형성되는 공통 배선을 사용하게 되어 개구율 및 투과율이 높은 장점을 가지나, 도트 반전으로 인해 소비 전력이 높아지는 단점을 가진다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 컬럼 반전 구동을 하여 소비 전력이 낮아질 수 있고, 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여 개구율이 높아질 수 있는 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 열 방향 및 행 방향으로 배열되는 복수의 화소들, 제k 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(K-1) 및 제(k+2) 열의 짝수행의 화소에 연결되는 복수의 데이터 배선들(m은 자연수) 및 상기 제m 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 화소들은 1ㅧ 2 도트(Dot) 반전 방식으로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고, 제n 게이트 배선 (n은 자연수)은 홀수열의 홀수행 화소와 연결되고, 제(n+1) 게이트 배선 (n은 자연수)은 홀수열의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선 (n은 자연수)은 짝수열의 짝수행 화소와 연결되며, 제(n+3) 게이트 배선 (n은 자연수)은 짝수열의 홀수행 화소와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선들과 나란한 방향으로 배치되는 복수의 공통 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 공통 배선은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 열 방향 및 행 방향으로 배열되는 복수의 화소들, 제k 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(K-1) 및 제(k+2) 열의 짝수행의 화소에 연결되는 복수의 데이터 배선들(m은 자연수) 및 상기 제m 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함하고, 상기 짝수행에 배치되는 화소 전극은 상기 화소 전극으로부터 연장되어 인접하는 화소에 연결되는 연장부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 화소들은 1X2 도트(Dot) 반전 방식으로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고, 제n 게이트 배선 (n은 자연수)은 홀수열의 홀수행 화소와 연결되고, 제(n+1) 게이트 배선 (n은 자연수)은 홀수열의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선 (n은 자연수)은 짝수열의 짝수행 화소와 연결되며, 제(n+3) 게이트 배선 (n은 자연수)은 짝수열의 홀수행 화소와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선들과 나란한 방향으로 배치되는 복수의 공통 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 공통 배선은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 열 방향 및 행 방향으로 배열되는 복수의 화소들, 제(k-1) 열 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열의 짝수행의 화소에 연결되는 제m 데이터 배선(m은 자연수), 제(k+2) 열 및 제(k+4) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열의 짝수행의 화소에 연결되는 제(m+1) 데이터 배선(m은 자연수) 및 상기 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함한다.
본 발명의 일 실시예에 있어서, 화소들은 1X1 도트(Dot) 반전 방식으로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고, 제n 게이트 배선 (n은 자연수)은 제(2k-1) 열 및 (2k)열(k는 홀수)의 홀수행 화소와 연결되고, 제(n+1) 게이트 배선 (n은 자연수)은 제 (2k-1)열 및 (2k)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선 (n은 자연수)은 제 2k+1)열 및 (2k+2)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+3) 게이트 배선 (n은 자연수)은 제 (2k+1)열 및 (2k+2)열(k는 홀수)의 홀수행 화소와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선들과 나란한 방향으로 배치되는 복수의 공통 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 공통 배선은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 열 방향 및 행 방향으로 배열되는 복수의 화소들, 제(k-1) 열 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열의 짝수행의 화소에 연결되는 제m 데이터 배선(m은 자연수), 제(k+2) 열 및 제(k+4) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열의 짝수행의 화소에 연결되는 제(m+1) 데이터 배선(m은 자연수) 및 상기 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함하고, 상기 (k-1)열 및 k열의 홀수행에 배치되는 화소 전극 및 상기 (k+1)열 및 (k+2)열의 짝수행에 배치되는 화소 전극은 상기 화소 전극으로부터 연장되어 인접하는 화소에 연결되는 연장부를 포함한다.
본 발명의 일 실시예에 있어서, 화소들은 1X1 도트(Dot) 반전 방식으로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고, 제n 게이트 배선 (n은 자연수)은 제(2k-1) 열 및 (2k)열(k는 홀수)의 홀수행 화소와 연결되고, 제(n+1) 게이트 배선 (n은 자연수)은 제 (2k-1)열 및 (2k)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선 (n은 자연수)은 제 2k+1)열 및 (2k+2)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+3) 게이트 배선 (n은 자연수)은 제 (2k+1)열 및 (2k+2)열(k는 홀수)의 홀수행 화소와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선들과 나란한 방향으로 배치되는 복수의 공통 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 공통 배선은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다.
본 발명의 실시예들에 따르면, 컬럼 반전 구동을 위한 화소 배치임에도 불구하고, 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여 표시 장치의 개구율 및 투과율이 높아질 수 있다.
또한, 컬럼 반전 구동을 하므로 표시 장치의 소비 전력이 낮은 장점을 가진다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 구조를 나타낸 개념도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 화소의 반전을 나타내는 개념도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 도 4의 A 부분을 확대한 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소 구조를 나타낸 개념도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 화소의 반전을 나타내는 개념도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 9는 도 8의 B 부분을 확대한 평면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 블록도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 구조를 나타낸 개념도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하는 패널 구동부(200)를 포함한다.
상기 표시 패널(100)은 제1 방향(D1)으로 연장된 장변과 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된 단변으로 이루어진 프레임 형상을 가진다. 상기 표시 패널(100)에는 복수의 게이트 배선들 및 상기 게이트 배선들과 교차하는 복수의 데이터 배선들이 형성된다.
상기 게이트 배선들은 상기 표시 패널(100)의 장변 방향인 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열된다. 상기 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다.
상기 표시 패널(100)은 상기 제1 방향(D1)과 상기 제1 방향(D1)과 교차하는 상기 제2 방향(D2)으로 배열된 복수의 화소들을 포함한다. 상기 제1 방향(D1)으로는 적색(R), 녹색(G) 및 청색(B)의 화소들이 주기적으로 배치되고, 상기 제2 방향(D2)으로는 동일한 색의 화소들이 배치된다.
상기 패널 구동부(200)는 타이밍 제어부(210), 데이터 구동부(230) 및 게이트 구동부(250)를 포함한다.
상기 타이밍 제어부(210)는 외부로부터 데이터신호(DATA) 및 제어신호(CONT)를 수신한다. 상기 제어신호(CONT)는 메인 클럭 신호(MCLK), 수직동기신호(VSYNC), 수평동기신호(HSYNC), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
상기 타이밍 제어부(210)는 상기 제어신호(CONT)를 이용하여 상기 데이터 구동부(230)의 구동 타이밍을 제어하기 위한 제1 제어신호(CONT1) 및 상기 게이트 구동부(250)의 구동 타이밍을 제어하기 위한 제2 제어신호(CONT2)를 생성한다. 상기 제1 제어신호(CONT1)는 수평개시신호(STH), 로드 신호(TP), 데이터 클럭신호(DCLK) 및 반전 신호(POL)를 포함할 수 있다. 상기 제2 제어신호(CONT2)는 수직개시신호(STV), 게이트 클럭신호(GCLK) 및 출력 인에이블 신호(OE) 등을 포함할 수 있다.
상기 데이터 구동부(230)는 상기 표시 패널(100)의 장변 측에 배치되어, 상기 데이터 배선들에 데이터 전압을 출력한다. 상기 데이터 구동부(230)는 상기 타이밍 제어부(210)로부터 제공된 디지털 데이터 신호를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들에 출력한다. 상기 데이터 구동부(230)는 상기 타이밍 제어부(210)로부터 제공되는 반전 신호에 응답하여 상기 데이터 전압의 극성을 반전시켜 상기 데이터 배선들에 출력한다.
상기 데이터 구동부(230)는 상기 표시 패널(100)에 포함된 복수의 데이터 배선들 각각에 데이터 신호를 인가한다. 예를 들면, 상기 데이터 구동부(230)는 제N 프레임 동안, 제m 데이터 배선(DLm)에는 음극성(-)의 데이터 신호를 인가하고, 제m 데이터 배선(DLm)과 인접한 제(m-1) 데이터 배선(DLm-1) 및 제(m+1) 데이터 배선(DLm+1)에는 양극성(+)의 데이터 신호를 인가한다. 상기 데이터 구동부(230)는 제(N+1) 프레임 동안에는 상기 제N 프레임 동안 인가된 데이터 신호의 극성과 반대의 극성을 갖는 데이터 신호를 인가하는 컬럼 반전 구동한다.
상기 게이트 구동부(250)는 상기 표시 패널(100)의 단변 측에 배치되어, 상기 게이트 배선들에 게이트 신호를 순차적으로 출력한다. 상기 게이트 구동부(250)는 상기 타이밍 제어부(210)로부터 제공되는 상기 제2 제어신호(CONT2) 및 전압 발생부(미도시)로부터 제공되는 게이트 온/오프 전압을 이용하여 게이트 신호를 생성한다.
상기 게이트 구동부(250)는 상기 표시 패널(100)에 포함된 복수의 게이트 배선들에 게이트 신호들을 순차적으로 인가한다. 예를 들면, 상기 게이트 구동부(250)는 한 쌍의 게이트 배선들, 제(n-1) 게이트 배선(GLn-1) 및 제n 게이트 배선(GLn)에 1H(수평 주기) 동안 순차적으로 게이트 신호들을 인가한다.
상기 패널 구동부(200)는 상기 표시 패널(100)을 반전 방식에 따라 구동한다. 예를 들면, 도 2에 도시된 바와 같이, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 2 도트 반전하는 1X2 도트 반전 방식으로 구동시킬 수 있다.
상기 화소들은 복수의 화소 행(row)들 및 복수의 화소 열(column)들로 배열되고, 1X2 도트(dot) 반전 구동된다. 제m 데이터 배선은 제k 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(K-1) 및 제(k+2) 열 짝수행의 화소에 연결된다. 상기 복수의 데이터 배선들은 하나의 화소 열 마다 배치되지 않고, 두 개의 화소열 마다 하나씩 배치된다.
상기 복수의 게이트 배선들은 상기 표시 패널(100)의 장변 방향인 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열된다. 또한, 상기 복수의 게이트 배선들은 상기 복수의 화소 행들 사이에 두 개가 한쌍이 되어 배치된다. 즉, 제n 게이트 배선(GLn) 및 제(n+1) 게이트 배선(GLn+1)이 한쌍이 되어 화소 행들 사이에 배치된다. 또한, 상기 제n 게이트 배선(GLn)은 홀수열의 홀수행 화소와 연결되고, 상기 제(n+1) 게이트 배선(GLn+1)은 홀수열의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선(GLn+2)은 짝수열의 짝수행 화소와 연결되고, 제(n+3) 게이트 배선(GLn+3)은 짝수열의 홀수행 화소와 연결된다. 본 발명의 일 실시예에 따른 표시 패널(100)은 상기와 같은 상기 제n 게이트 배선(GLn), 상기 제(n+1) 게이트 배선(GLn+1), 상기 제(n+2) 게이트 배선(GLn+2) 및 상기 제(n+3) 게이트 배선(GLn+3)의 연결구조가 반복된다.
상기 복수의 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 복수의 데이터 배선들은 하나의 화소 열 마다 배치되지 않고, 두 개의 화소열 마다 하나씩 배치된다. 상기 복수의 데이터 배선들이 배치되지 않은 화소열 사이에는 복수의 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 즉, 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 나란하게 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 동일한 층으로 형성된다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 화소의 반전을 나타내는 개념도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은 제1 방향(D1)과 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된 복수의 화소들을 포함한다. 상기 제1 방향(D1)으로는 적색(R), 녹색(G) 및 청색(B)의 화소들이 주기적으로 배치되고, 상기 제2 방향(D2)으로는 동일한 색의 화소들이 배치된다.
상기 제2 방향(D2)으로 배열되는 복수의 화소열들 사이에는 데이터 배선들 및 공통 배선들(CL1 ~ CLj)이 번갈아 배치된다. 상기 복수의 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 데이터 배선들은 두 개의 화소열마다 하나씩 배치된다. 따라서, 두 개의 화소열마다 데이터 배선들이 배치되지 않게 된다. 상기 데이터 배선들이 배치되지 않는 화소열 사이에는 상기 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 즉, 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 나란하게 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 동일한 층으로 형성된다.
제m 데이터 배선은 제k 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(K-1) 및 제(k+2) 열 짝수행의 화소에 연결된다. 한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "+, -, +, -, +"와 같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "+, +, -, -, +, +, -, -"와같이 반전된 데이터 전압이 인가된다. 따라서, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 2 도트 반전하는 1X2 도트 반전 방식으로 구동시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 표시 패널(100)은 복수의 화소 행(row)들 및 복수의 화소 열(column)들로 배열된 복수의 화소들, 상기 게이트 배선들, 상기 데이터 배선들 및 상기 복수의 공통 배선들(CL1 ~ CLj)을 포함한다.
상기 게이트 배선들은 화소 행 사이에 한쌍씩 배치된다. 제n 게이트 배선(GLn)은 홀수열의 홀수행 화소와 연결되고, 제(n+1) 게이트 배선(GLn+1)은 홀수열의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선은 짝수열의 짝수행 화소와 연결되며, 제(n+3) 게이트 배선은 짝수열의 홀수행 화소와 연결된다. 상기 복수의 게이트 배선들은 게이트 구동부로부터 게이트 신호들을 순차적으로 인가받는다. 따라서, 상기 게이트 구동부는 한 쌍의 게이트 배선들, 제n 게이트 배선(GLn) 및 제(n+1) 게이트 배선(GLn+1)에 1H(수평 주기) 동안 순차적으로 게이트 신호들을 인가한다.
상기 데이터 배선들은 상기 게이트 배선들과 교차하는 방향으로 연장된다. 상기 데이터 배선들은 두 개의 화소열 마다 하나씩 배치된다. 제m 데이터 배선은 제k 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(K-1) 및 제(k+2) 열 짝수행의 화소에 연결된다.
한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "+, -, +, -, +"와같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "+, +, -, -, +, +, -, -"와 같이 반전된 데이터 전압이 인가된다. 따라서, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 2 도트 반전하는 1X2 도트 반전 방식으로 구동시킬 수 있다.
상기 데이터 배선들이 배치되지 않는 화소열 사이에는 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 게이트 배선들과 나란한 방향으로 연장된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다. 컬럼 반전 구동을 하는 화소에서는 일반적으로 게이트 메탈로 형성되는 공통 배선 및 게이트 블랙 매트릭스 영역에 소스/ 드레인 메탈로 형성되는 데이터 신호 배선을 이용한다. 이 경우, 게이트 메탈로 형성되는 공통 배선 및 게이트 블랙 매트릭스 영역에 소스/ 드레인 메탈로 형성되는 데이터 신호 배선으로 인해 표시 영역의 면적이 좁아지게 되므로 개구율과 투과율이 낮아지게 된다. 그러나, 본 발명의 일실시예에 따른 표시 장치는 컬럼 반전 구동을 하는 화소임에도 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여, 상대적으로 표시 영역의 면적이 넓어지게 되므로, 개구율과 투과율이 높아질 수 있다.
도 5는 도 4의 A 부분을 확대한 평면도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은 복수의 화소들(P1, P2, P3 및 P4), 상기 화소들과 연결되는 제n 게이트 배선(GLn), 제(n+1) 게이트 배선(GLn+1), 제m 데이터 배선(DLm), 제(m+1) 데이터 배선(DLm+1) 및 제j 공통 배선(CLj)을 포함한다. 또한, 상기 제4 화소(P4)에 배치되는 화소 전극은 연장부(EP)를 포함한다. 상기 연장부(EP)는 상기 화소 전극으로부터 연장되어 인접하는 화소의 박막 트랜지스터로 연결된다.
상기 제n 게이트 배선(GLn)은 제2 화소(P2)와 연결되며, 상기 제(n+1) 게이트 배선(GLn+1)은 제4 화소(P4)와 연결된다.
상기 제m 데이터 배선(DLm)은 제4 화소(P4)와 연결된다. 상기 제 (m+1) 데이터 배선(DLm+1)은 상기 제 제2 화소(P2)와 연결된다. 상기 제m 데이터 배선(DLm)은 제1 박막 트랜지스터(TFT1)를 통해 제4 화소(P4)에 배치되는 화소 전극의 연장부(EP)에 의해 제4 화소(P4)와 연결된다. 상기 제1 박막 트랜지스터(TFT1)는 상기 제3 화소(P3)가 배치되는 영역에 배치된다. 일반적으로 상기 제3 화소(P3)가 상기 제1 박막 트랜지스터(TFT1)를 통해 제m 데이터 배선(DLm)에 연결된다. 즉, 일반적으로 자기 데이터 박막 트랜지스터가 자기 화소에 연결된다. 그러나, 본 발명의 일 실시예에 따른 표시 패널(100)의 제1 박막 트랜지스터(TFT1)는 자기 화소인 제3 화소(P3)와 연결되지 않고, 인접하는 제4 화소(P4)와 연결된다. 한편 제2 박막 트랜지스터(TFT2)는 자기 화소인 제2 화소(P2)와 연결된다.
한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "+, -, +, -, +"와 같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "+, +, -, -, +, +, -, -"와 같이 반전된 데이터 전압이 인가된다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소 구조를 나타낸 개념도이다.
본 실시예에 따른 표시 장치는 복수의 게이트 배선들 및 상기 게이트 배선들과 교차하는 복수의 데이터 배선들이 복수의 화소들과 연결되는 구조 및 1X1 도트 반전 방식으로 구동되는 것을 제외하고는 도 1 내지 도 5의 표시 장치와 실질적으로 동일하다. 따라서, 도 1 내지 도 5의 표시장치와 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 6을 참조하면, 상기 표시 패널(100)은 제1 방향(D1)으로 연장된 장변과 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된 단변으로 이루어진 프레임 형상을 가진다. 상기 표시 패널(100)에는 복수의 게이트 배선들 및 상기 게이트 배선들과 교차하는 복수의 데이터 배선들이 형성된다.
상기 게이트 배선들은 상기 표시 패널(100)의 장변 방향인 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열된다. 상기 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다.
상기 표시 패널(100)은 상기 제1 방향(D1)과 상기 제1 방향(D1)과 교차하는 상기 제2 방향(D2)으로 배열된 복수의 화소들을 포함한다. 상기 제1 방향(D1)으로는 적색(R), 녹색(G) 및 청색(B)의 화소들이 주기적으로 배치되고, 상기 제2 방향(D2)으로는 동일한 색의 화소들이 배치된다.
패널 구동부(200)는 상기 표시 패널(100)을 반전 방식에 따라 구동한다. 예를 들면, 도 6에 도시된 바와 같이, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 1 도트 반전하는 1X1 도트 반전 방식으로 구동시킬 수 있다.
상기 화소들은 복수의 화소 행(row)들 및 복수의 화소 열(column)들로 배열되고, 1X1 도트(dot) 반전 구동된다. 제m 데이터 배선(DLm)은 제(k-1) 열 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열 짝수행의 화소에 연결된다. 제(m+1) 데이터 배선(DLm+1)은 제(k+2) 열 및 제(k+4) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열 짝수행의 화소에 연결된다. 상기 복수의 데이터 배선들은 하나의 화소 열 마다 배치되지 않고, 두 개의 화소열 마다 하나씩 배치된다.
상기 복수의 게이트 배선들은 상기 표시 패널(100)의 장변 방향인 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열된다. 또한, 상기 복수의 게이트 배선들은 상기 복수의 화소 행들 사이에 두개가 한쌍에 되어 배치된다. 즉, 제n 게이트 배선(GLn) 및 제(n+1) 게이트 배선(GLn+1)이 한쌍이 되어 화소 행들 사이에 배치된다. 또한, 상기 제n 게이트 배선(GLn)은 (2k-1)열 및 (2k)열(k는 홀수)의 홀수행 화소와 연결되고, 상기 제(n+1) 게이트 배선(GLn+1)은 (2k-1)열 및 (2k)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선(GLn+2)은 (2k+1)열 및 (2k+2)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+3) 게이트 배선(GLn+3)은 (2k+1)열 및 (2k+2)열(k는 홀수)의 홀수행 화소와 연결된다. 본 발명의 일 실시예에 따른 표시 패널(100)은 상기와 같은 상기 제n 게이트 배선(GLn), 상기 제(n+1) 게이트 배선(GLn+1), 상기 제(n+2) 게이트 배선(GLn+2) 및 상기 제(n+3) 게이트 배선(GLn+3)의 연결구조가 반복된다.
상기 복수의 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 복수의 데이터 배선들은 하나의 화소 열 마다 배치되지 않고, 두 개의 화소열 마다 하나씩 배치된다. 상기 복수의 데이터 배선들이 배치되지 않은 화소열 사이에는 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 즉, 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 나란하게 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 동일한 층으로 형성된다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 화소의 반전을 나타내는 개념도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은 제1 방향(D1)과 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된 복수의 화소들을 포함한다. 상기 제1 방향(D1)으로는 적색(R), 녹색(G) 및 청색(B)의 화소들이 주기적으로 배치되고, 상기 제2 방향(D2)으로는 동일한 색의 화소들이 배치된다.
상기 제2 방향(D2)으로 배열되는 복수의 화소열들 사이에는 데이터 배선들 및 공통 배선들(CL1 ~ CLj)이 번갈아 배치된다. 상기 복수의 데이터 배선들은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 데이터 배선들은 두 개의 화소열마다 하나씩 배치된다. 따라서, 두 개의 화소열마다 데이터 배선들이 배치되지 않게 된다. 상기 데이터 배선들이 배치되지 않는 화소열 사이에는 상기 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선은 상기 표시 패널(100)의 단변 방향인 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 즉, 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 나란하게 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 복수의 데이터 배선들과 동일한 층으로 형성된다.
제m 데이터 배선(DLm)은 제(k-1) 열 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열 짝수행의 화소에 연결된다. 제(m+1) 데이터 배선(DLm+1)은 제(k+2) 열 및 제(k+4) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열 짝수행의 화소에 연결된다.
한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "-, +, -, +, -, +"와같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "-, +, -, +, -, +"와 같이 반전된 데이터 전압이 인가된다. 따라서, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 1 도트 반전하는 1X1 도트 반전 방식으로 구동시킬 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 8을 참조하면, 본 발명의 일실시예에 따른 표시 패널(100)은 복수의 화소 행(row)들 및 복수의 화소 열(column)들로 배열된 복수의 화소들, 상기 게이트 배선들, 상기 데이터 배선들 및 상기 복수의 공통 배선들(CL1 ~ CLj)을 포함한다.
상기 게이트 배선들은 화소 행 사이에 한쌍씩 배치된다. 제n 게이트 배선(GLn) 및 제(n+1) 게이트 배선(GLn+1)이 한쌍이 되어 화소 행들 사이에 배치된다. 또한, 상기 제n 게이트 배선(GLn)은 (2k-1)열 및 (2k)열(k는 홀수)의 홀수행 화소와 연결되고, 상기 제(n+1) 게이트 배선(GLn+1)은 (2k-1)열 및 (2k)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+2) 게이트 배선(GLn+2)은 (2k+1)열 및 (2k+2)열(k는 홀수)의 짝수행 화소와 연결되고, 제(n+3) 게이트 배선(GLn+3)은 (2k+1)열 및 (2k+2)열(k는 홀수)의 홀수행 화소와 연결된다. 본 발명의 일 실시예에 따른 표시 패널(100)은 상기와 같은 상기 제n 게이트 배선(GLn), 상기 제(n+1) 게이트 배선(GLn+1), 상기 제(n+2) 게이트 배선(GLn+2) 및 상기 제(n+3) 게이트 배선(GLn+3)의 연결구조가 반복된다. 따라서, 상기 게이트 구동부는 한 쌍의 게이트 배선들, 제n 게이트 배선(GLn) 및 제(n+1) 게이트 배선(GLn+1)에 1H(수평 주기) 동안 순차적으로 게이트 신호들을 인가한다.
상기 데이터 배선들은 상기 게이트 배선들과 교차하는 방향으로 연장된다. 상기 데이터 배선들은 두 개의 화소열 마다 하나씩 배치된다. 제m 데이터 배선(DLm)은 제(k-1) 열 및 제(k+1) 열(k는 자연수) 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열 짝수행의 화소에 연결된다. 제(m+1) 데이터 배선(DLm+1)은 제(k+2) 열 및 제(k+4) 열(k는 자연수) 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열 짝수행의 화소에 연결된다.
한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "-, +, -, +, -, +"와같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "-, +, -, +, -, +"와 같이 반전된 데이터 전압이 인가된다. 따라서, 상기 패널 구동부(200)는 상기 표시 패널(100)을 장변 방향으로 1 도트 반전하고 단변 방향으로 1 도트 반전하는 1X1 도트 반전 방식으로 구동시킬 수 있다.
상기 데이터 배선들이 배치되지 않는 화소열 사이에는 공통 배선들(CL1 ~ CLj)이 배치된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 게이트 배선들과 나란한 방향으로 연장된다. 상기 공통 배선들(CL1 ~ CLj)은 상기 데이터 배선들과 동일한 층으로 형성될 수 있다. 컬럼 반전 구동을 하는 화소에서는 일반적으로 게이트 메탈로 형성되는 공통 배선 및 게이트 블랙 매트릭스 영역에 소스/ 드레인 메탈로 형성되는 데이터 신호 배선을 이용한다. 이 경우, 게이트 메탈로 형성되는 공통 배선 및 게이트 블랙 매트릭스 영역에 소스/ 드레인 메탈로 형성되는 데이터 신호 배선으로 인해 표시 영역의 면적이 좁아지게 되므로 개구율과 투과율이 낮아지게 된다. 그러나, 본 발명의 일실시예에 따른 표시 장치는 컬럼 반전 구동을 하는 화소임에도 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여, 상대적으로 표시 영역의 면적이 넓어지게 되므로, 개구율과 투과율이 높아질 수 있다.
도 9는 도 8의 B 부분을 확대한 평면도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은 복수의 화소들(P1, P2, P3 및 P4), 상기 화소들과 연결되는 제n 게이트 배선(GLn), 제(n+1) 게이트 배선(GLn+1), 제m 데이터 배선(DLm), 제(m+1) 데이터 배선(DLm+1) 및 제j 공통 배선(CLj)을 포함한다. 또한, 상기 제2 화소(P2)에 배치되는 화소 전극은 연장부(EP)를 포함한다. 상기 연장부(EP)는 상기 화소 전극으로부터 연장되어 인접하는 화소의 박막 트랜지스터로 연결된다.
상기 제n 게이트 배선(GLn)은 제2 화소(P2)와 연결되며, 상기 제(n+1) 게이트 배선(GLn+1)은 제4 화소(P4)와 연결된다.
상기 제m 데이터 배선(DLm)은 제2 화소(P2)와 연결된다. 상기 제 (m+1) 데이터 배선(DLm+1)은 상기 제 제4 화소(P4)와 연결된다. 상기 제m 데이터 배선(DLm)은 제1 박막 트랜지스터(TFT1)를 통해 제2 화소(P2)에 배치되는 화소 전극의 연장부(EP)에 의해 제2 화소(P2)와 연결된다. 상기 제1 박막 트랜지스터(TFT1)는 상기 제1 화소(P1)가 배치되는 영역에 배치된다. 일반적으로 상기 제1 화소(P1)가 상기 제1 박막 트랜지스터(TFT1)를 통해 제m 데이터 배선(DLm)에 연결된다. 즉, 일반적으로 자기 데이터 박막 트랜지스터가 자기 화소에 연결된다. 그러나, 본 발명의 일 실시예에 따른 표시 패널(100)의 제1 박막 트랜지스터(TFT1)는 자기 화소인 제1 화소(P1)와 연결되지 않고, 인접하는 제2 화소(P2)와 연결된다. 한편 제2 박막 트랜지스터(TFT2)는 자기 화소인 제4 화소(P4)와 연결된다. 한 프레임 동안, 상기 제m 데이터 배선에는 제1 극성의 데이터 신호가 인가되고, 상기 제m 데이터 배선과 인접한 제(m-1) 데이터 배선 및 제(m+1) 데이터 배선들 각각에는 제2 극성의 데이터 신호가 인가된다. 이에 따라, 상기 화소 행에는 "-, +, -, +, -, +"와 같이 반전된 데이터 전압이 인가되고, 상기 화소 열에는 "-, +, -, +, -, +"와 같이 반전된 데이터 전압이 인가된다.
본 발명의 실시예들에 따르면, 컬럼 반전 구동을 위한 화소 배치임에도 불구하고, 소스/ 드레인 메탈로 형성되는 공통 배선을 이용하여 표시 장치의 개구율 및 투과율이 높아질 수 있다.
또한, 컬럼 반전 구동을 하므로 표시 장치의 소비 전력이 낮은 장점을 가진다.
본 발명의 실시예들에 따른 액정 표시 장치는 다양한 형태의 표시장치에 사용될 수 있는 산업상 이용 가능성을 갖는다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 패널 구동부
210: 타이밍 제어부 230: 데이터 구동부
250: 게이트 구동부 DL1 ~ DLm: 데이터 배선
GL1 ~ GLn: 게이트 배선 CL1 ~ CLj: 공통 배선
TFT1: 제1 박막 트랜지스터 TFT2: 제2 박막 트랜지스터
EP: 연장부

Claims (20)

  1. 열 방향 및 행 방향으로 배열되는 복수의 화소들;
    제k 열 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(K-1) 열 및 제(k+2) 열의 짝수행의 화소에 연결되고 상기 열 방향으로 연장되는 데이터 배선;
    상기 데이터 배선과 제1 측으로 이웃하여 배치되고 상기 열 방향으로 연장되는 제1 공통 배선;
    상기 데이터 배선과 상기 제1 측과 반대인 제2 측으로 이웃하여 배치되고 상기 열 방향으로 연장되는 제2 공통 배선; 및
    상기 데이터 배선에 데이터 신호를 인가하는 데이터 구동부를 포함하고,
    상기 데이터 배선은 상기 제1 공통 배선과 교차하는 제1 연장부를 통해 상기 제(K-1) 열의 화소에 연결되고,
    상기 데이터 배선은 상기 제2 공통 배선과 교차하는 제2 연장부를 통해 상기 제(K+2) 열의 화소에 연결되는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 화소들은 1X2 도트(Dot) 반전 방식으로 구동하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고,
    제n 게이트 배선 (n은 자연수)은 홀수열의 홀수행 화소와 연결되고,
    제(n+1) 게이트 배선 (n은 자연수)은 짝수열의 짝수행 화소와 연결되고,
    제(n+2) 게이트 배선 (n은 자연수)은 홀수열의 짝수행 화소와 연결되며,
    제(n+3) 게이트 배선 (n은 자연수)은 짝수열의 홀수행 화소와 연결되는 것을 특징으로 하는 표시 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 공통 배선 및 상기 제2 공통 배선은 상기 데이터 배선과 동일한 층으로 형성되는 것을 특징으로 하는 표시 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 열 방향 및 행 방향으로 배열되는 복수의 화소들;
    제(k-1) 열 및 제(k+1) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제k 열 및 제(k+2) 열의 짝수행의 화소에 연결되는 제m 데이터 배선(m은 자연수);
    제(k+2) 열 및 제(k+4) 열(k는 자연수)의 홀수행의 화소에 연결되고, 제(k+1) 열 및 제(k+3) 열의 짝수행의 화소에 연결되는 제(m+1) 데이터 배선(m은 자연수);
    상기 제(m+1) 데이터 배선과 제1 측으로 이웃하여 배치되고 상기 열 방향으로 연장되는 제j 공통 배선(j는 자연수);
    상기 제(m+1) 데이터 배선과 상기 제1 측과 반대인 제2 측으로 이웃하여 배치되고 상기 열 방향으로 연장되는 제(j+1) 공통 배선; 및
    상기 데이터 배선들에 데이터 신호를 인가하는 데이터 구동부를 포함하고,
    상기 제(m+1) 데이터 배선은 상기 제(j+1) 공통 배선과 교차하는 제1 연장부를 통해 상기 제(k+4) 열의 홀수행의 화소에 연결되고,
    상기 제(m+1) 데이터 배선은 상기 제j 공통 배선과 교차하는 제2 연장부를 통해 상기 제(k+1) 열의 짝수행의 화소에 연결되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 화소들은 1X1 도트(Dot) 반전 방식으로 구동하는 것을 특징으로 하는 표시 장치.
  13. 제11항에 있어서, 상기 화소들에 연결되는 복수의 게이트 배선들을 더 포함하고,
    제n 게이트 배선 (n은 자연수)은 제(2k-1) 열 및 (2k)열(k는 홀수)의 홀수행 화소와 연결되고,
    제(n+1) 게이트 배선 (n은 자연수)은 제 (2k-1)열 및 (2k)열(k는 홀수)의 짝수행 화소와 연결되고,
    제(n+2) 게이트 배선 (n은 자연수)은 제 2k+1)열 및 (2k+2)열(k는 홀수)의 짝수행 화소와 연결되고,
    제(n+3) 게이트 배선 (n은 자연수)은 제 (2k+1)열 및 (2k+2)열(k는 홀수)의 홀수행 화소와 연결되는 것을 특징으로 하는 표시 장치.
  14. 삭제
  15. 제11항에 있어서, 상기 공통 배선들은 상기 데이터 배선들과 동일한 층으로 형성되는 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130089675A 2013-07-29 2013-07-29 표시 장치 KR102091434B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130089675A KR102091434B1 (ko) 2013-07-29 2013-07-29 표시 장치
US14/248,659 US9349336B2 (en) 2013-07-29 2014-04-09 Display device having higher aperture ratio and lower power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089675A KR102091434B1 (ko) 2013-07-29 2013-07-29 표시 장치

Publications (2)

Publication Number Publication Date
KR20150014247A KR20150014247A (ko) 2015-02-06
KR102091434B1 true KR102091434B1 (ko) 2020-03-23

Family

ID=52390045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089675A KR102091434B1 (ko) 2013-07-29 2013-07-29 표시 장치

Country Status (2)

Country Link
US (1) US9349336B2 (ko)
KR (1) KR102091434B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244693B1 (ko) * 2014-11-10 2021-04-27 삼성디스플레이 주식회사 표시 장치
KR102349500B1 (ko) 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
CN105159001B (zh) * 2015-10-20 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板以及显示装置
KR102523911B1 (ko) * 2016-02-05 2023-04-20 삼성디스플레이 주식회사 표시 장치
CN106292110A (zh) * 2016-09-23 2017-01-04 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN107463037A (zh) * 2017-08-17 2017-12-12 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及装置
CN114217483B (zh) 2021-12-17 2023-03-24 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110285950A1 (en) * 2010-05-20 2011-11-24 Au Optronics Corporation Active device array substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295878B1 (ko) * 2008-10-30 2013-08-12 엘지디스플레이 주식회사 액정표시장치
KR101718499B1 (ko) 2010-02-01 2017-03-22 삼성디스플레이 주식회사 액정 표시 장치
TWI489437B (zh) 2010-06-02 2015-06-21 Novatek Microelectronics Corp 驅動模組、驅動方法及液晶顯示裝置
KR101192583B1 (ko) 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR101888422B1 (ko) * 2011-06-01 2018-08-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101839330B1 (ko) * 2011-08-01 2018-03-19 엘지디스플레이 주식회사 액정 표시장치
KR101878495B1 (ko) * 2011-11-09 2018-07-16 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110285950A1 (en) * 2010-05-20 2011-11-24 Au Optronics Corporation Active device array substrate

Also Published As

Publication number Publication date
US20150029080A1 (en) 2015-01-29
KR20150014247A (ko) 2015-02-06
US9349336B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
KR102091434B1 (ko) 표시 장치
JP6301055B2 (ja) 表示装置
JP5701517B2 (ja) 表示装置
CN104317124B (zh) 阵列基板、像素驱动方法和显示装置
KR101994452B1 (ko) 액정표시패널
KR20100075023A (ko) 표시 장치
KR102237125B1 (ko) 표시 장치 및 이의 구동 방법
US10621944B2 (en) Gate voltage generation circuit, transistor substrate and display device
JP2007094415A (ja) シフトレジスタ及びこれを有する表示装置
KR102350904B1 (ko) 표시 장치
CN103680434A (zh) 包括检查电路的液晶显示装置及其检查方法
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR102562943B1 (ko) 표시 장치
US20140333595A1 (en) Method of driving display panel and display apparatus for performing the same
JP4597939B2 (ja) 液晶表示装置とその駆動方法
CN204101859U (zh) 阵列基板和显示装置
US9892700B2 (en) Thin-film transistor array substrate and method for driving the same and display device
KR102244693B1 (ko) 표시 장치
KR102358535B1 (ko) 액정표시장치
KR102056278B1 (ko) 액정 디스플레이 장치
KR102290615B1 (ko) 액정표시장치
US9311870B2 (en) Driving apparatus and display panel
KR20150008826A (ko) 표시 장치
KR102182258B1 (ko) 게이트 구동부를 포함하는 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant