JP5701517B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5701517B2 JP5701517B2 JP2010096775A JP2010096775A JP5701517B2 JP 5701517 B2 JP5701517 B2 JP 5701517B2 JP 2010096775 A JP2010096775 A JP 2010096775A JP 2010096775 A JP2010096775 A JP 2010096775A JP 5701517 B2 JP5701517 B2 JP 5701517B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data
- gate
- line
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
前記第2画素列は前記第(8n−4)ゲートラインと第(3m−2)データラインに接続された第3画素と、前記第(8n−5)ゲートラインと前記第(3m−1)データラインに接続された第4画素とを含み、前記第3画素列は前記第(8n−3)ゲートラインと前記第(3m−1)データラインに接続された第5画素と、前記第(8n−2)ゲートラインと前記第3mデータラインに接続された第6画素とを含み、前記第4画素列は前記第(8n−1)ゲートラインと前記第(3m−2)データラインに接続された第7画素と、前記第8nゲートラインと前記第(3m−1)データラインに接続された第8画素とを含み、前記データ駆動部は前記第(3m−2)データラインに基準電圧に対して第2極性のデータ電圧を印加し、前記第(3m−1)データラインに前記基準電圧に対して第1極性のデータ電圧を印加し、前記第3mデータラインに前記基準電圧に対して前記第2極性のデータ電圧を印加し、前記ゲート駆動部はゲート信号を前記第1〜第4画素列のいずれもゲートライン番号の小さい方から順に印加することを特徴とする。
各図面を説明しながら、類似する構成要素に対して同様の参照符号を使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。
図1は、本発明の第1の実施形態による表示装置のブロック図である。
図1を参照すると、表示装置は表示パネル100及び表示パネル100を駆動するパネル駆動部200を含む。
タイミング制御部210は、外部からのデータ信号DATA及び制御信号CONTを受信する。制御信号CONTは、メインクロック信号MCLK、垂直同期信号VSYNC、水平同期信号HSYNC、データイネーブル信号DEなどを含むことができる。
図2を参照すると、表示パネル100は、第1方向D1に配列された複数の画素列を含む。
第2画素列H2は、第(n+2)ゲートラインGLn+2及び第mデータラインDLmに接続された第3画素P3と、第(n+3)ゲートラインGLn+3及び第(m+1)データラインDLm+1に接続された第4画素P4とを含む。第2画素列H2で、第3画素P3及び第4画素P4の接続構造は繰り返される。
第4画素列H4は、第(n+7)ゲートラインGLn+7及び第mデータラインDLmに接続された第7画素P7と、第(n+6)ゲートラインGLn+6及び第(m+1)データラインDLm+1に接続された第8画素P8とを含む。第4画素列H4で、第7画素P7及び第8画素P8の接続構造は繰り返される。
図2及び図3を参照すると、表示パネル100は、第(m+1)データラインDLm+1を基準に両側に配置された第1画素P1、第2画素P2、第3画素P3、及び第4画素P4を含む。
第1画素P1は、第(n+1)ゲートラインGLn+1と第(m+1)データラインDLm+1に電気的に接続された第1スイッチング素子SW1及び第1スイッチング素子SW1に電気的に接続された第1画素電極110を含む。
第1スイッチング素子SW1は、第(n+1)ゲートラインGLn+1と接続されたゲート電極GE1、第(m+1)データラインDLm+1と接続されたソース電極SE1、及びソース電極SE1と離隔されたドレイン電極DE1を含む。第1画素電極110は、第1コンタクト部CNT1を通じて第1スイッチング素子SW1のドレイン電極DE1と電気的に接続される。
第2スイッチング素子SW2は、第nゲートラインGLnと接続されたゲート電極GE2、第(m+2)データラインDLm+2と接続されたソース電極SE2、及びソース電極SE2と離隔されたドレイン電極DE2を含む。第2画素電極120は、第2コンタクト部CNT2を通じて第2スイッチング素子SW2のドレイン電極DE2と電気的に接続される。
第3画素P3は、第(n+2)ゲートラインGLn+2と第mデータラインDLmに電気的に接続された第3スイッチング素子SW3及び第3スイッチング素子SW3に電気的に接続された第3画素電極130を含む。
第3スイッチング素子SW3は、第(n+2)ゲートラインGLn+2と接続されたゲート電極GE3、第mデータラインDLmと接続されたソース電圧SE3、及びソース電極SE3と離隔されたドレイン電極DE3を含む。第3画素電極130は、第3コンタクト部CNT3を通じて第3スイッチング素子SW3のドレイン電圧DE3と電気的に接続される。
第4スイッチング素子SW4は、第(n+3)ゲートラインGLn+3と接続されたゲート電極GE4、第(m+1)データラインDLm+1と接続されたソース電極SE4、及びソース電極SE4と離隔されたドレイン電極DE4を含む。第4画素電極140は、第4コンタクト部CNT4を通じて第4スイッチング素子SW4のドレイン電圧DE4と電気的に接続される。
第(n+2)ゲートラインGLn+2がターンオンすると第3画素P3には第mデータラインDLmから伝送される第1極性のデータ電圧が充電され、第(n+3)ゲートラインGLn+3がターンオンすると第4画素P4には第(m+1)データラインDLm+1から伝送される第2極性のデータ電圧が充電される。第1極性は負極性であり、第2極性は正極性であることができる。
図4を参照すると、本実施形態による画素構造及び反転駆動方式によってキックバック電圧偏差が除去される原理を以下に説明する。
一例として、図2において、一番目縦画素列に配置された緑色G画素のキックバック電圧偏差が除去される原理を例として説明する。
これによって、第1緑色画素には正(共通電圧Vcomとの関係で)基準電圧+PVより低い第1画素電圧PV1が充電され、第2緑色画素には負(共通電圧Vcomとの関係で)基準電圧−PVより高い第2画素電圧PV2が充電される。
一方、第(n+6)ゲートラインGLn+6と第(n+7)ゲートラインGLn+7との間に配置された第4緑色画素は、まず先にターンオンする第(n+6)ゲートラインGLn+6に接続されて、キックバック電圧の影響を2回受ける。従って、第3緑色画素には正基準電圧+PVより高い第3画素電圧PV3が充電され、第4緑色画素には、負基準電圧−PVより低い第4画素電圧PV4が充電される。
負極性のデータ電圧が充電される第2及び第4緑色画素も上記と同様に、第4緑色画素の不足画素電圧が第2緑色画素によって補償される。
このような原理で赤色R及び青色B画素間のキックバック電圧偏差も補償される。
図5は、本発明の第2の実施形態による表示パネルの画素構造を説明するために示す概念図である。
本実施形態による表示パネル100Aは、図2を参照して説明した第1の実施形態による表示パネル100の反転駆動方式と実質的に同一であるが、画素とゲートライン間の接続構造が異なる。
第2画素列H2は、第(n+3)ゲートラインGLn+3と第mデータラインDLmに接続された第3画素P3及び第(n+2)ゲートラインGLn+2と第(m+1)データラインDLm+1に接続された第4画素P4を含む。第2画素列H2で第3画素P3及び第4画素P4の接続構造は繰り返される。
第4画素列H4は、第(n+6)ゲートラインGLn+6と第mデータラインDLmに接続された第7画素P7及び第(n+7)ゲートラインGLn+7と第(m+1)データラインDLm+1に接続された第8画素P8を含む。第4画素列H4で第7画素P7及び第8画素P8の接続構造は繰り返される。
例えば、一番目のフレームの間、第mデータラインDLm〜第(m+6)データラインDLm+6に(−、+、−、+、−、+、−)のデータ電圧が受信される場合、2番目のフレームの間には第mデータラインDLm〜第(m+6)データラインDLm+6には(+、−、+、−、+、−、+)のデータ電圧が受信される。表示パネル100Aは、上記のような画素構造によって表示パネル100Aの第1辺方向に2ドット反転され、第2辺方向に1ドット反転されて、2×1のドット反転方式で駆動される。
本実施形態による画素構造及び反転駆動方式によってキックバック電圧偏差が除去される原理を以下に説明する。
図5において、一番目縦画素列に配置された緑色G画素のキックバック電圧偏差が除去される原理を例として説明する。
これによって第1緑色画素には正基準電圧+PVより低い第1画素電圧PV1が充電され、第3緑色画素には正基準電圧+PVより高い第3画素電圧PV3が充電される。つまり、第1緑色画素の不足画素電圧が第3緑色画素に充電された画素電圧によって補償される。
これによって第2緑色画素には負基準電圧−PVより低い第2画素電圧PV2が充電され、第4緑色画素には負基準電圧−PVより高い第4画素電圧PV4が充電される。従って、第2緑色画素の不足画素電圧が第4緑色画素に充電された画素電圧によって補償される。このような原理で赤色R及び青色B画素間のキックバック電圧偏差も補償される。
図7は、本発明の第3の実施形態による表示パネルの画素構造を説明するために示す概念図である。
本実施形態による表示パネル100Bは、図2を参照して説明した第1の実施形態による表示パネル100の反転駆動方式と実質的に同一であるが、画素とゲートライン間の接続構造が異なる。
本実施形態による画素構造及び反転駆動方式によってキックバック電圧偏差が除去される原理を以下に説明する。
図7において、2番目縦画素列に配置された青色B画素のキックバック電圧偏差が除去される原理を例として説明する。
これによって、第1青色画素には正基準電圧+PVより高い第1画素電圧PV1が充電され、第3青色画素には正基準電圧+PVより低い第3画素電圧PV3が充電される。つまり、第1青色画素の不足画素電圧が第3青色画素に充電された画素電圧によって補償される。
これによって第2青色画素には負基準電圧−PVより高い第2画素電圧PV2が充電され、第4青色画素には負基準電圧−PVより低い第4画素電圧PV4が充電される。従って、第2青色画素の不足画素電圧が第4緑色画素に充電された画素電圧によって補償される。このような原理で赤色R及び緑色G画素間のキックバック電圧偏差も補償される。
図9は、本発明の第4の実施形態による表示パネルの画素構造を説明するために示す概念図である。
図9を参照すると、表示パネル100Cに複数のゲートライン(GLn〜GLn+7)及びゲートライン(GLn〜GLn+7)と交差する複数のデータライン(DLm〜DLm+6)が形成される。
本実施形態による画素構造及び反転駆動方式によってキックバック電圧偏差が除去される原理を以下に説明する。
図9において、3番目縦画素列に配置された赤色画素(R)のキックバック電圧偏差が除去される原理を例として説明する。
これによって、第1赤色画素には負基準電圧−PVより低い第1画素電圧PV1が充電され、第2赤色画素には負基準電圧−PVより高い第2画素電圧PV2が充電される。つまり、第1赤色画素の不足画素電圧が第2赤色画素に充電された画素電圧によって補償される。
これによって、第3赤色画素には正基準電圧+PVより低い第3画素電圧PV3が充電され、第4赤色画素には正基準電圧+PVより高い第4画素電圧PV4が充電される。従って、第3赤色画素の不足画素電圧が第4赤色画素に充電された画素電圧によって補償される。このような原理で緑色G及び青色B画素間のキックバック電圧偏差も補償される。
110、120、130、140 (第1〜第4)画素電極
200 パネル駆動部
210 タイミング制御部
230 データ駆動部
250 ゲート駆動部
Claims (6)
- 表示パネルと、
データ駆動部と、
ゲート駆動部とを有する表示装置であって、
前記表示パネルは、それぞれが2本のゲートラインで挟まれ第1の方向に順に配列された少なくとも第1〜第4画素列を有し、
前記ゲートラインは第1画素列側から第4画素列側に向かって第(8n−6)(nは自然数)、第(8n−7)、第(8n−4)、第(8n−5)、第(8n−2)、第(8n−3)、第8n、第(8n−1)ゲートラインの順に配列され、
前記第1画素列は前記第(8n−6)ゲートラインと第(3m−1)データライン(mは自然数)に接続された第1画素と、前記第(8n−7)ゲートラインと第3mデータラインに接続された第2画素とを含み、
前記第2画素列は前記第(8n−5)ゲートラインと第(3m−2)データラインに接続された第3画素と、前記第(8n−4)ゲートラインと前記第(3m−1)データラインに接続された第4画素とを含み、
前記第3画素列は前記第(8n−3)ゲートラインと前記第(3m−1)データラインに接続された第5画素と、前記第(8n−2)ゲートラインと前記第3mデータラインに接続された第6画素とを含み、
前記第4画素列は前記第8nゲートラインと前記第(3m−2)データラインに接続された第7画素と、前記第(8n−1)ゲートラインと前記第(3m−1)データラインに接続された第8画素とを含み、
前記データ駆動部は前記第(3m−2)データラインに基準電圧に対して第2極性のデータ電圧を印加し、前記第(3m−1)データラインに前記基準電圧に対して第1極性のデータ電圧を印加し、前記第3mデータラインに前記基準電圧に対して前記第2極性のデータ電圧を印加し、
前記ゲート駆動部はゲート信号を前記第1〜第4画素列のいずれもゲートライン番号の小さい方から順に印加することを特徴とする表示装置。 - 表示パネルと、
データ駆動部と、
ゲート駆動部とを有する表示装置であって、
前記表示パネルは、それぞれが2本のゲートラインで挟まれ第1の方向に順に配列された少なくとも第1〜第4画素列を有し、
前記ゲートラインは第1画素列側から第4画素列側に向かって第(8n−6)(nは自然数)、第(8n−7)、第(8n−4)、第(8n−5)、第(8n−2)、第(8n−3)、第8n、第(8n−1)ゲートラインの順に配列され、
前記第1画素列は前記第(8n−6)ゲートラインと第(3m−1)データライン(mは自然数)に接続された第1画素と、前記第(8n−7)ゲートラインと第3mデータラインに接続された第2画素とを含み、
前記第2画素列は前記第(8n−4)ゲートラインと第(3m−2)データラインに接続された第3画素と、前記第(8n−5)ゲートラインと前記第(3m−1)データラインに接続された第4画素とを含み、
前記第3画素列は前記第(8n−3)ゲートラインと前記第(3m−1)データラインに接続された第5画素と、前記第(8n−2)ゲートラインと前記第3mデータラインに接続された第6画素とを含み、
前記第4画素列は前記第(8n−1)ゲートラインと前記第(3m−2)データラインに接続された第7画素と、前記第8nゲートラインと前記第(3m−1)データラインに接続された第8画素とを含み、
前記データ駆動部は前記第(3m−2)データラインに基準電圧に対して第2極性のデータ電圧を印加し、前記第(3m−1)データラインに前記基準電圧に対して第1極性のデータ電圧を印加し、前記第3mデータラインに前記基準電圧に対して前記第2極性のデータ電圧を印加し、
前記ゲート駆動部はゲート信号を前記第1〜第4画素列のいずれもゲートライン番号の小さい方から順に印加することを特徴とする表示装置。 - 表示パネルと、
データ駆動部と、
ゲート駆動部とを有する表示装置であって、
前記表示パネルは、それぞれが2本のゲートラインで挟まれ第1の方向に順に配列された少なくとも第1〜第4画素列を有し、
前記ゲートラインは第1画素列側から第4画素列側に向かって第(8n−6)(nは自然数)、第(8n−7)、第(8n−4)、第(8n−5)、第(8n−2)、第(8n−3)、第8n、第(8n−1)ゲートラインの順に配列され、
前記第1画素列は前記第(8n−6)ゲートラインと第(4m−2)データライン(mは自然数)に接続された第1画素と、該第1画素に接続されたゲートラインと第(4m−1)データラインに接続された第2画素と、前記第(8n−7)ゲートラインと前記第(4m−1)データラインに接続された第3画素と、第4mデータラインと前記第3画素に接続されたゲートラインに接続された第4画素とを含み、
前記第2画素列は前記第(8n−4)ゲートラインと第(4m−3)データラインに接続された第5画素と、前記第(8n−4)ゲートラインと前記第(4m−2)データラインに接続された第6画素と、前記第(8n−5)ゲートラインと前記第(4m−2)データラインに接続された第7画素と、前記第(8n−5)ゲートラインと前記第(4m−1)データラインに接続された第8画素とを含み、
前記第3画素列は前記第(8n−3)ゲートラインと前記第(4m−2)データラインに接続された第9画素と、前記第(8n−3)ゲートラインと前記第(4m−1)データラインに接続された第10画素と、前記第(8n−2)ゲートラインと前記第(4m−1)データラインに接続された第11画素と、前記第(8n−2)ゲートラインと前記第4mデータラインに接続された第12画素とを含み、
前記第4画素列は前記第(8n−1)ゲートラインと前記第(4m−3)データラインに接続された第13画素と、前記第(8n−1)ゲートラインと前記第(4m−2)データラインに接続された第14画素と、前記第8nゲートラインと前記第(4m−2)データラインに接続された第15画素と、前記第8nゲートラインと前記第(4m−1)データラインに接続された第16画素とを含み、
前記データ駆動部は前記第(4m−3)データラインに基準電圧に対して第2極性のデータ電圧を印加し、前記第(4m−2)データラインに前記基準電圧に対して第1極性のデータ電圧を印加し、前記第(4m−1)データラインに前記基準電圧に対して前記第2極性のデータ電圧を印加し、前記第4mデータラインに前記第1極性のデータ電圧を印加し、
前記ゲート駆動部はゲート信号を前記第1〜第4画素列のいずれもゲートライン番号の小さい方から順に印加することを特徴とする表示装置。 - 前記データ駆動部は、前記第(4m−3)、第(4m−2)、第(4m−1)、及び第4mデータラインに印加されるデータ電圧の極性をフレーム単位で反転させることを特徴とする請求項3に記載の表示装置。
- 表示パネルと、
データ駆動部と、
ゲート駆動部とを有する表示装置であって、
前記表示パネルは、それぞれが2本のゲートラインで挟まれ第1の方向に順に配列された少なくとも第1〜第4画素列を有し、
前記ゲートラインは第1画素列側から第4画素列側に向かって第(8n−6)(nは自然数)、第(8n−7)、第(8n−4)、第(8n−5)、第(8n−2)、第(8n−3)、第8n、第(8n−1)ゲートラインの順に配列され、
前記第1画素列は前記第(8n−6)ゲートラインと第(3m−1)データライン(mは自然数)に接続された第1画素と、前記第(8n−7)ゲートラインと第3mデータラインに接続された第2画素とを含み、
前記第2画素列は前記第(8n−5)ゲートラインと前記第(3m−1)データラインに接続された第3画素と、前記第(8n−4)ゲートラインと前記第3mデータラインに接続された第4画素とを含み、
前記第3画素列は前記第(8n−2)ゲートラインと第(3m−2)データラインに接続された第5画素と、前記第(8n−3)ゲートラインと前記第(3m−1)データラインに接続された第6画素とを含み、
前記第4画素列は前記第(8n−1)ゲートラインと前記第(3m−2)データラインに接続された第7画素と、前記第8nゲートラインと前記第(3m−1)データラインに接続された第8画素とを含み、
前記データ駆動部は前記第(3m−2)データラインに基準電圧に対して第2極性のデータ電圧を印加し、前記第(3m−1)データラインに前記基準電圧に対して第1極性のデータ電圧を印加し、前記第3mデータラインに前記基準電圧に対して前記第2極性のデータ電圧を印加し、
前記ゲート駆動部はゲート信号を前記第1〜第4画素列のいずれもゲートライン番号の小さい方から順に印加することを特徴とする表示装置。 - 前記データ駆動部は、前記第(3m−2)、第(3m−1)、及び第3mデータラインに印加されるデータ電圧の極性をフレーム単位で反転させることを特徴とする請求項5に記載の表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090034078A KR101543632B1 (ko) | 2009-04-20 | 2009-04-20 | 표시 장치 |
KR10-2009-0034078 | 2009-04-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250323A JP2010250323A (ja) | 2010-11-04 |
JP5701517B2 true JP5701517B2 (ja) | 2015-04-15 |
Family
ID=42958309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010096775A Active JP5701517B2 (ja) | 2009-04-20 | 2010-04-20 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8629827B2 (ja) |
JP (1) | JP5701517B2 (ja) |
KR (1) | KR101543632B1 (ja) |
CN (1) | CN101866607B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101429905B1 (ko) * | 2006-09-29 | 2014-08-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
TWI396912B (zh) * | 2008-01-31 | 2013-05-21 | Novatek Microelectronics Corp | 子畫素重新排列之液晶顯示器 |
KR101604140B1 (ko) * | 2009-12-03 | 2016-03-17 | 엘지디스플레이 주식회사 | 액정표시장치 |
TWI401517B (zh) * | 2010-05-20 | 2013-07-11 | Au Optronics Corp | 主動元件陣列基板 |
KR20120010777A (ko) * | 2010-07-27 | 2012-02-06 | 엘지디스플레이 주식회사 | 액정표시장치 |
TWI433091B (zh) * | 2010-11-26 | 2014-04-01 | Novatek Microelectronics Corp | 驅動裝置及顯示面板 |
KR101726739B1 (ko) * | 2010-12-21 | 2017-04-14 | 삼성디스플레이 주식회사 | 터치 표시 기판 및 이를 포함하는 터치 표시 패널 |
TWI413094B (zh) * | 2011-04-12 | 2013-10-21 | Au Optronics Corp | 半源驅動顯示面板 |
KR101819943B1 (ko) * | 2011-05-18 | 2018-03-02 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR101906182B1 (ko) * | 2011-12-08 | 2018-10-11 | 삼성디스플레이 주식회사 | 표시장치 |
KR102015638B1 (ko) * | 2012-01-03 | 2019-08-29 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR102001047B1 (ko) | 2012-07-12 | 2019-07-18 | 삼성디스플레이 주식회사 | 표시 패널 구동 방법 및 이를 수행하기 위한 표시 패널 구동 장치 |
KR102040812B1 (ko) | 2013-02-12 | 2019-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US9036086B2 (en) * | 2013-03-29 | 2015-05-19 | Konica Minolta Laboratory U.S.A., Inc. | Display device illumination |
KR20150078257A (ko) * | 2013-12-30 | 2015-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
KR102210821B1 (ko) * | 2014-01-09 | 2021-02-03 | 삼성디스플레이 주식회사 | 표시 기판, 이 표시 기판의 테스트 방법 및 이 표시 기판을 포함하는 표시 장치 |
CN104062820B (zh) | 2014-06-04 | 2018-01-05 | 深圳市华星光电技术有限公司 | 一种hsd液晶显示面板、显示装置及其驱动方法 |
KR102263258B1 (ko) | 2014-08-25 | 2021-06-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
CN104575432A (zh) * | 2015-02-03 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种显示面板的驱动方法、显示面板及显示装置 |
CN105182638A (zh) * | 2015-08-28 | 2015-12-23 | 重庆京东方光电科技有限公司 | 阵列基板、显示装置及其驱动方法 |
KR102498791B1 (ko) * | 2015-12-28 | 2023-02-13 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 |
KR102544566B1 (ko) * | 2016-05-27 | 2023-06-19 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR102486413B1 (ko) * | 2016-06-15 | 2023-01-10 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
TWI632538B (zh) * | 2017-09-05 | 2018-08-11 | 友達光電股份有限公司 | 顯示裝置以及驅動方法 |
CN110221489B (zh) * | 2019-05-06 | 2022-04-15 | 北海惠科光电技术有限公司 | 阵列基板与显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2937130B2 (ja) * | 1996-08-30 | 1999-08-23 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3516382B2 (ja) | 1998-06-09 | 2004-04-05 | シャープ株式会社 | 液晶表示装置及びその駆動方法並びに走査線駆動回路 |
JP3694007B2 (ja) | 2003-06-03 | 2005-09-14 | シャープ株式会社 | 液晶表示パネル |
TWI387800B (zh) | 2004-09-10 | 2013-03-01 | Samsung Display Co Ltd | 顯示裝置 |
KR101071256B1 (ko) | 2004-09-10 | 2011-10-10 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
KR20060029352A (ko) | 2004-10-01 | 2006-04-06 | 삼성전자주식회사 | 어레이 기판과, 이를 갖는 표시패널 및 표시장치 |
KR101061854B1 (ko) | 2004-10-01 | 2011-09-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
KR101171176B1 (ko) | 2004-12-20 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
CN100437728C (zh) | 2005-03-14 | 2008-11-26 | 友达光电股份有限公司 | 像素驱动电路、时序控制器和扫描方法 |
KR101160839B1 (ko) | 2005-11-02 | 2012-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
KR101327839B1 (ko) | 2006-11-16 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101286516B1 (ko) | 2006-11-27 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
CN100520905C (zh) | 2007-11-08 | 2009-07-29 | 友达光电股份有限公司 | 具有数据补偿能力的液晶显示器及补偿其数据的方法 |
-
2009
- 2009-04-20 KR KR1020090034078A patent/KR101543632B1/ko active IP Right Grant
-
2010
- 2010-04-19 US US12/762,470 patent/US8629827B2/en active Active
- 2010-04-20 CN CN201010166010.4A patent/CN101866607B/zh active Active
- 2010-04-20 JP JP2010096775A patent/JP5701517B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010250323A (ja) | 2010-11-04 |
US8629827B2 (en) | 2014-01-14 |
CN101866607A (zh) | 2010-10-20 |
US20100265238A1 (en) | 2010-10-21 |
KR20100115484A (ko) | 2010-10-28 |
CN101866607B (zh) | 2016-04-06 |
KR101543632B1 (ko) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5701517B2 (ja) | 表示装置 | |
US9548031B2 (en) | Display device capable of driving at low speed | |
CN102339591B (zh) | 液晶显示器及其驱动方法 | |
KR102237036B1 (ko) | 소오스 드라이버 및 이를 포함하는 디스플레이 장치 | |
JP4566975B2 (ja) | 液晶表示装置とその駆動方法 | |
US20050184940A1 (en) | Liquid crystal display panel and display apparatus having the same | |
JP2007094404A (ja) | 液晶表示装置及びその駆動方法 | |
KR101798489B1 (ko) | 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법 | |
US9035930B2 (en) | Display device and driving method thereof | |
JP2005018066A (ja) | 液晶表示装置及びその駆動方法 | |
JP2020535470A (ja) | 液晶ディスプレイパネル及びゲート駆動回路 | |
JP2005258447A (ja) | 液晶パネルの駆動装置及びその駆動方法 | |
KR102091434B1 (ko) | 표시 장치 | |
US20180247604A1 (en) | Display device | |
US20150364104A1 (en) | Method of driving display panel and display apparatus for performing the same | |
KR20080002570A (ko) | 액정 표시장치의 구동장치와 그의 구동방법 | |
JP5100450B2 (ja) | 画像表示装置及びその駆動方法 | |
KR101977225B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
KR101887680B1 (ko) | 액정표시장치 | |
KR20080069441A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20080109158A (ko) | 액정 표시장치 및 그의 구동방법 | |
JP5370264B2 (ja) | 表示装置 | |
JP2007140191A (ja) | アクティブマトリクス型液晶表示装置 | |
KR102290615B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5701517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |