KR20150078257A - 박막 트랜지스터 표시판 및 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 표시 장치 Download PDF

Info

Publication number
KR20150078257A
KR20150078257A KR1020130167489A KR20130167489A KR20150078257A KR 20150078257 A KR20150078257 A KR 20150078257A KR 1020130167489 A KR1020130167489 A KR 1020130167489A KR 20130167489 A KR20130167489 A KR 20130167489A KR 20150078257 A KR20150078257 A KR 20150078257A
Authority
KR
South Korea
Prior art keywords
pixel
polarity
data
gate
line
Prior art date
Application number
KR1020130167489A
Other languages
English (en)
Inventor
김영수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130167489A priority Critical patent/KR20150078257A/ko
Priority to US14/526,937 priority patent/US20150187292A1/en
Publication of KR20150078257A publication Critical patent/KR20150078257A/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0213Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수쌍의 게이트선, 데이터선을 포함하고, 각 쌍의 게이트선은 화소행의 아래 위에 배치되어 있고, 데이터선 각각은 두 화소열 사이에 배치되어 있으며, 제1 화소열의 화소와 제1 화소열 다음의 제2 화소열의 화소에 연결되어 있고, 제1 화소열의 첫번째 화소는 첫번째 화소가 포함된 화소열의 윗 쪽 게이트 선에 연결되고, 두번째 화소는 두번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고. 세번째 화소는 세번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 네번째 화소는 네번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 제2 화소열의 첫번째 화소는 첫번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 두번째 화소는 두번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결된고. 세번째 화소는 세번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 네번째 화소는 네번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결된다.

Description

박막 트랜지스터 표시판 및 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL AND DISPLAY DEVICE}
본 발명은 박막 트랜지스터 표시판 및 표시 장치에 관한 것이다.
현재 표시 장치는 평판 표시 장치(flat panel display)가 폭발적으로 시장을 점유하면서 급속한 성장을 하고 있다. 평판 표시 장치는 화면의 크기에 비해 두께가 얇은 표시 장치를 말하며, 널리 사용되는 평판 표시 장치로는 액정 표시 장치(liquid crystal display)와 유기 발광 표시 장치(organic light emitting display) 등이 있다.
표시 장치는 행렬 형태로 배열된 화소를 포함하는 표시판을 포함하고, 각 화소는 화소 전극, 공통 전극, 그리고 각 화소 전극에 연결되어 있는 스위칭 소자로서 박막 트랜지스터를 포함한다. 박막 트랜지스터는 게이트 구동부에 의해 생성된 게이트 신호를 전달하는 게이트선 및 데이터 구동부가 생성한 데이터 신호를 전달하는 데이터선에 연결되며, 박막 트랜지스터는 게이트 신호에 따라 데이터 신호를 화소 전극에 전달 또는 차단하는 역할을 한다. 표시 장치의 각 화소는 적색, 녹색 및 청색 등의 기본색을 나타내는데, 각 화소에 대응하는 영역에 색필터 또는 고유한 색의 빛을 내보내는 발광층을 위치시켜 각 화소의 기본색을 나타낼 수 있다.
한편, 액정 표시 장치의 경우 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하는데, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임 별로, 행 별로, 또는 화소 별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
표시 장치의 게이트 구동부와 데이터 구동부는 복수의 구동 집적 회로 칩으로 이루어지는 것이 보통인데, 데이터 구동 집적 회로 칩은 게이트 구동 회로 칩에 비하여 가격이 높기 때문에 그 수효를 줄일 필요가 있다. 데이터 구동 회로 칩의 수를 줄일 경우 화소마다 박막 트랜지스터의 구조, 위치 등이 동일하지 않아 반전 구동의 경우 잔세로줄 형태의 얼룩이 시인된다.
또한 녹색 화소 보다 적색 화소 및 청색 화소가 상대적으로 밝아 보이는 퍼플리쉬(Purplish)현상이 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 화소마다 박막 트랜지스터의 구조, 위치 등이 동일하지 않아 생기는 잔세로줄 형태의 얼룩 및 퍼플리쉬 현상을 제거할 수 있는 박막 트랜지스터 표시판 및 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소로 이루어진 복수의 화소열 및 복수의 화소행; 상기 화소에 게이트 온 전압을 전달하는 복수 쌍의 게이트선; 및 상기 화소에 데이터 전압을 전달하는 복수의 데이터선을 포함하고, 상기 각 쌍의 게이트선은 상기 화소행의 아래 위에 배치되어 있고, 상기 데이터선 각각은 두 화소열마다 배치되어 있으며, 상기 두 화소열의 사이에 위치하며, 하나의 화소열은 동일한 색을 표시하고, 하나의 데이터선에 연결되어 있는 상기 두 화소열 중 하나의 행의 두 화소에 상기 데이터 전압을 인가하는 순서와 상기 하나의 행에 인접하는 행의 두 화소에 상기 데이터 전압을 인가하는 순서는 서로 반대이다.
상기 반대로 인가하는 데이터 전압의 인가 방식은 두 행마다 반복적으로 이루어지며, 두 행을 기준으로 홀수 번째 행과 짝수 번째 행의 데이터 전압 인가 순서도 반대일 수 있다.
상기 두 화소열 중 제1 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 윗 쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 상기 두 화소 열 중 나머지 제2 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결된고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결될 수 있다.
상기 화소행은 적색 화소, 녹색 화소, 청색 화소가 반복되어 구성될 수 있다.
상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 위에서 아래로 순서대로 인가될 수 있다.
상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 될 수 있다.
상기 제1 극성 및 제2 극성은 서로 반대의 극성일 수 있다.
상기 제1 화소열은 상기 데이터선의 우측에 배치될 수 있다.
상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 두번째 화소열, 첫번째 화소열, 세번째 화소열, 네번째 화소열 순서로 인가될 수 있다.
상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 될 수 있다.
본 발명의 실시예에 따른 표시장치는 게이트 신호를 생성하는 게이트 구동부; 데이터 신호를 생성하는 데이터 구동부; 및 박막 트랜지스터 표시판을 포함하고, 상기 박막 트랜지스터 표시판은 복수의 화소로 이루어진 복수의 화소열 및 복수의 화소행; 상기 화소에 게이트 온 전압을 전달하는 복수 쌍의 게이트선; 및 상기 화소에 데이터 전압을 전달하는 복수의 데이터선을 포함하고, 상기 각 쌍의 게이트선은 상기 화소행의 아래 위에 배치되어 있고, 상기 데이터선 각각은 두 화소열마다 배치되어 있으며, 상기 두 화소열의 사이에 위치하며, 하나의 화소열은 동일한 색을 표시하고, 하나의 데이터선에 연결되어 있는 상기 두 화소열 중 하나의 행의 두 화소에 상기 데이터 전압을 인가하는 순서와 상기 하나의 행에 인접하는 행의 두 화소에 상기 데이터 전압을 인가하는 순서는 서로 반대이다.
상기 반대로 인가하는 데이터 전압의 인가 방식은 두 행마다 반복적으로 이루어지며, 두 행을 기준으로 홀수 번째 행과 짝수 번째 행의 데이터 전압 인가 순서도 반대일 수 있다.
상기 두 화소열 중 제1 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 윗 쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 상기 두 화소 열 중 나머지 제2 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결된고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결될 수 있다.
상기 화소행은 적색 화소, 녹색 화소, 청색 화소가 반복되어 구성될 수 있다.
상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 위에서 아래로 순서대로 인가될 수 있다.
상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가될 수 있다.
상기 제1 극성 및 제2 극성은 서로 반대의 극성일 수 있다.
상기 제1 화소열은 상기 데이터선의 우측에 배치될 수 있다.
상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 두번째 화소열, 첫번째 화소열, 세번째 화소열, 네번째 화소열 순서로 인가될 수 있다.
상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가될 수 있다.
본 발명이 실시예에 따른 박막 트랜지스터 표시판 및 표시 장치는 데이터 전압에 의해 충전되는 화소의 순서를 달리하여 잔세로줄 형태의 얼룩 및 퍼플리쉬 현상을 제거할 수 있다.
도 1 은 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
도 2은 도 1의 A1에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 3은 도 1의 A2에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 4는 도 1의 A3에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 5 는 본 발명의 비교예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
도 6은 도 2의 B1에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 7는 게이트 온 전압이 인가되는 동안, 데이터 전압의 극성에 따른 각 화소의 액정 커패시터의 충전량 상태를 나타낸 도면이다.
도 8는 도 2의 B2에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 9은 도 2의 B3에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 은 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 표시 패널(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500)를 포함한다.
표시 패널(300)는 복수의 표시 신호선(G1-G(2n), D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(R, G, B)를 포함한다.
색 표시를 구현하기 위해서 각 화소(R, G, B)는 기본색(primary color) 중 하나를 표시하며 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다.
표시 신호선(G1-G(2n), D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-G(2n))과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-G(2n))은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 표시 신호선(G1-G(2n), D1-Dm)은 표시 패널(300)가 포함하는 박막 트랜지스터 표시판 위에 형성될 수 있다.
또한 두 화소 열마다 하나의 데이터선(D1-Dm)이 배치되어 있다. 즉, 한 쌍의 화소 열 사이에 하나의 데이터선이 배치된다.
또한 각 화소 행의 위 아래에는 한 쌍의 게이트선(G1 및 G2, G3 및 G4, …)이 위치하여 한 화소 행의 화소(R, G, B)는 위 아래에 이웃하는 한 쌍의 게이트선(G1 및 G2, G3 및 G4, …) 중 어느 하나에 연결된다.
각 화소(R, G, B)는 게이트선(G1-G(2n)) 및 데이터선(D1-Dm)에 연결된 박막 트랜지스터 등의 스위칭 소자(도시하지 않음)를 통해 데이터 신호를 인가 받는 화소 전극(도시하지 않음)과 화소 전극과 마주하며 공통 전압(Vcom)을 인가 받는 공통 전극(도시하지 않음)을 포함한다.
게이트 구동부(400)는 표시 패널(300)의 게이트선(G1-G(2n))과 연결되어 있으며 스위칭 소자를 턴 온시킬 수 있는 게이트 온 전압(Von)과 턴 오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-G(2n))에 인가한다. 또한 본 발명의 일 실시예에 따르면, 게이트선(G1) 부터 게이트선(G(2n))까지 순서대로 게이트 신호를 인가할 수 있다.
데이터 구동부(500)는 표시 패널(300)의 데이터선(D1-Dm)과 연결되어 있으며, 데이터선(D1-Dm)에 데이터 전압을 인가한다.
이하에서는 도 1 내지 도 5를 참조하여 화소(R, G, B)의 배치에 대하여 상세히 설명한다. 적색을 나타내는 적색 화소(R)의 열, 녹색을 나타내는 녹색 화소(G)의 열, 그리고 청색을 나타내는 청색 화소(B)의 열이 행 방향으로 교대로 배열되어 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 화소는 두 화소 열마다 하나의 데이터선(D1-Dm)이 배치되어 있다. 즉, 한 쌍의 화소 열 사이에 하나의 데이터선이 배치되어, 홀수 번째 화소 열의 화소(R, G, B)는 오른쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결되고, 짝수 번째 화소 열의 화소(R, G, B)는 왼쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결된다.
데이터 선(D1)에 연결된 적색 화소(R) 열 중 첫번째 적색 화소(R)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 적색 화소(R)는 아래 쪽의 게이트 선(G4)에 연결된다. 세번째 적색 화소(R)은 아래 쪽의 게이트 선(G6)에 연결되고, 네번째 적색 화소(R)은 윗 쪽의 게이트 선(G7)에 연결된다. 이러한 방식으로 n번째 적색 화소(R)까지 게이트 선에 연결된다.
데이터 선(D1)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G)는 아랫 쪽의 게이트 선(G2)에 연결되고, 두번째 녹색 화소(G)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 녹색 화소(G)는 윗 쪽의 게이트 선(G5)에 연결되고, 네번째 녹색 화소(G)는 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 녹색 화소(G)까지 게이트 선에 연결된다.
이하에서는 데이터 선(D1)에 연결된 화소 열을 A1이라 하고 설명하겠다.
A1에서 각 화소의 충전 순서는 데이터 선(D1)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 두번째 녹색 화소(G), 데이터 선(D1)에 연결된 적색 화소(R)열 중 두번째 적색 화소(R), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 세번째 녹색 화소(G), 데이터 선(D1)에 연결된 적색 화소(R)열 중 세번째 적색 화소(R), 데이터 선(D1)에 연결된 적색 화소(R)열 중 네번째 적색 화소(R), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 네번째 녹색 화소(G) 순으로 충전 된다. 이러한 순서로 데이터 선(D1)에 연결된 마지막 화소까지 충전 된다.
데이터 선(D2)에 연결된 청색 화소(B) 열 중 첫번째 청색 화소(B)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 청색 화소(B)는 아래 쪽의 게이트 선(G4)에 연결된다. 세번째 청색 화소(B)은 아래 쪽의 게이트 선(G6)에 연결되고, 네번째 청색 화소(B)은 윗 쪽의 게이트 선(G7)에 연결된다. 이러한 방식으로 n번째 청색 화소(B)까지 게이트 선에 연결된다.
데이터 선(D2)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R)는 아랫 쪽의 게이트 선(G2)에 연결되고, 두번째 적색 화소(R)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 적색 화소(R)는 윗 쪽의 게이트 선(G5)에 연결되고, 네번째 적색 화소(R)는 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 적색 화소(R)까지 게이트 선에 연결된다.
이하에서는 데이터 선(D2)에 연결된 화소 열을 A2라 하고 설명하겠다.
A2에서 각 화소의 충전 순서는 데이터 선(D2)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B), 데이터 선(D2)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R), 데이터 선(D2)에 연결된 적색 화소(R)열 중 두번째 적색 화소(R), 데이터 선(D2)에 연결된 청색 화소(B)열 중 두번째 청색 화소(B), 데이터 선(D2)에 연결된 적색 화소(R)열 중 세번째 적색 화소(R), 데이터 선(D2)에 연결된 청색 화소(B)열 중 세번째 청색 화소(B), 데이터 선(D2)에 연결된 청색 화소(B)열 중 네번째 청색 화소(B), 데이터 선(D2)에 연결된 적색 화소(R)열 중 네번째 적색 화소(R) 순으로 충전 된다. 이러한 순서로 데이터 선(D2)에 연결된 마지막 화소까지 충전 된다.
데이터 선(D3)에 연결된 녹색 화소(G) 열 중 첫번째 녹색 화소(G)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 녹색 화소(G)는 아래 쪽의 게이트 선(G4)에 연결된다. 세번째 녹색 화소(G)은 아래 쪽의 게이트 선(G6)에 연결되고, 네번째 녹색 화소(G)은 윗 쪽의 게이트 선(G7)에 연결된다. 이러한 방식으로 n번째 녹색 화소(G)까지 게이트 선에 연결된다.
데이터 선(D3)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B)는 아랫 쪽의 게이트 선(G2)에 연결되고, 두번째 청색 화소(B)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 청색 화소(B)는 윗 쪽의 게이트 선(G5)에 연결되고, 청색 화소(B)는 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 청색 화소(B)까지 게이트 선에 연결된다.
이하에서는 데이터 선(D3)에 연결된 화소 열을 A3이라 하고 설명하겠다.
A3에서 각 화소의 충전 순서는 데이터 선(D3)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G), 데이터 선(D2)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B), 데이터 선(D2)에 연결된 청색 화소(B)열 중 두번째 청색 화소(B), 데이터 선(D2)에 연결된 녹색 화소(G)열 중 두번째 녹색 화소(G), 데이터 선(D2)에 연결된 청색 화소(B)열 중 세번째 청색 화소(B), 데이터 선(D2)에 연결된 녹색 화소(G)열 중 세번째 녹색 화소(G), 데이터 선(D2)에 연결된 녹색 화소(G)열 중 네번째 녹색 화소(G), 데이터 선(D2)에 연결된 청색 화소(B)열 중 네번째 청색 화소(B) 순으로 충전 된다. 이러한 순서로 데이터 선(D2)에 연결된 마지막 화소까지 충전 된다.
위와 같이 데이터 선의 양 옆에 화소 열 중 앞에 화소 열의 첫번째 화소는 윗 쪽 게이트 선에 연결되고, 두번째 화소는 아랫쪽 게이트 선에 연결된다. 세번째 화소는 아랫쪽 게이트 선에 연결되고, 네번째 화소는 윗쪽 게이트 선에 연결된다.
또한 데이터 선의 양 옆에 화소 열 중 뒤의 화소 열의 첫번째 화소는 아랫쪽 게이트 선에 연결되고, 두번째 화소는 윗쪽 게이트 선에 연결된다. 세번째 화소는 윗쪽 게이트 선에 연결되고, 네번째 화소는 아랫쪽 게이트 선에 연결된다.
이러한 방식으로 데이터 선(Dm)까지 화소가 위치한다.
즉 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 각 화소(R,G.B)를 행렬형태로 나타났을때, 4 X 2 크기의 화소 단위(이하 반전 구동 단위라 함)가 반복되는 구조를 갖는다.
도 1에 도시한 화소(R, G, B) 및 표시 신호선(G1-G(2n), D1-Dm)의 연결 관계는 단지 하나의 예이고, 그 연결 관계 및 배치는 바뀔 수 있다.
다시 도 1 내지 도 4를 참조하여 실시예에 따른 화소 충전 과정을 설명한다.
도 1을 참조하면 실시예에 따른 데이터 전압은 제1 극성 또는 제2 극성을 갖는다. 실시예에 따르면, 데이터 전압은 데이터 선(D1)에 연결된 적색 화소(R)에 인가되는 데이터 전압은 1행부터 제1 극성, 제2 극성이 번갈아 가며 인가된다. 데이터 선(D1)에 연결된 녹색 화소(G)에 인가되는 데이터 전압은 1행부터 제2 극성, 제1 극성이 번갈아 가며 인가된다.
데이터 전압은 데이터 선(D2)에 연결된 청색 화소(B)에 인가되는 데이터 전압은 1행부터 제1 극성, 제2 극성이 번갈아 가며 인가된다. 데이터 선(D2)에 연결된 적색 화소(R)에 인가되는 데이터 전압은 1행부터 제2 극성, 제1 극성이 번갈아 가며 인가된다.
즉 각 데이터 선(D1-Dm)의 앞쪽의 화소에 인가되는 데이터 전압은 1행부터 제1 극성, 제2 극성이 번갈아 가며 인가되고, 각 데이터 선(D1-Dm)의 뒷쪽의 화소에 인가되는 데이터 전압은 1행부터 제2 극성, 제1 극성이 번갈아 가며 인가된다.
본 발명의 실시예에 따르면 제1 극성과 제2 극성은 서로 반대의 극성을 갖는다. 즉 제1 극성이 + 극성이면 제2 극성은 - 극성이고, 제1 극성이 -극성이면 제1 극성은 + 극성이다.
도 1를 참조하면, 각 화소에 입력되는 데이터 전압의 극성은 화소가 충전되는 순서에 따라, 2번의 제1 극성, 2번의 제2 극성 단위로 변한다.
도 1의 실시예에 따른 표시 장치는 액정 표시 장치일 수 있으며, 하나의 데이터선에 연결되어 있는 두 화소열 중 하나의 행의 두 화소에 데이터 전압을 인가하는 순서와 하나의 행에 인접하는 행의 두 화소에 데이터 전압을 인가하는 순서는 서로 반대이다. 즉, 도 1의 D1 데이터선에 연결되어 있는 첫번째 화소열과 두번째 화소열을 기준으로 살펴보면, 첫번째 행의 두 화소는 첫번째 화소열의 화소에서 두번째 화소열의 화소로 데이터 전압이 순차적으로 인가된다. 하지만, 두번째 행의 두 화소는 두번째 화소열의 화소에서 첫번째 화소열의 화소로 데이터 전압이 순차적으로 인가되어 순서가 반대이다. 이와 같은 반대 방향으로 데이터 전압을 인가하는 인가 순서(반대로 인가하는 데이터 전압의 인가 방식)는 두 행마다 반복적으로 이루어지며, 두 행을 기준으로 홀수 번째 행과 짝수 번째 행의 데이터 전압 인가 순서도 반대가 된다.
도 2은 도 1의 A1에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
R1은 첫번째 게이트선 및 D1에 연결된 첫번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R2는 네번째 게이트선 및 D1에 연결된 두번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R3는 여섯번째 게이트선 및 D1에 연결된 세번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R4는 일곱번째 게이트선 및 D1에 연결된 네번째 적색 화소(R)의 게이트 전압의 파형도 이다.
G1은 두번째 게이트선 및 D1에 연결된 첫번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G2는 세번째 게이트선 및 D1에 연결된 두번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G3는 다섯번째 게이트선 및 D1에 연결된 세번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G4는 여덜번째 게이트선 및 D1에 연결된 네번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
도 2를 참조하면, 적색 화소(R1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 적색 화소(R3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
도 2를 참조하면, 녹색 화소(G1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 녹색 화소(G3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
도 3은 도 1의 A2에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
R1은 두번째 게이트선 및 D2에 연결된 첫번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R2는 세번째 게이트선 및 D2에 연결된 두번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R3는 다섯번째 게이트선 및 D2에 연결된 세번째 적색 화소(R)의 게이트 전압의 파형도 이다.
R4는 여덜번째 게이트선 및 D2에 연결된 네번째 적색 화소(R)의 게이트 전압의 파형도 이다.
B1은 첫번째 게이트선 및 D2에 연결된 첫번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B2는 네번째 게이트선 및 D2에 연결된 두번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B3는 여섯번째 게이트선 및 D2에 연결된 세번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B4는 일곱번째 게이트선 및 D2에 연결된 네번째 청색 화소(B)의 게이트 전압의 파형도 이다.
도 3를 참조하면, 적색 화소(R1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 적색 화소(R3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
도 3를 참조하면, 청색 화소(B1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 청색 화소(B3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
도 4는 도 1의 A3에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
B1은 두번째 게이트선 및 D3에 연결된 첫번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B2는 세번째 게이트선 및 D3에 연결된 두번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B3는 다섯번째 게이트선 및 D3에 연결된 세번째 청색 화소(B)의 게이트 전압의 파형도 이다.
B4는 여덜번째 게이트선 및 D3에 연결된 네번째 청색 화소(B)의 게이트 전압의 파형도 이다.
G1은 첫번째 게이트선 및 D3에 연결된 첫번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G2는 네번째 게이트선 및 D3에 연결된 두번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G3는 여섯번째 게이트선 및 D3에 연결된 세번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
G4는 일곱번째 게이트선 및 D3에 연결된 네번째 녹색 화소(G)의 게이트 전압의 파형도 이다.
도 4를 참조하면, 청색 화소(B1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 청색 화소(B3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
도 4를 참조하면, 녹색 화소(G1)의 프리 차징 구간 동안 제1 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제2 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G2)에서는 프리 차징 구간 과 메인 차징 구간 동안 제1 극성 데이터 전압만 인가된다. 또한 녹색 화소(G3)의 프리 차징 구간 동안 제2 극성 데이터 전압이 인가되고, 메인 차징 구간 동안 제1 극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G4)에서는 프리 차징 구간 과 메인 차징 구간 동안 제2 극성 데이터 전압만 인가된다.
여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
도 1 내지 도 4에 도시된 내용을 종합하면,
전체의 적색 화소(R) 중 절반의 적색 화소(R)의 프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가된다. 또한 전체의 적색 화소(R) 중 나머지 절반의 적색 화소(R)의 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가된다.
프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가되는 적색 화소(R)들의 모음을 제1 적색 화소 집단이라 하고, 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가되는 적색 화소(R)들의 모음을 제2 적색 화소 집단이라고 할 때, 제1 적색 화소 집단이 제2 적색 화소 집단 보다 밝다.
전체의 녹색 화소(G) 중 절반의 녹색 화소(G)의 프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가된다. 또한 전체의 녹색 화소(G)중 나머지 절반의 녹색 화소(G)의 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가된다.
프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가되는 녹색 화소(G)들의 모음을 제1 녹색 화소 집단이라 하고, 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가되는 녹색 화소(G)들의 모음을 제2 녹색 화소 집단이라고 할 때, 제1 적색 화소 집단이 제2 적색 화소 집단 보다 밝다.
전체의 청색 화소(B) 중 절반의 청색 화소(B)의 프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가된다. 또한 전체의 청색 화소(B)중 나머지 절반의 청색 화소(B)의 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가된다.
프리 차징 구간 및 메인 차징 구간에 각각 다른 극성의 데이터 전압이 인가되는 청색 화소(B)들의 모음을 제1 청색 화소 집단이라 하고, 프리 차징 구간 및 메인 차징 구간에 모두 같은 극성의 데이터 전압이 인가되는 청색 화소(B)들의 모음을 제2 청색 화소 집단이라고 할 때, 제1 적색 화소 집단이 제2 적색 화소 집단 보다 밝다.
제1 적색 화소 집단에 포함된 적색 화소(R)의 수, 제1 녹색 화소 집단에 포함된 녹색 화소(G)의 수 및 제1 청색 화소 집단(B)에 포함된 청색 화소(B)의 수는 같다.
또한 제2 적색 화소 집단에 포함된 적색 화소(R)의 수, 제2 녹색 화소 집단에 포함된 녹색 화소(G)의 수 및 제2 청색 화소 집단(B)에 포함된 청색 화소(B)의 수는 같다.
따라서 각 표시판 전체로 봤을 때, 녹색 화소(G) 보다 적색 화소(R) 및 청색 화소(B)의 밝기는 서로 같다. 따라서 본 발명의 실시예에 따르면 녹색 화소(G) 보다 적색 화소(R) 및 청색 화소(B)가 상대적으로 밝아 보이는 퍼플리쉬(Purplish)현상을 개선할 수 있다. 또한, 퍼플리쉬(Purplish) 현상은 상온의 환경보다는 박막 트랜지스터의 구동 능력이 저하되는 저온 환경(섭씨 10도 이하)에서 두드러지게 나타날 수 있는데, 본 발명에 의하면 저온 환경에서의 퍼플리쉬 현상도 제거된다.
도 5 는 본 발명의 비교예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
본 발명의 비교예에 따른 박막 트랜지스터 표시판은 각 화소(R, G, B)와 게이트 선(G1, G3, …, G(2n-1))의 연결관계를 제외하고는 도 1의 박막 트랜지스터 표시판과 유사하다. 따라서 동일한 부분은 생략하고 설명하겠다.
도 5에 도시된 바와 같이, 본 발명의 비교예에 따른 박막 트랜지스터 표시판의 화소는 두 화소 열마다 하나의 데이터선(D1-Dm)이 배치되어 있다. 즉, 한 쌍의 화소 열 사이에 하나의 데이터선이 배치되어, 홀수 번째 화소 열의 화소( R, G, B)는 오른쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결되고, 짝수 번째 화소 열의 화소(R, G, B)는 왼쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결된다.
적색 화소(R)는 모두 윗쪽에 위치하는 게이트선(G1, G3, …, G(2n-1))에 연결되고, 행 방향으로 이웃하는 적색 화소(R)만을 보면 서로 다른 쪽에 위치하는 데이터선(D1-Dm)에 연결되어 있다. 예를 들어 첫 번째 데이터선(D1)에 연결된 적색 화소(R)는 오른쪽에 위치하는 데이터선(D1)에 연결되어 있지만, 두 번째 데이터선(D2)에 연결된 적색 화소(R)는 왼쪽에 위치하는 데이터선(D2)에 연결되어 있다.
반면, 녹색 화소(G)는 모두 아래쪽에 위치하는 게이트선(G2, G4, …, G(2n))에 연결되고, 행 방향으로 이웃하는 녹색 화소(G)만을 보면 서로 다른 쪽에 위치하는 데이터선(D1-Dm)에 연결되어 있다.
청색 화소(B)의 경우, 각 화소 행의 청색 화소(B)는 위 아래에 위치하는 게이트선(G1-G(2n))에 번갈아 연결되며, 행 방향으로 이웃하는 청색 화소(B)만을 보면 서로 다른 쪽에 위치하는 데이터선(D1-Dm)에 연결되어 있다.
즉 비교예에 따른 박막 트랜지스터 표시판은 각 화소(R,G.B)를 행렬형태로 나타났을때, 6 X 1 크기의 화소 단위(반전 구동 단위)가 반복되는 구조를 갖는다.
동일한 화소 열에 위치하는 화소(R, G, B)의 게이트선(G1-G(2n)) 및 데이터선(D1-Dm)과의 연결 관계는 동일할 수 있다.
이하에서는 본 발명의 비교예에 따른 박막 트랜지스터 표시판의 데이터 선(D1)에 연결된 화소 열을 B1이라 하고, 데이터 선(D2)에 연결된 화소 열을 B2라 하고, 데이터 선(D3)에 연결된 화소 열을 B3이라 하고 설명하겠다.
B1에서 각 화소의 충전 순서는 데이터 선(D1)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G), 데이터 선(D1)에 연결된 적색 화소(R)열 중 두번째 적색 화소(R), 데이터 선(D1)에 연결된 녹색 화소(G)열 중 두번째 녹색 화소(G)순으로 충전 된다. 즉 적색 화소(R), 녹색 화소(G), 다시 적색 화소(R) 순으로 각 화소가 번갈아가며 충전된다. 이러한 순서로 데이터 선(D1)에 연결된 마지막 화소까지 충전 된다.
B2에서 각 화소의 충전 순서는 데이터 선(D2)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R), 데이터 선(D2)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B), 데이터 선(D2)에 연결된 적색 화소(R)열 중 두번째 적색 화소(R), 데이터 선(D2)에 연결된 청색 화소(B)열 중 두번째 청색 화소(B)순으로 충전 된다. 즉 적색 화소(R), 청색 화소(B), 다시 적색 화소(R) 순으로 각 화소가 번갈아가며 충전된다. 이러한 순서로 데이터 선(D2)에 연결된 마지막 화소까지 충전 된다.
B3에서 각 화소의 충전 순서는 데이터 선(D3)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B), 데이터 선(D3)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G), 데이터 선(D3)에 연결된 청색 화소(B)열 중 두번째 청색 화소(B), 데이터 선(D3)에 연결된 녹색 화소(G)열 중 두번째 녹색 화소(G)순으로 충전 된다. 즉 청색 화소(B), 녹색 화소(G), 다시 청색 화소(B) 순으로 각 화소가 번갈아가며 충전된다. 이러한 순서로 데이터 선(D1)에 연결된 마지막 화소까지 충전 된다.
도 5에 도시한 화소(R, G, B) 및 표시 신호선(G1-G(2n), D1-Dm)의 연결 관계는 단지 하나의 예이고, 그 연결 관계 및 배치는 바뀔 수 있다.
다음은 도 1 내지 도 10을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 효과에 대하여 설명한다
다시 도 5 내지 도 9을 참조하여 비교예에 따른 화소 충전 과정을 설명한다.
다시 도 5를 참조하면 비교예에 따른 데이터 전압은 +(양) 극성 또는 -(음) 극성을 갖는다. 비교예에 따르면, 데이터 전압은 데이터 선(D1)에 연결된 적색 화소(R)에 인가되는 데이터 전압은 1행부터 + 극성, - 극성이 번갈아 가며 인가된다. 데이터 선(D1)에 연결된 녹색 화소(G)에 인가되는 데이터 전압은 1행부터 - 극성, + 극성이 번갈아 가며 인가된다.
데이터 전압은 데이터 선(D2)에 연결된 청색 화소(B)에 인가되는 데이터 전압은 1행부터 + 극성, - 극성이 번갈아 가며 인가된다. 데이터 선(D2)에 연결된 적색 화소(R)에 인가되는 데이터 전압은 1행부터 - 극성, + 극성이 번갈아 가며 인가된다.
즉 각 데이터 선(D1-Dm)의 앞쪽의 화소에 인가되는 데이터 전압은 1행부터 + 극성, - 극성이 번갈아 가며 인가되고, 각 데이터 선(D1-Dm)의 뒷쪽의 화소에 인가되는 데이터 전압은 1행부터 - 극성, + 극성이 번갈아 가며 인가된다.
도 5를 참조하면, 각 화소에 입력되는 데이터 전압의 극성은 화소가 충전되는 순서에 따라, 2번의 + 극성, 2번의 - 극성을 번갈아 갖는다.
본 비교예에 따르면, 각 화소(R, G, B)에 대응한 게이트 전압은 프리 차징(Pre-charging) 구간과 메인 차징(Main-charing)구간을 포함한다. 프리 차징 구간은 본 화소가 다른 화소가 충전되는 동안 게이트 전압이 본 화소에 인가되는 구간이다. 비교예에 따르면, 본 화소가 충전되기 직전에 충전되는 화소가 충전되는 동안 본 화소에 게이트 전압이 인가되는 구간을 말한다. 또한 메인 차징 구간은 본 화소가 충전되는 구간을 말한다. 즉 비교예에 따르면 게이트 전압은 각 화소(R. G, B)에 본 화소가 충전되기 직전의 화소가 충전될 때부터, 본 화소가 충전될 때까지 인가된다.
도 6은 도 2의 B1에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 6을 참조하면, 적색 화소(R)의 프리 차징 구간 동안 -극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R)에서는 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 -극성 데이터 전압이 각각 한번씩 인가된다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
녹색 화소(G)에는 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다. 즉 녹색 화소(G)의 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G)에서는 프리 차징 구간 동안 -극성 데이터 전압이 인가되고, 메인 차징 구간 동안 -극성 데이터 전압이 각각 한번씩 인가된다.
그에 따라서 적색 화소(R)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 제1 극성에서 제2 극성으로 변경되면서 인가된다. 여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 데이터 전압에 따라 변하는 화소 전극의 전압 변동폭은 커지게 된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하지 못할 수도 있으며, 적색 화소(R)의 액정 커패시터의 충전량이 부족할 수도 있다.
그에 반해, 녹색 화소(G)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 동일한 극성으로 인가된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하게 되며, 녹색 화소(G)의 액정 커패시터의 충전량이 충분하게 된다.
그에 따라서 D1에 연결된 적색 화소(R)는 녹색 화소(R)보다 밝게 된다.
도 7는 게이트 온 전압이 인가되는 동안, 데이터 전압의 극성에 따른 각 화소의 액정 커패시터의 충전량 상태를 나타낸 도면이다.
도 7에 도시된 바와 같이, 화소에 인가되는 데이터 전압이 게이트 온 전압이 인가되는 동안 동일 극성으로 유지 되면, 화소의 액정 커패시터의 충전량이 충분하게 된다.
화소에 인가되는 데이터 전압이 게이트 온 전압이 인가되는 동안 제1 극성에서 제2 극성으로 변경되면, 화소의 액정 커패시터의 충전량이 부족하게 될 수도 있다. 여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다.
도 8는 도 2의 B2에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 8을 참조하면, 적색 화소(R)의 프리 차징 구간 동안 -극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 적색 화소(R)에서는 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 -극성 데이터 전압이 각각 한번씩 인가된다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
청색 화소(B)에는 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다. 즉 청색 화소(B)의 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B)에서는 프리 차징 구간 동안 -극성 데이터 전압이 인가되고, 메인 차징 구간 동안 -극성 데이터 전압이 각각 한번씩 인가된다.
그에 따라서 적색 화소(R)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 제1 극성에서 제2 극성으로 변경되면서 인가된다. 여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 데이터 전압에 따라 변하는 화소 전극의 전압 변동폭은 커지게 된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하지 못할 수도 있으며, 적색 화소(R)의 액정 커패시터의 충전량이 부족할 수도 있다.
그에 반해, 청색 화소(B)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 동일한 극성으로 인가된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하게 되며, 청색 화소(B)의 액정 커패시터의 충전량이 충분하게 된다.
그에 따라서 D2에 연결된 적색 화소(R)는 청색 화소(B)보다 밝게 된다.
도 9은 도 2의 B3에서 데이터 전압 및 게이트 전압을 그래프로 나타낸 도면이다.
도 9를 참조하면, 청색 화소(B)의 프리 차징 구간 동안 -극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 청색 화소(B)에서는 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 -극성 데이터 전압이 각각 한번씩 인가된다. 즉 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다.
녹색 화소(G)에는 프리 차징 구간에 인가되는 데이터 전압의 극성과, 메인 차징 구간에 인가되는 데이터 전압의 극성이 반대가 된다. 즉 녹색 화소(G)의 프리 차징 구간 동안 +극성 데이터 전압이 인가되고, 메인 차징 구간 동안 +극성 데이터 전압이 각각 한번씩 인가된다. 또한 다음 녹색 화소(G)에서는 프리 차징 구간 동안 _극성 데이터 전압이 인가되고, 메인 차징 구간 동안 _극성 데이터 전압이 각각 한번씩 인가된다.
그에 따라서 청색 화소(B)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 제1 극성에서 제2 극성으로 변경되면서 인가된다. 여기서, 제1 극성이 -이면, 제2 극성은 +이고, 제1 극성이 +이면 제2 극성은 -이다. 데이터 전압에 따라 변하는 화소 전극의 전압 변동폭은 커지게 된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하지 못할 수도 있으며, 청색 화소(B)의 액정 커패시터의 충전량이 부족할 수도 있다.
그에 반해, 녹색 화소(G)에 인가되는 데이터 전압은 게이트 온 전압이 인가되는 동안 동일한 극성으로 인가된다. 그 결과, 게이트 온 전압이 인가되는 동안에 화소 전극이 목표 전압에 도달하게 되며, 녹색 화소(G)의 액정 커패시터의 충전량이 충분하게 된다.
그에 따라서 D3에 연결된 청색 화소(B)는 녹색 화소(G)보다 밝게 된다.
종합하면, D1, D2 및 D3에 연결된 화소(R, G, B)를 볼 때, 각 화소(R,G,B)의 밝기는 적색 화소(R), 청색 화소(B), 녹색 화소(G) 순으로 밝게 된다. 그에 따라 녹색 화소(G) 보다 적색 화소(R) 및 청색 화소(B)가 상대적으로 밝아 보이는 퍼플리쉬(Purplish)현상이 발생하게 된다.
다시 도 1 및 도 5를 참조하여 본 발명의 실시예에 따른 잔세로줄 형태의 얼룩을 제거하는 방법을 설명한다.
도 1 및 도 5에 따르면, 제1 게이트 선과 연결된 화소의 데이터 전압은 제1 게이트 선에 게이트 오프 전압(Voff)이 인가될 때, 제1 킥백 전압의 영향을 받고 바로 다음에 아래쪽으로 이웃하는 제2 게이트 선에 게이트 오프 전압(Voff)이 인가될 때 제2 킥백 전압의 영향을 받는다.
제2 게이트 선과 화소의 데이터 전압은 제2 게이트 선에 게이트 오프 전압(Voff)이 인가될 때, 제2 킥백 전압의 영향을 받는다.
즉 제1 게이트 선과 연결된 화소의 데이터 전압은 킥백 전압의 영향을 두 번 받는다. 그러나 제2 게이트 선과 연결된 화소의 데이터 전압은 킥백 전압의 영향을 한번만 받는다.
비교예에서 제1 게이트 선은 각 화소에 연결된 윗쪽 게이트 선 일 수 있다. 또한 제2 게이트 선은 각 화소에 연결된 아랫쪽 게이트 선 일 수 있다. 이하에서는 제1 게이트 선을 각 화소에 연결된 윗쪽 게이트 선, 제2 게이트 선을 각 화소에 연결된 아랫쪽 게이트 선으로 예를 들어 설명하겠다.
도 1을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 설명하면, 전체 적색 화소(R) 중 절반은 제1 게이트 선에, 나머지 절반은 제2 게이트 선에 연결되어 있다. 또한 전체 녹색 화소(G) 중 절반은 제1 게이트 선에, 나머지 절반은 제2 게이트 선에 연결되어 있다. 또한 전체 청색 화소(B)는 절반은 제1 게이트 선에, 나머지 절반은 제2 게이트 선에 연결되어 있다.
따라서 전체 적색 화소(R) 중 절반은 두 번의 킥백 전압의 영향을 받고, 나머지 절반은 한 번의 킥백 전압의 영향을 받는다. 전체 녹색 화소(G) 중 절반은 두 번의 킥백 전압의 영향을 받고, 나머지 절반은 한 번의 킥백 전압의 영향을 받는다. 전체 청색 화소(B) 중 절반은 두 번의 킥백 전압의 영향을 받고, 나머지 절반은 한 번의 킥백 전압의 영향을 받는다.
따라서 전체 적색 화소(R), 전체 녹색 화소(G) 및 전체 청색 화소(B)가 각각 영향을 받는 킥백 전압 횟수가 동일하여 휘도의 편차가 발생하지 않게 된다.
이와 비교하여 도 5를 참고하여 비교예를 설명하면, 적색 화소(R)는 모두 제1 게이트 선에 연결되어 있다. 따라서 적색 화소(R)는 모두 두 번의 킥백 전압의 영향을 받는다. 또한 녹색 화소(G)는 모두 제2 게이트 선에 연결되어 있다. 따라서 녹색 화소(G)는 모두 한 번의 킥백 전압의 영향을 받는다. 또한 전체 청색 화소(B) 중 절반은 제1 게이트 선에, 나머지 절반은 제2 게이트 선에 연결되어 있다. 따라서 전체 청색 화소(B) 중 절반은 두 번의 킥백 전압의 영향을 받고, 나머지 절반은 한 번의 킥백 전압의 영향을 받는다. 이로 인하여, 각 화소(R, G, B)별로 영향을 받는 킥백 전압 횟수에 따라 휘도의 편차가 발생하게 되고, 잔세로줄 형태의 얼룩이 발생된다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도 이다.
도 10을 참조하여 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치를 설명하겟다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치는 도 1의 박막 트랜지스터 표시판을 포함하는 표시 장치와 각 화소(R, G, B)와 복수의 표시 신호선(G1-G(2n), D1-Dm)의 연결관계를 제외하고는 동일하다. 따라서 동일한 구성에 대한 설명은 생략하겠다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 화소는 두 화소 열마다 하나의 데이터선(D1-Dm)이 배치되어 있다. 즉, 한 쌍의 화소 열 사이에 하나의 데이터선이 배치되어, 홀수 번째 화소 열의 화소(R, G, B)는 오른쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결되고, 짝수 번째 화소 열의 화소(R, G, B)는 왼쪽에 바로 이웃하는 데이터선(D1-Dm)에 스위칭 소자를 통해 연결된다.
데이터 선(D1)에 연결된 적색 화소(R) 열 중 첫번째 적색 화소(R)는 아래 쪽의 게이트 선(G2)에 연결되고, 두번째 적색 화소(R)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 적색 화소(R)은 윗 쪽의 게이트 선(G5)에 연결되고, 네번째 적색 화소(R)은 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 적색 화소(R)까지 게이트 선에 연결된다.
데이터 선(D1)에 연결된 녹색 화소(G)열 중 첫번째 녹색 화소(G)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 녹색 화소(G)는 아랫 쪽의 게이트 선(G4)에 연결된다. 세번째 녹색 화소(G)는 아랫 쪽의 게이트 선(G6)에 연결되고, 네번째 녹색 화소(G)는 윗 쪽의 게이트 선(G7)에 연결된다. 이러한 방식으로 n번째 녹색 화소(G)까지 게이트 선에 연결된다.
데이터 선(D2)에 연결된 청색 화소(B) 열 중 첫번째 청색 화소(B)는 아랫 쪽의 게이트 선(G2)에 연결되고, 두번째 청색 화소(B)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 청색 화소(B)은 윗 쪽의 게이트 선(G5)에 연결되고, 네번째 청색 화소(B)은 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 청색 화소(B)까지 게이트 선에 연결된다.
데이터 선(D2)에 연결된 적색 화소(R)열 중 첫번째 적색 화소(R)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 적색 화소(R)는 아랫 쪽의 게이트 선(G4)에 연결된다. 세번째 적색 화소(R)는 아랫 쪽의 게이트 선(G6)에 연결되고, 네번째 적색 화소(R)는 윗 쪽의 게이트 선(G7)에 연결된다. 이러한 방식으로 n번째 적색 화소(R)까지 게이트 선에 연결된다.
데이터 선(D3)에 연결된 녹색 화소(G) 열 중 첫번째 녹색 화소(G)는 아랫 쪽의 게이트 선(G2)에 연결되고, 두번째 녹색 화소(G)는 윗 쪽의 게이트 선(G3)에 연결된다. 세번째 녹색 화소(G)은 윗 쪽의 게이트 선(G65에 연결되고, 네번째 녹색 화소(G)은 아랫 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 녹색 화소(G)까지 게이트 선에 연결된다.
데이터 선(D3)에 연결된 청색 화소(B)열 중 첫번째 청색 화소(B)는 윗 쪽의 게이트 선(G1)에 연결되고, 두번째 청색 화소(B)는 아랫 쪽의 게이트 선(G4)에 연결된다. 세번째 청색 화소(B)는 아랫 쪽의 게이트 선(G6)에 연결되고, 청색 화소(B)는 윗 쪽의 게이트 선(G8)에 연결된다. 이러한 방식으로 n번째 청색 화소(B)까지 게이트 선에 연결된다.
위와 같이 데이터 선의 양 옆에 화소 열 중 앞에 화소 열의 첫번째 화소는 아랫 쪽 게이트 선에 연결되고, 두번째 화소는 윗쪽 게이트 선에 연결된다. 세번째 화소는 윗쪽 게이트 선에 연결되고, 네번째 화소는 아랫쪽 게이트 선에 연결된다.
또한 데이터 선의 양 옆에 화소 열 중 뒤의 화소 열의 첫번째 화소는 윗쪽 게이트 선에 연결되고, 두번째 화소는 아랫쪽 게이트 선에 연결된다. 세번째 화소는 아랫쪽 게이트 선에 연결되고, 네번째 화소는 윗쪽 게이트 선에 연결된다.
본 발명의 또 다른 실시예에 따른 표시장치의 게이트 구동부(400)는 표시 패널(300)의 게이트선(G1-G(2n))과 연결되어 있으며 스위칭 소자를 턴 온시킬 수 있는 게이트 온 전압(Von)과 턴 오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-G(2n))에 인가한다. 또한 본 발명의 또 다른 실시예에 게이트 구동부(400)은 게이트선(G1-G(2n))에서 네 개의 게이트선을 한 다위로 하여 두번째 게이트선, 첫번째 게이트선, 네번째 게이트선, 세번째 게이트선 순으로 게이트 신호를 인가할 수 있다. 즉 본 발명의 또다른 실시예에 따른 게이트 구동부(400)은 G2, G1, G4, G3, G6, G5, G8, G7,…, G(2n-1), G(2n-3), G(2n), G(2n-2) 순으로 게이트 신호가 인가된다. 게이트 선이 위의 순서대로 충전됨에 따라, 본 발명의 또 다른 실시예에 따른 표시장치의 각 화소(R, G, B) 충전 순서는 도 1의 표시장치의 각 화소(R, G, B)의 충전 순서와 같다.
본 발명의 여러 실시예에 따른 박막 트랜지스터 표시판은 액정 표시 장치 이외에도 여러 종류의 다양한 표시 장치에 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300: 표시 패널
400: 게이트 구동부
500: 데이터 구동부

Claims (20)

  1. 복수의 화소로 이루어진 복수의 화소열 및 복수의 화소행;
    상기 화소에 게이트 온 전압을 전달하는 복수 쌍의 게이트선; 및
    상기 화소에 데이터 전압을 전달하는 복수의 데이터선을 포함하고,
    상기 각 쌍의 게이트선은 상기 화소행의 아래 위에 배치되어 있고,
    상기 데이터선 각각은 두 화소열마다 배치되어 있으며, 상기 두 화소열의 사이에 위치하며,
    하나의 화소열은 동일한 색을 표시하고,
    하나의 데이터선에 연결되어 있는 상기 두 화소열 중 하나의 행의 두 화소에 상기 데이터 전압을 인가하는 순서와 상기 하나의 행에 인접하는 행의 두 화소에 상기 데이터 전압을 인가하는 순서는 서로 반대인 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반대로 인가하는 데이터 전압의 인가 방식은 두 행마다 반복적으로 이루어지며, 두 행을 기준으로 홀수 번째 행과 짝수 번째 행의 데이터 전압 인가 순서도 반대인 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 두 화소열 중 제1 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 윗 쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고,
    상기 두 화소 열 중 나머지 제2 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결된고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되는
    박막 트랜지스터 표시판.
  4. 제 3항에서,
    상기 화소행은 적색 화소, 녹색 화소, 청색 화소가 반복되어 구성되는
    박막 트랜지스터 표시판.
  5. 제 4항에서,
    상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 위에서 아래로 순서대로 인가되는
    박막 트랜지스터 표시판.
  6. 제 5항에서,
    상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 되는
    박막 트랜지스터 표시판.
  7. 제 6항에서,
    상기 제1 극성 및 제2 극성은 서로 반대의 극성인
    박막 트랜지스터 표시판.
  8. 제 4항에서,
    상기 제1 화소열은 상기 데이터선의 우측에 배치된
    박막 트랜지스터 표시판.
  9. 제 8항에서,
    상기 복수 쌍의 게이트선에 인가되는 게이트 전압은
    두번째 화소열, 첫번째 화소열, 세번째 화소열, 네번째 화소열 순서로 인가되는
    박막 트랜지스터 표시판.
  10. 제 9항에서,
    상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 되는
    박막 트랜지스터 표시판.
  11. 게이트 신호를 생성하는 게이트 구동부;
    데이터 신호를 생성하는 데이터 구동부;
    및 박막 트랜지스터 표시판을 포함하고,
    상기 박막 트랜지스터 표시판은
    복수의 화소로 이루어진 복수의 화소열 및 복수의 화소행;
    상기 화소에 게이트 온 전압을 전달하는 복수 쌍의 게이트선; 및
    상기 화소에 데이터 전압을 전달하는 복수의 데이터선을 포함하고,
    상기 각 쌍의 게이트선은 상기 화소행의 아래 위에 배치되어 있고,
    상기 데이터선 각각은 두 화소열마다 배치되어 있으며, 상기 두 화소열의 사이에 위치하며,
    하나의 화소열은 동일한 색을 표시하고,
    하나의 데이터선에 연결되어 있는 상기 두 화소열 중 하나의 행의 두 화소에 상기 데이터 전압을 인가하는 순서와 상기 하나의 행에 인접하는 행의 두 화소에 상기 데이터 전압을 인가하는 순서는 서로 반대인 표시 장치.
  12. 제11항에서,
    상기 반대로 인가하는 데이터 전압의 인가 방식은 두 행마다 반복적으로 이루어지며, 두 행을 기준으로 홀수 번째 행과 짝수 번째 행의 데이터 전압 인가 순서도 반대인 표시 장치.
  13. 제11항에서,
    상기 두 화소열 중 제1 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 윗 쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고,
    상기 두 화소 열 중 나머지 제2 화소열의 첫번째 화소는 상기 첫번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되고, 두번째 화소는 상기 두번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결된고. 세번째 화소는 상기 세번째 화소가 포함된 화소열의 윗쪽 게이트 선에 연결되고, 네번째 화소는 상기 네번째 화소가 포함된 화소열의 아랫쪽 게이트 선에 연결되는
    표시장치.
  14. 제 13항에서,
    상기 화소행은 적색 화소, 녹색 화소, 청색 화소가 반복되어 구성되는
    표시장치.
  15. 제 14항에서,
    상기 복수 쌍의 게이트선에 인가되는 게이트 전압은 위에서 아래로 순서대로 인가되는
    표시장치.
  16. 제 15항에서,
    상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 되는
    표시장치.
  17. 제 16항에서,
    상기 제1 극성 및 제2 극성은 서로 반대의 극성인
    표시장치.
  18. 제 13항에서,
    상기 제1 화소열은 상기 데이터선의 우측에 배치된
    표시장치.
  19. 제 18항에서,
    상기 복수 쌍의 게이트선에 인가되는 게이트 전압은
    두번째 화소열, 첫번째 화소열, 세번째 화소열, 네번째 화소열 순서로 인가되는
    표시장치.
  20. 제 19항에서,
    상기 데이터 전압은 상기 제1 데이터선에 연결된 복수의 화소열에 제1 극성, 제2 극성이 번갈아 가며 인가 되고, 상기 제1 데이터선의 다음의 제2 데이터선에 연결된 복수의 화소열에 제2 극성, 제1 극성이 번갈아 가며 인가 되는
    표시장치.
KR1020130167489A 2013-12-30 2013-12-30 박막 트랜지스터 표시판 및 표시 장치 KR20150078257A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130167489A KR20150078257A (ko) 2013-12-30 2013-12-30 박막 트랜지스터 표시판 및 표시 장치
US14/526,937 US20150187292A1 (en) 2013-12-30 2014-10-29 Thin film transistor array panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167489A KR20150078257A (ko) 2013-12-30 2013-12-30 박막 트랜지스터 표시판 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20150078257A true KR20150078257A (ko) 2015-07-08

Family

ID=53482482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167489A KR20150078257A (ko) 2013-12-30 2013-12-30 박막 트랜지스터 표시판 및 표시 장치

Country Status (2)

Country Link
US (1) US20150187292A1 (ko)
KR (1) KR20150078257A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096343B1 (ko) * 2013-08-05 2020-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105609082A (zh) * 2016-03-30 2016-05-25 深圳市华星光电技术有限公司 数据驱动器及具有该数据驱动器的液晶显示器
KR102576283B1 (ko) * 2016-12-27 2023-09-08 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
CN107731180B (zh) * 2017-09-12 2020-09-29 昆山龙腾光电股份有限公司 栅极驱动电路
CN108257544B (zh) * 2018-02-13 2021-05-11 厦门天马微电子有限公司 异形显示面板及其驱动方法、异形显示装置
CN109036319B (zh) * 2018-09-13 2020-09-11 重庆惠科金渝光电科技有限公司 显示面板的驱动方法、装置、设备及存储介质
CN109856831A (zh) * 2019-03-01 2019-06-07 南京中电熊猫液晶显示科技有限公司 一种显示驱动方法以及显示驱动单元
KR20210043047A (ko) * 2019-10-10 2021-04-21 삼성디스플레이 주식회사 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI361421B (en) * 2007-03-12 2012-04-01 Orise Technology Co Ltd Method for driving a display panel
KR101543632B1 (ko) * 2009-04-20 2015-08-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20150187292A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
EP2998955B1 (en) Display device
KR101832409B1 (ko) 게이트 구동부 및 이를 포함하는 액정 표시 장치
KR101127593B1 (ko) 액정 표시 장치
US9570020B2 (en) Display device having subpixels of four colors in each pixel
KR20150078257A (ko) 박막 트랜지스터 표시판 및 표시 장치
JP5258705B2 (ja) Lcdパネルおよび液晶ディスプレイを駆動する方法
US9865218B2 (en) Display device
TWI494912B (zh) 一種包含有檢測電路的液晶顯示裝置及其檢測方法
US9224348B2 (en) Liquid crystal display
JP6205109B2 (ja) 表示装置及びその駆動方法
JP2016035578A (ja) 表示装置
US20150170590A1 (en) Liquid crystal display and method for driving the same
JP5314270B2 (ja) 表示装置
KR20100075023A (ko) 표시 장치
US20140225819A1 (en) Image display device and driving method
US9230469B2 (en) Display device using plural gamma curves and driving method thereof
JP2009519492A5 (ko)
KR20160141029A (ko) 표시 장치
KR102169032B1 (ko) 표시장치
JP2010256466A (ja) 液晶表示装置およびその駆動方法
US11081073B2 (en) Liquid crystal display apparatus
JP5302492B2 (ja) インパルシブ駆動液晶表示装置及びその駆動方法
US20200160803A1 (en) Liquid crystal display device
JP2010102217A (ja) 電気光学装置及び電子機器
JP5789354B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application