KR20120010777A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20120010777A
KR20120010777A KR1020100072333A KR20100072333A KR20120010777A KR 20120010777 A KR20120010777 A KR 20120010777A KR 1020100072333 A KR1020100072333 A KR 1020100072333A KR 20100072333 A KR20100072333 A KR 20100072333A KR 20120010777 A KR20120010777 A KR 20120010777A
Authority
KR
South Korea
Prior art keywords
data
line
data line
response
gate pulse
Prior art date
Application number
KR1020100072333A
Other languages
English (en)
Inventor
김홍재
김병훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100072333A priority Critical patent/KR20120010777A/ko
Priority to US12/970,349 priority patent/US9224348B2/en
Priority to CN2010106060737A priority patent/CN102347006A/zh
Priority to CN201511022225.8A priority patent/CN105609065A/zh
Publication of KR20120010777A publication Critical patent/KR20120010777A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 수평 해상도 보다 작은 개수의 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 및 매트릭스 형태로 배치되어 각각 서로 다른 색의 데이터 전압들을 연속 충전하는 서브픽셀들을 포함하는 액정표시패널; 디지털 비디오 데이터를 정극성/부극성 데이터전압으로 변한하여 상기 데이터라인들에 공급하고 1 프레임기간 동안 동일한 데이터라인에 공급되는 데이터전압들의 극성을 동일하게 유지시키는 데이터 구동회로; 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로; 및 상기 데이터 구동회로에 상기 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 소스 드라이브 집적회로(Integrated Circuit, IC)의 소비전력을 최소화하고 이웃하는 액정셀들이 동일한 데이터라인을 공유하는 구동 방식에서 화질을 높일 수 있는 액정표시장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.
액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, IC), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트펄스(또는 스캔펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
액정표시장치의 공정 기술과 구동 기술의 비약적인 발전에 힘입어, 액정표시장치의 제조비용은 낮아지고, 화질이 크게 향상되고 있다. 최근에는 하나의 데이터라인들 통해 좌우로 이웃한 액정셀들에 데이터전압을 시분할 공급하여 데이터라인들의 개수와 소스 드라이브 IC들의 개수를 기존보다 1/2로 줄인 구동 방안이 적용되고 있다. 그런데, 이러한 구동 방안은 R(Red), G(Green), B(Blue) 서브픽셀들의 데이터 충전 특성이 다르거나 동일 색의 서브픽셀들에서도 패널 위치에 따라 데이터 충전 특성이 다르기 때문에 표시화상에서 가로선, 세로선, 격자 무늬 등의 노이즈가 보일 수 있다.
본 발명은 소스 드라이브 IC들의 소비전력을 최소화하고 이웃하는 액정셀들이 동일한 데이터라인을 공유하는 구동 방식에서 화질을 높일 수 있는 액정표시장치를 제공한다.
본 발명의 액정표시장치는 수평 해상도 보다 작은 개수의 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 및 매트릭스 형태로 배치되어 각각 서로 다른 색의 데이터 전압들을 연속 충전하는 서브픽셀들을 포함하는 액정표시패널; 디지털 비디오 데이터를 정극성/부극성 데이터전압으로 변한하여 상기 데이터라인들에 공급하고 1 프레임기간 동안 동일한 데이터라인에 공급되는 데이터전압들의 극성을 동일하게 유지시키는 데이터 구동회로; 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로; 및 상기 데이터 구동회로에 상기 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함한다.
상기 서브픽셀들은 좌우에 인접되게 배치되는 제1 및 제2 서브픽셀을 포함한다. 상기 제1 서브픽셀은 제j(j는 자연수) 게이트펄스에 응답하여 제i(j는 자연수) 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하고, 상기 제2 서브픽셀은 제j+1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전한다.
본 발명은 좌우로 이웃하는 서브픽셀들이 동일한 데이터라인을 공유하는 구조로 화소 어레이를 설계하고 데이터전압의 극성을 1 프레임기간 동일 극성으로 제어한다. 그리고 본 발명은 각각의 서브픽셀들에 2 색의 데이터전압들을 공급하여 모든 서브픽셀들의 데이터 충전 특성을 동일하게 한다. 그 결과, 본 발명은 소스 드라이브 IC들의 소비전력을 최소화하고 화질을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 3 내지 도 7은 다양한 테스트 영상을 도 2에 도시된 화소 어레이에 표시한 예들을 보여 주는 도면들이다.
도 8은 본 발명의 실시예에 따른 액정표시장치의 구동 파형을 보여 주는 파형도이다.
도 9는 도 2에 도시된 제2 내지 제4 서브픽셀들의 데이터 충전 특성을 보여 주는 도면이다.
도 10은 본 발명의 제2 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 11은 본 발명의 제3 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 12는 본 발명의 제4 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 명칭과는 상이할 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 데이터 구동회로(102), 게이트 구동회로(103), 및 타이밍 콘트롤러(101)를 구비한다. 액정표시패널의 아래에는 액정표시패널에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
액정표시패널(100)은 액정층을 사이에 두고 대향하는 TFT 어레이 기판(또는 제1 기판)과 컬러필터 어레이 기판(또는 제2 기판)을 포함한다. 액정표시패널(100)에는 비디오 데이터를 표시하기 위한 화소 어레이가 형성된다. 화소 어레이는 도 2~도 7, 도 10~도 12와 같이 데이터라인들과 게이트라인들의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함하여 비디오 데이터를 표시한다. 픽셀들 각각은 R 서브픽셀, G 서브픽셀, 및 B 서브픽셀을 포함한다. 이웃하는 서브픽셀들은 동일한 데이터라인을 공유한다. 픽셀들의 액정셀들은 화소전극에 인가되는 데이터전압과 공통전극에 인가되는 공통전압의 전계차에 의해 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 어레이 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 TFT 어레이 기판 상에 형성된다.
TFT 어레이 기판에는 데이터라인들, 게이트라인들, TFT들, TFT들에 1:1로 접속된 화소전극들, 화소전극들에 1:1로 접속된 도시하지 않은 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 액정표시패널(100)의 컬러필터 어레이 기판 상에는 블랙매트릭스, 컬러필터 및 상판 공통전극이 형성된다. 상판 공통전극(COMU)에는 제2 공통전압(Vcom2)이 공급된다. 액정표시패널(100)의 컬러필터 어레이 기판과 TFT 어레이 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명에서 적용 가능한 액정표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
데이터 구동회로(102)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들의 출력 채널들은 화소 어레이의 데이터라인들에 1:1로 접속된다. 소스 드라이브 IC들 각각은 타이밍 콘트롤러(101)로부터 디지털 비디오 데이터를 입력받는다. 소스 드라이브 IC들은 타이밍 콘트롤러(101)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터를 정극성/부극성 데이터전압으로 변환하여 출력채널들을 통해 화소 어레이의 데이터라인들에 공급한다. 소스 드라이브 IC들은 타이밍 콘트롤러(101)의 제어 하에 이웃한 데이터라인들에 서로 상반된 극성의 데이터전압들을 공급하고, 각각의 데이터라인들에 공급되는 데이터전압의 극성을 1 프레임기간 동안 동일하게 유지한 후, 다음 프레임기간에 데이터전압의 극성을 반전시킨다. 따라서, 소스 드라이브 IC들은 도 8과 같이 컬럼 인버젼 방식과 실질적으로 동일하게 데이터전압들의 극성을 1 프레임기간 동안 동일하게 유지하고, 1 프레임기간 주기로 데이터전압의 극성을 반전시킨다.
게이트 구동회로(103)는 타이밍 콘트롤러(101)로부터의 게이트 타이밍 제어신호에 응답하여 화소 어레이의 게이트라인들에 게이트펄스를 순차적으로 공급한다.
타이밍 콘트롤러(101)는 외부의 시스템 보드(104)로부터 입력되는 디지털 비디오 데이터를 데이터 구동회로(102)의 소스 드라이브 IC들에 공급한다. 그리고 타이밍 콘트롤러(101)는 데이터 구동회로(102)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.
도 2는 화소 어레이의 제1 실시예로서 TFT 어레이 기판에 형성된 화소 어레이(10)의 일부를 나타내는 회로도이다.
도 2를 참조하면, 화소 어레이는 2m×n(m과 n 각각은 양의 정수) 해상도에서 m+1 개의 데이터라인들과 2n 개의 게이트라인들을 포함한다. 2m은 수평 해상도이고, n은 수직 해상도이다. 화소 어레이(10)의 수평 표시라인들(LINE#1, LINE#2) 각각에는 2m 개의 서브픽셀들을 포함한다.
제1 데이터라인(D1)은 화소 어레이의 좌측 끝단에 형성되며, 제m+1 데이터라인은 화소 어레이의 우측 끝단에 형성되는 더미 데이터라인이다. 제m+1 데이터라인은 제1 데이터라인(D1)과 연결될 수 있고, 다른 방법으로 소스 드라이브 IC의 출력 채널에 직접 접속될 수 있다.
화소 어레이의 수평 표시라인들(LINE#1, LINE#2) 사이에는 2 개의 게이트라인들이 나란히 형성된다. 동일한 데이터라인을 사이에 두고 좌우로 이웃하는 서브픽셀들의 액정셀들은 그 데이터라인으로부터 데이터전압들을 순차적으로 충전한다.
화소 어레이는 제1 내지 제12 서브픽셀들을 포함한다. 화소 어레이의 모든 서브픽셀들은 동일한 극성을 갖는 2 색의 데이터전압들을 연속 중천하고, 그 중 앞선 제1 색의 데이터전압을 선충전한 후에 표시하고자 하는 제2 색의 데이터전압을 충전한다. 이하에서, R 서브픽셀은 적색 데이터전압이 충전되는 액정셀이고, G 서브픽셀은 녹색 데이터전압이 충전되는 액정셀이다. 그리고 B 서브픽셀은 청색 데이터전압이 충전되는 액정셀이다. 도 2에서 화살표는 데이터전압의 충전순서이다.
제1 내지 제4 서브픽셀들은 제i(i는 2 이상 m 보다 작은 자연수) 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제1 서브픽셀의 액정셀은 제j(j는 n 이하의 자연수) 게이트펄스에 응답하여 제i 데이터라인으로부터의 데이터전압을 충전하고, 제2 서브픽셀의 액정셀은 제j+1 게이트펄스에 응답하여 제i 데이터라인으로부터의 데이터전압을 충전한다. 제3 서브픽셀의 액정셀은 제j+2 게이트펄스에 응답하여 제i 데이터라인으로부터의 데이터전압을 충전하고, 제4 서브픽셀의 액정셀은 제j+4 게이트펄스에 응답하여 제i 데이터라인으로부터의 데이터전압을 충전한다. 제1 및 제2 서브픽셀은 제k(k는 자연수) 표시라인에서 제i 데이터라인을 사이에 두고 좌우에 이웃하는 서브픽셀들이다. 도 2의 예에서, 제1 서브픽셀은 제1 표시라인(LINE#1)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제1 TFT(T11)와 제1 화소전극(P11)을 포함한다. 제1 TFT(T11)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(P11)에 공급한다. 제1 TFT(T11)는 제1 게이트라인(G1)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제1 화소전극(P11)에 접속된 소스전극을 포함한다. 제2 서브픽셀은 제1 표시라인(LINE#1)에서 제2 데이터라인(D2)의 좌측에 배치된 G 서브픽셀로서, 제2 TFT(T12)와 제2 화소전극(P12)을 포함한다. 제2 TFT(T12)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(P12)에 공급한다. 제2 TFT(T12)는 제2 게이트라인(G2)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제2 화소전극(P12)에 접속된 소스전극을 포함한다. 제3 및 제4 서브픽셀은 제k+1 표시라인에서 제i-1 데이터라인과 제i 데이터라인 사이에 배치된 서브픽셀들이다. 도 2의 예에서, 제3 서브픽셀은 제2 표시라인(LINE#2)에서 제1 데이터라인(D1)의 우측에 배치된 R 서브픽셀로서, 제3 TFT(T13)와 제3 화소전극(P13)을 포함한다. 제3 TFT(T13)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(P13)에 공급한다. 제3 TFT(T13)는 제3 게이트라인(G3)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제3 화소전극(P13)에 접속된 소스전극을 포함한다. 제3 TFT(T13)의 드레인전극은 개구율 저하를 줄이기 위하여 제2 및 제3 게이트라인들(G2, G3) 사이를 경유하여 제2 데이터라인(D2)으로 연장된다. 제4 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D2)의 좌측에 배치된 G 서브픽셀로서, 제4 TFT(T14)와 제4 화소전극(P14)을 포함한다. 제4 TFT(T14)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(P14)에 공급한다. 제4 TFT(T14)는 제4 게이트라인(G4)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제4 화소전극(P14)에 접속된 소스전극을 포함한다.
제5 내지 제8 서브픽셀들은 제i+1 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제5 및 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제i+1 데이터라인을 사이에 두고 좌우에 이웃하는 서브픽셀들이다. 도 2의 예에서, 제5 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 우측에 배치된 G 서브픽셀로서, 제5 TFT(T15)와 제5 화소전극(P15)을 포함한다. 제5 TFT(T15)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(P15)에 공급한다. 제5 TFT(T15)는 제1 게이트라인(G1)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제5 화소전극(P15)에 접속된 소스전극을 포함한다. 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제6 TFT(T16)와 제6 화소전극(P16)을 포함한다. 제6 TFT(T16)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(P16)에 공급한다. 제6 TFT(T16)는 제2 게이트라인(G2)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제6 화소전극(P16)에 접속된 소스전극을 포함한다. 제7 및 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제i 데이터라인과 제i+1 데이터라인 사이에 배치된 서브픽셀들이다. 제7 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제7 TFT(T17)와 제7 화소전극(P17)을 포함한다. 제7 TFT(T17)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제7 화소전극(P17)에 공급한다. 제7 TFT(T17)는 제3 게이트라인(G3)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제7 화소전극(P17)에 접속된 소스전극을 포함한다. 제7 TFT(T17)의 드레인전극은 개구율 저하를 줄이기 위하여 제2 및 제3 게이트라인들(G2, G3) 사이를 경유하여 제3 데이터라인(D3)으로 연장된다. 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제8 TFT(T18)와 제8 화소전극(P18)을 포함한다. 제8 TFT(T18)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제8 화소전극(P18)에 공급한다. 제8 TFT(T18)는 제4 게이트라인(G4)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제8 화소전극(P18)에 접속된 소스전극을 포함한다.
제9 내지 제12 서브픽셀들은 제i+2 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제9 및 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제i+2 데이터라인을 사이에 두고 좌우에 이웃하는 서브픽셀들이다. 도 2의 예에서, 제9 서브픽셀은 제1 표시라인(LINE#1)에서 제4 데이터라인(D4)의 좌측에 배치된 B 서브픽셀로서, 제9 TFT(T19)와 제9 화소전극(P19)을 포함한다. 제9 TFT(T19)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제9 화소전극(P19)에 공급한다. 제9 TFT(T19)는 제1 게이트라인(G1)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제9 화소전극(P19)에 접속된 소스전극을 포함한다. 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제4 데이터라인(D4)의 우측에 배치된 R 서브픽셀로서, 제10 TFT(T20)와 제10 화소전극(P20)을 포함한다. 제10 TFT(T20)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제10 화소전극(P20)에 공급한다. 제10 TFT(T20)는 제2 게이트라인(G2)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제10 화소전극(P20)에 접속된 소스전극을 포함한다. 제11 및 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 배치된 서브픽셀들이다. 제11 서브픽셀은 제2 표시라인(LINE#2)에서 제4 데이터라인(D4)의 좌측에 배치된 B 서브픽셀로서, 제11 TFT(T21)와 제11 화소전극(P21)을 포함한다. 제11 TFT(T21)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제11 화소전극(P21)에 공급한다. 제11 TFT(T21)는 제3 게이트라인(G3)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제11 화소전극(P21)에 접속된 소스전극을 포함한다. 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D4)의 우측에 배치된 G 서브픽셀로서, 제12 TFT(T22)와 제12 화소전극(P22)을 포함한다. 제12 TFT(T22)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제12 화소전극(P22)에 공급한다. 제12 TFT(T22)는 제4 게이트라인(G4)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제12 화소전극(P22)에 접속된 소스전극을 포함한다. 제12 TFT(T22)의 드레인전극은 개구율 저하를 줄이기 위하여 제4 및 제5 게이트라인들(G4, G5) 사이의 공간을 경유하여 제4 데이터라인(D4)으로 연장된다.
기수 번째 데이터라인들(D1, D3, D5)에 부극성 데이터전압이 공급되고, 우수 번째 데이터라인들(D2, D4)에 정극성 데이터전압이 공급되는 프레임 기간 동안, 제1 내지 제4 서브픽셀들은 제2 데이터라인(D2)으로부터의 정극성 데이터전압을 순차적으로 충전한다. 제5 내지 제8 서브픽셀들은 제3 데이터라인(D3)으로부터의 부극성 데이터전압을 순차적으로 충전한다. 제9 내지 제12 서브픽셀들은 제4 데이터라인(D4)으로부터의 정극성 데이터전압을 순차적으로 충전한다.
도 3 내지 도 7은 도 2에 도시된 화소 어레이의 다양한 충전 특성을 보여 주는 도면들이다.
도 3은 R 서브픽셀들에 화이트 계조의 데이터전압을 공급하는 반면 G 및 B 서브픽셀들에 블랙 계조의 데이터전압을 공급하여 화소 어레이에 적색 테스트 이미지를 표시한 예이다. 도 4는 G 서브픽셀들에 화이트 계조의 데이터전압을 공급하는 반면 R 및 B 서브픽셀들에 블랙 계조의 데이터전압을 공급하여 화소 어레이에 녹색 테스트 이미지를 표시한 예이다. 도 5는 B 서브픽셀들에 화이트 계조의 데이터전압을 공급하는 반면 R 및 G 서브픽셀들에 블랙 계조의 데이터전압을 공급하여 화소 어레이에 청색 테스트 이미지를 표시한 예이다. 도 6은 R 및 G 서브픽셀들에 화이트 계조의 데이터전압을 공급하는 반면 B 서브픽셀들에 블랙 계조의 데이터전압을 공급하여 화소 어레이에 황색(Yellow) 테스트 이미지를 표시한 예이다. 도 7은 B 및 G 서브픽셀들에 화이트 계조의 데이터전압을 공급하는 반면 R 서브픽셀들에 블랙 계조의 데이터전압을 공급하여 화소 어레이에 청록색(Cyan)을 테스트 이미지를 표시한 예이다.
도 3 내지 도 7과 같이, 본 발명의 액정표시장치는 어떠한 경우든 동일한 색의 데이터전압이 연속되지 않고 다른 색의 데이터전압들을 화소 어레이에 순차적으로 공급하여 R, G 및 B 서브픽셀들의 충전 특성을 동일하게 한다. 또한, 도 8 및 도 9와 같이, R, G 및 B 서브픽셀들은 어떠한 경우든 다른 색의 데이터전압을 선 충전(pre-charging)한 후에 표시하고자 하는 색의 데이터전압을 충전한다.
도 8에서, D1~D4는 제1 내지 제4 데이터라인들(D1~D4)에 공급되는 데이터전압들이고, G1~G4는 제1 내지 제4 게이트라인들(G1~G4)에 순차적으로 공급되는 게이트펄스들이다. 게이트펄스들은 액정셀들의 충전 시간을 충분히 확보하기 위하여, 앞선 게이트펄스와 그 뒤에 발생되는 게이트펄스가 소정 시간만큼 중첩된다. 예컨대, 제2 게이트펄스의 앞 부분은 제1 게이트펄스의 후미와 중첩되고, 제3 게이트펄스의 앞 부분은 제2 게이트펄스의 후미와 중첩된다.
도 9에서, (A)는 도 2에 도시된 제2 서브픽셀의 액정셀에 충전되는 데이터전압이고, (B)는 도 2에 도시된 제3 서브픽셀의 액정셀에 충전되는 데이터전압이다. 그리고 (C)는 도 2에 도시된 제4 서브픽셀의 액정셀에 충전되는 데이터전압이다. 제2 서브픽셀은 제1 서브픽셀이 B 데이터전압을 충전할 때, 이와 동시에 그 B 데이터전압을 선충전한 후, 표시하고자 하는 R 데이터전압을 충전한다. 제3 서브픽셀은 제2 서브픽셀이 G 데이터전압을 충전할 때, 이와 동시에 그 G 데이터전압을 선충전한 후, 표시하고자 하는 R 데이터전압을 충전한다. 제3 서브픽셀은 제2 서브픽셀이 R 데이터전압을 충전할 때, 이와 동시에 그 R 데이터전압을 선충전한 후, 표시하고자 하는 G 데이터전압을 충전한다. 도 9와 같이 모든 서브픽셀들은 동일한 극성의 데이터전압들을 연속으로 충전하여 데이터전압을 충분히 충전할 수 있고, 어떠한 경우든 표시하고자 하는 색과 다른 색의 데이터전압을 선충전한 후에 표시하고자 하는 색의 데이터전압을 충전한다. 따라서, 화소 어레이의 서브픽셀들은 어떠한 입력 영상에서도 동일한 충전특성으로 데이터전압을 충전한다.
본 발명의 소스 드라이브 IC들은 1 프레임기간 동안 동일한 극성의 데이터전압만을 출력하여 그 출력 전압이 도 8과 같이 3~4V 정도로 작다. 이에 비하여, 기존의 소스 드라이브 IC들은 1 프레임기간 내에서 정극성 데이터전압과 부극성 데이터전압을 반복 출력하여 그 출력 전압이 본 발명에 비하여 2 배 이상 높다. 또한, 본 발명은 동일한 해상도에서 데이터라인들의 개수와 소스 드라이브 IC들의 출력 채널 개수를 종래 기술보다 1/2 정도로 줄인다. 따라서, 소비 전력을 정의하는 수학식 1에서 소스 드라이브 IC들의 출력 채널 개수 N과 데이터전압 Veff을 줄일 수 있다. 그 결과, 본 발명의 소스 드라이브 IC들의 소비전력은 종래 기술의 소스 드라이브 IC보다 1/2 정도로 줄일 수 있다.
Figure pat00001
여기서, P는 소스 드라이브 IC들의 소비전력이고, f는 데이터전압의 주파수이다. 또한, C는 데이터라인들의 기생 용량(capacitance)을 의미한다.
도 2에 도시된 화소 어레이는 도 10 내지 도 12와 같이 다양하게 변형될 수 있으며, 도 10 내지 도 12에 도시된 화소 어레이는 도 2와 실질적으로 동일한 효과를 얻을 수 있다.
도 10은 본 발명의 제2 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 10을 참조하면, 본 발명의 화소 어레이는 제1 내지 제12 서브픽셀들을 포함한다.
제1 내지 제4 서브픽셀들은 제i 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제1 내지 제4 서브픽셀들과, 제9 내지 제12 서브픽셀들은 도 2에 도시된 그 것들과 실질적으로 동일하다. 도 10에서, 도면 부호 T31~T41은 TFT이고, P31~P42는 화소전극이다.
제5 내지 제8 서브픽셀들은 제i+1 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제5 및 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제i+1 데이터라인을 사이에 두고 좌우에 이웃하는 서브픽셀들이다. 도 10의 예에서, 제5 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제5 TFT(T35)와 제5 화소전극(P35)을 포함한다. 제5 TFT(T35)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(P35)에 공급한다. 제5 TFT(T15)는 제1 게이트라인(G1)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제5 화소전극(P35)에 접속된 소스전극을 포함한다. 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 우측에 배치된 G 서브픽셀로서, 제6 TFT(T36)와 제6 화소전극(P36)을 포함한다. 제6 TFT(T36)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(P36)에 공급한다. 제6 TFT(T36)는 제2 게이트라인(G2)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제6 화소전극(P36)에 접속된 소스전극을 포함한다. 제7 및 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제i 데이터라인과 제i+1 데이터라인 사이에 배치된 서브픽셀들이다. 제7 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제7 TFT(T37)와 제7 화소전극(P37)을 포함한다. 제7 TFT(T37)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제7 화소전극(P37)에 공급한다. 제7 TFT(T17)는 제3 게이트라인(G3)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제7 화소전극(P37)에 접속된 소스전극을 포함한다. 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제8 TFT(T38)와 제8 화소전극(P38)을 포함한다. 제8 TFT(T38)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제8 화소전극(P38)에 공급한다. 제8 TFT(T38)는 제4 게이트라인(G4)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제8 화소전극(P38)에 접속된 소스전극을 포함한다. 제8 TFT(T38)의 드레인전극은 게이트라인들(G4, G5) 사이를 경유하여 제3 데이터라인(D3)으로 연장된다.
기수 번째 데이터라인들(D1, D3, D5)에 부극성 데이터전압이 공급되고, 우수 번째 데이터라인들(D2, D4)에 정극성 데이터전압이 공급되는 프레임 기간 동안, 제1 내지 제4 서브픽셀들은 제2 데이터라인(D2)으로부터의 정극성 데이터전압을 순차적으로 충전한다. 제5 내지 제8 서브픽셀들은 제3 데이터라인(D3)으로부터의 부극성 데이터전압을 순차적으로 충전한다. 제9 내지 제12 서브픽셀들은 제4 데이터라인(D4)으로부터의 정극성 데이터전압을 순차적으로 충전한다.
도 11은 본 발명의 제3 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 11을 참조하면, 본 발명의 화소 어레이는 제1 내지 제12 서브픽셀들을 포함한다.
제1 내지 제4 서브픽셀들은 제i 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제1 및 제2 서브픽셀은 제1 표시라인(LINE#1)에서 제i 데이터라인과 제i+1 데이터라인 사이에서 좌우에 이웃하는 서브픽셀들이다. 도 11의 예에서, 제1 서브픽셀은 제1 표시라인(LINE#1)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제1 TFT(T51)와 제1 화소전극(P51)을 포함한다. 제1 TFT(T51)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(P51)에 공급한다. 제1 TFT(T51)는 제1 게이트라인(G1)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제1 화소전극(P51)에 접속된 소스전극을 포함한다. 제2 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제2 TFT(T52)와 제2 화소전극(P52)을 포함한다. 제2 TFT(T52)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(P52)에 공급한다. 제2 TFT(T52)는 제2 게이트라인(G2)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제2 화소전극(P52)에 접속된 소스전극을 포함한다. 제3 및 제4 서브픽셀은 제2 표시라인(LINE#2)에서 제i-1 데이터라인과 제i 데이터라인 사이에 배치된 서브픽셀들이다. 제3 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D2)의 좌측에 배치된 G 서브픽셀로서, 제3 TFT(T53)와 제3 화소전극(P53)을 포함한다. 제3 TFT(T53)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(P53)에 공급한다. 제3 TFT(T53)는 제3 게이트라인(G3)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제3 화소전극(P53)에 접속된 소스전극을 포함한다. 제4 서브픽셀은 제2 표시라인(LINE#2)에서 제1 데이터라인(D1)의 우측에 배치된 R 서브픽셀로서, 제4 TFT(T54)와 제4 화소전극(P54)을 포함한다. 제4 TFT(T54)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(P54)에 공급한다. 제4 TFT(T54)는 제4 게이트라인(G4)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제4 화소전극(P54)에 접속된 소스전극을 포함한다.
제5 내지 제8 서브픽셀들은 제i+1 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제5 및 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제i+1 데이터라인과 제i+2 데이터라인 사이에서 좌우에 이웃하는 서브픽셀들이다. 도 11의 예에서, 제5 서브픽셀은 제1 표시라인(LINE#1)에서 제4 데이터라인(D4)의 좌측에 배치된 B 서브픽셀로서, 제5 TFT(T55)와 제5 화소전극(P55)을 포함한다. 제5 TFT(T55)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(P55)에 공급한다. 제5 TFT(T55)는 제1 게이트라인(G1)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제5 화소전극(P55)에 접속된 소스전극을 포함한다. 제6 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 우측에 배치된 G 서브픽셀로서, 제6 TFT(T56)와 제6 화소전극(P56)을 포함한다. 제6 TFT(T56)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(P56)에 공급한다. 제6 TFT(T56)는 제2 게이트라인(G2)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제6 화소전극(P56)에 접속된 소스전극을 포함한다. 제7 및 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제i 데이터라인과 제i+1 데이터라인 사이에 배치된 서브픽셀들이다. 제7 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제7 TFT(T57)와 제7 화소전극(P57)을 포함한다. 제7 TFT(T57)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제7 화소전극(P57)에 공급한다. 제7 TFT(T57)는 제3 게이트라인(G3)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제7 화소전극(P57)에 접속된 소스전극을 포함한다. 제8 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제8 TFT(T58)와 제8 화소전극(P58)을 포함한다. 제8 TFT(T58)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제8 화소전극(P58)에 공급한다. 제8 TFT(T58)는 제4 게이트라인(G4)에 접속된 게이트전극, 제3 데이터라인(D3)에 접속된 드레인전극, 및 제8 화소전극(P58)에 접속된 소스전극을 포함한다.
제9 내지 제12 서브픽셀들은 제i+2 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제9 및 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제i+2 데이터라인과 제i+3 데이터라인 사이에서 좌우에 이웃하는 서브픽셀들이다. 도 11의 예에서, 제9 서브픽셀은 제1 표시라인(LINE#1)에서 제5 데이터라인(D5)의 좌측에 배치된 G 서브픽셀로서, 제9 TFT(T59)와 제9 화소전극(P59)을 포함한다. 제9 TFT(T59)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제9 화소전극(P59)에 공급한다. 제9 TFT(T59)는 제1 게이트라인(G1)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제9 화소전극(P59)에 접속된 소스전극을 포함한다. 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제4 데이터라인(D4)의 우측에 배치된 R 서브픽셀로서, 제10 TFT(T60)와 제10 화소전극(P60)을 포함한다. 제10 TFT(T60)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제10 화소전극(P60)에 공급한다. 제10 TFT(T60)는 제2 게이트라인(G2)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제10 화소전극(P60)에 접속된 소스전극을 포함한다. 제11 및 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 배치된 서브픽셀들이다. 제11 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D3)의 우측에 배치된 G 서브픽셀로서, 제11 TFT(T61)와 제11 화소전극(P61)을 포함한다. 제11 TFT(T61)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제11 화소전극(P61)에 공급한다. 제11 TFT(T61)는 제3 게이트라인(G3)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제11 화소전극(P61)에 접속된 소스전극을 포함한다. 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제4 데이터라인(D4)의 좌측에 배치된 B 서브픽셀로서, 제12 TFT(T62)와 제12 화소전극(P62)을 포함한다. 제12 TFT(T62)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제12 화소전극(P62)에 공급한다. 제12 TFT(T62)는 제4 게이트라인(G4)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제12 화소전극(P62)에 접속된 소스전극을 포함한다.
기수 번째 데이터라인들(D1, D3, D5)에 부극성 데이터전압이 공급되고, 우수 번째 데이터라인들(D2, D4)에 정극성 데이터전압이 공급되는 프레임 기간 동안, 제1 내지 제4 서브픽셀들은 제2 데이터라인(D2)으로부터의 정극성 데이터전압을 순차적으로 충전한다. 제5 내지 제8 서브픽셀들은 제3 데이터라인(D3)으로부터의 부극성 데이터전압을 순차적으로 충전한다. 제9 내지 제12 서브픽셀들은 제4 데이터라인(D4)으로부터의 정극성 데이터전압을 순차적으로 충전한다.
도 12는 본 발명의 제4 실시예에 따른 화소 어레이를 보여 주는 회로도이다.
도 12를 참조하면, 본 발명의 화소 어레이는 제1 내지 제12 서브픽셀들을 포함한다.
제5 내지 제8 서브픽셀들은 전술한 제3 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.
제1 내지 제4 서브픽셀들은 제i 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제1 및 제2 서브픽셀은 제1 표시라인(LINE#1)에서 제i 데이터라인과 제i+1 데이터라인 사이에서 좌우에 이웃하는 서브픽셀들이다. 도 12의 예에서, 제1 서브픽셀은 제1 표시라인(LINE#1)에서 제3 데이터라인(D3)의 좌측에 배치된 R 서브픽셀로서, 제1 TFT(T71)와 제1 화소전극(P71)을 포함한다. 제1 TFT(T71)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(P71)에 공급한다. 제1 TFT(T71)는 제1 게이트라인(G1)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제1 화소전극(P71)에 접속된 소스전극을 포함한다. 제2 서브픽셀은 제1 표시라인(LINE#1)에서 제2 데이터라인(D2)의 우측에 배치된 B 서브픽셀로서, 제2 TFT(T72)와 제2 화소전극(P72)을 포함한다. 제2 TFT(T72)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(P72)에 공급한다. 제2 TFT(T72)는 제2 게이트라인(G2)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제2 화소전극(P72)에 접속된 소스전극을 포함한다. 제3 및 제4 서브픽셀은 제2 표시라인(LINE#2)에서 제i-1 데이터라인과 제i 데이터라인 사이에 배치된 서브픽셀들이다. 제3 서브픽셀은 제2 표시라인(LINE#2)에서 제1 데이터라인(D1)의 우측에 배치된 R 서브픽셀로서, 제3 TFT(T73)와 제3 화소전극(P73)을 포함한다. 제3 TFT(T73)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(P73)에 공급한다. 제3 TFT(T73)는 제3 게이트라인(G3)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제3 화소전극(P73)에 접속된 소스전극을 포함한다. 제4 서브픽셀은 제2 표시라인(LINE#2)에서 제2 데이터라인(D1)의 좌측에 배치된 G 서브픽셀로서, 제4 TFT(T74)와 제4 화소전극(P74)을 포함한다. 제4 TFT(T74)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(P74)에 공급한다. 제4 TFT(T74)는 제4 게이트라인(G4)에 접속된 게이트전극, 제2 데이터라인(D2)에 접속된 드레인전극, 및 제4 화소전극(P74)에 접속된 소스전극을 포함한다.
제9 내지 제12 서브픽셀들은 제i+2 데이터라인을 통해 공급되는 동일 극성의 데이터전압들을 순차적으로 충전한다. 제9 및 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제i+2 데이터라인과 제i+3 데이터라인 사이에서 좌우에 이웃하는 서브픽셀들이다. 도 12의 예에서, 제9 서브픽셀은 제1 표시라인(LINE#1)에서 제4 데이터라인(D4)의 우측에 배치된 R 서브픽셀로서, 제9 TFT(T79)와 제9 화소전극(P79)을 포함한다. 제9 TFT(T79)는 제1 게이트라인(G1)을 통해 공급되는 제1 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제9 화소전극(P79)에 공급한다. 제9 TFT(T79)는 제1 게이트라인(G1)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제9 화소전극(P79)에 접속된 소스전극을 포함한다. 제10 서브픽셀은 제1 표시라인(LINE#1)에서 제5 데이터라인(D5)의 좌측에 배치된 G 서브픽셀로서, 제10 TFT(T80)와 제10 화소전극(P80)을 포함한다. 제10 TFT(T80)는 제2 게이트라인(G2)을 통해 공급되는 제2 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제10 화소전극(P80)에 공급한다. 제10 TFT(T80)는 제2 게이트라인(G2)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제10 화소전극(P80)에 접속된 소스전극을 포함한다. 제11 및 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 배치된 서브픽셀들이다. 제11 서브픽셀은 제2 표시라인(LINE#2)에서 제4 데이터라인(D4)의 좌측에 배치된 B 서브픽셀로서, 제11 TFT(T81)와 제11 화소전극(P81)을 포함한다. 제11 TFT(T81)는 제3 게이트라인(G3)을 통해 공급되는 제3 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제11 화소전극(P81)에 공급한다. 제11 TFT(T81)는 제3 게이트라인(G3)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제11 화소전극(P81)에 접속된 소스전극을 포함한다. 제12 서브픽셀은 제2 표시라인(LINE#2)에서 제3 데이터라인(D3)의 우측에 배치된 G 서브픽셀로서, 제12 TFT(T82)와 제12 화소전극(P82)을 포함한다. 제12 TFT(T82)는 제4 게이트라인(G4)을 통해 공급되는 제4 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제12 화소전극(P82)에 공급한다. 제12 TFT(T82)는 제4 게이트라인(G4)에 접속된 게이트전극, 제4 데이터라인(D4)에 접속된 드레인전극, 및 제12 화소전극(P82)에 접속된 소스전극을 포함한다.
기수 번째 데이터라인들(D1, D3, D5)에 부극성 데이터전압이 공급되고, 우수 번째 데이터라인들(D2, D4)에 정극성 데이터전압이 공급되는 프레임 기간 동안, 제1 내지 제4 서브픽셀들은 제2 데이터라인(D2)으로부터의 정극성 데이터전압을 순차적으로 충전한다. 제5 내지 제8 서브픽셀들은 제3 데이터라인(D3)으로부터의 부극성 데이터전압을 순차적으로 충전한다. 제9 내지 제12 서브픽셀들은 제4 데이터라인(D4)으로부터의 정극성 데이터전압을 순차적으로 충전한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 액정표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 103 : 게이트 구동회로

Claims (11)

  1. 수평 해상도 보다 작은 개수의 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 및 매트릭스 형태로 배치되어 각각 서로 다른 색의 데이터 전압들을 연속 충전하는 서브픽셀들을 포함하는 액정표시패널;
    디지털 비디오 데이터를 정극성/부극성 데이터전압으로 변한하여 상기 데이터라인들에 공급하고 1 프레임기간 동안 동일한 데이터라인에 공급되는 데이터전압들의 극성을 동일하게 유지시키는 데이터 구동회로;
    상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로; 및
    상기 데이터 구동회로에 상기 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하고,
    상기 서브픽셀들은 좌우에 인접되게 배치되는 제1 및 제2 서브픽셀을 포함하고, 상기 제1 서브픽셀은 제j(j는 자연수) 게이트펄스에 응답하여 제i(j는 자연수) 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하고, 상기 제2 서브픽셀은 제j+1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트라인들은 상기 액정표시패널의 수직 해상도 보다 많은 개수의 게이트라인들을 포함하고,
    상기 액정표시패널의 수평 표시라인들 사이에 한 쌍의 게이트라인들이 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1 서브픽셀은 상기 액정표시패널의 제k(k는 자연수) 표시라인에서 상기 제i 데이터라인의 우측에 배치되고, 상기 제j 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 제1 화소전극에 공급하는 제1 TFT를 포함하고,
    상기 제2 서브픽셀은 상기 액정표시패널의 제k 표시라인에서 상기 제i 데이터라인의 좌측에 배치되고, 상기 제j+1 게이트펄스에 응답하여 상기 제j 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 제2 화소전극에 공급하는 제2 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 서브픽셀들은,
    제k+1 표시라인에서 제i-1 데이터라인의 우측에 배치되어 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제3 서브픽셀;
    상기 제k+1 표시라인에서 제i 데이터라인의 좌측에 배치되어 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제4 서브픽셀;
    상기 제k 표시라인에서 제i+1 데이터라인의 우측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제5 서브픽셀;
    상기 제k 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제6 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i 데이터라인의 우측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제7 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제8 서브픽셀;
    상기 제k 표시라인에서 제i+2 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제9 서브픽셀;
    상기 제k 표시라인에서 상기 제i+2 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제10 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+2 데이터라인의 좌측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제11 서브픽셀; 및
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제12 서브픽셀을 더 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제3 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 연속으로 제3 화소전극에 공급하는 제3 TFT를 포함하고,
    상기 제4 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 연속으로 제4 화소전극에 공급하는 제4 TFT를 포함하고,
    상기 제5 서브픽셀은 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제5 화소전극에 공급하는 제5 TFT를 포함하고,
    상기 제6 서브픽셀은 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제6 화소전극에 공급하는 제6 TFT를 포함하고,
    상기 제7 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제7 화소전극에 공급하는 제7 TFT를 포함하고,
    상기 제8 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제8 화소전극에 공급하는 제8 TFT를 포함하고,
    상기 제9 서브픽셀은 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제9 화소전극에 공급하는 제9 TFT를 포함하고,
    상기 제10 서브픽셀은 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제10 화소전극에 공급하는 제10 TFT를 포함하고,
    상기 제11 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제11 화소전극에 공급하는 제11 TFT를 포함하고,
    상기 제12 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제12 화소전극에 공급하는 제12 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 서브픽셀들은,
    제k+1 표시라인에서 제i-1 데이터라인의 우측에 배치되어 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제3 서브픽셀;
    상기 제k+1 표시라인에서 제i 데이터라인의 좌측에 배치되어 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제4 서브픽셀;
    상기 제k 표시라인에서 제i+1 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제5 서브픽셀;
    상기 제k 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제6 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제7 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i 데이터라인의 우측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제8 서브픽셀;
    상기 제k 표시라인에서 제i+2 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제9 서브픽셀;
    상기 제k 표시라인에서 상기 제i+2 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제10 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+2 데이터라인의 좌측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제11 서브픽셀; 및
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제12 서브픽셀을 더 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제3 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 연속으로 제3 화소전극에 공급하는 제3 TFT를 포함하고,
    상기 제4 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압들을 연속으로 제4 화소전극에 공급하는 제4 TFT를 포함하고,
    상기 제5 서브픽셀은 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제5 화소전극에 공급하는 제5 TFT를 포함하고,
    상기 제6 서브픽셀은 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제6 화소전극에 공급하는 제6 TFT를 포함하고,
    상기 제7 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제7 화소전극에 공급하는 제7 TFT를 포함하고,
    상기 제8 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압들을 연속으로 제8 화소전극에 공급하는 제8 TFT를 포함하고,
    상기 제9 서브픽셀은 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제9 화소전극에 공급하는 제9 TFT를 포함하고,
    상기 제10 서브픽셀은 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제10 화소전극에 공급하는 제10 TFT를 포함하고,
    상기 제11 서브픽셀은 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제11 화소전극에 공급하는 제11 TFT를 포함하고,
    상기 제12 서브픽셀은 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압들을 연속으로 제12 화소전극에 공급하는 제12 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 제1 서브픽셀은 상기 액정표시패널의 제k(k는 자연수) 표시라인에서 상기 제i 데이터라인의 우측에 배치되고, 상기 제j 게이트펄스에 응답하여 2 색의 데이터전압들을 연속으로 제1 화소전극에 공급하는 제1 TFT를 포함하고,
    상기 제2 서브픽셀은 상기 액정표시패널의 제k 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되고, 상기 제j+1 게이트펄스에 응답하여 2 색의 데이터전압들을 연속으로 제2 화소전극에 공급하는 제2 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 서브픽셀들은,
    제k+1 표시라인에서 제i 데이터라인의 좌측에 배치되어 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제3 서브픽셀;
    상기 제k+1 표시라인에서 제i-1 데이터라인의 우측에 배치되어 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제4 서브픽셀;
    상기 제k 표시라인에서 제i+2 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제5 서브픽셀;
    상기 제k 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제6 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i 데이터라인의 우측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제7 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제8 서브픽셀;
    상기 제k 표시라인에서 제i+3 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제9 서브픽셀;
    상기 제k 표시라인에서 상기 제i+2 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제10 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제11 서브픽셀; 및
    상기 제k+1 표시라인에서 상기 제i+2 데이터라인의 좌측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제12 서브픽셀을 더 포함하는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 제1 서브픽셀은 상기 액정표시패널의 제k(k는 자연수) 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되고, 상기 제j 게이트펄스에 응답하여 2 색의 데이터전압들을 연속으로 제1 화소전극에 공급하는 제1 TFT를 포함하고,
    상기 제2 서브픽셀은 상기 액정표시패널의 제k 표시라인에서 상기 제i 데이터라인의 우측에 배치되고, 상기 제j+1 게이트펄스에 응답하여 2 색의 데이터전압들을 연속으로 제2 화소전극에 공급하는 제2 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 서브픽셀들은,
    제k+1 표시라인에서 제i-1 데이터라인의 우측에 배치되어 제j+2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제3 서브픽셀;
    상기 제k+1 표시라인에서 제i 데이터라인의 좌측에 배치되어 제j+3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제4 서브픽셀;
    상기 제k 표시라인에서 제i+2 데이터라인의 좌측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제5 서브픽셀;
    상기 제k 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제6 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i 데이터라인의 우측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제7 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 좌측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제8 서브픽셀;
    상기 제k 표시라인에서 제i+2 데이터라인의 우측에 배치되어 상기 제j 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제9 서브픽셀;
    상기 제k 표시라인에서 상기 제i+3 데이터라인의 좌측에 배치되어 상기 제j+1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제10 서브픽셀;
    상기 제k+1 표시라인에서 상기 제i+2 데이터라인의 좌측에 배치되어 상기 제j+2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 상기 2 색의 데이터전압들을 연속 충전하는 제11 서브픽셀; 및
    상기 제k+1 표시라인에서 상기 제i+1 데이터라인의 우측에 배치되어 상기 제j+3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 2 색의 데이터전압들을 연속 충전하는 제12 서브픽셀을 더 포함하는 것을 특징으로 하는 액정표시장치.
KR1020100072333A 2010-07-27 2010-07-27 액정표시장치 KR20120010777A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100072333A KR20120010777A (ko) 2010-07-27 2010-07-27 액정표시장치
US12/970,349 US9224348B2 (en) 2010-07-27 2010-12-16 Liquid crystal display
CN2010106060737A CN102347006A (zh) 2010-07-27 2010-12-24 液晶显示器
CN201511022225.8A CN105609065A (zh) 2010-07-27 2010-12-24 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072333A KR20120010777A (ko) 2010-07-27 2010-07-27 액정표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154587A Division KR101520588B1 (ko) 2014-11-07 2014-11-07 액정표시장치

Publications (1)

Publication Number Publication Date
KR20120010777A true KR20120010777A (ko) 2012-02-06

Family

ID=45526245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072333A KR20120010777A (ko) 2010-07-27 2010-07-27 액정표시장치

Country Status (3)

Country Link
US (1) US9224348B2 (ko)
KR (1) KR20120010777A (ko)
CN (2) CN105609065A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003242A (ko) * 2012-06-29 2014-01-09 엘지디스플레이 주식회사 액정표시장치
KR20140086713A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 데이터 전압의 극성 제어 방법과 이를 이용한 액정표시장치
KR20150078820A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치
KR20150086026A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 표시 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150042695A1 (en) * 2012-03-27 2015-02-12 Sharp Kabushiki Kaisha Display element and display device
CN102955309B (zh) * 2012-10-15 2015-12-09 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及其驱动方法
TWI572963B (zh) * 2014-02-12 2017-03-01 友達光電股份有限公司 顯示面板
CN104360551B (zh) * 2014-11-10 2017-02-15 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
US10192501B2 (en) * 2015-04-24 2019-01-29 Sharp Kabushiki Kaisha Liquid crystal display device with color pixels and subpixels
CN105206245B (zh) * 2015-11-02 2018-11-20 京东方科技集团股份有限公司 像素结构、驱动方法、阵列基板、驱动电路及显示装置
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
CN105575354B (zh) * 2016-03-09 2018-08-14 武汉华星光电技术有限公司 用于显示面板的驱动电路
CN206020891U (zh) * 2016-08-31 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及显示面板、显示装置
CN108153074A (zh) * 2018-01-03 2018-06-12 京东方科技集团股份有限公司 一种阵列基板及其制备、驱动方法、显示面板和显示装置
CN108333841B (zh) * 2018-02-13 2021-04-09 厦门天马微电子有限公司 显示面板、显示装置及其驱动方法
CN208027722U (zh) * 2018-04-28 2018-10-30 京东方科技集团股份有限公司 一种电学检测电路、显示装置
KR102636630B1 (ko) * 2018-12-28 2024-02-13 엘지디스플레이 주식회사 표시 장치
CN109856831A (zh) * 2019-03-01 2019-06-07 南京中电熊猫液晶显示科技有限公司 一种显示驱动方法以及显示驱动单元
TWI767167B (zh) * 2019-12-12 2022-06-11 友達光電股份有限公司 畫素單元及顯示面板
CN114743483A (zh) * 2022-04-18 2022-07-12 Tcl华星光电技术有限公司 显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071256B1 (ko) 2004-09-10 2011-10-10 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101061854B1 (ko) 2004-10-01 2011-09-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
KR101543632B1 (ko) * 2009-04-20 2015-08-12 삼성디스플레이 주식회사 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003242A (ko) * 2012-06-29 2014-01-09 엘지디스플레이 주식회사 액정표시장치
KR20140086713A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 데이터 전압의 극성 제어 방법과 이를 이용한 액정표시장치
KR20150078820A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치
KR20150086026A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US9224348B2 (en) 2015-12-29
US20120026151A1 (en) 2012-02-02
CN105609065A (zh) 2016-05-25
CN102347006A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
KR20120010777A (ko) 액정표시장치
KR102141542B1 (ko) 표시장치
KR101604140B1 (ko) 액정표시장치
US8970564B2 (en) Apparatus and method for driving liquid crystal display
TWI485677B (zh) 液晶顯示器
KR101354386B1 (ko) 액정표시장치
KR101560413B1 (ko) 액정표시장치
US20080079703A1 (en) Method of driving the display device and display device
US8487851B2 (en) Liquid crystal display
KR20130000997A (ko) 액정표시장치
US20160118002A1 (en) Electro-optic apparatus, control method for electro-optic apparatus, and electronic device
US20100259519A1 (en) Subpixel structure and liquid crystal display panel
US20210408060A1 (en) Array substrate, display apparatus and drive method therefor
KR20120065565A (ko) 액정표시장치
KR101926521B1 (ko) 액정 표시 장치
KR102134320B1 (ko) 액정표시장치
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR101520588B1 (ko) 액정표시장치
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR101985245B1 (ko) 액정표시장치
US10861368B2 (en) Driving method for display panel
KR20140062297A (ko) 액정표시장치
KR20110107585A (ko) 액정 표시장치 및 구동방법
KR102160121B1 (ko) 표시장치
KR102387349B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment
A107 Divisional application of patent