KR102141542B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102141542B1
KR102141542B1 KR1020130168562A KR20130168562A KR102141542B1 KR 102141542 B1 KR102141542 B1 KR 102141542B1 KR 1020130168562 A KR1020130168562 A KR 1020130168562A KR 20130168562 A KR20130168562 A KR 20130168562A KR 102141542 B1 KR102141542 B1 KR 102141542B1
Authority
KR
South Korea
Prior art keywords
sub
data
data voltage
color
pixel
Prior art date
Application number
KR1020130168562A
Other languages
English (en)
Other versions
KR20150078820A (ko
Inventor
유덕근
이원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168562A priority Critical patent/KR102141542B1/ko
Priority to EP14169208.7A priority patent/EP2889869A1/en
Priority to JP2014114599A priority patent/JP5947833B2/ja
Priority to CN201410283673.2A priority patent/CN104751808B/zh
Priority to US14/566,973 priority patent/US9570020B2/en
Publication of KR20150078820A publication Critical patent/KR20150078820A/ko
Application granted granted Critical
Publication of KR102141542B1 publication Critical patent/KR102141542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 픽셀들 각각은 4 컬러의 서브 픽셀들로 나뉘어진다. 상기 표시패널에서 이웃한 4 개의 수평 라인들에서 각 컬러당 육각형 형태로 상기 서브 픽셀들이 배치되거나 상기 표시패널에서 이웃한 3 개의 수평 라인들에서 각 컬러당 다이아몬드 형태로 상기 서브 픽셀들이 배치된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 픽셀들 각각이 적색(Red : R) 서브 픽셀, 녹색(Green : G) 서브 픽셀, 청색(Blue : B) 서브 픽셀, 및 백색(White : W) 서브 픽셀로 나뉘어지는 표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다. 액정표시장치의 픽셀들은 컬러 구현을 구현하고 휘도를 높이기 위하여 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀, 및 W 서브 픽셀들로 나뉘어질 수 있다. 이하에서, 픽셀들이 RGBW 서브 픽셀들로 나뉘어진 표시장치를 "RGBW 타입 표시장치"라 한다.
액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, IC), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
액정표시장치는 직류 잔상을 줄이고 액정의 열화를 방지하기 위하여 이웃하는 서브 픽셀들(sub-pixel)에 충전되는 데이터전압의 극성을 서로 상반되게 하고 데이터전압의 극성을 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다. 대부분의 액정표시장치에는 수평 및 수직 1 도트 인버젼 방식이나 수평 1 도트 및 수직 2 도트 인버젼 방식이 적용되고 있다. 1 도트(dot)는 1 서브 픽셀을 의미한다.
입력 영상의 데이터와 픽셀들의 극성 패턴의 상호 관계에 따라 서브 픽셀들 중에서 컬러별로 픽셀들의 충전양이 달라질 수 있다. 이 경우에 픽셀 어레이에 표시되는 영상에서 서브 픽셀들의 컬러 배치에 따라 세로선 형태의 라인 노이즈가 보일 수 있고 또한, 컬러 왜곡이 보일 수 있다.
본 발명은 RGBW 타입 표시장치에서 서브 픽셀들로 나뉘어지는 표시장치에서 표시품질을 높일 수 있는 액정표시장치를 제공한다.
본 발명의 표시장치는 다수의 데이터 라인들, 다수의 게이트라인들, 도트 인버젼 형태로 극성이 반전되는 픽셀들, 및 이웃한 서브 픽셀들이 하나의 데이터 라인을 공유하도록 상기 데이터 라인들을 따라 지그 재그 형태로 배치되는 TFT들을 포함하고, 상기 픽셀들 각각이 4 컬러의 서브 픽셀들로 나뉘어지는 표시패널; 상기 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동부; 상기 게이트 라인들에 상기 게이트 펄스를 순차적으로 공급하기 위한 게이트 구동부; 및 상기 데이터 구동부에 입력 영상의 데이터를 전송하고, 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함한다.
상기 표시패널에서 이웃한 4 개의 수평 라인들에서 각 컬러당 육각형 형태로 상기 서브 픽셀들이 배치되거나 상기 표시패널에서 이웃한 3 개의 수평 라인들에서 각 컬러당 다이아몬드 형태로 상기 서브 픽셀들이 배치된다.
본 발명은 각 컬러당 RGBW 서브 픽셀들을 육각형 또는 다이아몬드 형태로 배치한다. 그 결과, 본 발명은 RGBW 타입 표시장치에서 라인 노이즈, 컬러 왜곡 등의 화질 저하 없이 우수한 표시품질을 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 3은 도 2a 및 도 2b에 도시된 픽셀 어레이에 인가되는 데이터 전압을 보여 주는 파형도이다.
도 4a 및 도 4b는 본 발명의 제2 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 5는 도 4a 및 도 4b에 도시된 픽셀 어레이에 인가되는 데이터 전압을 보여 주는 파형도이다.
도 6은 본 발명의 제3 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 7은 본 발명의 제4 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 8은 본 발명의 제5 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 9는 본 발명의 제6 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 10 및 도 11은 본 발명의 픽셀들 각각에서 서브 픽셀 배치를 보여 주는 도면들이다.
도 12는 본 발명의 표시장치에서 컬러 필터를 보여 주는 도면이다.
본 발명의 표시장치는 액정표시장치(LCD), 유기 발광 다이오드 표시장치(OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등 컬러 구현이 가능한 평판 표시장치로 구현될 수 있다. 이하에서, 액정표시장치를 중심으로 본 발명의 실시예들을 설명하나 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다. 예를 들어, 본 발명의 RGBW 서브 픽셀 배치는 유기 발광 다이오드 표시장치에도 적용 가능하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 표시장치는 픽셀 어레이가 형성된 표시패널(10)과, 표시패널(10)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(10)의 아래에는 표시패널(10)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.
표시패널(10)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(10)의 픽셀 어레이는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다.
표시패널(10)의 하부 기판에는 데이터라인들(D1~Dm+1), 게이트라인들(G1~G2n), TFT들, TFT에 접속된 픽셀 전극(1), 및 픽셀 전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀 전극(1)과 공통전압(Vcom)이 인가되는 공통 전극(2)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다. 픽셀들 각각은 RGBW 서브 픽셀들로 나뉘어진다. RGBW 서브 픽셀들은 도 2 내지 도 11과 같은 형태로 배치될 수 있다.
표시패널(10)의 상부 기판 상에는 블랙 매트릭스(Black matrix)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성된다. 표시패널(10)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널 구동회로는 픽셀들에 데이터를 기입한다. 이 표시패널 구동회로는 데이터 구동부(12), 게이트 구동부(14), 및 타이밍 콘트롤러(20)를 포함한다.
데이터 구동부(12)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 픽셀 어레이의 데이터라인들(D1~Dm)에 연결된다. 소스 드라이브 IC들의 데이터 출력 채널들의 총 개수는 도 2 내지 도 11과 같은 픽셀 어레이 구조로 인하여 데이터 라인들의 총 개수 대비 1/2 수준으로 감소된다. 따라서, 본 발명은 표시장치의 비용을 낮출 수 있다.
데이터 구동부(12)는 타이밍 콘트롤러(20)로부터 입력 영상의 데이터를 입력 받는다. 데이터 구동부(12)로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, B 데이터, 및 W 데이터를 포함한다. 데이터 구동부(12)는 타이밍 콘트롤러(20)의 제어 하에 입력 영상의 RGBW 디지털 비디오 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 데이터 구동부(12)의 출력 전압은 데이터 라인들(D1~Dm)에 공급된다.
게이트 구동부(14)는 타이밍 콘트롤러(20)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(14)로부터 출력된 게이트 펄스는 픽셀들에 충전될 정극성/부극성 비디오 데이터 전압에 동기된다.
타이밍 콘트롤러(20)는 호스트 시스템(30)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(12)로 전송한다. 타이밍 콘트롤러(20)와 데이터 구동부(12)의 소스 드라이브 IC들 간의 데이터 전송을 위한 인터페이스는 mini LVDS(Low-voltage differential signaling) 인터페이스 또는 EPI(Embedded Panel Interface) 인터페이스를 적용할 수 있다. EPI 인터페이스는 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안된 인터페이스 기술로 적용될 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템(30)으로부터 입력 영상 데이터와 동기되는 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(20)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(12)와 게이트 구동부(14)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(20)는 픽셀 어레이의 극성을 제어하기 위한 데이터의 극성 정보를 데이터 구동부(12)의 소스 드라이브 IC들 각각에 전송할 수 있다. Mini LVDS 인터페이스는 별도의 제어 배선을 통해 극성 제어 신호를 전송한다. EPI 인터페이스는 CDR(Clok and Data Recovery)을 위한 클럭 트레이닝 패턴(clock training pattern)과 RGBW 데이터 패킷 사이에 전송되는 콘트롤 데이터 패킷 내에 극성 제어 정보를 인코딩하여 소스 드라이브 IC들 각각에 전송하는 인터페이스 기술이다.
타이밍 콘트롤러(20)는 화이트 게인 산출 알고리즘을 이용하여 입력 영상의 RGB 데이터를 RGBW 데이터로 변환할 수 있다. 화이트 게인 산출 알고리즘은 공지의 어떠한 것도 가능하다. 예컨대, 본원 출원인에 의해 기출원된 대한민국 특허 출원 제10-2005-0039728(2005. 05. 12), 대한민국 특허 출원 제10-2005-0052906(2005. 06. 20), 대한민국 특허 출원 제10-2005-0066429(2007. 07. 21), 대한민국 특허 출원 제10-2006-0011292(2006. 02. 06) 등에서 제안된 화이트 게인 산출 알고리즘들이 적용 가능하다.
호스트 시스템(30)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
본 발명은 소스 드라이브 IC들의 개수를 줄이기 위하여, 픽셀 어레이의 구조를 도 2 내지 도 10과 같이 이웃한 두 개의 서브 픽셀들이 하나의 데이터 라인을 공유하는 DRD(Double rate driving) 타입의 픽셀들로 구현한다. DRD 타입의 픽셀 어레이를 구동하는 소스 드라이브 IC는 데이터 전압의 주파수를 2 배 높인다. DRD 타입의 픽셀 어레이는 소스 드라이브 IC들의 개수를 1/2로 줄일 수 있다.
본 발명은 RGBW 서브픽셀들의 컬러별 데이터 충전 특성을 균일하게 하고 컬러 왜곡을 방지하기 위하여 픽셀 어레이의 컬러 배치를 도 2 내지 도 10과 같이 제안한다. 또한, 본 발명은 픽셀 어레이의 컬러별 극성을 균일하게 하기 위하여 픽셀 어레이의 극성 패턴을 도 2 내지 도 10과 같이 제안한다. 이하에서, 제1 컬러, 제2 컬러, 제3 컬러 및 제4 컬러를 R, G, B, W로 각각 예시하였으나 이에 한정되지 않는다.
본 발명는 수직 및 수평 방향을 따라 이웃한 서브 픽셀들 간의 극성을 반전시키는 도트 인버젼 형태로 픽셀 어레이의 극성 패턴을 제어한다. 이러한 픽셀 어레이의 극성 패턴은 데이터 구동부(12)의 소스 드라이브 IC들 각각으로부터 출력되는 데이터 전압의 극성과 픽셀 어레이의 구조에 따라 결정된다.
픽셀 어레이의 수평 극성 패턴은 소스 드라이브 IC의 출력 채널들을 통해 동시에 출력되는 데이터 전압들의 극성에 따라 결정된다. 예를 들어, '+'를 정극성이라 하고 '-'를 부극성이라 할 때 소스 드라이브 IC의 출력 채널들을 통해 동시에 출력되는 데이터 전압들의 극성이 좌에서 우로 + - + - 또는 - + - + 이면 수평 1 도트 인버젼(H1 dot inversion)이고, + + - - 또는 - - + + 이면 수평 2 도트 인버젼(H2 dot inversion)이다.
픽셀 어레이의 수직 극성 패턴은 소스 드라이브 IC에서 출력 채널들을 통해 데이터 전압들이 출력될 때, 시간적으로 변하는 데이터 전압 극성에 따라 결정된다. 예를 들어, 소스 드라이브 IC에서 출력 채널들을 통해 출력되는 데이터 전압 극성의 시간적 변화가 + - + - 또는 - + - + 이면 수직 1 도트 인버젼(V1 dot inversion)이고, + + - - 또는 - - + + 이면 수직 2 도트 인버젼(V2 dot inversion)이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 3은 도 2a 및 도 2b에 도시된 픽셀 어레이에 인가되는 데이터 전압을 보여 주는 파형도이다.
도 2a 내지 도 3을 참조하면, 픽셀 어레이의 제1 내지 제4 라인들에서 R 서브 픽셀들, G 서브 픽셀들, B 서브 픽셀들 및 W 서브 픽셀들 각각은 점선으로 나타낸 바와 같이 육각형(또는 벌집) 형태로 배치된다. 본 발명은 픽셀 어레이에서 이웃한 4 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 점선과 같이 육각형 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, 서브 픽셀들의 픽셀 전극(1)을 데이터 라인들에 연결하기 위한 TFT들은 데이터라인들을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D10)에 1:1로 연결된다.
소스 드라이브 IC들은 4 출력 채널 주기로 수평 극성 패턴을 반전시킨다. 예를 들어, 제N(N은 양의 정수) 프레임 기간 동안, 소스 드라이브 IC의 제8i(i는 0과 양의 정수)+1 내지 제8i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ - + -" 이고, 제8i+5 내지 제8i+8 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- + - +" 이다. 소스 드라이브 IC들 각각은 매 프레임 기간 마다 출력 채널들의 극성을 반전시킬 수 있다. 이 경우, 제N+1 프레임 기간 동안, 소스 드라이브 IC의 제8i+1 내지 제8i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- + - +" 이고, 제8i+5 내지 제8i+8 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ - + -" 이다. 도 2에서, H4CH1은 소스 드라이브 IC의 제8i+1 내지 제8i+4 출력 채널들과 연결된 제1 픽셀 그룹이다. H4CH2는 소스 드라이브 IC의 제8i+5 내지 제8i+8 출력 채널들과 연결된 제2 픽셀 그룹이다. 제2 픽셀 그룹(H4CH2)의 극성 패턴은 제1 픽셀 그룹(H4CH1)의 극성 패턴에 대한 반전 극성 패턴이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 1 도트 및 수직 2 도트 인버젼(H1 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 1 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여 픽셀 어레이의 극성 패턴은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)이다.
픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 2a 및 도 2b에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T11~T18이라 한다. 픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T21~T28이라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 제8i+1, 제8i+3, 제8i+6 및 제8i+8 출력 채널들을 통해 정극성(+) 데이터 전압을 데이터 라인들(D1, D3, D6, D8)로 출력하고, 제8i+2, 제8i+4, 제8i+5 및 제8i+7 출력 채널들을 통해 부극성(-) 데이터 전압을 데이터 라인들(D2, D4, D5, D7)에 출력한다. 소스 드라이브 IC의 모든 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 픽셀 어레이의 모든 수평 라인들에서 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다. 게이트 구동부(14)는 데이터 전압에 동기되는 게이트 펄스를 순차적으로 출력한다.
제4i+1 수평 라인에서, 제1 서브 픽셀과 제2 서브 픽셀은 제1 데이터 라인(D1)을 사이에 두고 좌우로 이웃하여 제1 데이터 라인(D1)으로부터의 정극성 데이터 전압을 순차적으로 충전한다. 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 서브 픽셀의 픽셀 전극에 접속된다. 제2 TFT(T12)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 TFT(T12)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 서브 픽셀의 픽셀 전극에 접속된다.
제3 서브 픽셀과 제4 서브 픽셀은 제2 데이터 라인(D2)을 사이에 두고 좌우로 이웃하여 제2 데이터 라인(D2)으로부터의 부극성 데이터 전압을 순차적으로 충전한다. 제3 TFT(T13)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 서브 픽셀의 픽셀 전극에 접속된다. 제4 TFT(T14)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제4 TFT(T14)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 서브 픽셀의 픽셀 전극에 접속된다.
제5 서브 픽셀과 제6 서브 픽셀은 제3 데이터 라인(D3)을 사이에 두고 좌우로 이웃하여 제3 데이터 라인(D3)으로부터의 정극성 데이터 전압을 순차적으로 충전한다. 제5 및 제6 서브 픽셀들은 제5 및 제6 TFT(T15, T16)를 통해 제3 데이터 라인(D3)에 연결된다. 제5 TFT(T15)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T16)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
제7 서브 픽셀과 제8 서브 픽셀은 제4 데이터 라인(D4)을 사이에 두고 좌우로 이웃하여 제4 데이터 라인(D4)으로부터의 부극성 데이터 전압을 순차적으로 충전한다. 제7 및 제8 서브 픽셀들은 제7 및 제8 TFT(T17, T18)를 통해 제4 데이터 라인(D4)에 연결된다. 제7 TFT(T17)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T18)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
제4i+2 수평 라인에서, 제1 서브 픽셀과 제2 서브 픽셀은 제1 데이터 라인(D1)을 사이에 두고 좌우로 이웃하여 제1 데이터 라인(D1)으로부터의 부극성 데이터 전압을 순차적으로 충전한다. 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 서브 픽셀의 픽셀 전극에 접속된다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 서브 픽셀의 픽셀 전극에 접속된다.
제3 서브 픽셀과 제4 서브 픽셀은 제2 데이터 라인(D2)을 사이에 두고 좌우로 이웃하여 제2 데이터 라인(D2)으로부터의 정극성 데이터 전압을 순차적으로 충전한다. 제3 TFT(T23)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 서브 픽셀의 픽셀 전극에 접속된다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 서브 픽셀의 픽셀 전극에 접속된다.
제5 서브 픽셀과 제6 서브 픽셀은 제3 데이터 라인(D3)을 사이에 두고 좌우로 이웃하여 제3 데이터 라인(D3)으로부터의 부극성 데이터 전압을 순차적으로 충전한다. 제5 및 제6 서브 픽셀들은 제5 및 제6 TFT(T25, T26)를 통해 제3 데이터 라인(D3)에 연결된다. 제5 TFT(T25)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T26)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
제7 서브 픽셀과 제8 서브 픽셀은 제4 데이터 라인(D4)을 사이에 두고 좌우로 이웃하여 제4 데이터 라인(D4)으로부터의 정극성 데이터 전압을 순차적으로 충전한다. 제7 및 제8 서브 픽셀들은 제7 및 제8 TFT(T27, T28)를 통해 제4 데이터 라인(D4)에 연결된다. 제7 TFT(T27)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T28)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
제4i+3 수평 라인에서, 제1 TFT는 제5 게이트 라인(G5)으로부터의 제5 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT는 제6 게이트 라인(G6)으로부터의 제6 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제3 TFT는 제5 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT는 제6 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제5 TFT는 제5 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT는 제6 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제7 TFT는 제5 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT는 제6 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다.
제4i+4 수평 라인에서, 제1 TFT는 제7 게이트 라인(G7)으로부터의 제7 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT는 제8 게이트 라인(G8)으로부터의 제8 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제3 TFT(T13)는 제7 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제8 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제5 TFT는 제7 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT는 제8 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제7 TFT는 제7 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT는 제8 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다.
도 4a 및 도 4b는 본 발명의 제2 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 5는 도 4a 및 도 4b에 도시된 픽셀 어레이에 인가되는 데이터 전압을 보여 주는 파형도이다.
도 4a 내지 도 5를 참조하면, 본 발명은 픽셀 어레이의 이웃한 4 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 점선과 같이 육각형 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, TFT들은 데이터라인들(D1~D10)을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D10)에 1:1로 연결된다.
소스 드라이브 IC들은 2 출력 채널당 수평 극성 패턴을 반전시킨다. 예를 들어, 제N 프레임 기간 동안, 소스 드라이브 IC의 제4i+1 및 제4i+2 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ +" 이고, 제4i+3 및 제4i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- -" 이다. 소스 드라이브 IC들 각각은 매 프레임 기간 마다 출력 채널들의 극성을 반전시킬 수 있다. 이 경우, 제N+1 프레임 기간 동안, 소스 드라이브 IC의 제4i+1 및 제4i+2 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- -" 이고, 제4i+3 및 제4i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ +" 이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 2 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여 픽셀 어레이의 극성 패턴은 수평 4 도트 및 수직 2 도트 인버젼(H4 dot & V2 dot inversion)이다.
픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 4a 및 도 4b에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 제4i+1 및 제4i+4 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T11~T18이라 한다. 픽셀 어레이의 제4i+2 및 제4i+3 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T21~T28이라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 제4i+1 및 제4i+2 출력 채널들을 통해 + 데이터 전압을 데이터 라인들(D1, D2, D5, D6, D9, D10)로 출력하고, 제4i+3 및 제4i+4 출력 채널들을 통해 - 데이터 전압을 데이터 라인들(D3, D4, D7, D8)로 출력한다. 소스 드라이브 IC의 모든 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 픽셀 어레이의 모든 수평 라인들에서 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다. 게이트 구동부(14)는 데이터 전압에 동기되는 게이트 펄스를 순차적으로 출력한다.
제4i+1 수평 라인에서, 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T13)는 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제5 TFT(T15)는 제1 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T16)는 제2 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제7 TFT(T17)는 제1 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T18)는 제2 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제1 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
제4i+2 수평 라인에서, 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T23)는 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제5 TFT(T25)는 제3 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T26)는 제4 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제7 TFT(T27)는 제3 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T28)는 제4 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제2 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제2 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
제4i+3 수평 라인에서, 제1 TFT는 제5 게이트 라인(G5)으로부터의 제5 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT는 제6 게이트 라인(G6)으로부터의 제6 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제3 TFT는 제5 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT는 제6 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제5 TFT는 제5 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT는 제6 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제7 TFT는 제5 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT는 제6 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제3 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제3 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다.
제4i+4 수평 라인에서, 제1 TFT는 제7 게이트 라인(G7)으로부터의 제7 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT는 제8 게이트 라인(G8)으로부터의 제8 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제3 TFT(T13)는 제7 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제8 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제5 TFT는 제7 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT는 제8 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제7 TFT는 제7 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT는 제8 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 제4 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제4 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다.
픽셀 어레이의 극성이 도 2 및 도 4와 같을 때, 앞선 데이터 전압과 같은 극성의 데이터 전압을 충전하는 서브 픽셀은 앞선 데이터 전압이 프리차징(pre-charging) 효과가 있기 때문에 충전양이 많다. 이에 비하여, 앞선 데이터 전압과는 상반된 극성의 데이터 전압이 공급되는 서브 픽셀들의 충전양은 상대적으로 작다. 동일 컬러의 서브 픽셀들에 충전되는 데이터 전압의 극성이 어느 한 쪽으로 치우치면 극성별 킥백 전압(kickback)의 차이로 인하여 그 서브 픽셀들의 컬러가 다른 컬러 보다 더 강하게 보이거나 약하게 보인다. 도 2 및 도 4와 같은 픽셀 어레이는 도트 인버젼으로 극성이 반전되는 RGBW 서브 픽셀들에서 각 컬러가 육각형(또는 벌집)으로 배치되어 있고 각 컬러당 강충전과 약충전이 고르게 분산되어 있으며 또한, 각 컬러당 극성이 균형을 이룬다. 그 결과, 본 발명은 플리커, 라인 노이즈, 컬러 왜곡 등이 없는 화질을 구현할 수 있다.
도 6은 본 발명의 제3 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 6을 참조하면, 픽셀 어레이의 이웃한 3 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 다이아몬드(또는 마름모꼴) 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, TFT들은 데이터라인들(D1~D6)을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D6)에 1:1로 연결된다.
소스 드라이브 IC에서 기수 번째 출력 채널들을 통해 출력되는 데이터 전압들과, 우수 번째 출력 채널들을 통해 출력되는 데이터 전압들은 극성이 서로 반대이다. 따라서, 소스 드라이브 IC의 출력 채널들로부터 동시에 출력되는 데이터 전압의 수평 극성 패턴은 제N 프레임 기간에 "+ - + -" 가 반복되는 패턴이고 제N+1 프레임 기간에 "- + - +" 이 반복되는 패턴이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 1 도트 및 수직 2 도트 인버젼(H1 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 1 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여, 픽셀 어레이의 극성 패턴은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)이다.
픽셀 어레이의 기수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 기수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 우수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 우수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 6에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 기수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T11~T18이라 한다. 픽셀 어레이의 우수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T21~T28이라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 기수 번째 출력 채널들을 통해 + 데이터 전압을 데이터 라인들(D1, D3, D5)로 출력하고, 우수 번째 출력 채널들을 통해 - 데이터 전압을 데이터 라인들(D2, D4, D6)로 출력한다. 소스 드라이브 IC의 기수 번째 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다. 반면에, 소스 드라이브 IC의 우수 번째 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 우측 서브 픽셀에 이어서 좌측 서브 픽셀 순서로 충전된다. 게이트 구동부(14)는 데이터 전압에 동기되는 게이트 펄스를 순차적으로 출력한다.
기수 번째 수평 라인에서, 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T13)는 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제5 TFT(T15)는 제1 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T16)는 제2 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제7 TFT(T17)는 제1 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T18)는 제2 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
우수 번째 수평 라인에서, 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T23)는 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제5 TFT(T25)는 제3 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T26)는 제4 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제7 TFT(T27)는 제3 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T28)는 제4 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
도 7은 본 발명의 제4 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 7을 참조하면, 픽셀 어레이의 이웃한 3 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 다이아몬드 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, TFT들은 데이터라인들(D1~D6)을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D6)에 1:1로 연결된다.
소스 드라이브 IC에서 기수 번째 출력 채널들을 통해 출력되는 데이터 전압들과, 우수 번째 출력 채널들을 통해 출력되는 데이터 전압들은 극성이 서로 반대이다. 따라서, 소스 드라이브 IC의 출력 채널들로부터 동시에 출력되는 데이터 전압의 수평 극성 패턴은 제N 프레임 기간에 "+ - + -" 가 반복되는 패턴이고 제N+1 프레임 기간에 "- + - +" 이 반복되는 패턴이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 1 도트 및 수직 2 도트 인버젼(H1 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 1 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여, 픽셀 어레이의 극성 패턴은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)이다.
픽셀 어레이의 기수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 기수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 우수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 우수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 7에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 기수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 4 개의 TFT를 T11~T14라 한다. 픽셀 어레이의 우수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 4 개의 TFT를 T21~T24라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 기수 번째 출력 채널들을 통해 + 데이터 전압을 데이터 라인들(D1, D3, D5)로 출력하고, 우수 번째 출력 채널들을 통해 - 데이터 전압을 데이터 라인들(D2, D4, D6)로 출력한다. 데이터 전압은 픽셀 어레이의 수평 라인들 각각에서 화살표와 같이 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다.
기수 번째 수평 라인에서, 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T13)는 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
우수 번째 수평 라인에서, 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T23)는 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
도 8은 본 발명의 제5 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 8을 참조하면, 픽셀 어레이의 이웃한 3 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 다이아몬드 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, TFT들은 데이터라인들(D1~D6)을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D6)에 1:1로 연결된다.
소스 드라이브 IC에서 제4i+1 및 제4i+2 출력 채널들을 통해 출력되는 데이터 전압들과, 제4i+3 및 제4i+4 출력 채널들을 통해 출력되는 데이터 전압들은 극성이 서로 반대이다. 따라서, 소스 드라이브 IC의 출력 채널들로부터 동시에 출력되는 데이터 전압의 수평 극성 패턴은 제N 프레임 기간에 "+ + - -" 가 반복되는 패턴이고 제N+1 프레임 기간에 "- - + +" 이 반복되는 패턴이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 2 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여, 픽셀 어레이의 극성 패턴은 수평 4 도트 및 수직 2 도트 인버젼(H4 dot & V2 dot inversion)이다.
픽셀 어레이의 기수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 기수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 우수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 우수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 8에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 기수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T11~T18이라 한다. 픽셀 어레이의 우수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T21~T28이라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 제4i+1 및 제4i+2 출력 채널들을 통해 + 데이터 전압을 데이터 라인들(D1, D2, D5, D6)로 출력하고, 제4i+3 및 제4i+4 출력 채널들을 통해 - 데이터 전압을 데이터 라인들(D3, D4)로 출력한다. 데이터 전압은 화살표와 같이 픽셀 어레이의 수평 라인들 각각에서 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다.
기수 번째 수평 라인에서, 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T13)는 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +W 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제5 TFT(T15)는 제1 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T16)는 제2 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -G 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제7 TFT(T17)는 제1 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T18)는 제2 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
우수 번째 수평 라인에서, 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T23)는 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -G 데이터 전압을 제4 서브 픽셀에 공급한다. 제3 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -R 데이터 전압을 충전한다. 이어서, 제4 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -G 데이터 전압을 충전한다. 제5 TFT(T25)는 제3 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T26)는 제4 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +W 데이터 전압을 제6 서브 픽셀에 공급한다. 제5 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +B 데이터 전압을 충전한다. 이어서, 제6 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +W 데이터 전압을 충전한다. 제7 TFT(T27)는 제3 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T28)는 제4 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
도 9는 본 발명의 제6 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 9를 참조하면, 픽셀 어레이의 이웃한 3 개의 수평 라인들에서 서브 픽셀들의 컬러들 각각은 다이아몬드 형태로 배치한다.
DRD 타입의 픽셀 어레이를 구현하기 위하여, TFT들은 데이터라인들(D1~D6)을 따라 지그 재그 형태로 배치된다. 하나의 데이터 라인을 사이에 두고 좌우로 이웃한 서브 픽셀들은 그 데이터 라인으로부터의 데이터 전압을 순차적으로 충전하여 하나의 데이터 라인을 공유한다. 소스 드라이브 IC들의 출력 채널들은 데이터 라인들(D1~D6)에 1:1로 연결된다.
소스 드라이브 IC들은 4 출력 채널 주기로 수평 극성 패턴을 반전시킨다. 예를 들어, 제N 프레임 기간 동안, 소스 드라이브 IC의 제8i+1 내지 제8i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ - + -" 이고, 제8i+5 내지 제8i+8 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- + - +" 이다. 제N+1 프레임 기간 동안, 소스 드라이브 IC의 제8i+1 내지 제8i+4 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "- + - +" 이고, 제8i+5 내지 제8i+8 출력 채널들을 통해 출력되는 데이터 전압들의 수평 극성 패턴은 "+ - + -" 이다. 따라서, 제2 픽셀 그룹(H4CH2)의 극성 패턴은 제1 픽셀 그룹(H4CH1)의 극성 패턴에 대한 반전 극성 패턴이다. 제1 및 제2 픽셀 그룹들(H4CH1) 간의 경계를 기준으로 제1 픽셀 그룹(H4CH1)의 TFT 배치와 제2 픽셀 그룹(H4CH1)의 TFT 배치는 좌우 대칭이다.
소스 드라이브 IC들 각각에서, 좌우로 이웃하는 2 개의 서브 픽셀들에 충전될 같은 극성의 데이터 전압이 1 수평 기간(1H) 내에 연속으로 출력된다. 하나의 데이터 라인을 통해 1 수평 기간(1H) 내에 2 개의 서브 픽셀들에 같은 극성의 데이터 전압이 공급된다. 따라서, 데이터 구동부(12)의 소스 드라이브 IC들 각각은 수평 1 도트 및 수직 2 도트 인버젼(H1 dot & V2 dot inversion)으로 데이터 전압들의 극성을 반전시킨다.
소스 드라이브 IC들로부터 수평 1 도트 및 수직 2 도트 인버젼으로 극성이 반전되는 데이터 전압이 데이터 라인들에 공급될 때 DRD 타입의 픽셀 어레이 구조로 인하여, 픽셀 어레이의 극성 패턴은 수평 2 도트 및 수직 2 도트 인버젼(H2 dot & V2 dot inversion)이다.
픽셀 어레이의 기수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+2 서브 픽셀들의 컬러는 제2 컬러(G)이다. 픽셀 어레이의 기수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제3 컬러(G)이고, 제4i+4 서브 픽셀들의 컬러는 제4 컬러(W)이다.
픽셀 어레이의 우수 번째 수평 라인들에서 제4i+1 서브 픽셀들의 컬러는 제3 컬러(B)이고, 제4i+2 서브 픽셀들의 컬러는 제4 컬러(W)이다. 픽셀 어레이의 우수 번째 수평 라인들에서 제4i+3 서브 픽셀들의 컬러는 제1 컬러(R)이고, 제4i+4 서브 픽셀들의 컬러는 제2 컬러(G)이다.
도 9에 도시된 서브 픽셀들과 데이터 라인들의 연결 관계를 TFT를 중심으로 설명하기로 한다. 이하에서, +R(또는 G, B, W) 데이터 전압은 정극성 R(또는 G, B, W) 데이터 전압이고, -R(또는 G, B, W) 데이터 전압은 부극성 R(또는 G, B, W) 데이터 전압이다. 픽셀 어레이의 기수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T11~T18이라 한다. 픽셀 어레이의 우수 번째 수평 라인들에 배치된 TFT를 좌측부터 우측으로 향하는 방향을 따라 배열된 순서대로 8 개의 TFT를 T21~T28이라 한다.
소스 드라이브 IC들은 제N 프레임 기간 동안 기수 번째 출력 채널들을 통해 + 데이터 전압을 데이터 라인들(D1, D3, D5)로 출력하고, 우수 번째 출력 채널들을 통해 - 데이터 전압을 데이터 라인들(D2, D4, D6)로 출력한다. 소스 드라이브 IC의 제8i+1, 제8i+4, 제8i+6, 및 제8i+7 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 충전된다. 반면에, 소스 드라이브 IC의 제8i+2, 제8i+3, 제8i+5, 및 제8i+8 출력 채널들을 통해 출력되는 데이터 전압은 화살표와 같이 우측 서브 픽셀에 이어서 좌측 서브 픽셀 순서로 충전된다. 게이트 구동부(14)는 데이터 전압에 동기되는 게이트 펄스를 순차적으로 출력한다.
기수 번째 수평 라인에서, 제1 TFT(T11)는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +R 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T12)는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 +G 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 제3 TFT(T13)는 제2 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -B 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T14)는 제1 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 -W 데이터 전압을 제4 서브 픽셀에 공급한다. 제4 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 이어서, 제3 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 제5 TFT(T15)는 제2 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +R 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T16)는 제1 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 +G 데이터 전압을 제6 서브 픽셀에 공급한다. 제6 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 이어서, 제5 서브 픽셀은 기수 번째 수평 기간의 후반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 제7 TFT(T17)는 제1 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -B 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T18)는 제2 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 -W 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 기수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 제1 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다.
우수 번째 수평 라인에서, 제1 TFT(T21)는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -B 데이터 전압을 제1 서브 픽셀에 공급한다. 제2 TFT(T22)는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(D1)을 통해 공급되는 -W 데이터 전압을 제2 서브 픽셀에 공급한다. 제1 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 이어서, 제2 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 제3 TFT(T23)는 제4 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +R 데이터 전압을 제3 서브 픽셀에 공급한다. 제4 TFT(T24)는 제3 게이트 펄스에 응답하여 제2 데이터 라인(D2)을 통해 공급되는 +G 데이터 전압을 제4 서브 픽셀에 공급한다. 제4 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다. 이어서, 제3 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 제5 TFT(T25)는 제4 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -B 데이터 전압을 제5 서브 픽셀에 공급한다. 제6 TFT(T26)는 제3 게이트 펄스에 응답하여 제3 데이터 라인(D3)을 통해 공급되는 -W 데이터 전압을 제6 서브 픽셀에 공급한다. 제6 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 -W 데이터 전압을 충전한다. 이어서, 제5 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 -B 데이터 전압을 충전한다. 제7 TFT(T27)는 제3 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +R 데이터 전압을 제7 서브 픽셀에 공급한다. 제8 TFT(T28)는 제4 게이트 펄스에 응답하여 제4 데이터 라인(D4)을 통해 공급되는 +G 데이터 전압을 제8 서브 픽셀에 공급한다. 제7 서브 픽셀은 우수 번째 수평 기간의 전반 1/2 수평 기간 동안 +R 데이터 전압을 충전한다. 이어서, 제8 서브 픽셀은 우수 번째 수평 기간의 후반 1/2 수평 기간 동안 +G 데이터 전압을 충전한다.
픽셀들 각각이 4 컬러의 서브 픽셀들로 나뉘어진다. 수평 해상도 저하 없이 픽셀들을 배치하기 위하여, 기수 번째 픽셀들 각각은 도 10 및 도 11과 같이 이웃한 기수 수평 라인들(LINE#1, LINE#3)과 우수 수평 라인들(LINE#2, LINE#4)에서 삼각형 또는 사각형으로 배치된 RGBW 서브 픽셀들을 포함할 수 있다.
RGBW 서브 픽셀들은 도 12와 같이 상부 기판(SUBS1)에 형성되는 컬러 필터들(CF)을 포함한다. RGB 컬러 필터들은 안료(pigment)가 첨가된 아크릴 수지로 형성될 수 있다. W 컬러 필터는 알료가 없는 아크릴 수지로 형성될 수 있다. W 컬러 필터는 다른 컬러 필터에 비하여 더 두껍게 형성될 있다. 이 경우, RGB 서브 픽셀들과 W 서브 픽셀 간에 셀갭(CG1, CG2) 차이가 발생한다.
셀갭 차이로 인하여, RGB 서브 픽셀들과 W 서브 픽셀 간에 액정의 위상 지연값이 달라져 RGB 서브 픽셀들에 비하여 W 서브 픽셀의 광세기가 달라질 수 있다. 본 발명은 W 서브 픽셀들을 라인 형태로 배치하지 않고 육각형 또는 다이아몬드 형태로 배치하여 RGB 서브 픽셀들에 비하여 W 서브 픽셀들이 더 두드러지게 보이는 현상을 방지할 수 있다.
도 12에서, 'BM'은 블랙 매트릭스(Black matrix)이고, 'CS'는 컬럼 스페이서(Column spacer)이다. 'PAC(Photo-acryl)'은 하부 기판(SUBS2)에 형성된 TFT 어레이를 덮는 유기 보호막이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널(액정패널) 12 : 데이터 구동부
14 : 게이트 구동부 20 : 타이밍 콘트롤러

Claims (9)

  1. 다수의 데이터 라인들, 다수의 게이트라인들, 도트 인버젼 형태로 극성이 반전되는 픽셀들, 및 이웃한 서브 픽셀들이 하나의 데이터 라인을 공유하도록 상기 데이터 라인들을 따라 지그 재그 형태로 배치되는 TFT들을 포함하고, 상기 픽셀들 각각이 4 컬러의 서브 픽셀들로 나뉘어지는 표시패널;
    상기 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동부;
    상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하기 위한 게이트 구동부; 및
    상기 데이터 구동부에 입력 영상의 데이터를 전송하고, 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하고,
    상기 표시패널에서 이웃한 4 개의 수평 라인들에서 각 컬러당 육각형 형태로 상기 서브 픽셀들이 배치되고,
    상기 표시패널의 제4iL(iL은 0과 양의 정수)+1 및 제4iL +4 수평 라인들에서 제4iP(iP는 0과 양의 정수)+1 서브 픽셀들의 컬러는 제1 컬러이고, 제4iP+2 서브 픽셀들의 컬러는 제2 컬러이고, 제4iP+3 서브 픽셀들의 컬러는 제3 컬러고, 제4iP+4 서브 픽셀들의 컬러는 제4 컬러이며,
    상기 표시패널의 제4iL +2 및 제4iL +3 수평 라인들에서 제4iP+1 서브 픽셀들의 컬러는 상기 제3 컬러이고, 제4iP+2 서브 픽셀들의 컬러는 상기 제4 컬러이고, 제4iP+3 서브 픽셀들의 컬러는 상기 제1 컬러이고, 제4iP+4 서브 픽셀들의 컬러는 상기 제2 컬러이고,
    상기 제4iL +1 수평 라인의 하측에 상기 제4iL +2 수평 라인이 배치되고, 상기 제4iL +2 수평 라인의 하측에 상기 제4iL +3 수평 라인이 배치되며, 상기 제4iL +3 수평 라인의 하측에 상기 제4iL +4 수평 라인이 배치되고,
    상기 제4iP +1 서브 픽셀의 우측에 상기 제4iP +2 서브 픽셀이 배치되고, 상기 제4iP +2 서브 픽셀의 우측에 상기 제4iP +3 서브 픽셀이 배치되며, 상기 제4iP +3 서브 픽셀의 우측에 상기 제4iP +4 서브 픽셀이 배치되고,
    상기 수평 라인들 각각은 수평 방향을 따라 배열된 상기 픽셀들을 포함하는 것을 특징으로 하는 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 데이터 구동부는 제8i(i는 0과 양의 정수)+1, 제8i+3, 제8i+6 및 제8i+8 출력 채널들을 통해 제1 극성의 데이터 전압을 제8i+1, 제8i+3, 제8i+6 및 제8i+8 데이터 라인들로 출력하고, 제8i+2, 제8i+4, 제8i+5, 및 제8i+7 출력 채널들을 통해 제2 극성의 데이터 전압을 제8i+2, 제8i+4, 제8i+5, 및 제8i+7 데이터 라인들로 출력하고,
    상기 표시패널의 모든 수평 라인들에서 같은 데이터 라인을 공유하는 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 상기 데이터 전압이 충전되며,
    상기 데이터 구동부는 상기 데이터 전압의 극성을 1 수평 기간 단위로 반전시키는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 표시패널의 제4iL+1 수평 라인은
    제j(j는 양의 정수) 게이트 라인으로부터의 제j 게이트 펄스에 응답하여 제k(k는 양의 정수) 데이터 라인을 통해 공급되는 제1 극성의 제1 컬러 데이터 전압을 제1 서브 픽셀에 공급하는 제1 TFT;
    제j+1 게이트 라인으로부터의 제j+1 게이트 펄스에 응답하여 상기 제k 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제2 서브 픽셀에 공급하는 제2 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+1 데이터 라인을 통해 공급되는 제2 극성의 제3 컬러 데이터 전압을 제3 서브 픽셀에 공급하는 제3 TFT;
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+1 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제4 서브 픽셀에 공급하는 제4 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+2 데이터 라인을 통해 공급되는 상기 제1 극성의 제1 컬러 데이터 전압을 제5 서브 픽셀에 공급하는 제5 TFT;
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+2 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제6 서브 픽셀에 공급하는 제6 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+3 데이터 라인을 통해 공급되는 상기 제2 극성의 제3 컬러 데이터 전압을 제7 서브 픽셀에 공급하는 제7 TFT; 및
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+3 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제8 서브 픽셀에 공급하는 제8 TFT를 포함하고,
    상기 게이트 구동부는 1 수평 기간 동안 상기 제j 게이트 펄스와 상기 제j+1 게이트 펄스를 순차적으로 출력하는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 표시패널의 제4iL+2 수평 라인은
    제j+2 게이트 라인으로부터의 제j+2 게이트 펄스에 응답하여 제k 데이터 라인을 통해 공급되는 제2 극성의 제3 컬러 데이터 전압을 제1 서브 픽셀에 공급하는 제1 TFT;
    제j+3 게이트 라인으로부터의 제j+3 게이트 펄스에 응답하여 상기 제k 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제2 서브 픽셀에 공급하는 제2 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+1 데이터 라인을 통해 공급되는 제1 극성의 제1 컬러 데이터 전압을 제3 서브 픽셀에 공급하는 제3 TFT;
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+1 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제4 서브 픽셀에 공급하는 제4 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+2 데이터 라인을 통해 공급되는 상기 제2 극성의 제3 컬러 데이터 전압을 제5 서브 픽셀에 공급하는 제5 TFT;
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+2 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제6 서브 픽셀에 공급하는 제6 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+3 데이터 라인을 통해 공급되는 상기 제1 극성의 제1 컬러 데이터 전압을 제7 서브 픽셀에 공급하는 제7 TFT; 및
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+3 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제8 서브 픽셀에 공급하는 제8 TFT를 포함하고,
    상기 게이트 구동부는 상기 제j 게이트 펄스와 상기 제j+1 게이트 펄스를 출력한 후에, 다음 1 수평 기간 동안 상기 제j+2 게이트 펄스와 상기 제j+3 게이트 펄스를 순차적으로 출력하는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 구동부는 제4i(i는 0과 양의 정수)+1 및 제4i+2 출력 채널들을 통해 제1 극성의 데이터 전압을 제4i+1 및 제4i+2 데이터 라인들로 출력하고, 제4i+3 및 제4i+4 출력 채널들을 통해 제2 극성의 데이터 전압을 제4i+3 및 제4i+4 데이터 라인들로 출력하고,
    상기 표시패널의 모든 수평 라인들에서 같은 데이터 라인을 공유하는 좌측 서브 픽셀에 이어서 우측 서브 픽셀 순서로 상기 데이터 전압이 충전되며,
    상기 데이터 구동부는 상기 데이터 전압의 극성을 1 수평 기간 단위로 반전시키는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 표시패널의 제4iL+1 수평 라인은
    제j(j는 양의 정수) 게이트 라인으로부터의 제j 게이트 펄스에 응답하여 제k(k는 양의 정수) 데이터 라인을 통해 공급되는 제1 극성의 제1 컬러 데이터 전압을 제1 서브 픽셀에 공급하는 제1 TFT;
    제j+1 게이트 라인으로부터의 제j+1 게이트 펄스에 응답하여 상기 제k 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제2 서브 픽셀에 공급하는 제2 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+1 데이터 라인을 통해 공급되는 제1 극성의 제3 컬러 데이터 전압을 제3 서브 픽셀에 공급하는 제3 TFT;
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+1 데이터 라인을 통해 공급되는 상기 제1 극성의 제4 컬러 데이터 전압을 제4 서브 픽셀에 공급하는 제4 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+2 데이터 라인을 통해 공급되는 상기 제2 극성의 제1 컬러 데이터 전압을 제5 서브 픽셀에 공급하는 제5 TFT;
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+2 데이터 라인을 통해 공급되는 상기 제2 극성의 제2 컬러 데이터 전압을 제6 서브 픽셀에 공급하는 제6 TFT;
    상기 제j 게이트 펄스에 응답하여 제k+3 데이터 라인을 통해 공급되는 상기 제2 극성의 제3 컬러 데이터 전압을 제7 서브 픽셀에 공급하는 제7 TFT; 및
    상기 제j+1 게이트 펄스에 응답하여 상기 제k+3 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제8 서브 픽셀에 공급하는 제8 TFT를 포함하고,
    상기 게이트 구동부는 1 수평 기간 동안 상기 제j 게이트 펄스와 상기 제j+1 게이트 펄스를 순차적으로 출력하는 것을 특징으로 하는 표시장치.
  8. 제 5 항에 있어서,
    상기 표시패널의 제4iL+2 수평 라인은
    제j+2 게이트 라인으로부터의 제j+2 게이트 펄스에 응답하여 제k 데이터 라인을 통해 공급되는 제2 극성의 제3 컬러 데이터 전압을 제1 서브 픽셀에 공급하는 제1 TFT;
    제j+3 게이트 라인으로부터의 제j+3 게이트 펄스에 응답하여 상기 제k 데이터 라인을 통해 공급되는 상기 제2 극성의 제4 컬러 데이터 전압을 제2 서브 픽셀에 공급하는 제2 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+1 데이터 라인을 통해 공급되는 제2 극성의 제1 컬러 데이터 전압을 제3 서브 픽셀에 공급하는 제3 TFT;
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+1 데이터 라인을 통해 공급되는 상기 제2 극성의 제2 컬러 데이터 전압을 제4 서브 픽셀에 공급하는 제4 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+2 데이터 라인을 통해 공급되는 상기 제1 극성의 제3 컬러 데이터 전압을 제5 서브 픽셀에 공급하는 제5 TFT;
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+2 데이터 라인을 통해 공급되는 상기 제1 극성의 제4 컬러 데이터 전압을 제6 서브 픽셀에 공급하는 제6 TFT;
    상기 제j+2 게이트 펄스에 응답하여 제k+3 데이터 라인을 통해 공급되는 상기 제1 극성의 제1 컬러 데이터 전압을 제7 서브 픽셀에 공급하는 제7 TFT; 및
    상기 제j+3 게이트 펄스에 응답하여 상기 제k+3 데이터 라인을 통해 공급되는 상기 제1 극성의 제2 컬러 데이터 전압을 제8 서브 픽셀에 공급하는 제8 TFT를 포함하고,
    상기 게이트 구동부는 상기 제j 게이트 펄스와 상기 제j+1 게이트 펄스를 출력한 후에, 다음 1 수평 기간 동안 상기 제j+2 게이트 펄스와 상기 제j+3 게이트 펄스를 순차적으로 출력하는 것을 특징으로 하는 표시장치.
  9. 삭제
KR1020130168562A 2013-12-31 2013-12-31 표시장치 KR102141542B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130168562A KR102141542B1 (ko) 2013-12-31 2013-12-31 표시장치
EP14169208.7A EP2889869A1 (en) 2013-12-31 2014-05-21 Display device
JP2014114599A JP5947833B2 (ja) 2013-12-31 2014-06-03 表示装置
CN201410283673.2A CN104751808B (zh) 2013-12-31 2014-06-23 显示设备
US14/566,973 US9570020B2 (en) 2013-12-31 2014-12-11 Display device having subpixels of four colors in each pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168562A KR102141542B1 (ko) 2013-12-31 2013-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20150078820A KR20150078820A (ko) 2015-07-08
KR102141542B1 true KR102141542B1 (ko) 2020-09-14

Family

ID=50771104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168562A KR102141542B1 (ko) 2013-12-31 2013-12-31 표시장치

Country Status (5)

Country Link
US (1) US9570020B2 (ko)
EP (1) EP2889869A1 (ko)
JP (1) JP5947833B2 (ko)
KR (1) KR102141542B1 (ko)
CN (1) CN104751808B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139132A (ko) * 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2016184097A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
CN105093737A (zh) * 2015-07-28 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器
CN105093745B (zh) * 2015-08-03 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示器
KR102358535B1 (ko) * 2015-08-13 2022-02-04 엘지디스플레이 주식회사 액정표시장치
CN105096802A (zh) * 2015-08-21 2015-11-25 深圳市华星光电技术有限公司 一种四色显示器的驱动方法及装置
KR102387349B1 (ko) * 2015-09-08 2022-04-15 엘지디스플레이 주식회사 표시장치
CN105185311B (zh) * 2015-10-10 2018-03-30 深圳市华星光电技术有限公司 Amoled显示装置及其驱动方法
CN105137688B (zh) * 2015-10-10 2016-12-07 重庆京东方光电科技有限公司 一种阵列基板、显示面板及其驱动方法
CN105319793B (zh) * 2015-11-26 2019-09-24 深圳市华星光电技术有限公司 具有数据线共享架构的阵列基板
CN105388674B (zh) * 2015-12-02 2018-09-18 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
KR102498791B1 (ko) * 2015-12-28 2023-02-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
KR102576402B1 (ko) * 2016-05-31 2023-09-11 엘지디스플레이 주식회사 액정표시장치
KR102534079B1 (ko) * 2016-06-07 2023-05-19 삼성디스플레이 주식회사 표시 장치
KR102537442B1 (ko) * 2016-06-30 2023-05-30 삼성디스플레이 주식회사 표시 장치
KR102564336B1 (ko) * 2016-07-18 2023-08-04 엘지디스플레이 주식회사 표시패널 및 액정표시장치
CN106019749B (zh) * 2016-08-03 2019-06-28 上海中航光电子有限公司 阵列基板及显示面板
KR102524416B1 (ko) * 2016-08-31 2023-04-21 엘지디스플레이 주식회사 표시장치
CN106292085A (zh) * 2016-09-06 2017-01-04 武汉华星光电技术有限公司 一种rgbw液晶显示面板及装置
KR102513640B1 (ko) * 2016-09-30 2023-03-23 엘지디스플레이 주식회사 터치스크린 내장형 표시장치 및 이의 구동방법
KR102565751B1 (ko) * 2016-10-31 2023-08-10 엘지디스플레이 주식회사 액정표시장치
JP6289782B1 (ja) * 2016-12-19 2018-03-07 三菱電機株式会社 マルチディスプレイ
US11009742B2 (en) 2016-12-19 2021-05-18 Mitsubishi Electric Corporation Multi-display
CN106782404A (zh) * 2017-02-03 2017-05-31 深圳市华星光电技术有限公司 像素驱动架构及液晶显示面板
JP6990516B2 (ja) * 2017-03-10 2022-02-03 エルジー ディスプレイ カンパニー リミテッド 画素データ書き込み方法および画像表示装置
US10642090B2 (en) 2017-08-17 2020-05-05 Mitsubishi Electric Corporation Liquid crystal display device
KR102466271B1 (ko) * 2017-08-31 2022-11-14 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 픽셀 구조체, oled 디스플레이 디바이스, 및 구동 방법
CN107515499B (zh) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 液晶显示面板
KR102421145B1 (ko) * 2017-10-10 2022-07-15 삼성디스플레이 주식회사 표시 장치
KR102458079B1 (ko) * 2017-11-17 2022-10-24 엘지디스플레이 주식회사 표시장치와 그 차지 쉐어 방법
CN108182919B (zh) * 2018-01-03 2020-02-04 惠科股份有限公司 显示装置
CN208027722U (zh) 2018-04-28 2018-10-30 京东方科技集团股份有限公司 一种电学检测电路、显示装置
KR102600441B1 (ko) * 2018-07-06 2023-11-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 이의 구동방법
CN108847197B (zh) * 2018-07-17 2020-09-04 惠科股份有限公司 像素层结构以及显示面板
CN109346017A (zh) 2018-10-22 2019-02-15 惠科股份有限公司 显示面板
CN109461397A (zh) * 2018-11-12 2019-03-12 惠科股份有限公司 一种显示面板的驱动方法、显示面板及显示装置
CN113823240B (zh) * 2018-12-13 2023-04-18 京东方科技集团股份有限公司 显示装置
CN109559694A (zh) * 2018-12-19 2019-04-02 惠科股份有限公司 显示面板的驱动方法及显示装置
US11024215B2 (en) * 2019-02-22 2021-06-01 Novatek Microelectronics Corp. Display panel having dual-gate structure, control circuit, and display device
JP7407535B2 (ja) * 2019-07-26 2024-01-04 シナプティクス インコーポレイテッド 表示ドライバｉｃチップ、表示モジュール及び表示パネルの駆動方法
US11847988B2 (en) 2019-08-02 2023-12-19 Sitronix Technology Corporation Driving method for flicker suppression of display panel and driving circuit thereof
CN113178177A (zh) * 2021-04-25 2021-07-27 京东方科技集团股份有限公司 显示装置及其控制方法
KR20230103668A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330523A (ja) 1999-05-20 2000-11-30 Sharp Corp アドレス型の画像表示装置
JP2008249895A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 表示パネル及びそれを用いたマトリックス表示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0126417D0 (en) 2001-11-02 2002-01-02 Pfizer Ltd Crystal structure
KR20050052906A (ko) 2003-12-01 2005-06-07 한국타이어 주식회사 자동차용 공기입 타이어
KR20050066429A (ko) 2003-12-26 2005-06-30 주식회사 두산 복분자주의 제조방법
KR20060011292A (ko) 2004-07-30 2006-02-03 삼성전자주식회사 복합기에 있어서의 작업 표시 방법 및 작업 표시 장치
KR100866236B1 (ko) * 2004-08-19 2008-10-30 샤프 가부시키가이샤 다원색 표시 장치
KR101117980B1 (ko) 2005-05-12 2012-03-06 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
TWI343027B (en) * 2005-05-20 2011-06-01 Samsung Electronics Co Ltd Display systems with multiprimary color subpixel rendering with metameric filtering and method for adjusting image data for rendering onto display as well as method for adjusting intensity values between two sets of colored subpixels on display to minimi
KR101147100B1 (ko) 2005-06-20 2012-05-17 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101137872B1 (ko) 2005-07-21 2012-04-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101222961B1 (ko) 2006-02-06 2013-01-17 엘지디스플레이 주식회사 액정 표시장치와 그 구동방법
KR101230311B1 (ko) 2006-04-10 2013-02-06 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI355632B (en) * 2006-09-26 2012-01-01 Au Optronics Corp The device for liquid crystal display with rgbw co
CN101286311B (zh) * 2007-04-13 2010-05-26 胜华科技股份有限公司 显示方法
KR101385225B1 (ko) * 2007-05-18 2014-04-14 삼성디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2009175468A (ja) 2008-01-25 2009-08-06 Hitachi Displays Ltd 表示装置
CN101582244A (zh) * 2008-05-15 2009-11-18 胜华科技股份有限公司 影像处理方法以及显示装置
JP2010102189A (ja) * 2008-10-24 2010-05-06 Nec Electronics Corp 液晶表示装置及びその駆動方法
KR101323703B1 (ko) 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치
KR101322119B1 (ko) 2008-12-15 2013-10-25 엘지디스플레이 주식회사 액정표시장치
KR101325435B1 (ko) 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
JP4877363B2 (ja) * 2009-06-29 2012-02-15 カシオ計算機株式会社 液晶表示装置及びその駆動方法
KR101560413B1 (ko) * 2009-07-28 2015-10-14 엘지디스플레이 주식회사 액정표시장치
WO2011092944A1 (ja) * 2010-01-28 2011-08-04 シャープ株式会社 多原色表示装置
TWI401517B (zh) * 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
KR20120010777A (ko) * 2010-07-27 2012-02-06 엘지디스플레이 주식회사 액정표시장치
KR101773934B1 (ko) * 2010-10-21 2017-09-04 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR101192583B1 (ko) * 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR101782054B1 (ko) 2011-02-14 2017-09-26 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
KR101888422B1 (ko) * 2011-06-01 2018-08-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102243827A (zh) * 2011-06-17 2011-11-16 深圳晶为华悦科技有限公司 一种彩色显示屏
KR101852936B1 (ko) * 2011-08-31 2018-04-30 삼성디스플레이 주식회사 표시장치
JP5884385B2 (ja) * 2011-10-06 2016-03-15 セイコーエプソン株式会社 画像処理装置、表示装置及び画像処理方法
CN103185996A (zh) * 2011-12-30 2013-07-03 上海中航光电子有限公司 横向排列的rgbw像素结构及其驱动方法、显示面板
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR102028603B1 (ko) * 2012-10-29 2019-10-08 삼성디스플레이 주식회사 액정 표시장치 및 그의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330523A (ja) 1999-05-20 2000-11-30 Sharp Corp アドレス型の画像表示装置
JP2008249895A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 表示パネル及びそれを用いたマトリックス表示装置

Also Published As

Publication number Publication date
US20150187293A1 (en) 2015-07-02
JP2015129907A (ja) 2015-07-16
EP2889869A1 (en) 2015-07-01
KR20150078820A (ko) 2015-07-08
JP5947833B2 (ja) 2016-07-06
CN104751808A (zh) 2015-07-01
US9570020B2 (en) 2017-02-14
CN104751808B (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
KR102141542B1 (ko) 표시장치
KR102349500B1 (ko) 액정표시장치
US9870749B2 (en) Display device
US10147371B2 (en) Display device having pixels with shared data lines
KR101354386B1 (ko) 액정표시장치
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR102184043B1 (ko) 표시장치
KR102169032B1 (ko) 표시장치
KR102134320B1 (ko) 액정표시장치
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR20160017865A (ko) 표시장치
KR101985245B1 (ko) 액정표시장치
KR101988526B1 (ko) 저속 구동용 표시장치와 그 구동방법
KR102009441B1 (ko) 액정표시장치
KR20150076442A (ko) 액정표시장치
KR102160121B1 (ko) 표시장치
KR20080088892A (ko) 액정표시장치 및 그의 구동방법
KR102290614B1 (ko) 표시패널 및 이를 포함하는 표시장치
KR102138593B1 (ko) 액정표시장치와 그 구동 방법
KR102352594B1 (ko) 표시장치
KR102565751B1 (ko) 액정표시장치
KR20160029225A (ko) 액정표시장치
KR102106127B1 (ko) 액정표시장치와 이의 구동방법
KR102169963B1 (ko) 액정표시장치 및 이의 도트 인버전 제어방법
KR20140098907A (ko) 액정 디스플레이 장치와 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant