JP5947833B2

JP5947833B2 - 表示装置

Info

Publication number: JP5947833B2
Application number: JP2014114599A
Authority: JP
Inventors: ドックニ、ユ; ウォンホ、リ
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2013-12-31
Filing date: 2014-06-03
Publication date: 2016-07-06
Anticipated expiration: 2034-06-03
Also published as: CN104751808B; CN104751808A; US20150187293A1; KR20150078820A; JP2015129907A; EP2889869A1; KR102141542B1; US9570020B2

Description

本発明は、ピクセル(pixel、画素)の各々が、４カラー（color）のサブピクセルに分かられる表示装置に関する。

液晶表示装置（Liquid Crystal Display Device：ＬＣＤ）、有機発光ダイオード表示装置（Organic Light Emitting Diode Display：ＯＬＥＤＤｉｓｐｌａｙ）、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）、電気泳動表示装置（ElectrophoretＩＣ Display Device：EPD）などの様々な平板表示装置が開発されている。液晶表示装置は、液晶分子に印加される電界をデータ電圧に応じて制御して画像を表示する。アクティブマトリクス（Active Matrix）駆動方式の液晶表示装置には、ピクセルごとに薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）が形成されている。液晶表示装置のピクセルはカラーを実現し、輝度を高めるために、Ｒサブピクセル、Ｇサブピクセル、Ｂサブピクセル、及びＷサブピクセルに分かられる。以下、ピクセルがＲＧＢＷサブピクセルに分かれた表示装置を「ＲＧＢＷ型表示装置」と称する。

液晶表示装置は、液晶表示パネル、液晶表示パネルに光を照射するバックライトユニット、液晶表示パネルのデータラインにデータ電圧を供給するためのソースドライブ集積回路（Integrated Circuit、ＩＣ）、液晶表示パネルのゲートライン（またはスキャンライン）にゲートパルス（またはスキャンパルス）を供給するためのゲート駆動ＩＣと、前記ＩＣを制御する制御回路、バックライトユニットの光源を駆動するための光源駆動回路などを備える。

液晶表示装置は、直流残像を低減し、液晶の劣化を防止するために、隣接するサブピクセル（sub-pixel）に充電されるデータ電圧の極性を互いに相反するようにし、データ電圧の極性を周期的に反転させるインバージョン方式で駆動されている。ほとんどの液晶表示装置には、水平及び垂直１ドットインバージョン方式や水平１ドットと垂直２ドットインバージョン方式が適用されている。１ドット（dot）は、１サブピクセルを意味する。

入力映像のデータとピクセルの極性パターンの相関関係に基づいてサブピクセルの中でカラー別にピクセルの充電量が異なることがある。この場合に、ピクセルアレイに表示される映像でサブピクセルのカラーの配置に応じて、縦線の形のラインノイズが見えることがあり、また、カラーの歪みが見えることがある。

本発明の目的は、４カラーのサブピクセルに分かられる表示装置において表示品質を向上することができる液晶表示装置を提供することにある。

前記目的を達成するために、本発明に係る表示装置は、複数のデータラインと、前記データラインと交差する複数のゲートラインと、前記データラインと前記ゲートラインに接続されたＴＦＴ、及びピクセルを含み、水平方向に隣接するサブピクセルが１つのデータラインを共有し、前記ピクセルの各々が第１カラーのサブピクセル、第２カラーのサブピクセル、第３カラーのサブピクセル及び第４カラーのサブピクセルに分かられる表示パネルと、前記データラインにデータ電圧を供給するデータ駆動部と、前記ゲートラインに前記ゲートパルスを順次供給するためのゲート駆動部、及び前記データ駆動部に入力映像のデータを伝送し、前記データ駆動部と前記ゲート駆動部の動作タイミングを制御するタイミングコントローラを含み、前記表示パネルの隣接した４つの水平ラインにおいて各カラーごとに六角形の形で前記サブピクセルが配置され、前記表示パネルの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第１カラーであり、第４ｉ＋２サブピクセルのカラーは前記第２カラーであり、第４ｉ＋３サブピクセルのカラーは前記第３カラーであり、第４ｉ＋４サブピクセルのカラーは前記第４カラーであり、前記表示パネルの第４ｉ＋２及び第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第３カラーであり、第４ｉ＋２サブピクセルのカラーは前記第４カラーであり、第４ｉ＋３サブピクセルのカラーは前記第１カラーであり、第４ｉ＋４サブピクセルのカラーは前記第２カラーであり、前記データ駆動部は、第８ｉ（ｉは０と正の整数）＋１、第８ｉ＋３、第８ｉ＋６及び第８ｉ＋８出力チャネルを介して第１極性のデータ電圧を第８ｉ＋１、第８ｉ＋３、第８ｉ＋６及び第８ｉ＋８データラインに出力し、第８ｉ＋２、第８ｉ＋４、第８ｉ＋５、及び第８ｉ＋７出力チャネルを介して第２極性のデータ電圧を第８ｉ＋２、第８ｉ＋４、第８ｉ＋５、及び第８ｉ＋７データラインに出力し、前記表示パネルの全ての水平ラインにおいて同じデータラインを共有する左側のサブピクセルに続いて右側のサブピクセルの順に前記データ電圧が充電され、前記データ駆動部は、前記データ電圧の極性を１水平期間単位で反転させ、前記水平ラインのそれぞれは、水平方向に沿って配列された前記ピクセルを含み、前記第４ｉ＋１サブピクセルの右側に前記第４ｉ＋２サブピクセルが配置され、前記第４ｉ＋２サブピクセルの右側に前記第４ｉ＋３サブピクセルが配置され、前記第４ｉ＋３サブピクセルの右側に前記第４ｉ＋４サブピクセルが配置される。
また、他の発明に係る表示装置は、複数のデータラインと、前記データラインと交差する複数のゲートラインと、前記データラインと前記ゲートラインに接続されたＴＦＴ、及びピクセルを含み、水平方向に隣接するサブピクセルが１つのデータラインを共有し、前記ピクセルの各々が第１カラーのサブピクセル、第２カラーのサブピクセル、第３カラーのサブピクセル及び第４カラーのサブピクセルに分かられる表示パネルと、前記データラインにデータ電圧を供給するデータ駆動部と、前記ゲートラインに前記ゲートパルスを順次供給するためのゲート駆動部、及び前記データ駆動部に入力映像のデータを伝送し、前記データ駆動部と前記ゲート駆動部の動作タイミングを制御するタイミングコントローラを含み、前記表示パネルの隣接した４つの水平ラインにおいて各カラーごとに六角形の形で前記サブピクセルが配置され、前記表示パネルの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第１カラーであり、第４ｉ＋２サブピクセルのカラーは前記第２カラーであり、第４ｉ＋３サブピクセルのカラーは前記第３カラーであり、第４ｉ＋４サブピクセルのカラーは前記第４カラーであり、前記表示パネルの第４ｉ＋２及び第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第３カラーであり、第４ｉ＋２サブピクセルのカラーは前記第４カラーであり、第４ｉ＋３サブピクセルのカラーは前記第１カラーであり、第４ｉ＋４サブピクセルのカラーは前記第２カラーであり、前記データ駆動部は、第４ｉ（ｉは０と正の整数）＋１及び第４ｉ＋２の出力チャネルを介して第１極性のデータ電圧を第４ｉ＋１及び第４ｉ＋２データラインに出力し、第４ｉ＋３及び第４ｉ＋４の出力チャネルを介して第２極性のデータ電圧を第４ｉ＋３及び第４ｉ＋４データラインに出力し、前記表示パネルの全ての水平ラインにおいて同じデータラインを共有する左側のサブピクセルに続いて右側のサブピクセルの順に前記データ電圧が充電され、前記データ駆動部は、前記データ電圧の極性を１水平期間単位で反転させ、前記水平ラインのそれぞれは、水平方向に沿って配列された前記ピクセルを含み、前記第４ｉ＋１サブピクセルの右側に前記第４ｉ＋２サブピクセルが配置され、前記第４ｉ＋２サブピクセルの右側に前記第４ｉ＋３サブピクセルが配置され、前記第４ｉ＋３サブピクセルの右側に前記第４ｉ＋４サブピクセルが配置される。

本発明は、各カラーごとのＲＧＢＷサブピクセルを六角形の形で配置する。その結果、本発明は、ＲＧＢＷ型の表示装置において、ラインノイズ、カラーの歪みなどの画質の低下なしで、優れた表示品質を実現することができる。

本発明の実施の形態に係る液晶表示装置を示すブロック図である。本発明の第１の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明の第１の実施の形態に係るピクセルアレイの一部を示す等価回路図である。図２Ａ及び図２Ｂに示されたピクセルアレイに印加されるデータ電圧を示す波形図である。本発明の第２の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明の第２の実施の形態に係るピクセルアレイの一部を示す等価回路図である。図４Ａ及び図４Ｂに示されたピクセルアレイに印加されるデータ電圧を示す波形図である。本発明の第３の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明の第４の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明の第５の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明の第６の実施の形態に係るピクセルアレイの一部を示す等価回路図である。本発明のピクセルの各々のサブピクセルの配置を示す図である。本発明のピクセルの各々のサブピクセルの配置を示す図である。本発明の表示装置におけるカラーフィルタを示す図である。

以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。明細書全体にかけて同一の参照番号は実質的に同一の構成要素を意味する。以下の説明において、本発明に関する公知の機能や構成についての具体的な説明が本発明の要旨を不必要に不明確にすると判断される場合には、その詳細な説明を省略する。

本発明の表示装置は、液晶表示装置（ＬＣＤ）、有機発光ダイオード表示装置（ＯＬＥＤ Display）、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）などのカラー実現が可能な平板表示装置で実現することができる。以下、液晶表示装置を中心に、本発明の実施の形態を説明するが、液晶表示装置に限定されないことに注意しなければならない。例えば、本発明のＲＧＢＷサブピクセルの配置は、有機発光ダイオード表示装置にも適用可能である。

図１を参照すると、本発明の表示装置は、ピクセルアレイが形成された表示パネル１０と、表示パネル１０に入力映像のデータを記入するための表示パネル駆動回路を備える。表示パネル１０の下には、表示パネル１０に光を均一に照射するためのバックライトユニットが配置される。

表示パネル１０は、液晶層を挟んで対向する上部基板と下部基板を含む。表示パネル１０のピクセルアレイは、データライン（Ｄ１〜Ｄｍ）とゲートライン（Ｇ１〜Ｇｎ）の交差構造によってマトリックス状に配列されるピクセルを含む。

表示パネル１０の下部基板には、データライン（Ｄ１〜Ｄｍ＋１）、データライン（Ｄ１〜Ｄｍ＋１）と交差するゲートライン（Ｇ１〜Ｇ２ｎ）、データライン（Ｄ１〜Ｄｍ＋１）と交差するするゲートライン（Ｇ１〜Ｇ２ｎ）に接続されたＴＦＴ、ＴＦＴに接続されたピクセル電極１、及びピクセル電極１に接続されたストレージキャパシタ（Storage Capacitor、Ｃｓｔ）などを含む。ピクセルの各々は、ＴＦＴを介してデータ電圧を充電するピクセル電極１と共通電圧（Ｖｃｏｍ）が印加される共通電極２の電圧差によって駆動される液晶分子を利用して光の透過量を調整することにより、ビデオデータの画像を表示する。ピクセルの各々は、ＲＧＢＷサブピクセルに分けられる。ＲＧＢＷサブピクセルは、図２〜図１１のような形で配置することができる。

表示パネル１０の上部基板上にはブラックマトリックス（Black matrix）とカラーフィルタ（Color filter）を含むカラーフィルタアレイが形成される。共通電極２は、ＴＮ（Twisted Nematic）モードとＶＡ（Vertical Alignment）モードのような垂直電界駆動方式の場合に上部基板上に形成され、ＩＰＳ（In-Plane Switching）モードとＦＦＳ（Fringe Field Switching）モードのような水平電界駆動方式の場合にピクセル電極と共に下部基板上に形成される。表示パネル１０の上部基板と下部基板各々には、偏光板が付着され、液晶のプレチルト角（pre- tilt angle）を設定するための配向膜が形成される。

本発明の液晶表示装置は、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置など、どのような形態でも実現することができる。透過型液晶表装置と半透過型液晶表示装置では、バックライトユニットが必要である。バックライトユニットは、直下型（direct type）バックライトユニットまたはエッジ型（edge type）バックライトユニットで実現することができる。

表示パネル駆動回路は、ピクセルにデータを記入する。この表示パネル駆動回路は、データ駆動部１２、ゲート駆動部１４及びタイミングコントローラ２０を含む。

データ駆動部１２は、複数のソースドライブＩＣを含む。ソースドライブＩＣのデータ出力チャンネルは、ピクセルアレイのデータライン（Ｄ１〜Ｄｍ）に接続される。ソースドライブＩＣのデータ出力チャネルの総個数は、図２〜図１１のようなピクセルアレイ構造により、データラインの総個数の１／２レベルに減少する。したがって、本発明は、表示装置のコストを下げることができる。

データ駆動部１２は、タイミングコントローラ２０から入力映像のデータ入力を受ける。データ駆動部１２に伝送されるデジタルビデオデータは、Ｒデータ、Ｇデータ、Ｂデータ及びＷデータを含む。データ駆動部１２は、タイミングコントローラ２０の制御下で入力映像のＲＧＢＷデジタルビデオデータを正極性／負極性ガンマ補償電圧に変換して正極性／負極性データ電圧を出力する。データ駆動部１２の出力電圧は、データライン（Ｄ１〜Ｄｍ）に供給される。

ゲート駆動部１４は、タイミングコントローラ２０の制御下でゲートライン（Ｇ１〜Ｇｎ）にゲートパルスを順次供給する。ゲート駆動部１４から出力されたゲートパルスは、ピクセルに充電される正極性／負極性ビデオデータ電圧に同期する。

タイミングコントローラ２０は、ホストシステム３０から受信した入力画像のＲＧＢデータをＲＧＢＷデータに変換して、データ駆動部１２に伝送する。タイミングコントローラ２０と、データ駆動部１２のソースドライブＩＣ間のデータ伝送のためのインタフェースはｍｉｎｉＬＶＤＳ（Low-voltage differential signaling）インタフェースまたはＥＰＩ（Embedded Panel Interface）インタフェースを適用することができる。ＥＰＩインタフェースは、本願出願人によって出願された大韓民国特許出願１０−２００８−０１２７４５８（２００８／１２／１５）、米国出願１２／５４３、９９６（２００９／０８／１９）、大韓民国特許出願１０−２００８−０１２７４５６（２００８−１２−１５）、米国出願１２／４６１、６５２（２００９／０８／１９）、大韓民国特許出願１０−２００８−０１３２４６６（２００８−１２−２３）、米国出願１２／５３７、３４１（２００９／０８／０７）などで提案されたインタフェース技術に適用することができる。

タイミングコントローラ２０は、ホストシステム３０からの入力映像データと同期するタイミング信号の入力を受ける。タイミング信号は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）、ドットクロック（ＤＣＬＫ）などを含む。タイミングコントローラ２０は、入力映像のピクセルデータと共に受信されるタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ）に基づいて、データ駆動部１２とゲート駆動部１４の動作タイミングを制御する。タイミングコントローラ２０は、ピクセルアレイの極性を制御するためのデータの極性情報をデータ駆動部１２のソースドライブＩＣの各々に伝送することができる。ＭｉｎｉＬＶＤＳインタフェースは、別途の制御配線を介して極性制御信号を伝送する。ＥＰＩインタフェースは、ＣＤＲ（Clok and Data Recovery）のためのクロックトレーニング・パターン（clock training pattern）とＲＧＢＷデータパケットとの間で伝送されるコントロールのデータパケット内に極性制御情報をエンコードして、ソースドライブＩＣの各々に伝送するインタフェース技術である。

タイミングコントローラ２０は、ホワイトゲイン算出アルゴリズムを用いて、入力映像のＲＧＢデータをＲＧＢＷデータに変換することができる。ホワイトゲイン算出アルゴリズムは、公知のいずれのものも可能である。例えば、本願出願人によって既に出願された大韓民国特許出願第１０−２００５−００３９７２８（２００５．０５．１２）、大韓民国特許出願第１０−２００５−００５２９０６（２００５．０６．２０）、大韓民国特許出願第１０−２００５−００６６４２９（２００７．０７．２１、大韓民国特許出願第１０−２００６−００１１２９２（２００６．０２．０６）などで提案されたホワイトゲイン算出アルゴリズムが適用可能である。

ホストシステム３０は、ＴＶ（Television）システム、セットトップボックス、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、携帯電話システム（Phone system）のいずれかであることができる。

本発明は、ソースドライブＩＣの数を減らすために、ピクセルアレイの構造を図２乃至図１０のように水平方向に隣り合う２つのサブピクセルが１つのデータラインを共有するＤＲＤ（Double rate driving）タイプのピクセルで実現する。ＤＲＤタイプのピクセルアレイを駆動するソースドライブＩＣは、データ電圧の周波数を２倍高める。ＤＲＤタイプのピクセルアレイは、ソースドライブＩＣの数を１／２に低減することができる。

本発明は、ＲＧＢＷサブピクセルのカラーごとのデータ充電特性を均一にし、カラーの歪みを防止するためにピクセルアレイのカラーの配置を図２乃至図１０のようにすることを提案する。また、本発明は、ピクセルアレイのカラー別極性を均一にするためにピクセルアレイの極性パターンを図２〜図１０のようにすることを提案する。以下、第１カラー、第２カラー、第３カラー及び第４カラーをＲ、Ｇ、Ｂ、Ｗでそれぞれ例示するが、これに限定されない。

本発明は、垂直と水平方向に沿って隣接するサブピクセル間の極性を反転させるドットインバージョンの形式で、ピクセルアレイの極性パターンを制御する。このようなピクセルアレイの極性パターンは、データ駆動部１２のソースドライブＩＣの各々から出力されるデータ電圧の極性とピクセルアレイの構造に基づいて決定される。

ピクセルアレイの水平極性パターンは、ソースドライブＩＣの出力チャネルを介して同時に出力されるデータ電圧の極性に応じて決定される。たとえば、「＋」を正極性とし、「−」を負極性としたときに、ソースドライブＩＣの出力チャネルを介して同時に出力されるデータ電圧の極性が左から右へ「＋−＋−」または「−＋−＋」の場合、水平１ドットインバージョン（Ｈ１ｄｏｔｉｎｖｅｒｓｉｏｎ）であり、「＋＋−−」または「−−＋＋」の場合は、水平２ドットインバージョン（Ｈ２ dot inversion）である。

ピクセルアレイの垂直極性パターンは、ソースドライブＩＣで出力チャネルを介してデータ電圧が出力されるとき、時間的に変化するデータ電圧極性に応じて決定される。たとえば、ソースドライブＩＣの出力チャネルを介して出力されるデータ電圧の極性の時間的変化が「＋−＋−」または「−＋−＋」の場合、垂直２ドットバージョン（Ｖ１ dot inversion）であり、「＋＋−−」または「−−＋＋」の場合、垂直２ドットインバージョン（Ｖ２ dot inversion）である。

図２Ａ及び図２Ｂは、本発明の第１の実施の形態に係るピクセルアレイの一部を示す等価回路図である。図３は、図２Ａ及び図２Ｂに示されたピクセルアレイに印加されるデータ電圧を示す波形図である。

図２Ａ〜図３を参照すると、ピクセルアレイの第１ないし第４ラインにおいて、Ｒサブピクセル、Ｇサブピクセル、ＢサブピクセルとＷサブピクセル各々は、点線で示したように、六角形（またはハチの巣）の形状で配置される。Ｗサブピクセルは入力映像の輝度を高くして表示装置の消費電力を小さくすることができるようにする。本発明は、ピクセルアレイで隣接した４つの水平ラインにおいて、サブピクセルのカラーそれぞれは、点線のように六角形の形状で配置される。１つの六角形は５つの垂直ライン（Ｃ１〜Ｃ５）と４つの水平ライン（Ｌ１〜Ｌ）に配置される大きさを有する。

ＤＲＤタイプのピクセルアレイを実現するために、サブピクセルのピクセル電極１をデータラインに接続するためのＴＦＴはデータラインを沿ってジグザグ状に配置される。１つのデータラインを挟んで左右に隣接するサブピクセルは、そのデータラインからのデータ電圧を順次充電して１つのデータラインを共有する。ソースドライブＩＣの出力チャネルは、データライン（Ｄ１〜Ｄ１０）に１対１で接続される。

ソースドライブＩＣは、４出力チャネル周期で水平極性パターンを反転させる。例えば、第Ｎ（Ｎは正の整数）フレーム期間の間、ソースドライブＩＣの第８ｉ（ｉは０と正の整数）＋１乃至第８ｉ＋４の出力チャネルを介して出力されるデータ電圧の水平極性パターンは「「＋−＋−」」であり、第８ｉ＋５〜第８ｉ＋８出力チャネルを介して出力されるデータ電圧の水平極性パターンは「「−＋−＋」」である。ソースドライブＩＣの各々は、毎フレーム期間ごとに、出力チャネルの極性を反転させることができる。この場合、第Ｎ＋１フレーム期間の間、ソースドライブＩＣの第８ｉ＋１ないし第８ｉ＋４の出力チャネルを介して出力されるデータ電圧の水平極性パターンは「−＋−＋」であり、第８ｉ＋５乃至第８ｉ＋８出力チャネルを介して出力されるデータ電圧の水平極性パターンは、「＋−＋−」である。図２において、Ｈ４ＣＨ１は、ソースドライブＩＣの第８ｉ＋１乃至第８ｉ＋４の出力チャネルと接続された第１ピクセルグループである。Ｈ４ＣＨ２は、ソースドライブＩＣの第８ｉ＋５〜第８ｉ＋８出力チャネルと接続された第２ピクセルのグループである。第２ぴクセルのグループ（Ｈ４ＣＨ２）の極性パターンは、第１ピクセルグループ（Ｈ４ＣＨ１）の極性パターンの反転極性パターンである。

ソースドライブＩＣの各々において、左右に隣接する２つのサブピクセルに充電される同じ極性のデータ電圧が１水平期間（１Ｈ）内に連続的に出力される。１つのデータラインを介して１水平期間（１Ｈ）内に２つのサブピクセルに同じ極性のデータ電圧が供給される。したがって、データ駆動部１２のソースドライブＩＣの各々は、水平１ドットと垂直２ドットインバージョン（Ｈ１ dot＆Ｖ２ dot inversion）にデータ電圧の極性を反転させる。

ソースドライブＩＣから水平１ドットと垂直２ドットインバージョンに極性が反転されるデータ電圧がデータラインに供給される時、ＤＲＤタイプのピクセルアレイ構造により、ピクセルアレイの極性パターンは、水平２ドットと垂直２ドットインバージョン（Ｈ２dot＆Ｖ２ dot inversion）である。

ピクセルアレイの第４ｉ＋１と第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋２サブピクセルのカラーは第２カラー（Ｇ）である。ピクセルアレイの第４ｉ＋１と第４ｉ＋４水平ラインで、第４ｉ＋３サブピクセルのカラーは第３カラー（Ｇ）であり、第４ｉ＋４サブピクセルのカラーは第４カラー（Ｗ）である。

ピクセルアレイの第４ｉ＋２及び第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第３カラー（Ｂ）であり、第４ｉ＋２サブピクセルのカラーは第４カラー（Ｗ）である。ピクセルアレイの第４ｉ＋２及び第４ｉ＋３水平ラインで、第４ｉ＋３サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋４サブピクセルのカラーは第２カラー（Ｇ）である。

図２Ａ及び図２Ｂに示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの第４ｉ＋１及び第４ｉ＋４水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ１１〜Ｔ１８とする。ピクセルアレイの第４ｉ＋２及び第４ｉ＋３水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ２１〜Ｔ２８とする。

ソースドライブＩＣは、第Ｎフレーム期間の間、第８ｉ＋１、第８ｉ＋３、第８ｉ＋６及び第８ｉ＋８出力チャネルを介して正極性（＋）のデータ電圧をデータライン（Ｄ１、Ｄ３、Ｄ６、Ｄ８）に出力し、第８ｉ＋２、第８ｉ＋４、第８ｉ＋５及び第８ｉ＋７出力チャネルを介して負極性（−）データ電圧をデータライン（Ｄ２、Ｄ４、Ｄ５、Ｄ７）に出力する。ソースドライブＩＣのすべての出力チャネルを介して出力されるデータ電圧は、矢印のようにピクセルアレイのすべての水平ラインから左側のサブピクセルに続いて右側のサブピクセルの順に充電される。ゲート駆動部１４は、データ電圧に同期するゲートパルスを順次出力する。

第４ｉ＋１水平ラインにおいて、第１サブピクセルと第２サブピクセルは、第１データライン（Ｄ１）を挟んで左右に隣接して第１データライン（Ｄ１）からの正極性データ電圧を順次充填する。第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第１水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、第１水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第１ＴＦＴ（Ｔ１１）のゲート電極は、第１ゲートライン（Ｇ１）に接続される。第１ＴＦＴ（Ｔ１１）のドレイン電極は、第１データライン（Ｄ１）に接続され、そのソース電極は、第１サブピクセルのピクセル電極に接続される。第２ＴＦＴ（Ｔ１２）のゲート電極は第２ゲートライン（Ｇ２）に接続される。第２ＴＦＴ（Ｔ１２）のドレイン電極は、第１データライン（Ｄ１）に接続され、そのソース電極は第２サブピクセルのピクセル電極に接続される。

第３サブピクセルと第４サブピクセルは、第２データライン（Ｄ２）を挟んで左右に隣接して第２データライン（Ｄ２）からの負極性データ電圧を順次充電する。第３ＴＦＴ（Ｔ１３）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第１水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第４サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）のゲート電極は、第１ゲートライン（Ｇ１）に接続される。第３ＴＦＴ（Ｔ１３）のドレイン電極は第２データライン（Ｄ２）に接続され、そのソース電極は、第３サブピクセルのピクセル電極に接続される。第４ＴＦＴ（Ｔ１４）のゲート電極は第２ゲートライン（Ｇ２）に接続される。第４ＴＦＴ（Ｔ１４）のドレイン電極は第２データライン（Ｄ２）に接続され、そのソース電極は、第４サブピクセルのピクセル電極に接続される。

第５サブピクセルと第６サブピクセルは、第３データライン（Ｄ３）を挟んで左右に隣接して第３データライン（Ｄ３）からの正極性データ電圧を順次充電する。第５及び第６サブピクセルは、第５及び第６ＴＦＴ（Ｔ１５、Ｔ１６）を介して第３データライン（Ｄ３）に接続される。第５ＴＦＴ（Ｔ１５）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ１６）は第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第１水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第６サブピクセルは、第１水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

第７サブピクセルと第８サブピクセルは、第４データライン（Ｄ４）を挟んで左右に隣接して、第４データライン（Ｄ４）からの負極性データ電圧を順次充電する。第７及び第８サブピクセルは、第７及び第８ＴＦＴ（Ｔ１７、Ｔ１８）を介して第４データライン（Ｄ４）に接続される。第７ＴＦＴ（Ｔ１７）は、第１ゲートライン（Ｇ１）から第１ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ１８）は第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第１水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

第４ｉ＋２水平ラインにおいて、第１サブピクセルと第２サブピクセルは、第１データライン（Ｄ１）を挟んで左右に隣接して第１データライン（Ｄ１）からの負極性データ電圧を順次充填する。第１ＴＦＴ（Ｔ２１）は第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第２水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、第２水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第１ＴＦＴ（Ｔ２１）のゲート電極は第３ゲートライン（Ｇ３）に接続される。第１ＴＦＴ（Ｔ２１）のドレイン電極は、第１データライン（Ｄ１）に接続され、そのソース電極は、第１サブピクセルのピクセル電極に接続される。第２ＴＦＴ（Ｔ２２）のゲート電極は第４ゲートライン（Ｇ４）に接続される。第２ＴＦＴ（Ｔ２２）のドレイン電極は、第１データライン（Ｄ１）に接続され、そのソース電極は第２サブピクセルのピクセル電極に接続される。

第３サブピクセルと第４サブピクセルは、第２データライン（Ｄ２）を挟んで左右に隣接して第２データライン（Ｄ２）からの正極性データ電圧を順次充電する。第３ＴＦＴ（Ｔ２３）は第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第２水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第４サブピクセルは、第２水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）のゲート電極は第３ゲートライン（Ｇ３）に接続される。第３ＴＦＴ（Ｔ２３）のドレイン電極は第２データライン（Ｄ２）に接続され、そのソース電極は、第３サブピクセルのピクセル電極に接続される。第４ＴＦＴ（Ｔ２４）のゲート電極は第４ゲートライン（Ｇ４）に接続される。第４ＴＦＴ（Ｔ２４）のドレイン電極は第２データライン（Ｄ２）に接続され、そのソース電極は、第４サブピクセルのピクセル電極に接続される。

第５サブピクセルと第６サブピクセルは、第３データライン（Ｄ３）を挟んで左右に隣接して第３データライン（Ｄ３）からの負極性データ電圧を順次充電する。第５及び第６サブピクセルは、第５及び第６ＴＦＴ（Ｔ２５、Ｔ２６）を介して第３データライン（Ｄ３）に接続される。第５ＴＦＴ（Ｔ２５）は第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ２６）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第２水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第６サブピクセルは、第２水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

第７サブピクセルと第８サブピクセルは、第４データライン（Ｄ４）を挟んで左右に隣接して、第４データライン（Ｄ４）からの正極性データ電圧を順次充電する。第７及び第８サブピクセルは、第７及び第８ＴＦＴ（Ｔ２７、Ｔ２８）を介して第４データライン（Ｄ４）に接続される。第７ＴＦＴ（Ｔ２７）は第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ２８）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第２水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第８サブピクセルは、第２水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

第４ｉ＋３水平ラインにおいて、第１ＴＦＴは、第５ゲートライン（Ｇ５）からの第５ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｂのデータ電圧を第１サブピクセルに供給する。第２ＴＦＴは、第６ゲートライン（Ｇ６）からの第６ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第３水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第２サブピクセルは、第３水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第３ＴＦＴは、第５ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴは、第６ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第３水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第４サブピクセルは、第３水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第５ＴＦＴは、第５ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴは、第６ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第３水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第６サブピクセルは、第３水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第７ＴＦＴは、第５ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴは、第６ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第３水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第８サブピクセルは、第３水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。

第４ｉ＋４水平ラインにおいて、第１ＴＦＴは、第７ゲートライン（Ｇ７）からの第７ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴは、第８ゲートライン（Ｇ８）からの第８ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第４水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第２サブピクセルは、第４水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第７ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第８ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第４水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第４サブピクセルは、第４水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第５ＴＦＴは、第７ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴは、第８ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第４水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第６サブピクセルは、第４水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第７ＴＦＴは、第７ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｂのデータ電圧を第７サブピクセルに供給する。第８ＴＦＴは、第８ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第４水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第４水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。

表示装置のフリッカ、カラー歪み、ラインノイズなどの画質劣化は、各色のサブピクセルの充電量が均一し極性がいずれかの一側にずれているとき発生する。本発明の表示装置は、図２Ａ及び図２Ｂのようなピクセルアレイ構造を利用して、画質を向上させることができる。

サブピクセルの充電量に応じて輝度が変わる。例えば、ノーマリブラックモード（Normally black mode）でサブピクセルのデータ電圧充電量が大きいほど、そのサブピクセルの輝度が高くなる。図２Ａ及び図２Ｂには、データ電圧の充電順序によりサブピクセルは、強充電サブピクセルと弱充電サブピクセルに分けることができる。強充電サブピクセルは、前のデータ電圧の充電後、同じ極性の異なるデータ電圧を充電するため、プリチャージ（pre-charging）効果により、その充電量が多い。これに比べ、弱充電サブピクセルは、前のデータ電圧の充電と相反した極性の異なるデータ電圧を充電するために、その充電量が相対的に少ない。例えば、図２Ａにおいて、第２ライン（Ｌ２）の第１サブピクセルは＋Ｇデータ電圧を充電した後、−Ｂデータ電圧を充電する弱充電−Ｂサブピクセルである。同様に、第２ライン（Ｌ２）の第３サブピクセルは、−Ｗデータ電圧を充電した後、＋Ｒデータ電圧を充電する弱充電＋Ｒサブピクセルである。第２ライン（Ｌ２）の第２サブピクセルは、−Ｂデータ電圧を充電した後、−Ｗデータ電圧を充電する強充電−Ｗサブピクセルである。第２ライン（Ｌ２）の第４サブピクセルは、＋Ｒデータ電圧を充電した後、＋Ｇデータ電圧を充電する強充電＋Ｇサブピクセルである。ピクセルの輝度比率が高いＷサブピクセルとＧサブピクセルはすべて強充電サブピクセルから構成される。相対的に輝度比率が低いＲサブピクセルとＢサブピクセルはすべて強充電サブピクセルで構成される。

同じ色のサブピクセルがすべて弱充電であるか、または強充電サブピクセルであり、同じ色のサブピクセルが垂直ラインに沿って配置されたり、垂直ラインに沿ってストライプ状に配置された場合、他の色のサブピクセルに比べて輝度が異なるようになるため、色の歪みとラインノイズが見える。本発明の表示装置は、図２Ａ及び図２Ｂにおいて強充電サブピクセルと弱充電サブピクセルで均等に分散され、色の歪みを防止することができ、同じ色のサブピクセルを六角形の形状に配置することで、色の歪みとライン間の輝度差を防止することができる。

Ｗサブピクセルは、図２Ａ及び図２Ｂから分かるように、すべて強充電サブピクセルで構成される。また、Ｗの次にピクセルの輝度比率が高いＧサブピクセルによりすべて強充電サブピクセルで構成される。したがって、本発明の表示装置は、ノーマリブラックモードで小さな電圧でもＷサブピクセルの輝度を高めることができるので、カラーの歪みのなしで消費電力の改善効果を高めることができる。

同じ色のサブピクセルに充電されるデータ電圧の極性が不均衡になって優勢極性が現れると、共通電圧がその優勢極性側に偏って正極性サブピクセルと負極性サブピクセルの輝度差を招き、フリッカが発生する。特定の色で優勢極性が現れると、その色が他の色よりさらに強く見えたり、弱く見えたりする。本発明の表示装置は、図２Ａ及び図２Ｂのように同じ色のサブピクセルの極性が均衡するようにサブピクセルが配置されている。六角形に配置された同じ色のサブピクセルを見ると、＋サブピクセルと−サブピクセルの数が同じである。例えば、図２Ａにおいて、Ｒサブピクセルを接続した六角形の上半分に、第１極性のサブピクセルが配置され、六角形の下半分に第２極性のサブピクセルが配置される。Ｗサブピクセルを接続した六角形で垂直方向に隣接するサブピクセルは、極性が互いに相反し、また、水平方向に隣接するサブピクセルは、極性が互いに相反する。

図２において、サブピクセルのカラーは、ＲＧＢＷに限定されない。ＲＧＢの代わりに、Ｙ（yellow）、Ｃ（cyan）、Ｍ（magenta）を利用して、映像の色を再現することもある。

図４Ａ及び図４Ｂは、本発明の第２の実施の形態に係るピクセルアレイの一部を示す等価回路図である。図５は、図４Ａ及び図４Ｂに示されたピクセルアレイに印加されるデータ電圧を示す波形図である。

図４Ａ〜図５を参照すると、本発明は、ピクセルアレイの隣接した４つの水平ラインでサブピクセルのカラーをそれぞれ点線のように六角形の形で配置する。

ＤＲＤタイプのピクセルアレイを実現するために、ＴＦＴは、データライン（Ｄ１〜Ｄ１０）に沿ってジグザグ状に配置される。１つのデータラインを挟んで左右に隣接するサブピクセルは、そのデータラインからのデータ電圧を順次充電して１つのデータラインを共有する。ソースドライブＩＣの出力チャネルは、データライン（Ｄ１〜Ｄ１０）に１対１で接続される。

ソースドライブＩＣは、２出力チャネルごとに水平極性パターンを反転させる。例えば、第Ｎフレーム期間の間、ソースドライブＩＣの第４ｉ＋１及び第４ｉ＋２出力チャネルを介して出力されるデータ電圧の水平極性パターンは、“＋＋”であり、第４ｉ＋３及び第４ｉ＋４出力チャネルを介して出力されるデータ電圧の水平極性パターンは“− −”である。ソースドライブＩＣの各々は、毎フレーム期間ごとに、出力チャネルの極性を反転させることができる。この場合、第Ｎ＋１フレーム期間の間、ソースドライブＩＣの第４ｉ＋１及び第４ｉ＋２の出力チャネルを介して出力されるデータ電圧の水平極性パターンは、“− −”あり、第４ｉ＋３及び第４ｉ＋４の出力チャネルを介して出力されるデータ電圧の水平極性パターンは、“＋＋”である。

ソースドライブＩＣの各々において、左右に隣接する２つのサブピクセルに充電される同じ極性のデータ電圧が１水平期間（１Ｈ）内に連続的に出力される。１つのデータラインを介して１水平期間（１Ｈ）内に２つのサブピクセルに同じ極性のデータ電圧が供給される。したがって、データ駆動部１２のソースドライブＩＣの各々は、水平２ドットと垂直２ドットインバージョン（Ｈ２ dot＆Ｖ２ dot inversion）にデータ電圧の極性を反転させる。

ソースドライブＩＣから水平２ドットと垂直２ドットインバージョンに極性が反転されるデータ電圧がデータラインに供給される時、ＤＲＤタイプのピクセルアレイ構造により、ピクセルアレイの極性パターンは水平４ドットと垂直２ドットインバージョン（Ｈ４ dot＆V2 dot inversion）である。

ピクセルアレイの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋２サブピクセルのカラーは第２カラー（Ｇ）である。ピクセルアレイの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋３サブピクセルのカラーは第３カラー（Ｇ）であり、第４ｉ＋４サブピクセルのカラーは第４カラー（Ｗ）である。

ピクセルアレイの第４ｉ＋２と第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第３カラー（Ｂ）であり、第４ｉ＋２サブピクセルのカラーは第４カラー（Ｗ）である。ピクセルアレイの第４ｉ＋２と第４ｉ＋３水平ラインにおいて、第４ｉ＋３サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋４サブピクセルのカラーは第２カラー（Ｇ）である。

図４Ａ及び図４Ｂに示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの第４ｉ＋１と第４ｉ＋４水平ラインに配置されたＴＦＴを左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ１１〜Ｔ１８とする。ピクセルアレイの第４ｉ＋２と第４ｉ＋３水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ２１〜Ｔ２８とする。

ソースドライブＩＣは、第Ｎフレーム期間の間、第４ｉ＋１と第４ｉ＋２出力チャネルを介して＋データ電圧をデータライン（Ｄ１、Ｄ２、Ｄ５、Ｄ６、Ｄ９、Ｄ１０）に出力し、第４ｉ＋３と第４ｉ＋４出力チャネルを介してーデータ電圧をデータライン（Ｄ３、Ｄ４、Ｄ７、Ｄ８）に出力する。ソースドライブＩＣのすべての出力チャネルを介して出力されるデータ電圧は、矢印のようにピクセルアレイのすべての水平ラインで左側サブピクセルに続いて右側サブピクセルの順に充電される。ゲート駆動部１４は、データ電圧に同期されるゲートパルスを順次出力する。

第４ｉ＋１の水平ラインにおいて、第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第１水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、第１水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第１水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第４サブピクセルは、第１水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第５ＴＦＴ（Ｔ１５）は、第１ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ１６）は、第２ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第１水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第６サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第７ＴＦＴ（Ｔ１７）は、第１ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ１８）は、第２ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第１水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

第４ｉ＋２水平ラインに置いて、第１ＴＦＴ（Ｔ２１）は、第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第２水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、第２水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）は、第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第２水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第４サブピクセルは、第２水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第５ＴＦＴ（Ｔ２５）は、第３ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ２６）は、第４ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第２水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第６サブピクセルは、第２水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第７ＴＦＴ（Ｔ２７）は、第３ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ２８）は、第４ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第２水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第８サブピクセルは、第２水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

第４ｉ＋３水平ラインにおいて、第１ＴＦＴは、第５ゲートライン（Ｇ５）からの第５ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴは、第６ゲートライン（Ｇ６）からの第６ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第３水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第２サブピクセルは、第３水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第３ＴＦＴは、第５ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴは、第６ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第３水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第４サブピクセルは、第３水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第５ＴＦＴは、第５ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴは、第６ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第３水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第６サブピクセルは、第３水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第７ＴＦＴは、第５ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴは、第６ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第３水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第８サブピクセルは、第３水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。

第４ｉ＋４水平ラインにおいて、第１ＴＦＴは、第７ゲートライン（Ｇ７）からの第７ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴは、第８ゲートライン（Ｇ８）からの第８ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、第４水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第２サブピクセルは、第４水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第７ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第８ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、第４水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第４サブピクセルは、第４水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第５ＴＦＴは、第７ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴは、第８ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、第４水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第６サブピクセルは、第４水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第７ＴＦＴは、第７ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴは、第８ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、第４水平期間の前半１／２水平期間の＋Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第４水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。

図２及び図４のようなピクセルアレイは、ドットインバージョンで極性が反転されるＲＧＢＷサブピクセルで各カラーが六角形（またはハチの巣）で配置されており、各カラーごとに強充電サブピクセルと弱充電サブピクセルが均等に分散され、Ｗサブピクセルは全て強充電サブピクセルからなる。また、各カラーごとの極性がバランスをなす。その結果、本発明の表示装置は、フリッカー（Flickr）、ラインノイズ、カラーの歪みなどがない最上の画質を実現することができる。

図６は、本発明の第３の実施の形態に係るピクセルアレイの一部を示す等価回路図である。

図６を参照すると、ピクセルアレイの隣接する３つの水平ラインにおいて、サブピクセルのカラーの各々は、ダイヤモンド（または菱形）の形で配置される。Ｗサブピクセルは入力映像の輝度を高くして表示装置の消費電力を少なくすることができるようにする。１つのダイヤモンドは５つの垂直ライン（Ｃ１〜Ｃ５）と３つの水平ライン（Ｌ１〜Ｌ３）に配置される大きさを有する。

ＤＲＤタイプのピクセルアレイを実現するために、ＴＦＴは、データライン（Ｄ１〜Ｄ６）に沿ってジグザグ状に配置される。１つのデータラインを挟んで左右に隣接するサブピクセルは、そのデータラインからのデータ電圧を順次充電して１つのデータラインを共有する。ソースドライブＩＣの出力チャネルは、データライン（Ｄ１〜Ｄ６）に１対１で接続される。

ソースドライブＩＣで奇数目の出力チャネルを介して出力されるデータ電圧と、偶数目の出力チャネルを介して出力されるデータ電圧は、極性が互いに反対である。したがって、ソースドライブＩＣの出力チャンネルから同時に出力されるデータ電圧の水平極性パターンは、第Ｎフレーム期間に「＋−＋−」が繰り返されるパターンであり、第Ｎ＋１フレーム期間に「−＋−＋」が繰り返されるパターンである。

ソースドライブＩＣから水平１ドットと垂直２ドットインバージョンで極性が反転されるデータ電圧がデータラインに供給される時、ＤＲＤタイプのピクセルアレイ構造により、ピクセルアレイの極性パターンは、水平２ドットと垂直２ドットインバージョン（Ｈ２ dot＆Ｖ２ dot inversion）である。

ピクセルアレイの奇数目の水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋２サブピクセルのカラーは第２カラー（Ｇ）である。ピクセルアレイの奇数目の水平ラインにおいて、第４ｉ＋３サブピクセルのカラーは第３カラー（Ｇ）であり、第４ｉ＋４サブピクセルのカラーは第４カラー（Ｗ）である。

ピクセルアレイの偶数目の水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第３カラー（Ｂ）であり、第４ｉ＋２サブピクセルのカラーは第４カラー（Ｗ）である。ピクセルアレイの偶数目の水平ラインにおいて、第４ｉ＋３サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋４サブピクセルのカラーは、第２カラー（Ｇ）である。

図６に示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ(またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの奇数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ１１〜Ｔ１８とする。ピクセルアレイの偶数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ２１〜Ｔ２８とする。

ソースドライブＩＣは、第Ｎフレーム期間の間に奇数目の出力チャネルを介して＋データ電圧をデータライン（Ｄ１、Ｄ３、Ｄ５）に出力し、偶数目の出力チャネルを介して−データ電圧をデータライン（Ｄ２、Ｄ４、Ｄ６）に出力する。ソースドライブＩＣの奇数目の出力チャネルを介して出力されるデータ電圧は、矢印のように左のサブピクセルに続いて右側のサブピクセルの順に充電される。一方、ソースドライブＩＣの偶数目の出力チャネルを介して出力されるデータ電圧は、矢印のように右側のサブピクセルに続いて、左のサブピクセルの順に充電される。ゲート駆動部１４は、データ電圧に同期するゲートパルスを順次出力する。

奇数目の水平ラインにおいて、第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は、第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第４サブピクセルは、奇数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第５ＴＦＴ（Ｔ１５）は、第１ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ１６）は、第２ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第６サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第７ＴＦＴ（Ｔ１７）は、第１ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ１８）は、第２ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

偶数目の水平ラインにおいて、第１ＴＦＴ（Ｔ２１）は、第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）は、第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第４サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第５ＴＦＴ（Ｔ２５）は、第３ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ２６）は、第４ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第６サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第７ＴＦＴ（Ｔ２７）は、第３ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ２８）は、第４ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第８サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

図７は、本発明の第４の実施の形態に係るピクセルアレイの一部を示す等価回路図である。

図７を参照すると、ピクセルアレイの隣接する３つの水平ラインにおいて、サブピクセルのカラーの各々は、ダイヤモンドの形で配置される。

ソースドライブＩＣにおいて、奇数目の出力チャネルを介して出力されるデータ電圧と、偶数目の出力チャネルを介して出力されるデータ電圧は、極性が互いに反対である。したがって、ソースドライブＩＣの出力チャンネルから同時に出力されるデータ電圧の水平極性パターンは、第Ｎフレーム期間に「＋−＋−」が繰り返されるパターンであり、第Ｎ＋１フレーム期間に「−＋−＋」が繰り返されるパターンである。

ソースドライブＩＣの各々において、左右に隣接する２つのサブピクセルに充電される同じ極性のデータ電圧が１水平期間（１Ｈ）内に連続的に出力される。１つのデータラインを介して１水平期間（１Ｈ）内に２つのサブピクセルに同じ極性のデータ電圧が供給される。したがって、データ駆動部１２のソースドライブＩＣの各々は、水平１ドットと垂直２ドットインバージョン（Ｈ１dot＆Ｖ２dot inversion）にデータ電圧の極性を反転させる。

ピクセルアレイの偶数目の水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは第３カラー（Ｂ）であり、第４ｉ＋２サブピクセルのカラーは第４カラー（Ｗ）である。ピクセルアレイの偶数目の水平ラインにおいて、第４ｉ＋３サブピクセルのカラーは第１カラー（Ｒ）であり、第４ｉ＋４サブピクセルのカラーは第２カラー（Ｇ）である。

図７に示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの奇数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に４つのＴＦＴをＴ１１〜Ｔ１４とする。ピクセルアレイの偶数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に４つのＴＦＴをＴ２１〜Ｔ２４とする。

ソースドライブＩＣは、第Ｎフレーム期間の間に奇数目の出力チャネルを介して＋データ電圧をデータライン（Ｄ１、Ｄ３、Ｄ５）に出力し、偶数目の出力チャネルを介して−データ電圧をデータライン（Ｄ２、Ｄ４、Ｄ６）に出力する。データ電圧は、ピクセルアレイの水平ラインの各々で矢印のように左のサブピクセルに続いて右側のサブピクセルの順に充電される。

奇数目の水平ラインにおいて、第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は、第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第４サブピクセルは、奇数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

偶数目の水平ラインにおいて、第１ＴＦＴ（Ｔ２１）は、第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）は、第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第４サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

図８は、本発明の第５の実施の形態に係るピクセルアレイの一部を示す等価回路図である。

図８を参照すると、ピクセルアレイの隣接する３つの水平ラインにおいて、サブピクセルのカラーの各々は、ダイヤモンドの形で配置される。

ソースドライブＩＣにおいて、第４ｉ＋１と第４ｉ＋２出力チャネルを介して出力されるデータ電圧と、第４ｉ＋３と第４ｉ＋４出力チャネルを介して出力されるデータ電圧は、極性が互いに反対である。したがって、ソースドライブＩＣの出力チャンネルから同時に出力されるデータ電圧の水平極性パターンは、第Ｎフレーム期間に「＋＋−−」が繰り返されるパターンであり、第Ｎ＋１フレーム期間に「−−＋＋」が繰り返されるパターンである。

ソースドライブＩＣから水平２ドットと垂直２ドットインバージョンに極性が反転されるデータ電圧がデータラインに供給される時ＤＲＤタイプのピクセルアレイ構造により、ピクセルアレイの極性パターンは水平４ドットと垂直２ドットインバージョン（Ｈ４ dot＆Ｖ２ dot inversion）である。

図８に示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの奇数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ１１〜Ｔ１８とする。ピクセルアレイの偶数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ２１〜Ｔ２８とする。

ソースドライブＩＣは、第Ｎフレーム期間の間、第４ｉ＋１と第４ｉ＋２の出力チャネルを介して＋データ電圧をデータライン（Ｄ１、Ｄ２、Ｄ５、Ｄ６）に出力し、第４ｉ＋３と第４ｉ＋４の出力チャネルを介して−データ電圧をデータライン（Ｄ３、Ｄ４）に出力する。データ電圧は、矢印のようにピクセルアレイの水平ラインの各々から、左側のサブピクセルに続いて右側のサブピクセルの順に充電される。

奇数目の水平ラインにおいて、第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は、第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｗデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第４サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第５ＴＦＴ（Ｔ１５）は、第１ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ１６）は、第２ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｇデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第６サブピクセルは、奇数目の水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第７ＴＦＴ（Ｔ１７）は、第１ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ１８）は、第２ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

偶数目の水平ラインにおいて、第１ＴＦＴ（Ｔ２１）は、第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）は、第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｇデータ電圧を第４サブピクセルに供給する。第３サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｒデータ電圧を充電する。続いて、第４サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｇデータ電圧を充電する。第５ＴＦＴ（Ｔ２５）は、第３ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ２６）は、第４ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｗデータ電圧を第６サブピクセルに供給する。第５サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｂデータ電圧を充電する。続いて、第６サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｗデータ電圧を充電する。第７ＴＦＴ（Ｔ２７）は、第３ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ２８）は、第４ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第８サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

図９は、本発明の第６の実施の形態に係るピクセルアレイの一部を示す等価回路図である。

図９を参照すると、ピクセルアレイの隣接する３つの水平ラインでサブピクセルのカラーの各々は、ダイヤモンドの形で配置される。

ソースドライブＩＣは、４出力チャネル周期で水平極性パターンを反転させる。例えば、第Ｎフレーム期間の間、ソースドライブＩＣの第８ｉ＋１乃至第８ｉ＋４の出力チャネルを介して出力されるデータ電圧の水平極性パターンは、「＋−＋−」であり、第８ｉ＋５乃至第８ｉ＋８出力チャネルを介して出力されるデータ電圧の水平極性パターンは「−＋−＋」である。第Ｎ＋１フレーム期間の間、ソースドライブＩＣの第８ｉ＋１乃至第８ｉ＋４の出力チャネルを介して出力されるデータ電圧の水平極性パターンは「−＋−＋」であり、第８ｉ＋５乃至第８ｉ＋８出力チャネルを介して出力されるデータ電圧の水平極性パターンは、「＋−＋−」である。したがって、第２ピクセルグループ（Ｈ４ＣＨ２）の極性パターンは、第１ピクセルグループ（Ｈ４ＣＨ１）の極性パターンの反転極性パターンである。第１及び第２ピクセルグループ（Ｈ４ＣＨ１）との間の境界を基準として第１ピクセルグループ（Ｈ４ＣＨ１）のＴＦＴ配置と第２ピクセルグループ（Ｈ４ＣＨ１）のＴＦＴの配置は左右対称である。

ソースドライブＩＣから水平１ドットと垂直２ドットインバージョンに極性が反転されるデータ電圧がデータラインに供給される時、ＤＲＤタイプのピクセルアレイ構造により、ピクセルアレイの極性パターンは、水平２ドットと垂直２ドットインバージョン（Ｈ２ dot＆Ｖ２ dot inversion）である。

図９に示されたサブピクセルとデータラインの接続関係をＴＦＴを中心に説明する。以下、＋Ｒ（またはＧ、Ｂ、Ｗ）のデータ電圧は正極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧であり、−Ｒ（またはＧ、Ｂ、Ｗ）データ電圧は負極性Ｒ（またはＧ、Ｂ、Ｗ）データ電圧である。ピクセルアレイの奇数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ１１〜Ｔ１８とする。ピクセルアレイの偶数目の水平ラインに配置されたＴＦＴを、左から右に向かう方向に沿って配列された順に８つのＴＦＴをＴ２１〜Ｔ２８とする。

ソースドライブＩＣは、第Ｎフレーム期間の間に奇数目の出力チャネルを介して＋データ電圧をデータライン（Ｄ１、Ｄ３、Ｄ５）に出力し、偶数目の出力チャネルを介して−データ電圧をデータライン（Ｄ２、Ｄ４、Ｄ６）に出力する。ソースドライブＩＣの第８ｉ＋１、第８ｉ＋４、第８ｉ＋６、及び第８ｉ＋７出力チャネルを介して出力されるデータ電圧は、矢印のように左のサブピクセルに続いて右側のサブピクセルの順に充電される。一方、ソースドライブＩＣの第８ｉ＋２、第８ｉ＋３、第８ｉ＋５、及び第８ｉ＋８出力チャネルを介して出力されるデータ電圧は、矢印のように右側のサブピクセルに続いて、左のサブピクセルの順に充電される。ゲート駆動部１４は、データ電圧に同期されるゲートパルスを順次出力する。

奇数目の水平ラインにおいて、第１ＴＦＴ（Ｔ１１）は、第１ゲートライン（Ｇ１）からの第１ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｒデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ１２）は、第２ゲートライン（Ｇ２）からの第２ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される＋Ｇデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第２サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。第３ＴＦＴ（Ｔ１３）は、第２ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｂデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ１４）は、第１ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される−Ｗデータ電圧を第４サブピクセルに供給する。第４サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｗデータ電圧を充電する。続いて、第３サブピクセルは、奇数目の水平期間の後半１／２水平期間の間−Ｂデータ電圧を充電する。第５ＴＦＴ（Ｔ１５）は、第２ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｒデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ１６）は、第１ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される＋Ｇデータ電圧を第６サブピクセルに供給する。第６サブピクセルは、奇数目の水平期間の前半１／２水平期間の間＋Ｇデータ電圧を充電する。続いて、第５サブピクセルは、奇数目の水平期間の後半１／２水平期間の間＋Ｒデータ電圧を充電する。第７ＴＦＴ（Ｔ１７）は、第１ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｂデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ１８）は、第２ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される−Ｗデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、奇数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第８サブピクセルは、第１水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。

偶数目の水平ラインにおいて、第１ＴＦＴ（Ｔ２１）は、第３ゲートライン（Ｇ３）からの第３ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｂデータ電圧を第１サブピクセルに供給する。第２ＴＦＴ（Ｔ２２）は、第４ゲートライン（Ｇ４）からの第４ゲートパルスに応答して、第１データライン（Ｄ１）を介して供給される−Ｗデータ電圧を第２サブピクセルに供給する。第１サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｂデータ電圧を充電する。続いて、第２サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｗデータ電圧を充電する。第３ＴＦＴ（Ｔ２３）は、第４ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｒデータ電圧を第３サブピクセルに供給する。第４ＴＦＴ（Ｔ２４）は、第３ゲートパルスに応答して、第２データライン（Ｄ２）を介して供給される＋Ｇデータ電圧を第４サブピクセルに供給する。第４サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｇデータ電圧を充電する。続いて、第３サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｒデータ電圧を充電する。第５ＴＦＴ（Ｔ２５）は、第４ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｂデータ電圧を第５サブピクセルに供給する。第６ＴＦＴ（Ｔ２６）は、第３ゲートパルスに応答して、第３データライン（Ｄ３）を介して供給される−Ｗデータ電圧を第６サブピクセルに供給する。第６サブピクセルは、偶数目の水平期間の前半１／２水平期間の間−Ｗデータ電圧を充電する。続いて、第５サブピクセルは、偶数目の水平期間の後半１／２水平期間の間−Ｂデータ電圧を充電する。第７ＴＦＴ（Ｔ２７）は、第３ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｒデータ電圧を第７サブピクセルに供給する。第８ＴＦＴ（Ｔ２８）は、第４ゲートパルスに応答して、第４データライン（Ｄ４）を介して供給される＋Ｇデータ電圧を第８サブピクセルに供給する。第７サブピクセルは、偶数目の水平期間の前半１／２水平期間の間＋Ｒデータ電圧を充電する。続いて、第８サブピクセルは、偶数目の水平期間の後半１／２水平期間の間＋Ｇデータ電圧を充電する。

ピクセルの各々が、４カラーのサブピクセルに分かられる。水平解像度の低下なしで、ピクセルを配置するために、奇数目のピクセルの各々は、図１０及び図１１のように隣接した奇数の水平ライン（ＬＩＮＥ＃１、ＬＩＮＥ＃３）と偶数水平ライン（ＬＩＮＥ＃２、ＬＩＮＥ＃４）で三角形または四角形で配置されたＲＧＢＷサブピクセルを含むことができる。

ＲＧＢＷサブピクセルは、図１２に示すように、上部基板（ＳＵＢＳ１）に形成されるカラーフィルタ（ＣＦ）を含む。ＲＧＢカラーフィルタは、顔料（pigment）が添加されたアクリル樹脂から形成することができる。Ｗカラーフィルターは、顔料がないアクリル樹脂から形成することができる。Ｗカラーフィルターは、他のカラーフィルタに比べてさらに厚く形成されることができる。この場合、ＲＧＢのサブピクセルとＷサブピクセル間セルゲプ（ＣＧ１、ＣＧ２）の差が発生する。

セルギャップの違いにより、ＲＧＢサブピクセルとＷサブピクセル間で液晶の位相遅延値が変わりＲＧＢサブピクセルに比べてＷサブピクセルの光強度が変わることがある。本発明は、Ｗサブピクセルをライン状に配置せずに六角形またはダイヤモンドの形で配置して、ＲＧＢサブピクセルに比べてＷサブピクセルがさらに目立って見られる現象を防止することができる。

図１２において、「ＢＭ」は、ブラックマトリックス（Black matrix）であり、「ＣＳ」は、カラムスペーサー（Column spacer）である。「ＰＡＣ（Photo-acryl）」は、下部基板（ＳＵＢＳ２）に形成されたＴＦＴアレイを覆う有機保護膜である。

前述したように、本発明は、各カラーごとのＲＧＢＷサブピクセルを六角形またはダイヤモンドの形で配置する。その結果、本発明は、ＲＧＢＷ型の表示装置において、ラインノイズ、カラーの歪みなどの画質の低下なしで、優れた表示品質を実現することができる。

Claims

複数のデータラインと、前記データラインと交差する複数のゲートラインと、前記データラインと前記ゲートラインに接続されたＴＦＴ、及びピクセルを含み、水平方向に隣接するサブピクセルが１つのデータラインを共有し、前記ピクセルの各々が第１カラーのサブピクセル、第２カラーのサブピクセル、第３カラーのサブピクセル及び第４カラーのサブピクセルに分かられる表示パネルと、
前記データラインにデータ電圧を供給するデータ駆動部と、
前記ゲートラインに前記ゲートパルスを順次供給するためのゲート駆動部、及び
前記データ駆動部に入力映像のデータを伝送し、前記データ駆動部と前記ゲート駆動部の動作タイミングを制御するタイミングコントローラを含み、
前記表示パネルの隣接した４つの水平ラインにおいて各カラーごとに六角形の形で前記サブピクセルが配置され、
前記表示パネルの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第１カラーであり、第４ｉ＋２サブピクセルのカラーは前記第２カラーであり、第４ｉ＋３サブピクセルのカラーは前記第３カラーであり、第４ｉ＋４サブピクセルのカラーは前記第４カラーであり、
前記表示パネルの第４ｉ＋２及び第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第３カラーであり、第４ｉ＋２サブピクセルのカラーは前記第４カラーであり、第４ｉ＋３サブピクセルのカラーは前記第１カラーであり、第４ｉ＋４サブピクセルのカラーは前記第２カラーであり、
前記データ駆動部は、第８ｉ（ｉは０と正の整数）＋１、第８ｉ＋３、第８ｉ＋６及び第８ｉ＋８出力チャネルを介して第１極性のデータ電圧を第８ｉ＋１、第８ｉ＋３、第８ｉ＋６及び第８ｉ＋８データラインに出力し、第８ｉ＋２、第８ｉ＋４、第８ｉ＋５、及び第８ｉ＋７出力チャネルを介して第２極性のデータ電圧を第８ｉ＋２、第８ｉ＋４、第８ｉ＋５、及び第８ｉ＋７データラインに出力し、
前記表示パネルの全ての水平ラインにおいて同じデータラインを共有する左側のサブピクセルに続いて右側のサブピクセルの順に前記データ電圧が充電され、
前記データ駆動部は、前記データ電圧の極性を１水平期間単位で反転させ、
前記水平ラインのそれぞれは、水平方向に沿って配列された前記ピクセルを含み、
前記第４ｉ＋１サブピクセルの右側に前記第４ｉ＋２サブピクセルが配置され、前記第４ｉ＋２サブピクセルの右側に前記第４ｉ＋３サブピクセルが配置され、前記第４ｉ＋３サブピクセルの右側に前記第４ｉ＋４サブピクセルが配置されることを特徴とする表示装置。
前記表示パネルの第４ｉ＋１水平ラインは、
第ｊ（ｊは正の整数）のゲートラインからの第ｊゲートパルスに応答して、第ｋ（ｋは正の整数）データラインを介して供給される第１極性の第１カラーデータ電圧を第１サブピクセルに供給する第１ＴＦＴと、
第ｊ＋１ゲートラインからの第ｊ＋１ゲートパルスに応答して、前記第ｋデータラインを介して供給される前記第１極性の第２カラーデータ電圧を第２サブピクセルに供給する第２ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋１データラインを介して供給される第２極性の第３カラーデータ電圧を第３サブピクセルに供給する第３ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋１データラインを介して供給される前記第２極性の第４カラーデータ電圧を第４サブピクセルに供給する第４ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋２データラインを介して供給される前記第１極性の第１カラーデータ電圧を第５サブピクセルに供給する第５ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋２データラインを介して供給される前記第１極性の第２カラーデータ電圧を第６サブピクセルに供給する第６ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋３データラインを介して供給される前記第２極性の第３カラーデータ電圧を第７サブピクセルに供給する第７ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋３データラインを介して供給される前記第２極性の第４カラーデータ電圧を第８サブピクセルに供給する第８ＴＦＴとを含み、
前記データ駆動部は、１水平期間の間に前記第ｊゲートパルスと前記第ｊ＋１ゲートパルスを順次出力することを特徴とする、請求項１記載の表示装置。
前記表示パネルの第４ｉ＋２水平ラインは、
第ｊ＋２ゲートラインからの第ｊ＋２ゲートパルスに応答して、第ｋデータライ
ンを介して供給される第２極性の第３カラーデータ電圧を第１サブピクセルに供給する第１ＴＦＴと、
第ｊ＋３のゲートラインからの第ｊ＋３ゲートパルスに応答して、前記第ｋデータラインを介して供給される前記第２極性の第４カラーデータ電圧を第２サブピクセルに供給する第２ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋１データラインを介して供給される第１極性の第１カラーデータ電圧を第３サブピクセルに供給する第３ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋１データラインを介して供給される前記第１極性の第２カラーデータ電圧を第４サブピクセルに供給する第４ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋２データラインを介して供給される前記第２極性の第３カラーデータ電圧を第５サブピクセルに供給する第５ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋２データラインを介して供給される前記第２極性の第４カラーデータ電圧を第６サブピクセルに供給する第６ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋３データラインを介して供給される前記第１極性の第１カラーデータ電圧を第７サブピクセルに供給する第７ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋３データラインを介して供給される前記第１極性の第２カラーデータ電圧を第８サブピクセルに供給する第８ＴＦＴとを含み、
前記データ駆動部は、前記第ｊゲートパルスと前記第ｊ＋１ゲートパルスを順次出力した後、次の１水平期間の間に前記第ｊ＋２ゲートパルスと前記第ｊ＋３ゲートパルスを順次出力することを特徴とする、請求項２記載の表示装置。
複数のデータラインと、前記データラインと交差する複数のゲートラインと、前記データラインと前記ゲートラインに接続されたＴＦＴ、及びピクセルを含み、水平方向に隣接するサブピクセルが１つのデータラインを共有し、前記ピクセルの各々が第１カラーのサブピクセル、第２カラーのサブピクセル、第３カラーのサブピクセル及び第４カラーのサブピクセルに分かられる表示パネルと、
前記データラインにデータ電圧を供給するデータ駆動部と、
前記ゲートラインに前記ゲートパルスを順次供給するためのゲート駆動部、及び
前記データ駆動部に入力映像のデータを伝送し、前記データ駆動部と前記ゲート駆動部の動作タイミングを制御するタイミングコントローラを含み、
前記表示パネルの隣接した４つの水平ラインにおいて各カラーごとに六角形の形で前記サブピクセルが配置され、
前記表示パネルの第４ｉ＋１及び第４ｉ＋４水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第１カラーであり、第４ｉ＋２サブピクセルのカラーは前記第２カラーであり、第４ｉ＋３サブピクセルのカラーは前記第３カラーであり、第４ｉ＋４サブピクセルのカラーは前記第４カラーであり、
前記表示パネルの第４ｉ＋２及び第４ｉ＋３水平ラインにおいて、第４ｉ＋１サブピクセルのカラーは前記第３カラーであり、第４ｉ＋２サブピクセルのカラーは前記第４カラーであり、第４ｉ＋３サブピクセルのカラーは前記第１カラーであり、第４ｉ＋４サブピクセルのカラーは前記第２カラーであり、
前記データ駆動部は、第４ｉ（ｉは０と正の整数）＋１及び第４ｉ＋２の出力チャネルを介して第１極性のデータ電圧を第４ｉ＋１及び第４ｉ＋２データラインに出力し、第４ｉ＋３及び第４ｉ＋４の出力チャネルを介して第２極性のデータ電圧を第４ｉ＋３及び第４ｉ＋４データラインに出力し、
前記表示パネルの全ての水平ラインにおいて同じデータラインを共有する左側のサブピクセルに続いて右側のサブピクセルの順に前記データ電圧が充電され、
前記データ駆動部は、前記データ電圧の極性を１水平期間単位で反転させ、
前記水平ラインのそれぞれは、水平方向に沿って配列された前記ピクセルを含み、
前記第４ｉ＋１サブピクセルの右側に前記第４ｉ＋２サブピクセルが配置され、前記第４ｉ＋２サブピクセルの右側に前記第４ｉ＋３サブピクセルが配置され、前記第４ｉ＋３サブピクセルの右側に前記第４ｉ＋４サブピクセルが配置されることを特徴とする表示装置。
前記表示パネルの第４ｉ＋１水平ラインは、
第ｊ（ｊは正の整数）のゲートラインからの第ｊゲートパルスに応答して、第ｋ（kは正の整数）データラインを介して供給される第１極性の第１カラーデータ電圧を第１サブピクセルに供給する第１ＴＦＴと、
第ｊ＋１ゲートラインからの第ｊ＋１ゲートパルスに応答して、前記第ｋデータラインを介して供給される前記第１極性の第２カラーデータ電圧を第２サブピクセルに供給する第２ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋１データラインを介して供給される第１極性の第３カラーデータ電圧を第３サブピクセルに供給する第３ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋１データラインを介して供給される前記第１極性の第４カラーデータ電圧を第４サブピクセルに供給する第４ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋２データラインを介して供給される前記第２極性の第１カラーデータ電圧を第５サブピクセルに供給する第５ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋２データラインを介して供給される前記第２極性の第２カラーデータ電圧を第６サブピクセルに供給する第６ＴＦＴと、
前記第ｊゲートパルスに応答して、第ｋ＋３データラインを介して供給される前記第２極性の第３カラーデータ電圧を第７サブピクセルに供給する第７ＴＦＴと、
前記第ｊ＋１ゲートパルスに応答して、前記第ｋ＋３データラインを介して供給される前記第２極性の第４カラーデータ電圧を第８サブピクセルに供給する第８ＴＦＴとを含み、
前記データ駆動部は、前記第ｊゲートパルスと前記第ｊ＋１ゲートパルスを順次出力することを特徴とする、請求項４記載の表示装置。
前記表示パネルの第４ｉ＋２水平ラインは、
第ｊ＋２ゲートラインからの第ｊ＋２ゲートパルスに応答して、第ｋデータラインを介して供給される第２極性の第３カラーデータ電圧を第１サブピクセルに供給する第１ＴＦＴと、
第ｊ＋３のゲートラインからの第ｊ＋３ゲートパルスに応答して、前記第ｋデータラインを介して供給される前記第２極性の第４カラーデータ電圧を第２サブピクセルに供給する第２ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋１データラインを介して供給される第２極性の第１カラーデータ電圧を第３サブピクセルに供給する第３ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋１データラインを介して供給される前記第２極性の第２カラーデータ電圧を第４サブピクセルに供給する第４ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋２データラインを介して供給される前記第１極性の第３カラーデータ電圧を第５サブピクセルに供給する第５ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋２データラインを介して供給される前記第１極性の第４カラーデータ電圧を第６サブピクセルに供給する第６ＴＦＴと、
前記第ｊ＋２ゲートパルスに応答して、第ｋ＋３データラインを介して供給される前記第１極性の第１カラーデータ電圧を第７サブピクセルに供給する第７ＴＦＴと、
前記第ｊ＋３ゲートパルスに応答して、前記第ｋ＋３データラインを介して供給される前記第１極性の第２カラーデータ電圧を第８サブピクセルに供給する第８ＴＦＴとを含み、
前記データ駆動部は、前記第ｊゲートパルスと前記第ｊ＋１ゲートパルスを順次出力した後、次の１水平期間の間に前記第ｊ＋２ゲートパルスと前記第ｊ＋３ゲートパルスを順次出力することを特徴とする、請求項５記載の表示装置。