KR102565751B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102565751B1
KR102565751B1 KR1020160143994A KR20160143994A KR102565751B1 KR 102565751 B1 KR102565751 B1 KR 102565751B1 KR 1020160143994 A KR1020160143994 A KR 1020160143994A KR 20160143994 A KR20160143994 A KR 20160143994A KR 102565751 B1 KR102565751 B1 KR 102565751B1
Authority
KR
South Korea
Prior art keywords
subpixel
line
gate line
data
data line
Prior art date
Application number
KR1020160143994A
Other languages
English (en)
Other versions
KR20180047612A (ko
Inventor
이병현
우창승
홍순환
원규식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160143994A priority Critical patent/KR102565751B1/ko
Publication of KR20180047612A publication Critical patent/KR20180047612A/ko
Application granted granted Critical
Publication of KR102565751B1 publication Critical patent/KR102565751B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 액정표시장치는 픽셀라인에 배치되는 서브픽셀들, 제1 및 제2 게이트라인, 다수의 데이터라인들 및 데이터 구동부를 포함한다. 서브픽셀들은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들 중 어느 하나가 될 수 있다. 제1 픽셀라인에 배치되는 n 개의 서브픽셀들과 연결되고, 제2 게이트라인은 제1 게이트라인과 연결되지 않은 n개의 서브픽셀들과 연결된다. 데이터 구동부는 기수 번째 데이터라인들에 제1 극성의 데이터전압을 인가하고, 우수 번째 데이터라인들에 제2 극성의 데이터전압을 인가한다. 기수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수는 우수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수와 동일한 액정표시장치.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다. 액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
근래에는 R(Red) 서브픽셀, G(Green) 서브픽셀, B(Blue) 서브픽셀 이외에 W(White) 서브픽셀을 추가한 액정표시장치가 개발되고 있다. 이하에서, 픽셀들이 RGBW 서브픽셀들로 나뉘어진 표시장치를 "RGBW 타입 표시장치"라 한다. W 서브픽셀은 픽셀들 각각의 휘도를 높임으로써 백라이트 유닛의 휘도를 낮추어 액정표시장치의 소비전력을 낮출 수 있다.
최근에는 대화면, 고해상도 표시장치의 비용을 줄이기 위하여 소스 드라이브 IC를 줄일 수 있는 다양한 방법들이 시도되고 있으나, 극성 분포의 불균형으로 인하여 화질 불량이 발생되고 있다.
본 발명은 RGBW 타입의 대화면 표시장치에서 소비전력을 줄이면서 화질을 개선할 수 있는 액정표시장치를 제공하기 위한 것이다.
본 발명의 액정표시장치는 픽셀라인에 배치되는 서브픽셀들, 제1 및 제2 게이트라인, 다수의 데이터라인들 및 데이터 구동부를 포함한다. 서브픽셀들은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들 중 어느 하나가 될 수 있다. 제1 픽셀라인에 배치되는 n 개의 서브픽셀들과 연결되고, 제2 게이트라인은 제1 게이트라인과 연결되지 않은 n개의 서브픽셀들과 연결된다. 데이터 구동부는 기수 번째 데이터라인들에 제1 극성의 데이터전압을 인가하고, 우수 번째 데이터라인들에 제2 극성의 데이터전압을 인가한다. 기수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수는 우수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수와 동일하다.
본 발명의 액정표시장치는 픽셀라인에 배치되는 서브픽셀들, 제1 및 제2 게이트라인, 다수의 데이터라인들 및 데이터 구동부를 포함한다. 서브픽셀들은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들 중 어느 하나가 될 수 있다. 제1 픽셀라인에 배치되는 n 개의 서브픽셀들과 연결되고, 제2 게이트라인은 제1 게이트라인과 연결되지 않은 n개의 서브픽셀들과 연결된다. 데이터 구동부는 기수 번째 데이터라인들에 제1 극성의 데이터전압을 인가하고, 우수 번째 데이터라인들에 제2 극성의 데이터전압을 인가한다. R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들이 2×2 매트릭스 내에서 배치되고, 동일한 컬럼 라인에 배치된 동일한 색상의 서브픽셀들 중에서, 기수 번째 데이터라인과 연결되는 서브픽셀의 개수와 우수 번째 데이터라인과 연결되는 서브픽셀의 개수는 동일하다.
본 발명의 액정표시장치는 각각의 픽셀라인에 배열된 동일한 색상 픽셀들이 제공받는 데이터전압의 극성은 정극성 및 부극성이 대칭을 이루고 있어서, 픽셀라인에 배열된 픽셀들에 제공되는 데이터전압의 극성이 불균형하여 발생하는 수평 크로스토크 현상을 개선할 수 있다.
본 발명에 의한 액정표시장치는 각각의 데이터라인에 공급되는 데이터전압이 동일한 극성을 유지하기 때문에 소스 드라이브 IC의 출력 채널들에서 데이터 트랜지션을 줄일 수 있고, 이에 따라서 소비전력을 줄일 수 있다.
또한, 본 발명에 의한 액정표시장치는 컬럼 라인 방향으로 영상 표시하는 렌더링의 단위를 작게하여 세밀한 영상을 표시할 수 있다.
도 1은 본 발명에 따른 표시장치를 보여주는 도면.
도 2 및 도 3은 본 발명에 따른 픽셀 어레이 구조 및 데이터전압의 충전 순서를 나타내는 도면들.
도 4는 비교 예에 의한 픽셀 어레이 구조를 나타내는 도면.
도 5는 도 4에 도시된 픽셀 어레이 구조의 단색 표현을 위한 데이터전압의 출력을 나타내는 도면.
도 6 내지 도 13은 본 발명의 실시 예에 의한 픽셀라인의 서브픽셀 배치를 나타내는 도면들.
도 14는 서브픽셀에 충전되는 픽셀전압의 변화를 나타내는 도면.
도 15는 수직 도리도리 현상을 설명하는 도면.
도 16은 본 발명에 의한 영상 렌더링 단위를 나타내는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 표시장치는 픽셀 어레이가 형성된 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 조사하기 위한 백라이트 유닛이 배치될 수 있다.
표시패널(100)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(100)의 픽셀 어레이는 데이터라인들(DL1~DLn)(n은 짝수)과 게이트라인들(G1~Gm)의 교차 구조에 의해 m×2n개(m은 자연수)의 매트릭스 형태로 배열되는 서브픽셀들을 포함한다. n개의 데이터라인들(DL)은 n 개의 서브픽셀들에 데이터전압을 공급하는 n/2 개의 기수 번째 데이터라인들과 n 개의 서브픽셀들에 데이터전압을 공급하는 n/2 개의 우수 번째 데이터라인들을 포함한다. 각각의 데이터라인들은 하나의 픽셀라인에 위치한 두 개의 서브픽셀들과 연결된다. 각각의 픽셀라인에 위치한 서브픽셀들 각각은 한 쌍의 게이트라인 중에서 어느 하나와 연결된다. 하나의 픽셀라인에 위치한 한 쌍의 서브픽셀들이 데이터라인을 공유하는 DRD(Double rate driving) 방식을 이용하여, 데이터 라인들의 개수를 1/2로 줄임으로써 픽셀 어레이 구동에 필요한 소스 드라이브 IC들의 개수를 줄일 수 있다. 서브픽셀들 각각은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀 중에서 어느 하나일 수 있다. 본 발명의 표시패널은 색상표현을 위한 R, G, B 서브픽셀 이외에 W 서브픽셀을 추가하여 휘도를 높일 수 있다.
표시패널(100)의 하부 기판에는 데이터라인들(DL1~DLn), 게이트라인들(G1~G2m), TFT들, TFT에 접속된 픽셀전극(1), 및 픽셀전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다. 표시패널(100)의 상부 기판에는 블랙 매트릭스(Black matrix)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104) 및 타이밍 콘트롤러(20)를 포함한다.
데이터 구동부(102)는 타이밍 콘트롤러(20)의 제어 하에 입력 영상 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 데이터 구동부(102)는 기수 번째 데이터라인들과 우수 번째 데이터라인들에 반대 극성의 데이터전압을 인가한다. 예컨대, 데이터 구동부(102)는 기수 번째 데이터라인들에 정극성(+)의 데이터전압을 공급하고 우수 번째 데이터라인들에 부극성(-)의 데이터전압을 공급한다.
게이트 구동부(104)는 타이밍 콘트롤러(20)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 픽셀들에 충전될 정극성/부극성 비디오 데이터 전압에 동기된다. 게이트 구동부(104)는 IC 비용을 줄이기 위하여, 같은 제조 공정에서 픽셀 어레이와 함께 표시패널(100)의 하부 기판에 직접 형성될 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템(24)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(20)는 호스트 시스템(24)으로부터 입력 영상 데이터와 동기되는 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(20)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(20)는 픽셀 어레이의 극성을 제어하기 위한 극성제어신호(POL)를 데이터 구동부(102)의 소스 드라이브 IC들 각각에 전송할 수 있다.
호스트 시스템(24)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
도 2는 본 발명에 의한 표시패널의 일부 영역을 나타내는 도면이다. 도 2는 제1 내지 제8 픽셀라인들(L#1~L#8)과 제1 내지 제16 컬럼라인들(C#1~C#16)에 속하는 서브픽셀들을 도시하고 있다.
도 2를 참조하면, 제1 내지 제8 픽셀라인들(L#1~L#8) 각각에 배치된 서브픽셀들은 한 쌍의 게이트라인(GL)들 중에서 어느 하나와 연결된다. 예컨대, 제1 픽셀라인(L#1)에 배치된 서브픽셀들은 제1 게이트라인(GL1) 또는 제2 게이트라인(GL2)과 연결되고, 제2 픽셀라인(L#2)에 배치된 서브픽셀들은 제3 게이트라인(GL3) 또는 제4 게이트라인(GL4)과 연결된다. 이와 같이, 제i(i는 m/2 이하의 자연수) 픽셀라인에 배치된 서브픽셀들은 제(2i-1) 게이트라인 또는 제2i 게이트라인과 연결된다.
각각의 데이터라인(DL)들은 수평라인에 배치된 한 쌍의 서브픽셀들에 데이터전압을 인가한다. 예컨대, 제2 데이터라인(DL2)은 제1 픽셀라인(L#1)에 배치된 두 번째 서브픽셀과 세 번재 서브픽셀들에 데이터전압을 인가한다.
본 발명에 의한 액정표시장치는 W 서브픽셀이 추가된 DRD 구조를 이용하여 소비전력을 줄이면서 휘도를 높일 수 있을 뿐만 아니라, 수평 크로스토크 현상 및 수직 도리도리 현상을 개선할 수 있다. 이를 더 살펴보면 다음과 같다.
< 비교 예에 의한 표시패널에서의 수평 크로스토크 현상 >
도 4는 비교 예에 의한 RGBW 픽셀 어레이 구조를 나타내는 도면이다.
도 4를 참조하면, 비교 예에 의한 RGBW 픽셀 어레이 구조는 하나의 픽셀라인에 배치되는 제1 내지 제16 픽셀들(P1~P16)을 포함한다.
하나의 픽셀라인에는 R 서브픽셀, G 서브픽셀, B 서브픽셀, W 서브픽셀이 순차적으로 배치된다. 기수 번째 데이터라인은 R 서브픽셀 및 G 서브픽셀과 연결되고, 우수 번째 데이터라인은 B 서브픽셀 및 W 서브픽셀과 연결된다. 기수 번째 데이터라인과 우수 번째 데이터라인은 서로 다른 극성의 데이터전압을 인가한다.
그 결과, R 서브픽셀들 및 G 서브픽셀들은 모두 정극성(+)의 데이터전압을 인가받고, B 서브픽셀들 및 W 서브픽셀들은 모두 부극성(-)의 데이터전압을 인가받는다. 이처럼, 하나의 수평라인에 배열되는 픽셀들 중에서 동일 색상을 표현하는 서브픽셀들은 모두 동일한 극성을 인가받는다.
도 5는 도 4에 도시된 픽셀 어레이들에 적색을 표시하기 위한 데이터전압을 나타내는 도면이다.
도 5의 (a)는 도 4에 도시된 픽셀 어레이 구조가 적용된 표시패널을 나타내는 도면이고, 도 5의 (b)는 도 5의 (a)에서 i 번째 게이트라인(GLi)과 연결되는 서브픽셀들에 인가되는 데이터전압에 의한 공통전압 쉬프트 현상을 설명하는 도면이다.
도 5의 (a)에서 i 번째 게이트라인(GLi)과 연결되는 서브픽셀들 중에서 제1 영역(A1)과 제3 영역(A3)에 배치된 서브픽셀들이 혼색을 표현한다면, 제1 영역(A1)과 제3 영역(A3)에 배치된 서브픽셀들에는 정극성(+)의 데이터전압과 부극성(-)의 데이터전압이 혼합된다. 제2 영역(A2)이 적색을 표현한다면, 제2 영역(A2)에 배치된 서브픽셀들은 도 5의 (b)에서와 같이, 동일한 극성의 데이터전압을 인가받는다.
그 결과 공통전극(VCOM)에 인가되는 공통전압(VCOM)은 데이터전압()이 충전되는 픽셀전극()과의 커플링 현상으로 인해서 데이터전압(Vdata_R)의 극성이 쏠리는 방향으로 쉬프트된다. 예컨대 도 5의 (b)에서와 같이 R 서브픽셀들에 인가되는 데이터전압의 극성이 정극성으로 쏠릴 경우에는 공통전압(VCOM)이 “VCOM”에서 데이터전압의 극성 방향인 “VCOM1”으로 쉬프트된다. 이와 같이 공통전압(VCOM)이 쉬프트되면, 제1 및 제2 영역(A1,A2)에 배치된 서브픽셀들 역시 쉬프트된 공통전압(VCOM)을 기준으로 휘도 표시를 하기 때문에, 원하는 휘도를 표시하지 못하게 된다. 그 결과, 픽셀라인 단위로 휘도 편차가 발생하여 수평 크로스토크(Crosstalk)가 인지되는 문제점이 발생하기도 한다.
< 수평 크로스토크 현상을 개선하기 위한 구조 >
도 6 내지 도 13은 도 2에 도시된 제1 내지 제8 픽셀라인들을 나타내는 도면들이다.
제1 내지 제8 픽셀라인들에서 정극성의 데이터전압을 인가하는 데이터라인(DL)들에 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수는 부극성(-)의 데이터전압을 인가하는 데이터라인(DL)들에 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수와 동일한다.
각각의 픽셀라인들에 배치된 픽셀들의 데이터라인과 게이트라인의 연결관계를 살펴보면 다음과 같다.
도 6은 도 2에서 제1 픽셀라인(L#1)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 6을 참조하면, 제1 서브픽셀(P1)은 제1 데이터라인(DL1) 및 제1 게이트라인과 연결되는 R 서브픽셀이다. 제2 서브픽셀(P2)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제3 서브픽셀(P3)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제4 서브픽셀(P4)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제5 서브픽셀(P5)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제6 서브픽셀(P6)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제7 서브픽셀(P7)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제8 서브픽셀(P8)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제9 서브픽셀(P9)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제10 서브픽셀(P10)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제11 서브픽셀(P11)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제12 서브픽셀(P12)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제13 서브픽셀(P13)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제14 서브픽셀(P14)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제15 서브픽셀(P15)은 제9 데이터라인(DL9) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제16 서브픽셀(P16)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다.
R 서브픽셀들 중에서 제1 게이트라인(GL1)과 연결되는 제1 서브픽셀(P1) 및 제5 서브픽셀(P5)들은 서로 다른 극성의 데이터전압을 인가받는다. R 서브픽셀들 중에서 제2 게이트라인(GL2)과 연결되는 제9 서브픽셀(P9) 및 제13 서브픽셀(P13)은 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제1 게이트라인(GL1)과 연결되는 제10 서브픽셀(P10) 및 제14 서브픽셀(P14)은 다른 극성의 데이터전압을 인가받는다. 그리고 G 서브픽셀들 중에서 제2 게이트라인(GL2)과 연결되는 제2 서브픽셀(P2) 및 제6 서브픽셀(P6)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제1 게이트라인(GL1)과 연결되는 제3 서브픽셀(P3) 및 제7 서브픽셀(P7)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 B 서브픽셀들 중에서 제2 게이트라인(GL2)과 연결되는 제11 서브픽셀(P11) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제1 게이트라인(GL1)과 연결되는 제4 서브픽셀(P4) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 W 서브픽셀들 중에서 제2 게이트라인(GL2)과 연결되는 제8 서브픽셀(P8) 및 제12 서브픽셀(P12)은 서로 다른 극성의 데이터전압을 인가받는다.
도 7은 도 2에서 제2 픽셀라인(L#2)에 배치된 제1 서브픽셀 내지 제16 서브픽셀들을 나타내는 도면이다.
도 7을 참조하면, 제1 서브픽셀(P1)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제2 서브픽셀(P2)은 제1 데이터라인(DL1) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제3 서브픽셀(P3)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제4 서브픽셀(P4)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제5 서브픽셀(P5)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제6 서브픽셀(P6)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제7 서브픽셀(P7)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제8 서브픽셀(P8)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제9 서브픽셀(P9)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제10 서브픽셀(P10)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제11 서브픽셀(P11)은 제7 데이터라인(DL7) 및 제2 게이트라인과 연결되는 R 서브픽셀이다. 제12 서브픽셀(P12)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제13 서브픽셀(P13)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제14 서브픽셀(P14)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제15 서브픽셀(P15)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제16 서브픽셀(P16)은 제9 데이터라인(DL9) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다.
R 서브픽셀들 중에서, 제3 게이트라인(GL3)과 연결되는 제3 서브픽셀(P3) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제4 게이트라인(GL4)과 연결되는 제7 서브픽셀(P7) 및 제11 서브픽셀(P11)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제3 게이트라인(GL3)과 연결되는 제12 서브픽셀(P12) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제4 게이트라인(GL4)과 연결되는 제4 서브픽셀(P4) 및 제8 서브픽셀(P8)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제3 게이트라인(GL3)과 연결되는 제1 서브픽셀(P1) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제4 게이트라인(GL4)과 연결되는 제5 서브픽셀(P5) 및 제9 서브픽셀(P9)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제3 게이트라인(GL3)과 연결되는 제6 서브픽셀(P6) 및 제10 서브픽셀(P10)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제4 게이트라인(GL4)과 연결되는 제2 서브픽셀(P2) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다.
도 8은 도 2에서 제3 픽셀라인(L#3)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 8을 참조하면, 제1 서브픽셀(P1)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제2 서브픽셀(P2)은 제1 데이터라인(DL1) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제3 서브픽셀(P3)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제4 서브픽셀(P4)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제5 서브픽셀(P5)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제6 서브픽셀(P6)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제7 서브픽셀(P7)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제8 서브픽셀(P8)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제9 서브픽셀(P9)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제10 서브픽셀(P10)은 제5 데이터라인(DL5) 및 제1 게이트라인과 연결되는 G 서브픽셀이다. 제11 서브픽셀(P11)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제12 서브픽셀(P12)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제13 서브픽셀(P13)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제14 서브픽셀(P14)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제15 서브픽셀(P15)은 제9 데이터라인(DL9) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제16 서브픽셀(P16)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다.
R 서브픽셀들 중에서, 제5 게이트라인(GL5)과 연결되는 제1 서브픽셀(P1) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제6 게이트라인(GL6)과 연결되는 제5 서브픽셀(P5) 및 제9 서브픽셀(P9)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제5 게이트라인(GL5)과 연결되는 제12 서브픽셀(P12) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제6 게이트라인(GL6)과 연결되는 제2 서브픽셀(P2) 및 제6 서브픽셀(P6)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제5 게이트라인(GL5)과 연결되는 제11 서브픽셀(P11) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제6 게이트라인(GL6)과 연결되는 제3 서브픽셀(P3) 및 제7 서브픽셀(P7)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제5 게이트라인(GL5)과 연결되는 제4 서브픽셀(P4) 및 제8 서브픽셀(P8)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제6 게이트라인(GL6)과 연결되는 제12 서브픽셀(P12) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다.
도 9는 도 2에서 제4 픽셀라인(L#4)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 9를 참조하면, 제1 서브픽셀(P1)은 제1 데이터라인(DL1) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제2 서브픽셀(P2)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제3 서브픽셀(P3)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제4 서브픽셀(P4)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제5 서브픽셀(P5)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제6 서브픽셀(P6)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제7 서브픽셀(P7)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제8 서브픽셀(P8)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제9 서브픽셀(P9)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제10 서브픽셀(P10)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제11 서브픽셀(P11)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제12 서브픽셀(P12)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제13 서브픽셀(P13)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제14 서브픽셀(P14)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제15 서브픽셀(P15)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제16 서브픽셀(P16)은 제9 데이터라인(DL9) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다.
R 서브픽셀들 중에서, 제7 게이트라인(GL7)과 연결되는 제7 서브픽셀(P7) 및 제11 서브픽셀(P11)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제8 게이트라인(GL8)과 연결되는 제3 서브픽셀(P3) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제7 게이트라인(GL7)과 연결되는 제4 서브픽셀(P4) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제8 게이트라인(GL8)과 연결되는 제8 서브픽셀(P8) 및 제12 서브픽셀(P12)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제7 게이트라인(GL7)과 연결되는 제9 서브픽셀(P9) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제8 게이트라인(GL8)과 연결되는 제1 서브픽셀(P1) 및 제5 서브픽셀(P5)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제7 게이트라인(GL7)과 연결되는 제6 서브픽셀(P6) 및 제10 서브픽셀(P10)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제8 게이트라인(GL8)과 연결되는 제2 서브픽셀(P2) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다.
도 10은 도 2에서 제5 픽셀라인(L#5)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 10을 참조하면, 제1 서브픽셀(P1)은 제1 데이터라인(DL1) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제2 서브픽셀(P2)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제3 서브픽셀(P3)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제4 서브픽셀(P4)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제5 서브픽셀(P5)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제6 서브픽셀(P6)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제7 서브픽셀(P7)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제8 서브픽셀(P8)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제9 서브픽셀(P9)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제10 서브픽셀(P10)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제11 서브픽셀(P11)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제12 서브픽셀(P12)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제13 서브픽셀(P13)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제14 서브픽셀(P14)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제15 서브픽셀(P15)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제16 서브픽셀(P16)은 제9 데이터라인(DL9) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다.
R 서브픽셀들 중에서, 제9 게이트라인(GL9)과 연결되는 제9 서브픽셀(P9) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제10 게이트라인(GL10)과 연결되는 제1 서브픽셀(P1) 및 제5 서브픽셀(P5)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제9 게이트라인(GL9)과 연결되는 제6 서브픽셀(P6) 및 제10 서브픽셀(P10)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제10 게이트라인(GL10)과 연결되는 제2 서브픽셀(P2) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제9 게이트라인(GL9)과 연결되는 제7 서브픽셀(P7) 및 제11 서브픽셀(P11)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제10 게이트라인(GL10)과 연결되는 제3 서브픽셀(P3) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제9 게이트라인(GL9)과 연결되는 제4 서브픽셀(P4) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제10 게이트라인(GL10)과 연결되는 제8 서브픽셀(P8) 및 제12 서브픽셀(P12)은 서로 다른 극성의 데이터전압을 인가받는다.
도 11은 도 2에서 제6 픽셀라인(L#6)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 11을 참조하면, 제1 서브픽셀(P1)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제2 서브픽셀(P2)은 제1 데이터라인(DL1) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제3 서브픽셀(P3)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제4 서브픽셀(P4)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제5 서브픽셀(P5)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제6 서브픽셀(P6)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제7 서브픽셀(P7)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제8 서브픽셀(P8)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제9 서브픽셀(P9)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제10 서브픽셀(P10)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제11 서브픽셀(P11)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제12 서브픽셀(P12)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제13 서브픽셀(P13)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제14 서브픽셀(P14)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제15 서브픽셀(P15)은 제9 데이터라인(DL9) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제16 서브픽셀(P16)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다.
R 서브픽셀들 중에서, 제11 게이트라인(GL11)과 연결되는 제3 서브픽셀(P3) 및 제7 서브픽셀(P7)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제12 게이트라인(GL12)과 연결되는 제11 서브픽셀(P11) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제11 게이트라인(GL11)과 연결되는 제12 서브픽셀(P12) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제12 게이트라인(GL12)과 연결되는 제4 서브픽셀(P4) 및 제8 서브픽셀(P8)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제11 게이트라인(GL11)과 연결되는 제5 서브픽셀(P5) 및 제9 서브픽셀(P9)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제12 게이트라인(GL12)과 연결되는 제1 서브픽셀(P1) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제11 게이트라인(GL11)과 연결되는 제2 서브픽셀(P2) 및 제6 서브픽셀(P6)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제12 게이트라인(GL12)과 연결되는 제10 서브픽셀(P10) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다.
도 12는 도 2에서 제7 픽셀라인(L#7)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 12를 참조하면, 제1 서브픽셀(P1)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제2 서브픽셀(P2)은 제1 데이터라인(DL1) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제3 서브픽셀(P3)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제4 서브픽셀(P4)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제5 서브픽셀(P5)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제6 서브픽셀(P6)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제7 서브픽셀(P7)은 제4 데이터라인(DL4) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제8 서브픽셀(P8)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제9 서브픽셀(P9)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제10 서브픽셀(P10)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제11 서브픽셀(P11)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제12 서브픽셀(P12)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제13 서브픽셀(P13)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제14 서브픽셀(P14)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제15 서브픽셀(P15)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제16 서브픽셀(P16)은 제9 데이터라인(DL9) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다.
R 서브픽셀들 중에서, 제13 게이트라인(GL13)과 연결되는 제5 서브픽셀(P5) 및 제9 서브픽셀(P9)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제14 게이트라인(GL14)과 연결되는 제1 서브픽셀(P1) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제13 게이트라인(GL13)과 연결되는 제2 서브픽셀(P2) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제14 게이트라인(GL14)과 연결되는 제6 서브픽셀(P6) 및 제10 서브픽셀(P10)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제13 게이트라인(GL13)과 연결되는 제7 서브픽셀(P7) 및 제11 서브픽셀(P11)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제14 게이트라인(GL14)과 연결되는 제3 서브픽셀(P3) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제13 게이트라인(GL13)과 연결되는 제4 서브픽셀(P4) 및 제8 서브픽셀(P8)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제14 게이트라인(GL14)과 연결되는 제12 서브픽셀(P12) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다.
도 13은 도 2에서 제8 픽셀라인(L#8)에 배치된 제1 서브픽셀(P1) 내지 제16 서브픽셀(P16)들을 나타내는 도면이다.
도 13을 참조하면, 제1 서브픽셀(P1)은 제1 데이터라인(DL1) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제2 서브픽셀(P2)은 제2 데이터라인(DL2) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제3 서브픽셀(P3)은 제2 데이터라인(DL2) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제4 서브픽셀(P4)은 제3 데이터라인(DL3) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다. 제5 서브픽셀(P5)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 B 서브픽셀이다. 제6 서브픽셀(P6)은 제3 데이터라인(DL3) 및 제2 게이트라인(GL2)과 연결되는 W 서브픽셀이다. 제7 서브픽셀(P7)은 제5 데이터라인(DL5) 및 제1 게이트라인(GL1)과 연결되는 R 서브픽셀이다. 제8 서브픽셀(P8)은 제4 데이터라인(DL4) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제9 서브픽셀(P9)은 제5 데이터라인(DL5) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제10 서브픽셀(P10)은 제6 데이터라인(DL6) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제11 서브픽셀(P11)은 제6 데이터라인(DL6) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제12 서브픽셀(P12)은 제7 데이터라인(DL7) 및 제2 게이트라인(GL2)과 연결되는 G 서브픽셀이다. 제13 서브픽셀(P13)은 제8 데이터라인(DL8) 및 제2 게이트라인(GL2)과 연결되는 B 서브픽셀이다. 제14 서브픽셀(P14)은 제7 데이터라인(DL7) 및 제1 게이트라인(GL1)과 연결되는 W 서브픽셀이다. 제15 서브픽셀(P15)은 제9 데이터라인(DL9) 및 제2 게이트라인(GL2)과 연결되는 R 서브픽셀이다. 제16 서브픽셀(P16)은 제8 데이터라인(DL8) 및 제1 게이트라인(GL1)과 연결되는 G 서브픽셀이다.
R 서브픽셀들 중에서, 제15 게이트라인(GL15)과 연결되는 제3 서브픽셀(P3) 및 제7 서브픽셀(P7)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고 R 서브픽셀들 중에서 제16 게이트라인(GL16)과 연결되는 제11 서브픽셀(P11) 및 제15 서브픽셀(P15)은 서로 다른 극성의 데이터전압을 인가받는다.
G 서브픽셀들 중에서, 제15 게이트라인(GL15)과 연결되는 제4 서브픽셀(P4) 및 제16 서브픽셀(P16)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, G 서브픽셀들 중에서 제16 게이트라인(GL16)과 연결되는 제8 서브픽셀(P8) 및 제12 서브픽셀(P12)은 서로 다른 극성의 데이터전압을 인가받는다.
B 서브픽셀들 중에서, 제15 게이트라인(GL15)과 연결되는 제1 서브픽셀(P1) 및 제5 서브픽셀(P5)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, B 서브픽셀들 중에서 제16 게이트라인(GL16)과 연결되는 제11 서브픽셀(P11) 및 제13 서브픽셀(P13)은 서로 다른 극성의 데이터전압을 인가받는다.
W 서브픽셀들 중에서, 제15 게이트라인(GL15)과 연결되는 제10 서브픽셀(P10) 및 제14 서브픽셀(P14)은 서로 다른 극성의 데이터전압을 인가받는다. 그리고, W 서브픽셀들 중에서 제16 게이트라인(GL16)과 연결되는 제2 서브픽셀(P2) 및 제6 서브픽셀(P6)은 서로 다른 극성의 데이터전압을 인가받는다.
살펴본 바와 같이, 본 발명은 단색을 표시할 때 각각의 서브픽셀들이 인가받는 데이터전압의 극성은 균형을 이루기 때문에, 데이터전압의 극성 쏠림 현상으로 인해서 공통전압이 쉬프트되는 것을 개선할 수 있다. 그 결과, 공통전압 쉬프트 현상으로 인한 수평 크로스토크 현상을 개선할 수 있다.
< 수직 도리도리 개선을 위한 구성 >
발명의 픽셀 어레이는 하나의 컬럼 라인에 배치된 동일한 색상의 서브픽셀들 중에서 정극성의 데이터전압을 인가받는 서브픽셀들의 개수와 부극성의 데이터전압을 인가받는 서브픽셀들의 개수는 동일한다. 그 결과 수직 도리도리를 개선할 수 있다.
도 14 및 도 15를 참조하여, 수직 도리도리 현상을 살펴보면 다음과 같다.
도 14는 서브픽셀의 픽셀전압 변화를 나타내는 도면이다. 도 14는 i 번째 프레임 동안 정극성의 데이터전압을 인가받고, (i+1) 번째 프레임 동안 부극성의 데이터전압을 인가받는 서브픽셀의 픽셀전압을 나타내고 있다. 도 15는 동일한 컬럼라인의 서브픽셀들이 같은 극성의 데이터전압을 인가받는 비교 예의 픽셀 어레이 구조를 나타내는 도면이다.
도 14를 참조하면, i 번째 프레임에서, 픽셀전압(Vp)은 제1 충전기간(Ts1) 동안에 인가받는 데이터전압으로 제1 충전전압(Vh1)이 된다. 제1 충전기간(Ts1) 이후에 킥백전압(Vkb) 만큼 낮아진 픽셀전압(Vp)은 제1 홀딩기간(Th1) 동안에 유지된다. 그리고, 서브픽셀은 제1 홀딩기간(Th1) 동안의 픽셀전압(Vp)과 공통전압(VCOM) 간의 전압차이에 비례하는 휘도를 표시한다.
(i+1) 번째 프레임에서, 픽셀전압(Vp)은 제2 충전기간(Ts2) 동안에 인가받는 데이터전압으로 제2 충전전압(Vh2)이 되고, 킥백전압(Vkb) 만큼 낮아진 픽셀전압(Vp)은 제2 홀딩기간(Th2) 동안에 유지된다. 그리고, 서브픽셀은 제2 홀딩기간(Th2) 동안의 픽셀전압(Vp)과 공통전압(VCOM) 간의 전압차이에 비례하는 휘도를 표시한다.
i 번째 프레임과 (i+1) 번째 프레임에 인가되는 데이터전압의 계조가 동일하다면, 공통전압(VCOM)과 제1 홀딩전압(Vh1) 간의 전압 차이와 공통전압(VCOM)과 제2 홀딩전압(Vh2) 간의 전압 차이는 동일하여야 한다. 하지만, 공정편차에 의해서, 제1 홀딩전압(Vh1) 및 제2 홀딩전압(Vh2)은 원하는 전압과 편차가 나타날 수 있다. 제1 홀딩전압(Vh1) 및 제2 홀딩전압(Vh2)의 편차는 데이터전압의 극성에 따라 편차가 달라진다.
따라서, i 번째 프레임에서 인가받는 데이터전압과 (i+1) 번째 프레임에서 인가받는 데이터전압의 계조값이 동일할지라도, 서브픽셀들이 표시하는 휘도는 달라진다. 그 결과 도 15에서와 같이, 컬럼라인에 배열된 서브픽셀들이 동일한 극성의 데이터전압을 인가받으면, 프레임마다 컬럼라인 단위로 영상의 휘도가 달라지는 문제점이 발생한다.
이에 반해서, 본 발명에 의한 표시패널은 각각의 컬럼라인에는 정극성의 데이터전압을 인가받는 서브픽셀들과 부극성의 데이터전압을 인가받는 서브픽셀들의 개수가 동일하다. 그 결과, 컬럼라인 내에서 휘도의 편차가 분산되기 때문에, 수직 도리도리 현상을 개선할 수 있다.
본 발명에 의한 액정표시장치에서 각각의 데이터라인에 공급되는 데이터전압은 도 3에서와 같이, 한 프레임 동안에는 동일한 극성을 유지한다. 데이터 구동부(102)가 한 프레임 동안에 데이터전압의 극성을 변경하면 소비전력이 늘어난다. 이에 반해서, 본 발명은 데이터 구동부(102)의 소비전력을 줄이면서도, 표시패널(100)의 컬럼라인 내에 배치된 서브픽셀들에 다른 극성의 데이터전압을 인가할 수 있다.
< 본 발명의 표시패널에서의 영상 렌더링 >
본 발명의 표시패널에서, 서로 인접하는 한 쌍의 컬럼라인들의 서브픽셀들 중에서 서로 인접하는 한 쌍의 픽셀라인에 배치된 4 개의 서브픽셀들은 단위픽셀(UP)을 이룰 수 있고, 단위픽셀(UP)은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀을 포함한다. 즉, 단위픽셀(UP)은 도 16에서와 같이, 2×2 매트릭스 형태로 배치되는 네 개의 서브픽셀들을 포함할 수 있다.
그 결과, 영상 표시를 하는 과정에서 두 개의 컬럼라인을 최소 단위로 영상을 표시할 수 있다. 예컨대, 컬럼라인 방향으로 풀-블랙(full black) 영상을 표시할 때에, 제1 및 제2 컬럼라인(C#1,C#2)의 서브픽셀들에 모두 0계조를 표시하거나, 제2 컬럼라인(C#2) 및 제3 컬럼라인(C#3)의 서브픽셀들에 모두 0계조를 표시할 수 있다.
픽셀라인 방향으로만 단위픽셀을 구성하면 세로선의 두께가 최소 네 개의 서브픽셀을 포함하게 되지만, 본 발명은 한 쌍의 컬럼라인 내에서 단위픽셀을 구성할 수 있기 때문에 세로선의 두께는 픽셀라인에 위치한 한 쌍의 서브픽셀이 된다. 즉, 본 발명에 의한 표시패널은 컬럼라인 방향으로 영상 표현을 더 세밀하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 표시패널 102 : 데이터 구동부
104: 게이트 구동부 20 : 타이밍 콘트롤러

Claims (13)

  1. 픽셀라인에 배치되며, 각각이 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들 중 어느 하나인 2n(n은 자연수) 개의 서브픽셀들;
    상기 서브픽셀들 중에서 n개의 서브픽셀들과 연결되는 제1 게이트라인;
    상기 서브픽셀들 중에서, 상기 제1 게이트라인과 연결되지 않은 n개의 서브픽셀들과 연결되는 제2 게이트라인;
    각각이 상기 서브픽셀들 중에서 한 쌍의 서브픽셀들과 연결되는 데이터라인들; 및
    상기 데이터라인들 중에서 기수 번째 데이터라인들에 제1 극성의 데이터전압을 인가하고, 우수 번째 데이터라인들에 상기 제1 극성과 반대인 제2 극성의 데이터전압을 인가하는 데이터 구동부를 포함하고,
    상기 기수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수는 상기 우수 번째 데이터라인들과 연결되는 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들 및 W 서브픽셀들 각각의 개수와 동일하며,
    단위 픽셀들을 구성하는 상기 서브 픽셀들 각각은 상기 제1 및 제2 게이트 라인, 상기 데이터 라인들, 및 박막 트랜지스터를 포함하고,
    상기 서브 픽셀들 중 일부의 박막 트랜지스터가 상기 데이터 라인을 가로질러 이웃한 다른 서브 픽셀의 픽셀 전극에 연결되며,
    상기 단위 픽셀들 각각은,
    상기 R 서브픽셀;
    상기 G 서브픽셀;
    상기 B 서브픽셀; 및
    상기 W 서브픽셀을 포함하고,
    이웃한 상기 단위 픽셀들이 하나의 상기 W 서브픽셀을 공유하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 서브픽셀들 중에서 서로 인접하는 네 개의 서브픽셀들은 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀이 한 개씩 배치되는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서,
    상기 제1 서브픽셀은 상기 제1 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제2 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제3 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제4 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제5 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제6 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제7 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제8 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제9 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제10 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제11 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제12 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제13 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제14 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제15 서브픽셀은 상기 제9 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀인 액정표시장치.
  4. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서,
    상기 제1 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제2 서브픽셀은 상기 제1 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제3 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제4 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제5 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제6 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제7 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제8 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제9 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제10 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제11 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제12 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제13 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제14 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제15 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제9 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀인 액정표시장치.
  5. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제2 서브픽셀은 상기 제1 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제3 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제4 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제5 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제6 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제7 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제8 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제9 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제10 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제11 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제12 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제13 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제14 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제15 서브픽셀은 상기 제9 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀인 액정표시장치.
  6. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제1 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제2 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제3 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제4 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제5 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제6 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제7 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제8 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제9 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제10 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제11 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제12 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제13 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제14 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제15 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제9 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀인 액정표시장치.
  7. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제1 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제2 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제3 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제4 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제5 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제6 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제7 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제8 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제9 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제10 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제11 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제12 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제13 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제14 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제15 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제9 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀인 액정표시장치.
  8. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제2 서브픽셀은 상기 제1 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제3 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제4 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제5 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제6 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제7 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제8 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제9 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제10 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제11 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제12 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제13 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제14 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제15 서브픽셀은 상기 제9 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀인 액정표시장치.
  9. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제2 서브픽셀은 상기 제1 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제3 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제4 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제5 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제6 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제7 서브픽셀은 상기 제4 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제8 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제9 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제10 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제11 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제12 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제13 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제14 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제15 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제9 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀인 액정표시장치.
  10. 제 2 항에 있어서,
    상기 데이터라인들은 제1 내지 제9 데이터라인을 포함하고,
    상기 픽셀라인에 배치되는 제1 내지 제16 서브픽셀들 중에서
    상기 제1 서브픽셀은 상기 제1 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제2 서브픽셀은 상기 제2 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제3 서브픽셀은 상기 제2 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제4 서브픽셀은 상기 제3 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀;
    상기 제5 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 B 서브픽셀;
    상기 제6 서브픽셀은 상기 제3 데이터라인 및 상기 제2 게이트라인과 연결되는 W 서브픽셀;
    상기 제7 서브픽셀은 상기 제5 데이터라인 및 상기 제1 게이트라인과 연결되는 R 서브픽셀;
    상기 제8 서브픽셀은 상기 제4 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제9 서브픽셀은 상기 제5 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제10 서브픽셀은 상기 제6 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제11 서브픽셀은 상기 제6 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀;
    상기 제12 서브픽셀은 상기 제7 데이터라인 및 상기 제2 게이트라인과 연결되는 G 서브픽셀;
    상기 제13 서브픽셀은 상기 제8 데이터라인 및 상기 제2 게이트라인과 연결되는 B 서브픽셀;
    상기 제14 서브픽셀은 상기 제7 데이터라인 및 상기 제1 게이트라인과 연결되는 W 서브픽셀;
    상기 제15 서브픽셀은 상기 제9 데이터라인 및 상기 제2 게이트라인과 연결되는 R 서브픽셀; 및
    상기 제16 서브픽셀은 상기 제8 데이터라인 및 상기 제1 게이트라인과 연결되는 G 서브픽셀인 액정표시장치.
  11. 제 1 항에 있어서,
    동일한 컬럼 라인에 배치된 동일한 색상의 서브픽셀들 중에서, 상기 기수 번째 데이터라인과 연결되는 서브픽셀의 개수와 상기 우수 번째 데이터라인과 연결되는 서브픽셀의 개수는 동일한 액정표시장치.
  12. 제 1 항에 있어서,
    상기 R 서브픽셀, 상기 G 서브픽셀, 상기 B 서브픽셀 및 상기 W 서브픽셀들이 2×2 매트릭스 내에서 배치되는 액정표시장치.
  13. 픽셀라인에 배치되며, 각각이 R 서브픽셀, G 서브픽셀, B 서브픽셀 및 W 서브픽셀들 중 어느 하나인 2n(n은 자연수) 개의 서브픽셀들;
    상기 서브픽셀들 중에서 n개의 서브픽셀들과 연결되는 제1 게이트라인;
    상기 서브픽셀들 중에서, 상기 제1 게이트라인과 연결되지 않은 n개의 서브픽셀들과 연결되는 제2 게이트라인;
    각각이 상기 서브픽셀들 중에서 한 쌍의 서브픽셀들과 연결되는 데이터라인들; 및
    상기 데이터라인들 중에서 기수 번째 데이터라인들에 제1 극성의 데이터전압을 인가하고, 우수 번째 데이터라인들에 상기 제1 극성과 반대인 제2 극성의 데이터전압을 인가하는 데이터 구동부를 포함하고,
    상기 R 서브픽셀, 상기 G 서브픽셀, 상기 B 서브픽셀 및 상기 W 서브픽셀들이 2×2 매트릭스 내에서 배치되고,
    동일한 컬럼 라인에 배치된 동일한 색상의 서브픽셀들 중에서, 상기 기수 번째 데이터라인과 연결되는 서브픽셀의 개수와 상기 우수 번째 데이터라인과 연결되는 서브픽셀의 개수는 동일하며,
    단위 픽셀들을 구성하는 상기 서브 픽셀들 각각은 상기 제1 및 제2 게이트 라인, 상기 데이터 라인들, 및 박막 트랜지스터를 포함하고,
    상기 서브 픽셀들 중 일부의 박막 트랜지스터가 상기 데이터 라인을 가로질러 이웃한 다른 서브 픽셀의 픽셀 전극에 연결되며,
    상기 단위 픽셀들 각각은,
    상기 R 서브픽셀;
    상기 G 서브픽셀;
    상기 B 서브픽셀; 및
    상기 W 서브픽셀을 포함하고,
    이웃한 상기 단위 픽셀들이 하나의 상기 W 서브픽셀을 공유하는 액정표시장치.
KR1020160143994A 2016-10-31 2016-10-31 액정표시장치 KR102565751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160143994A KR102565751B1 (ko) 2016-10-31 2016-10-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143994A KR102565751B1 (ko) 2016-10-31 2016-10-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20180047612A KR20180047612A (ko) 2018-05-10
KR102565751B1 true KR102565751B1 (ko) 2023-08-10

Family

ID=62185063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143994A KR102565751B1 (ko) 2016-10-31 2016-10-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR102565751B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141542B1 (ko) * 2013-12-31 2020-09-14 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR20180047612A (ko) 2018-05-10

Similar Documents

Publication Publication Date Title
KR102349500B1 (ko) 액정표시장치
US9570020B2 (en) Display device having subpixels of four colors in each pixel
KR102219667B1 (ko) 표시장치
KR102063346B1 (ko) 액정표시장치
KR101354386B1 (ko) 액정표시장치
KR101264721B1 (ko) 액정표시장치
KR20160066119A (ko) 표시패널
KR20130067923A (ko) 액정표시장치
KR20140074607A (ko) 액정 표시 장치 및 그 구동 방법
KR102184043B1 (ko) 표시장치
KR102169032B1 (ko) 표시장치
KR102134320B1 (ko) 액정표시장치
KR101577830B1 (ko) 액정표시장치
KR20150108572A (ko) 액정 표시 장치 및 그 구동방법
KR102565751B1 (ko) 액정표시장치
KR101351388B1 (ko) 액정표시장치 및 그의 구동방법
KR102244985B1 (ko) 표시패널
KR20170023250A (ko) 액정표시장치
KR101989829B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR20160029225A (ko) 액정표시장치
KR102627280B1 (ko) 액정표시장치
KR20100077434A (ko) 액정표시장치와 이의 구동방법
KR20180024061A (ko) 액정 표시 장치 및 그 구동 방법
KR102200467B1 (ko) 표시패널 및 이를 포함하는 액정표시장치
KR102352594B1 (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant