KR102237036B1

KR102237036B1 - 소오스 드라이버 및 이를 포함하는 디스플레이 장치

Info

Publication number: KR102237036B1
Application number: KR1020140134177A
Authority: KR
Inventors: 김영복; 김영태; 나준호
Original assignee: 주식회사 실리콘웍스
Priority date: 2014-10-06
Filing date: 2014-10-06
Publication date: 2021-04-06
Also published as: CN105489149A; US20160098951A1; US10204589B2; KR20160040804A; CN105489149B

Abstract

소오스 드라이버 및 이를 포함하는 디스플레이 장치가 제공된다. 상기 소오스 드라이버는 제1 파워다운신호에 의해 제어되고, 제1 출력단자와 연결된 제1 출력버퍼; 상기 제1 파워다운신호와 다른 제2 파워다운신호에 의해 제어되고, 상기 제1 출력단자와 다른 제2 출력단자와 연결된 제2 출력버퍼; 및 상기 제1 출력단자와 상기 제2 출력단자 사이에 연결된 제1 전하공유스위치를 포함하고, 제1 구간에서, 상기 제1 파워다운신호 및 상기 제2 파워다운신호는 디스에이블되고, 상기 제1 구간과 다른 제2 구간에서, 상기 제1 파워다운신호는 디스에이블되고 상기 제2 파워다운신호는 인에이블되고 상기 제1 전하공유스위치는 턴온되어, 상기 제1 출력버퍼는 상기 제1 출력단자 및 상기 제2 출력단자에 동일한 전압을 제공한다.

Description

소오스 드라이버 및 이를 포함하는 디스플레이 장치{Source driver and display device comprising the same}

본 발명은 소오스 드라이버 및 이를 포함하는 디스플레이 장치에 관한 것이다.

반도체 기술의 급속한 발전과 함께, 디스플레이 장치도 소형화, 경량화되고 있다. 액정표시장치(LCD), 유기전계발광표시장치(OLED) 등과 같은 평판형 디스플레이 장치는, 소형화, 경량화가 용이하면서도 소비 전력이 상대적으로 낮다. 따라서, 디스플레이 장치에 사용되는 구동 장치(예를 들어, 소오스 드라이버 및 게이트 드라이버)도 역시 낮은 소비 전력이 요구된다.

한국공개특허 10-2012-0059351 (공개일자: 2012.06.08)

본 발명이 해결하려는 과제는, 낮은 소비 전력을 갖는 소오스 드라이버를 제공하는 것이다.

본 발명이 해결하려는 다른 과제는, 낮은 소비 전력을 갖는 디스플레이 장치를 제공하는 것이다.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 소오스 드라이버의 일 면(aspect)은, 제1 파워다운신호에 의해 제어되고, 제1 출력단자와 연결된 제1 출력버퍼; 상기 제1 파워다운신호와 다른 제2 파워다운신호에 의해 제어되고, 상기 제1 출력단자와 다른 제2 출력단자와 연결된 제2 출력버퍼; 및 상기 제1 출력단자와 상기 제2 출력단자 사이에 연결된 제1 전하공유스위치를 포함하고, 제1 구간에서, 상기 제1 파워다운신호 및 상기 제2 파워다운신호는 디스에이블되고, 상기 제1 구간과 다른 제2 구간에서, 상기 제1 파워다운신호는 디스에이블되고 상기 제2 파워다운신호는 인에이블되고 상기 제1 전하공유스위치는 턴온되어, 상기 제1 출력버퍼는 상기 제1 출력단자 및 상기 제2 출력단자에 동일한 전압을 제공한다.

상기 제1 구간은 노말 디스플레이 구간이고, 상기 제2 구간은 블랭크(blank) 구간이다.

상기 제1 구간에서, 상기 제1 출력버퍼는 제1 데이터 전압을 상기 제1 출력단자에 제공하고, 상기 제2 출력버퍼는 제2 데이터 전압을 상기 제2 출력단자에 제공하고, 상기 제1 데이터 전압과 상기 제2 데이터 전압은 동일한 극성을 갖는다.

상기 제1 파워다운신호에 의해 제어되고, 상기 제1 출력단자 및 제2 출력단자와 다른 제3 출력단자와 연결된 제3 출력버퍼를 더 포함하고, 상기 제1 전하공유스위치는 상기 제3 출력단자와 연결되지 않는다.

상기 제2 파워다운신호에 의해 제어되고, 상기 제1 출력단자 내지 제3 출력단자와 다른 제4 출력단자와 연결된 제4 출력버퍼를 더 포함하고, 상기 제1 전하공유스위치는 상기 제4 출력단자와 연결되지 않고, 상기 제3 출력단자와 상기 제4 출력단자 사이에 연결된 제2 전하공유스위치를 더 포함한다.

상기 제2 전하공유스위치는 상기 제1 구간에서 턴오프되고, 상기 제2 구간에서 턴온된다.

상기 제1 구간에서, 상기 제3 출력버퍼는 제3 데이터 전압을 상기 제3 출력단자에 제공하고, 상기 제4 출력버퍼는 제4 데이터 전압을 상기 제4 출력단자에 제공하고, 상기 제3 데이터 전압과 상기 제4 데이터 전압은 동일한 극성을 갖고, 상기 제1 데이터 전압 및 상기 제2 데이터 전압과는 다른 극성을 갖는다.

상기 제1 파워다운신호에 의해 제어되고, 상기 제1 출력단자 및 제2 출력단자와 다른 제5 출력단자와 연결된 제5 출력버퍼를 더 포함하고, 상기 제1 출력버퍼와 상기 제5 출력버퍼 사이에, 상기 제2 출력버퍼가 배치된다.

상기 다른 과제를 해결하기 위한 본 발명의 디스플레이 장치의 일 면은, 다수의 데이터 라인과 다수의 게이트 라인을 포함하는 디스플레이 패널; 상기 다수의 데이터 라인과 연결된 소오스 드라이버를 포함하되, 상기 소오스 드라이버는 제1 파워다운신호에 의해 제어되고, 제1 출력단자와 연결된 제1 출력버퍼와, 상기 제1 파워다운신호와 다른 제2 파워다운신호에 의해 제어되고, 제2 출력단자와 연결된 제2 출력버퍼와, 상기 제1 출력단자와 상기 제2 출력단자 사이에 연결된 제1 전하공유스위치를 포함하고, 제1 구간에서, 상기 제1 파워다운신호 및 상기 제2 파워다운신호는 디스에이블되고, 상기 제1 구간과 다른 제2 구간에서, 상기 제1 파워다운신호는 디스에이블되고 상기 제2 파워다운신호는 인에이블되고 상기 제1 전하공유스위치는 턴온되어, 상기 제1 출력버퍼는 상기 제1 출력단자 및 상기 제2 출력단자에 동일한 전압을 제공할 수 있다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다.
도 2는 도 1의 소오스 드라이버의 구동 방법을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다.
도 4은 본 발명의 또 다른 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다.
도 5는 본 발명의 몇몇 실시예에 따른 소오스 드라이버를 설명하기 위한 블록도이다.
도 6은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "연결된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 연결된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 연결된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 소오스 드라이버(10)는 다수의 출력버퍼(111~114)와, 출력부(120)와, 전하공유부(130), 출력단자(141~144) 등을 포함한다.

다수의 출력버퍼(111~114)는 예를 들어, 제1 출력버퍼(111) 내지 제4 출력버퍼(114)를 포함할 수 있다. 제1 출력버퍼(111) 내지 제4 출력버퍼(114)는 각각 일대일로 대응되는 출력단자(141~144)와 연결될 수 있다. 도 1에서는 예시적으로 4개의 출력버퍼(111~114)를 예로 들었으나, 이에 한정되지 않는다. 즉, 채널 수에 따라서 출력버퍼(111~114)의 수는 달라질 수 있다.

각 채널(CH1~CH4)은 각 데이터 라인별로 구분된 영역을 의미한다. 각 채널(CH1~CH4)은 출력버퍼(111~114), 출력단자(141~144), 및 출력버퍼(111~114)와 대응되는 출력단자(141~144)가 연결되는 경로를 포함한다. 각 채널(CH1~CH4)는 대응되는 데이터 라인과 연결된다.

각 출력버퍼(111~114)는 출력단자(141~144)를 통해서 대응되는 데이터 라인에 데이터 전압(OUT1~OUT4)를 출력한다.

제1 출력버퍼(111)와 제3 출력버퍼(113)는 정극성 출력버퍼일 수 있고, 제2 출력버퍼(112)와 제4 출력버퍼(114)는 부극성 출력버퍼일 수 있다. 제1 출력버퍼(111)와 제3 출력버퍼(113)는 정극성 디지털 아날로그 컨버터(Positive Digital Analog Converter; PDAC)로부터 각각 정극성 전압(PV1, PV2)을 제공받아, 정극성의 데이터 전압(OUT1, OUT3)을 출력한다. 제2 출력버퍼(112)와 제4 출력버퍼(114)는 부극성 디지털 아날로그 컨버터(Negative Digital Analog Converter; NDAC)로부터 각각 부극성 전압(NV1, NV2)을 제공받고, 부극성의 데이터 전압(OUT2, OUT4)을 버퍼링하여 출력한다.

여기서, 제1 출력버퍼(111)와 제2 출력버퍼(112)는 제1 파워다운신호(PD1)에 의해서 제어되고, 제3 출력버퍼(113)와 제4 출력버퍼(114)는 제1 파워다운신호(PD1)와 다른 제2 파워다운신호(PD2)에 의해서 제어될 수 있다. 예를 들어, 블랭크(blank) 구간에서, 제1 파워다운신호(PD1)가 디스에이블되는 동안, 제2 파워다운신호(PD2)는 인에이블될 수 있다. 즉, 인에이블된 제2 파워다운신호(PD2)에 의해서, 제3 출력버퍼(113)와 제4 출력버퍼(114)는 파워다운모드(power down mode)에 진입할 수 있다. 제3 및 제4 출력버퍼(113, 114)가 파워다운모드에 진입하면, 제3 및 제4 출력버퍼(113, 114)는 소비전류가 0이 될 수 있고, 제3 및 제4 출력버퍼(113, 114)의 출력이 플로팅(floating) 상태가 될 수 있다.

출력부(120)는 다수의 데이터라인스위치(121~124)를 포함할 수 있다. 제1 데이터라인스위치(121)는 제1 출력버퍼(111)와 제1 출력단자(141) 사이에 배치되고, 제2 데이터라인스위치(122)는 제2 출력버퍼(112)와 제2 출력단자(142) 사이에 배치되고, 제3 데이터라인스위치(123)는 제3 출력버퍼(113)와 제3 출력단자(143) 사이에 배치되고, 제4 데이터라인스위치(124)는 제4 출력버퍼(114)와 제4 출력단자(144) 사이에 배치된다. 다수의 데이터라인스위치(121~124)는 제1 스위칭 신호(SW1)를 제공받아 턴온/턴오프될 수 있다. 여기서 제1 스위칭 신호(SW1)는 소오스 출력 인에이블 신호(Source Output Enable, SOE)의 반전한 신호일 수 있다.

전하공유부(130)는 다수의 전하공유스위치(131, 132)를 포함할 수 있다. 전하공유부(130)는 동일한 극성의 데이터 전압을 제공받는 다수의 채널(CH1~CH4)을 서로 연결할 수 있다. 예를 들어, 제1 전하공유스위치(131)는 제1 채널(CH1)과 제3 채널(CH3) 사이에 연결되고, 제2 전하공유스위치(132)는 제2 채널(CH2)과 제4 채널(CH4) 사이에 연결될 수 있다.

다수의 전하공유스위치(131, 132)는 제2 스위칭 신호(SW2)를 제공받아 턴온/턴오프될 수 있다.

또한, 제1 전하공유스위치(131) 및 제2 전하공유스위치(132)는 동작구간에 따라 턴온/턴오프가 결정될 수 있다. 예를 들어, 제1 구간(예를 들어, 노말 디스플레이 구간)에서, 제1 전하공유스위치(131)와 제2 전하공유스위치(132)는 모두 턴오프될 수 있다. 또한, 제2 구간(예를 들어, 블랭크(blank) 구간)에서, 제1 전하공유스위치(131)와 제2 전하공유스위치(132)는 모두 턴온될 수 있다. 즉 제1 채널(CH1)과 제3 채널(CH3)을 서로 전기적으로 쇼트시키고, 제2 채널(CH2)과 제4 채널(CH4)을 서로 전기적으로 쇼트시킬 수 있다.

따라서, 블랭크 구간에서, 제1 파워다운신호(PD1)는 디스에이블되고, 제2 파워다운신호(PD2)는 인에이블된다. 즉, 제1 출력버퍼(111)와 제2 출력버퍼(112)는 정상동작을 하고, 제3 출력버퍼(113)와 제4 출력버퍼(114)는 파워다운모드에 들어간다. 여기서, 제1 전하공유스위치(131) 및 제2 전하공유스위치(132)는 턴온되기 때문에, 제1 출력버퍼(111)는 제1 채널(CH1)과 제3 채널(CH3)에 동일한 전압을 제공할 수 있다. 마찬가지로, 제2 출력버퍼(112)는 제2 채널(CH2)과 제4 채널(CH4)에 동일한 전압을 제공할 수 있다. 도 2는 도 1의 소오스 드라이버의 구동 방법을 설명하기 위한 타이밍도이다.

도 1 및 도 2를 참조하면, 제1 구간(I)은 노말 디스플레이 구간이고, 제2 구간(II)은 블랭크 구간일 수 있다.

제1 구간(I)에서, 제1 파워다운신호(PD1)와 다른 제2 파워다운신호(PD2)는 디스에이블 상태(예를 들어, 로우 레벨)이다. 따라서, 제1 출력버퍼(111) 내지 제4 출력버퍼(114)는 노말 동작을 수행한다. 즉, 제1 출력버퍼(111) 및 제3 출력버퍼(113)는 정극성 출력버퍼이기 때문에, 도시된 것과 같이, 데이터 전압(OUT1, OUT3)은 공통전압(Vcom)보다 큰 영역에서 스윙하는 신호일 수 있다. 또한, 제2 출력버퍼(112) 및 제4 출력버퍼(114)는 부극성 출력버퍼이기 때문에, 도시된 것과 같이, 데이터 전압(OUT2, OUT4)은 공통전압(Vcom)보다 작은 영역에서 스윙하는 신호일 수 있다. 소오스 출력 인에이블 신호(SOE)는 주기적으로 인에이블되면서, 데이터 전압(OUT1~OUT4)의 출력타이밍을 결정한다. 전술한 것과 같이, 제1 스위칭 신호(SW1)는 소오스 출력 인에이블 신호(SOE)를 반전시킨 신호일 수 있다. 따라서, 소오스 출력 인에이블 신호(SOE)가 하이 레벨로 인에이블될 때마다, 출력버퍼(111~114)는 제1 내지 제4 데이터 전압(OUT1~OUT4)을 출력한다.

제2 스위칭 신호(SW2)는 디스에이블 상태(예를 들어, 로우 레벨)이다. 따라서, 다수의 전하공유스위치(131, 132)는 턴오프 상태이다. 따라서, 각 채널(CH1~CH4)은 서로 전기적으로 분리되고, 각 채널(CH1~CH4)은 대응되는 출력버퍼(111~114)에서 데이터 전압(OUT1~OUT4)을 제공받을 수 있다.

한편, 제2 구간(II)에서, 제1 파워다운신호(PD1)는 디스에이블 상태를 유지하고, 제2 파워다운신호(PD2)는 인에이블 상태(예를 들어, 하이 레벨)가 된다. 따라서, 제3 및 제4 출력버퍼(113, 114)는 파워다운 모드로 들어간다.

또한, 제2 스위칭 신호(SW2)는 인에이블 상태(예를 들어, 하이 레벨)가 된다. 따라서, 다수의 전하공유스위치(131, 132)는 턴온 상태가 된다. 즉, 제1 채널(CH1)과 제3 채널(CH3)은 쇼트 상태가 되고, 제2 채널(CH2)과 제4 채널(CH4)은 쇼트 상태가 된다.

따라서, 제1 출력버퍼(111)는 동일한 전압을 제1 채널(CH1)과 제3 채널(CH3)에 제공할 수 있다. 제2 출력버퍼(112)는 동일한 전압을 제2 채널(CH2)과 제4 채널(CH4)에 제공할 수 있다.

제2 구간(II)에서, 예를 들어, t(단, t은 2이상의 자연수)개의 채널에 s(단, s는 t보다 작은 자연수)개의 출력버퍼가 전압을 제공할 수 있다. 도 1에서는 예시적으로, 4개의 채널(CH1~CH4)에 2개의 출력버퍼(111, 112)가 전압을 제공하는 것으로 설명하였으나, 이에 한정되지 않는다. 데이터 전압(OUT1~OUT4)을 정극성과 부극성으로 구분할 필요가 없다면, 4개의 채널(CH1~CH4)에 1개의 출력버퍼(예를 들어, 111)가 전압을 제공할 수 있다.

따라서, 제2 구간(II)에서 사용되는 출력버퍼(111, 112)의 개수가, 제1 구간(I)에서 사용되는 출력버퍼(111~114)의 개수보다 적다. 따라서, 제2 구간(II)에서 사용되는 전력 소모를 줄일 수 있다.

도 3은 본 발명의 다른 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다. 설명의 편의상, 도 1 및 도 2를 이용하여 설명한 것과 다른 점을 위주로 설명한다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 소오스 드라이버(11)는 다수의 출력버퍼(111~118)와, 출력부(120)와, 전하공유부(130) 등을 포함한다.

다수의 출력버퍼(111~118)는 예를 들어, 제1 출력버퍼(111) 내지 제8 출력버퍼(118)를 포함할 수 있다. 제1 출력버퍼(111) 내지 제8 출력버퍼(118)는 각각 일대일로 대응되는 채널(CH1~CH8)과 연결될 수 있다. 제1, 제3, 제5 및 제7 출력버퍼(111, 113, 115, 117)는 정극성 출력버퍼일 수 있고, 제2, 제4, 제6 및 제8 출력버퍼(112, 114, 116, 118)는 부극성 출력버퍼일 수 있다.

여기서, 제1, 제2, 제7 및 제8 출력버퍼(111, 112, 117, 118)는 제1 파워다운신호(PD1)에 의해서 제어되고, 제3 내지 제6 출력버퍼(113~116)는 제1 파워다운신호(PD1)와 다른 제2 파워다운신호(PD2)에 의해서 제어될 수 있다.

출력부(120)는 다수의 데이터라인스위치(121~128)를 포함할 수 있다. 다수의 데이터라인스위치(121~128)는 제1 스위칭 신호(SW1)를 제공받아 턴온/턴오프될 수 있다.

전하공유부(130)는 다수의 전하공유스위치(131~136)를 포함할 수 있다. 전하공유부(130)는 동일한 극성의 데이터 전압을 제공받는 다수의 채널(CH1~CH8)을 서로 연결할 수 있다. 예를 들어, 제1 전하공유스위치(131)는 제1 채널(CH1)과 제3 채널(CH3) 사이에 연결되고, 제2 전하공유스위치(132)는 제2 채널(CH2)과 제4 채널(CH4) 사이에 연결될 수 있다. 제3 전하공유스위치(133)는 제3 채널(CH3)과 제5 채널(CH5) 사이에 연결되고, 제4 전하공유스위치(134)는 제4 채널(CH4)과 제6 채널(CH6) 사이에 연결될 수 있다. 제5 전하공유스위치(135)는 제5 채널(CH5)과 제7 채널(CH7) 사이에 연결되고, 제6 전하공유스위치(136)는 제6 채널(CH6)과 제8 채널(CH8) 사이에 연결될 수 있다.

여기서, 블랭크 구간에서, 제1 파워다운신호(PD1)는 디스에이블되고, 제2 파워다운신호(PD2)는 인에이블된다. 블랭크 구간에서 동작하는 출력버퍼(111, 112, 117, 118) 사이에, 파워다운모드에 진입한 출력버퍼(113, 114, 115, 116)가 배치될 수 있다. 다르게 설명하면, 제1, 제2, 제7 및 제8 채널(CH1, CH2, CH7, CH8) 사이에, 제3 내지 제6 채널(CH3~CH6)이 배치될 수 있다. 또는, 제1, 제2, 제7 및 제8 채널(CH1, CH2, CH7, CH8)과 연결된, 디스플레이 패널 내의 데이터 라인은, 디스플레이 패널의 양 끝에 배치될 수 있다.

따라서, 양쪽에 배치된 출력버퍼(111, 117)에서 출력된 데이터 전압(OUT1, OUT7)이 안쪽에 배치된 출력버퍼(113, 115)에 대응되는 채널(CH3, CH5)에도 제공된다. 또한, 양쪽에 배치된 출력버퍼(112, 118)에서 출력된 데이터 전압(OUT2, OUT8)이 안쪽에 배치된 출력버퍼(114, 116)에 대응되는 채널(CH4, CH6)에도 제공된다.

도 4은 본 발명의 또 다른 실시예에 따른 소오스 드라이버의 일부를 설명하기 위한 블록도이다. 설명의 편의상, 도 3를 이용하여 설명한 것과 다른 점을 위주로 설명한다.

도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 소오스 드라이버(12)에서, 제3 출력버퍼(113) 및 제4 출력버퍼(114)는 제1 파워다운신호(PD1)에 의해 제어되고, 나머지 출력버퍼(111, 112, 115~118)은 제2 파워다운신호(PD2)에 의해 제어될 수 있다.

전술한 것과 같이, 블랭크 구간에서, 제2 파워다운신호(PD2)는 인에이블되고, 제1 파워다운신호(PD1)는 디스에이블 상태를 유지한다. 따라서, 블랭크 구간에서, 제3 출력버퍼(113)는 채널(CH3)뿐만 아니라, 다른 정극성 출력버퍼(111, 115, 117)에 대응되는 채널(CH1, CH5, CH7)에 동일한 전압을 제공할 수 있다. 제4 출력버퍼(114)는 채널(CH4)뿐만 아니라, 다른 부극성 출력버퍼(112, 116, 118) 에 대응되는 채널(CH2, CH6, CH8)에 동일한 전압을 제공할 수 있다.

정리하면, 도 1 내지 도 4를 이용하여 설명한 것과 같이, 다수의 정극성 출력버퍼는 다수의 정극성 채널과 각각 일대일로 대응될 수 있다. 또한, 다수의 부극성 출력버퍼는 다수의 부극성 채널과 각각 일대일로 대응될 수 있다. 제1 구간(예를 들어, 노말 디스플레이 구간)에서 다수의 정극성 출력버퍼는 각각 대응되는 다수의 정극성 채널에 전압을 제공하고, 다수의 부극성 출력버퍼는 각각 대응되는 다수의 부극성 채널에 전압을 제공한다. 하지만, 제2 구간(예를 들어, 블랭크 구간)에서 다수의 정극성 출력버퍼 중 일부가 다수의 정극성 채널 모두에 전압을 제공하고, 다수의 부극성 출력버퍼 중 일부가 상기 다수의 부극성 채널 모두에 전압을 제공할 수 있다. 이와 같이 함으로써, 제2 구간(II)에서 사용되는 전력 소모를 최소화할 수 있다.

도 5는 본 발명의 또 다른 실시예에 따른 소오스 드라이버를 설명하기 위한 블록도이다. 도 5는 도 1 내지 도 4를 이용하여 설명한 소오스 드라이버를 집적회로(DIC1)로 구현한 예를 구체적으로 설명하기 위한 것이다.

도 5를 참조하면, 데이터 드라이버 집적회로(DIC1)는 쉬프트 레지스터(221), 제1 래치 어레이(222), 제2 래치 어레이(223), 감마보상전압 발생부(224), 디지털 아날로그 컨버터(이하, DAC 라 한다)(225), 버퍼회로(226) 및 전하공유회로(227)를 포함한다.

쉬프트 레지스터(221)는 소오스 스타트 펄스(SSP)를 제공받아 스타트하고, 소오스 샘플링 클럭(SSC)에 따라 샘플링 신호를 쉬프트시킨다. 또한, 쉬프트 레지스터(221)는 제1 래치 어레이(222)의 래치수를 초과하는 데이터가 공급될 때 캐리신호 (CAR)를 발생한다.

제1 래치 어레이(222)는 쉬프트 레지스터(221)로부터 순차적으로 입력되는 샘플링 신호에 응답하여 타이밍 컨트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고, 그 데이터(RGB)를 1 수평라인분씩 래치한 다음, 1 수평라인분의 데이터를 동시에 출력한다.

제2 래치 어레이(223)는 제1 래치 어레이(222)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소오스 출력 인에이블 신호(SOE)의 로우 논리 기간동안 다른 데이터 드라이버 집적회로들의 제2 래치 어레이(223)와 동시에 디지털 비디오 데이터(RGB)를 출력한다.

감마보상전압 발생부(224)는 다수의 감마기준전압을 디지털 비디오 데이터(RGB)의 비트수로 표현 가능한 계조수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.

DAC(225)는 정극성 감마보상전압(VGH)이 공급되는 정극성 디코더, 부극성 감마보상전압(VGL)이 공급되는 부극성 디코더, 극성제어신호(POL)에 응답하여 정극성 디코더의 출력과 부극성 디코더의 출력을 선택하는 멀티플렉서를 포함한다. 정극성 디코더는 제2 래치 어레이(223)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코딩하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, 부극성 디코더는 제2 래치 어레이(223)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.

버퍼회로(226)는 전술한 다수의 출력버퍼(예를 들어, 도 1의 111~114)를 포함한다. 다수의 출력버퍼(111~114)는 DAC(225)로부터 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다. 각 출력버퍼(111~114)는 제1 파워다운신호(PD1) 또는 제2 파워다운신호(PD2)에 의해서 제어될 수 있다. 블랭크 구간에서는 예를 들어, 제2 파워다운신호(PD2)에 의해 제어되는 출력버퍼(예를 들어, 113, 114)만 파워다운모드에 들어갈 수 있다.

전하공유회로(227)는 전술한 출력부(도 1의 120)과 전하공유부(도 1의 130)을 포함할 수 있다. 특히, 전하공유부(130)는 다수의 전하공유스위치(도 1의 131, 132)를 포함할 수 있다. 이러한 전하공유스위치(131, 132)는 제2 구간(예를 들어, 블랭크(blank) 구간)에서 턴온되어 채널을 선택적으로 쇼트시킨다.

도 6은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다. 도 6은 도 1 내지 도 5를 이용하여 설명한 소오스 드라이버를 적용한 디스플레이 장치를 설명하기 위한 것이다. 설명의 편의상 액정표시장치를 예로 들었으나, 예를 들어, 유기전계발광표시장치(OLED)와 같은 평판형 디스플레이 장치에 적용될 수 있다.

도 6을 참조하면, 본 발명의 몇몇 실시예에 따른 디스플레이 장치는 디스플레이 패널(20), 타이밍 컨트롤러(21), 소오스 드라이버(22), 게이트 드라이버(23) 를 구비한다.

디스플레이 패널(20)은 예를 들어, 두 장의 유리기판 사이에 배치된 액정분자들을 구비한다. 디스플레이 패널(20)에는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 m × n (m, n은 양의 정수)개의 액정셀(Clc)이 배치된다.

디스플레이 패널(20)의 하부 유리기판에는 m 개의 데이터라인들(D1~Dm), n개의 게이트라인들(G1~Gn), TFT들, TFT들에 각각 접속된 액정셀(Clc)의 화소전극(1), 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다.

디스플레이 패널(20)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성될 수 있다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

디스플레이 패널(20)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

소오스 드라이버(22)는 도 1 내지 도 5를 이용하여 설명한 적어도 하나의 소오스 드라이버를 포함할 수 있다. 소오스 드라이버(22)는 타이밍 컨트롤러(21)의 제어 하에 디지털 비디오 데이터(RGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 소오스 드라이버(22)는 데이터전압을 데이터라인들(D1~Dm)에 공급한다. 데이터 드라이브 집적회로들은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 디스플레이 패널(20)의 하부 유리기판에 접합될 수 있다.

게이트 드라이버(23)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(G1~Gn) 사이에 접속되는 출력 버퍼등을 포함한다. 게이트 드라이버(23)는 타이밍 컨트롤러(21)의 제어하에 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 게이트라인들(G1~Gn)에 순차적으로 공급한다. 게이트 드라이버(23)는 TCP 상에 실장되어 TAB 공정에 의해 디스플레이 패널(20)의 하부 유리기판에 접합되거나, 또는 GIP(Gate driver In Panel) 공정에 의해 화소 어레이와 동시에 하부 유리기판 상에 직접 형성될 수 있다.

타이밍 컨트롤러(21)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 디스플레이 패널(20)에 맞게 재정렬하여 소오스 드라이버(22)에 공급한다. 타이밍 컨트롤러(21)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 소오스 드라이버(22)와 게이트 드라이버(23)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.

소오스 드라이버(22)를 제어하기 위한 데이터 타이밍 제어신호는 소오스 스타트 펄스(Source Start Pulse, SSP), 소오스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소오스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함한다. 소오스 스타트 펄스(SSP)는 소오스 드라이버(22)의 데이터 샘플링 시작 타이밍을 제어한다. 소오스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소오스 드라이버(22) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소오스 출력 인에이블 신호(SOE)는 소오스 드라이버(22)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 소오스 드라이버(22)로부터 출력되는 데이터전압의 수평 극성 반전 타이밍을 제어한다. 극성제어신호(POL)의 논리 반전 주기는 소정의 수평기간으로 선택된다. 예컨대, 극성제어신호(POL)는 수직 2 도트 인버젼으로 소오스 드라이버(22)를 제어할 때 2 수평기간 주기로 논리가 반전되고, 수직 1 도트 인버젼으로 소오스 드라이버(22)를 제어할 때 1 수평기간 주기로 논리가 반전된다. 소오스 드라이버(22)에서 동일 채널을 통해 연속적으로 출력되는 데이터전압의 극성 반전 주기는 극성제어신호(POL)의 논리 반전 주기에 의존한다. 한편, 소오스 드라이버(22)의 이웃한 채널들에서 동시에 출력되는 데이터전압의 극성은 소정 도트 단위(예컨대, 1 도트 단위)로 반전되도록 미리 설정된다.

또한, 제1 파워다운신호(PD1) 또는 제2 파워다운신호(PD2)는 선택적으로 다수의 출력버퍼 중 일부를 파워다운모드에 들어가게 한다. 제2 스위칭 신호(SW2)는 선택적으로 다수의 전하공유스위치를 턴온/턴오프할 수 있다.

게이트 드라이버(23)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트구동회로(23)의 출력을 제어한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

111~118: 출력버퍼 120: 출력부
121~128: 데이터라인스위치 130: 전하공유부
131~136: 전하공유스위치 CH1~CH8: 채널

Claims

파워다운모드에 대응하는 블랭크 구간에서 제1 파워다운신호에 응답하여 인에이블되고, 제1 출력단자와 연결된 제1 정극성 출력버퍼;
상기 블랭크 구간에서 제2 파워다운신호에 응답하여 디스에이블되고, 제2 출력단자와 연결된 제2 정극성 출력버퍼;
상기 블랭크 구간에서 상기 제1 파워다운신호에 응답하여 인에이블되고, 제3 출력단자와 연결된 제1 부극성 출력버퍼;
상기 블랭크 구간에서 상기 제2 파워다운신호에 응답하여 디스에이블되고, 제4 출력단자와 연결된 제2 부극성 출력버퍼;
상기 블랭크 구간에서 상기 제1 정극성 출력 버퍼의 상기 제1 출력단자와 상기 제2 정극성 출력 버퍼의 상기 제2 출력단자를 연결하는 제1 전하공유스위치; 및
상기 블랭크 구간에서 상기 제1 부극성 출력 버퍼의 상기 제3 출력단자와 상기 제2 부극성 출력 버퍼의 상기 제4 출력단자를 연결하는 제2 전하공유스위치;를 포함하고,
디스플레이 구간에서, 상기 제1 파워다운신호 및 상기 제2 파워다운신호는 디스에이블되고,
상기 블랭크 구간에서, 상기 제1 파워다운신호는 디스에이블되고 상기 제2 파워다운신호는 인에이블되고 상기 제1 전하공유스위치 및 상기 제2 전하공유스위치는 턴온되어, 상기 제1 정극성 출력버퍼는 상기 제1 출력단자 및 상기 제2 출력단자에 제1 전압을 제공하며, 상기 제1 부극성 출력 버퍼는 상기 제3 출력단자와 상기 제4 출력단자에 상기 제1 전압과 극성이 다른 제2 전압을 제공하는 소오스 드라이버.
삭제
제 1항에 있어서,
상기 디스플레이 구간에서, 상기 제1 정극성 출력버퍼는 제1 데이터 전압을 상기 제1 출력단자에 제공하고, 상기 제2 정극성 출력버퍼는 제2 데이터 전압을 상기 제2 출력단자에 제공하고, 상기 제1 데이터 전압과 상기 제2 데이터 전압은 동일한 극성을 갖는 소오스 드라이버.
삭제
삭제
제 1항에 있어서,
상기 제1 전하공유스위치 및 상기 제2 전하공유스위치는 노멀 디스플레이 구간에서 턴오프되고, 상기 블랭크 구간에서 턴온되는 소오스 드라이버.
제 6항에 있어서,
상기 노멀 디스플레이 구간에서, 상기 제1 부극성 출력버퍼는 제3 데이터 전압을 상기 제3 출력단자에 제공하고, 상기 제2 부극성 출력버퍼는 제4 데이터 전압을 상기 제4 출력단자에 제공하고, 상기 제3 데이터 전압과 상기 제4 데이터 전압은 동일한 극성을 갖는 소오스 드라이버.
제 1항에 있어서,
상기 제1 파워다운신호에 의해 제어되고, 제5 출력단자와 연결된 제3 정극성 출력버퍼를 더 포함하고,
상기 제1 정극성 출력버퍼와 상기 제3 정극성 출력버퍼 사이에, 상기 제2 정극성 출력버퍼가 배치되는 소오스 드라이버.
다수의 데이터 라인과 다수의 게이트 라인을 포함하는 디스플레이 패널;
상기 다수의 데이터 라인과 연결된 소오스 드라이버를 포함하되, 상기 소오스 드라이버는
파워다운모드에 대응하는 블랭크 구간에서 제1 파워다운신호에 응답하여 인에이블되고, 제1 출력단자와 연결된 제1 정극성 출력버퍼;
상기 블랭크 구간에서 제2 파워다운신호에 응답하여 디스에이블되고, 제2 출력단자와 연결된 제2 정극성 출력버퍼;
상기 블랭크 구간에서 상기 제1 파워다운신호에 응답하여 인에이블되고, 제3 출력단자와 연결된 제1 부극성 출력버퍼;
상기 블랭크 구간에서 상기 제2 파워다운신호에 응답하여 디스에이블되고, 제4 출력단자와 연결된 제2 부극성 출력버퍼;
상기 블랭크 구간에서 상기 제1 정극성 출력 버퍼의 상기 제1 출력단자와 상기 제2 정극성 출력 버퍼의 상기 제2 출력단자를 연결하는 제1 전하공유스위치;
상기 블랭크 구간에서 상기 제1 부극성 출력 버퍼의 상기 제3 출력단자와 상기 제2 부극성 출력 버퍼의 상기 제4 출력단자를 연결하는 제2 전하공유스위치;를 포함하고,
디스플레이 구간에서, 상기 제1 파워다운신호 및 상기 제2 파워다운신호는 디스에이블되고,
상기 블랭크 구간에서, 상기 제1 파워다운신호는 디스에이블되고 상기 제2 파워다운신호는 인에이블되고 상기 제1 전하공유스위치 및 상기 제2 전하공유스위치는 턴온되어, 상기 제1 정극성 출력버퍼는 상기 제1 출력단자 및 상기 제2 출력단자에 제1 전압을 제공하고, 상기 제1 부극성 출력버퍼는 상기 제3 출력단자 및 상기 제4 출력단자에 상기 제1 전압과 극성이 다른 제2 전압을 제공하는 디스플레이 장치.
삭제