KR101885807B1 - 액정표시장치 및 그의 차지쉐어 콘트롤방법 - Google Patents

액정표시장치 및 그의 차지쉐어 콘트롤방법 Download PDF

Info

Publication number
KR101885807B1
KR101885807B1 KR1020110116574A KR20110116574A KR101885807B1 KR 101885807 B1 KR101885807 B1 KR 101885807B1 KR 1020110116574 A KR1020110116574 A KR 1020110116574A KR 20110116574 A KR20110116574 A KR 20110116574A KR 101885807 B1 KR101885807 B1 KR 101885807B1
Authority
KR
South Korea
Prior art keywords
data
control signal
logic
charge share
share control
Prior art date
Application number
KR1020110116574A
Other languages
English (en)
Other versions
KR20130051303A (ko
Inventor
정문수
서보건
김경록
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110116574A priority Critical patent/KR101885807B1/ko
Publication of KR20130051303A publication Critical patent/KR20130051303A/ko
Application granted granted Critical
Publication of KR101885807B1 publication Critical patent/KR101885807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 그 교차영역에 액정셀들이 매트릭스 형태로 배치된 액정표시패널; 소스 출력 인에이블신호가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 상기 데이터라인들에 공급하고, 상기 소스 출력 인에이블신호가 하이논리로 유지되는 각 수평 블랭크기간 동안 차지 쉐어 콘트롤신호의 논리레벨에 따라 정극성 출력 채널과 부극성 출력 채널을 쇼트 시키기 위한 차지 쉐어링을 선택적으로 실시하는 데이터 구동회로; 및 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 차지쉐어 콘트롤회로를 구비한다.

Description

액정표시장치 및 그의 차지쉐어 콘트롤방법{Liquid Crystal Display And Chage Share Control Method Thereof}
본 발명은 액정표시장치 및 그의 차지쉐어 콘트롤방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다.
이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 소정의 액정셀들 단위로 데이터전압의 충전 극성을 공통전압을 기준으로 서로 반전시킨다. 그런데, 이러한 인버젼 구동방식에 의하는 경우, 데이터전압의 극성이 바뀔때마다 데이터라인들에 공급되는 데이터전압의 스윙폭이 커지고 데이터 구동회로의 발열온도가 높아져 소비전력이 급증하는 단점이 있다.
이에, 데이터전압의 스윙폭을 줄이고 데이터 구동회로의 발열온도 및 소비전력을 줄이기 위하여, 도 1a 및 도 1b와 같은 차지 쉐어(charge share) 방식이 제안된 바 있다. 차지 쉐어 방식은 데이터 구동회로의 인접 출력 채널 사이에 접속된 제1 스위치(SW1)를 턴 온 시켜 패널 내 양전하(+ charge)와 음전하(- charge)를 쉐어링(CSC on) 시킴으로써, 데이터 구동회로의 출력 레벨을 공통전압 레벨로 변경한다. 제1 스위치(SW1)는 소스 출력 인에이블신호(SOE)가 하이논리로 유지되는 수평 블랭크 기간마다 턴 온 되고, 소스 출력 인에이블신호(SOE)가 로우논리로 유지되는 수평 기간들에서 턴 오프 된다. 제2 스위치(SW2)는 데이터 구동회로의 출력(Vout1,Vout2)을 단속하기 위한 것으로, 제1 스위치(SW1)와 반대로 동작된다.
차지 쉐어 방식에 의한다고 해서 항상 데이터 구동회로의 소비전력이 줄어드는 것은 아니다. 차지 쉐어 방식을 데이터 트랜지션(data transition)을 고려하지 않고 무조건 적용하면 오히려 데이터 구동회로의 소비전력이 증가될 수 있다. 예컨대, 세로 방향을 따라 2 도트 단위로 액정셀들의 극성을 반전시키고 가로 방향을 따라 1 도트 단위로 액정셀들의 극성을 반전시키는 수직 2 도트 인버젼 방식으로 액정셀들을 구동시키는 경우, 도 2의 각 패턴들에서 차지 쉐어링 여부에 따른 소비전력은 달라진다. 도 2의 (A)와 같이 1라인씩 교대로 화이트 계조와 블랙 계조를 표시하는 1 바이 1 패턴의 경우에는 차지 쉐어링을 실시했을 때가 실시하지 않았을 때에 비해 소비전력이 줄어든다. 하지만, 도 2의 (B)에 도시된 모자이크 패턴, 도 2의 (C)에 도시된 화이트 패턴, 및 도 2의 (D)에 도시된 블랙 패턴의 경우에는 차지 쉐어링을 실시했을 때가 실시하지 않았을 때에 비해 오히려 소비전력이 증가된다. 특히 화이트 패턴의 경우 차지 쉐어링의 실시에 의해 소비전력이 상대적으로 크게 증가한다. 이는 도 3에 도시된 바와 같이 데이터 트랜지션 횟수 및 폭이 차지 쉐어링의 실시 전(CSC off)에 비해 실시 후(CSC on)에 더 커졌고, 또한 데이터 구동회로의 스위치 구동(도 1a의 제1 스위치(SW1) on)에 의해 전력이 소모되었기 때문이다.
따라서, 본 발명의 목적은 데이터 트랜지션에 따라 차지 쉐어링 여부를 콘트롤하여 데이터 구동회로의 소비전력을 효과적으로 줄일 수 있도록 한 액정표시장치 및 그의 차지쉐어 콘트롤방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 그 교차영역에 액정셀들이 매트릭스 형태로 배치된 액정표시패널; 소스 출력 인에이블신호가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 상기 데이터라인들에 공급하고, 상기 소스 출력 인에이블신호가 하이논리로 유지되는 각 수평 블랭크기간 동안 차지 쉐어 콘트롤신호의 논리레벨에 따라 정극성 출력 채널과 부극성 출력 채널을 쇼트 시키기 위한 차지 쉐어링을 선택적으로 실시하는 데이터 구동회로; 및 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 차지쉐어 콘트롤회로를 구비한다.
본 발명의 실시예에 따른 액정표시장치의 차지쉐어 콘트롤방법은 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 단계; 및 소스 출력 인에이블신호가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 액정표시패널의 데이터라인들에 공급하고, 상기 소스 출력 인에이블신호가 하이논리로 유지되는 각 수평 블랭크기간 동안 상기 차지 쉐어 콘트롤신호의 논리레벨에 따라 정극성 출력 채널과 부극성 출력 채널을 쇼트 시키기 위한 차지 쉐어링을 선택적으로 실시하는 단계를 포함
본 발명에 따른 액정표시장치 및 그의 차지쉐어 콘트롤방법은 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 차지 쉐어링을 콘트롤함으로써 기존에 차지 쉐어링을 일률적으로 실시하거나 또는 일률적으로 미실시하는 것에 비해 데이터 구동회로의 소비전력을 획기적으로 줄일 수 있다.
도 1a 및 도 1b는 기존의 차지 쉐어 방식을 설명하기 위한 도면들.
도 2는 다양한 표시패턴들을 보여주는 도면.
도 3은 화이트 패턴 구현시 차지 쉐어링 여부에 따른 데이터 트랜지션을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.
도 5는 도 4의 차지쉐어 콘트롤회로를 상세히 보여주는 도면.
도 6a 및 도 6b는 각각 수직 1 도트 인버젼 방식에서의 극성제어신호의 논리 및 데이터 트랜지션을 보여주는 도면들.
도 7a 및 도 7b는 각각 수직 2 도트 인버젼 방식에서의 극성제어신호의 논리 및 데이터 트랜지션을 보여주는 도면들.
도 8은 극성제어신호가 비반전될 때 서로 비교되는 제1 및 제2 수평기간의 데이터를 보여주는 도면.
도 9a 및 도 9b는 극성제어신호가 비반전될 때 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우의 일 예를 보여주는 도면들.
도 10a 내지 도 11b는 극성제어신호가 비반전될 때 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 경우의 예들을 보여주는 도면들.
도 12는 극성제어신호가 반전될 때 소정의 기준값과 비교되는 제1 수평기간의 데이터를 보여주는 도면.
도 13a 및 도 13b는 극성제어신호가 반전될 때 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우의 일 예를 보여주는 도면들.
도 14a 및 도 14b는 극성제어신호가 반전될 때 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 경우의 일 예를 보여주는 도면들.
도 15는 개별적으로 차지 쉐어 콘트롤신호를 공급받는 다수의 데이터 드라이버 집적회로들을 보여주는 도면들.
도 16 및 도 17은 도 15에 도시된 일 데이터 드라이버 집적회로를 상세히 보여주는 도면들.
도 18은 본 발명의 실시예에 따른 액정표시장치의 차지쉐어 콘트롤방법을 보여주는 도면.
이하, 도 4 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치를 보여준다.
도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(20), 타이밍 콘트롤러(21), 데이터 구동회로(22), 게이트 구동회로(23) 및 차지쉐어 콘트롤회로(24)를 구비한다.
액정표시패널(20)은 두 장의 유리기판 사이에 배치된 액정분자들을 구비한다. 이 액정표시패널(20)에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 m×n (m,n은 양의 정수)개의 액정셀들(Clc)이 배치된다.
액정표시패널(20)의 하부 유리기판에는 m 개의 데이터라인들(D1 내지 Dm), n개의 게이트라인들(G1 내지 Gn), TFT들, TFT들에 각각 접속된 액정셀(Clc)의 화소전극(1), 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다.
액정표시패널(20)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.
액정표시패널(20)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
데이터 구동회로(22)는 도 15와 같이 다수의 데이터 드라이버 집적회로들을 구비한다. 데이터 구동회로(22)는 타이밍 콘트롤러(21)의 제어 하에 디지털 비디오 데이터(RGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 데이터 구동회로(22)는 소스 출력 인에이블신호(SOE)가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 데이터 구동회로(22)는 차지쉐어 콘트롤신호(TP)의 제어하에 소스 출력 인에이블신호(SOE)가 하이논리로 유지되는 각 수평 블랭크기간 동안 차지 쉐어링을 선택적으로 실시한다. 데이터 구동회로(22)는 제1 논리(이하, 하이논리)로 입력되는 차지쉐어 콘트롤신호(TP)에 응답하여 정극성 데이터전압이 출력되는 채널들과 부극성 데이터전압이 출력되는 채널들을 서로 쇼트시켜 차지 쉐어링을 실시한다. 반면, 데이터 구동회로(22)는 차지쉐어 콘트롤신호(TP)가 제2 논리(이하, 로우논리)로 입력되면 차지 쉐어링을 실시하지 않는다. 데이터 드라이브 집적회로들은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 액정표시패널(20)의 하부 유리기판에 접합될 수 있다.
게이트 구동회로(23)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼등을 포함한다. 게이트 구동회로(23)는 타이밍 콘트롤러(21)의 제어하에 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트 구동회로(23)는 TCP 상에 실장되어 TAB 공정에 의해 액정표시패널(20)의 하부 유리기판에 접합되거나, 또는 GIP(Gate driver In Panel) 공정에 의해 화소 어레이와 동시에 하부 유리기판 상에 직접 형성될 수 있다.
타이밍 콘트롤러(21)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(20)에 맞게 재정렬하여 데이터 구동회로(22)에 공급한다. 타이밍 콘트롤러(21)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(22)와 게이트 구동회로(23)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.
데이터 구동회로(22)를 제어하기 위한 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(22)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(22) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(22)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(22)로부터 출력되는 데이터전압의 수평 극성 반전 타이밍을 제어한다. 극성제어신호(POL)의 논리 반전 주기는 소정의 수평기간으로 선택된다. 예컨대, 극성제어신호(POL)는 수직 2 도트 인버젼으로 데이터 구동회로(22)를 제어할 때 2 수평기간 주기로 논리가 반전되고, 수직 1 도트 인버젼으로 데이터 구동회로(22)를 제어할 때 1 수평기간 주기로 논리가 반전된다. 데이터 구동회로(22)에서 동일 채널을 통해 연속적으로 출력되는 데이터전압의 극성 반전 주기는 극성제어신호(POL)의 논리 반전 주기에 의존한다. 한편, 데이터 구동회로(22)의 이웃한 채널들에서 동시에 출력되는 데이터전압의 극성은 소정 도트 단위(예컨대, 1 도트 단위)로 반전되도록 미리 설정된다.
게이트 구동회로(23)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(23)의 출력을 제어한다.
차지쉐어 콘트롤회로(24)는 라인 바이 라인으로 극성제어신호(POL)와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 차지 쉐어링을 콘트롤함으로써 소비전력을 저감한다. 차지쉐어 콘트롤회로(24)는 서로 이웃한 제1 수평기간과 제2 수평기간에서의 극성제어신호(POL)의 반전 여부를 분석한다. 그리고, 제1 및 제2 수평기간에서 극성제어신호(POL)가 동일 논리로 유지되는 경우, 차지쉐어 콘트롤회로(24)는 데이터 구동회로(22)의 동일 출력 채널들 각각을 통해 연속적으로 출력될 제1 수평기간의 제1 데이터와 제2 수평기간의 제2 데이터를 비교하고, 제1 데이터의 계조가 제2 데이터의 계조보다 크면서 제1 및 제2 데이터 간의 계조차가 미리 설정된 제1 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제1 기준 카운트값 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 하이논리로 발생하고, 그 이외에는 차지 쉐어 콘트롤신호(TP)를 로우논리로 발생한다. 한편, 제1 및 제2 수평기간에서 극성제어신호(POL)가 서로 다른 논리를 갖는 경우, 차지쉐어 콘트롤회로(24)는 데이터 구동회로(22)의 각 출력 채널을 통해 출력될 제1 수평기간의 제1 데이터 계조가 미리 설정된 제2 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제2 기준 카운트값 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 하이논리로 발생하고, 그 이외에는 차지 쉐어 콘트롤신호(TP)를 로우논리로 발생한다. 차지 쉐어 콘트롤신호(TP)가 하이논리로 발생될 때 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 차지 쉐어링이 실시되고, 차지 쉐어 콘트롤신호(TP)가 로우논리로 발생될 때 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 차지 쉐어링이 차단된다.
도 5는 차지쉐어 콘트롤회로(24)를 상세히 보여준다. 그리고, 도 6a 내지 도 14b는 차지쉐어 콘트롤회로(24)의 동작 설명을 위한 도면들이다.
도 5를 참조하면, 차지쉐어 콘트롤회로(24)는 POL 검출부(241), 제1 데이터 비교부(242), 라인 메모리(243), 데이터 트랜지션 분석부(244), 제1 카운터(245), 제1 차지쉐어 콘트롤신호 발생부(246), 제2 데이터 비교부(247), 제2 카운터(248), 제2 차지쉐어 콘트롤신호 발생부(249)를 구비한다.
POL 검출부(241)는 서로 이웃한 제1 수평기간과 제2 수평기간에서 극성제어신호(POL)의 반전 여부를 분석한다. POL 검출부(241)는 제1 수평기간에서의 극성제어신호(POL) 논리를 레지스터(register)에 저장한 후, 이 저장된 제1 수평기간에서의 극성제어신호(POL) 논리를 제2 수평기간에서 극성제어신호(POL)가 입력될 때 제2 수평기간에서의 극성제어신호(POL) 논리와 배타적 논리합(Exclusive OR) 연산한다. 이러한 배타적 논리합 연산을 통해, POL 검출부(241)는 제1 및 제2 수평기간에서 극성제어신호(POL)가 동일 논리로 유지되면(즉, 비반전 되면) POL 분석결과 신호를 로우논리로, 제1 및 제2 수평기간에서 극성제어신호(POL)가 서로 다른 논리를 가지면(즉, 반전되면) POL 분석결과 신호를 하이논리로 발생한다.
도 6a 및 도 6b와 같이 인버젼 방식이 수직 1 도트로 선택되는 경우, POL 검출부(241)는 POL 분석결과 신호를 계속해서 반전을 지시하는 하이논리(H)로 발생한다. 반면, 도 7a 및 도 7b와 같이 인버젼 방식이 수직 2 도트로 선택되는 경우, POL 검출부(241)는 POL 분석결과 신호를 비반전을 지시하는 로우논리(L)와 반전을 지시하는 하이논리(H)로 교번시킨다.
POL 분석결과 신호가 로우논리(L)로 출력되면, 도 5에 도시된 "PATH 1"을 따라 제1 데이터 비교부(242), 라인 메모리(243), 데이터 트랜지션 분석부(244), 제1 카운터(245), 및 제1 차지쉐어 콘트롤신호 발생부(246)가 순차 동작하여 차지 쉐어 콘트롤신호(TP)를 생성한다.
라인 메모리(243)는 입력 디지털 비디오 데이터(RGB)를 1 수평 라인분씩 저장한다.
제1 데이터 비교부(242)는 제2 수평기간의 제2 데이터를 라인 메모리(243)로부터 입력되는 제1 수평기간의 제1 데이터와 비교한다. 예를 들어, 제1 데이터 비교부(242)는 도 8에 도시된 바와 같이 제2 수평기간((j+1)H)(j는 양의 정수)의 제2 데이터(D0',D1',D2',...,Dk')(k는 양의 정수)를 제1 수평기간(jH)의 제1 데이터(D0,D1,D2,...,Dk)와 각각 비교한다. 여기서, 비교되는 대상은 동일 출력 채널을 통해 연속적으로 출력되는 데이터이므로, D0와 D0', D1과 D1', D2와 D2', Dk와 Dk'등이다.
데이터 트랜지션 분석부(244)는 제1 데이터 비교부(242)로부터 비교 결과를 입력 받고, 제1 데이터의 계조가 제2 데이터의 계조보다 크면 제1 및 제2 데이터 간의 계조차를 산출한 후, 데이터 트랜지션 량에 해당되는 이 산출된 계조차를 미리 설정된 제1 기준값(X1)과 비교한다.
제1 카운터(245)는 산출된 계조차가 제1 기준값(X1) 이상인 경우에만 카운트값을 1씩 증가시키고, 그 이외의 경우(제1 데이터의 계조가 제2 데이터의 계조보다 작은 경우, 제1 데이터의 계조가 제2 데이터의 계조보다 크더라도 산출된 계조차가 제1 기준값(X1) 미만인 경우)에는 카운트 값을 증가시키지 않는다. 여기서, 산출된 계조차가 제1 기준값(X1) 이상인 경우는 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우를 지시한다. 그리고, 제1 데이터의 계조가 제2 데이터의 계조보다 작거나 또는, 제1 데이터의 계조가 제2 데이터의 계조보다 크더라도 산출된 계조차가 제1 기준값(X1) 미만인 경우는 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 경우를 지시한다.
차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우는 도 9a에 예시되어 있다. 도 9a와 같이 제1 데이터(Dk)의 A 계조(예컨대 255계조)가 제2 데이터(Dk')의 B 계조(예컨대 20계조)보다 크면서 제1 및 제2 데이터(Dk,Dk') 간의 계조차(DV)가 제1 기준값(X1) 이상인 경우에는 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리하다. 이는 계조차(DV)가 제1 기준값(X1) 이상일 때에는 A 계조에서 B 계조로 변경함에 있어 도 9b에 도시된 바와 같이, 차지 쉐어링을 통해 A 계조에서 0 계조로 강제 방전(①의 과정)시키고 다시 0 계조에서 B 계조로 충전(②의 과정)시키는데 필요한 소비전력이, 차지 쉐어링 없이 A 계조에서 B 계조로 방전(③의 과정)시키는데 필요한 소비전력보다 더 작기 때문이다. ①의 과정을 위한 소비전력은 데이터 구동회로(22)의 차지 쉐어 스위치(도 17의 SW1)를 구동시키는 데 소모되는 전력이다. ②의 과정을 위한 소비전력은 데이터 구동회로(22) 내에서 데이터전압을 높이는 데 소모되는 전력이다. 그리고, ③의 과정을 위한 소비전력은 데이터 구동회로(22) 내에서 데이터전압을 낮추는 데 소모되는 전력이다.
차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 일 예는 도 10a와 같다. 도 10a에 도시된 것처럼, 제1 데이터(Dk)의 A 계조(예컨대 255계조)가 제2 데이터(Dk')의 C 계조(예컨대, 200계조)보다 크더라도 제1 및 제2 데이터(Dk,Dk') 간의 계조차(DV)가 제1 기준값(X1) 미만인 경우에는 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리하다. 이는 계조차(DV)가 제1 기준값(X1) 미만일 때에는 A 계조에서 C 계조로 변경함에 있어 도 10b에 도시된 바와 같이, 차지 쉐어링을 통해 A 계조에서 0 계조로 강제 방전(①의 과정)시키고 다시 0 계조에서 C 계조로 충전(②의 과정)시키는데 필요한 소비전력이, 차지 쉐어링 없이 A 계조에서 C 계조로 방전(③의 과정)시키는데 필요한 소비전력보다 더 크기 때문이다. 도 10b에서, ③에 해당되는 방전량은 도 9b와 비교하여 더 줄어드는 대신 ②에 해당되는 충전량은 도 9b와 비교하여 외히려 더 늘어나기 때문에, A 계조에서 C 계조로 변경함에 있어 ① 및 ②의 과정(차지 쉐어링 실시)을 거치는 것보다 ③의 과정(차지 쉐어링 미실시)을 거치는 것이 전력 소모가 더 적어지는 것이다.
차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 다른 예는 도 11a와 같다. 도 11a에 도시된 것처럼, 제1 데이터(Dk)의 B 계조(예컨대, 20계조)가 제2 데이터(Dk')의 A 계조(예컨대 255계조)보다 작은 경우에는 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리하다. 이는 B 계조에서 A 계조로 변경함에 있어 도 11b에 도시된 바와 같이, 차지 쉐어링을 통해 B 계조에서 0 계조로 강제 방전(①의 과정)시키고 다시 0 계조에서 A 계조로 충전(②의 과정)시키는데 필요한 소비전력이, 차지 쉐어링 없이 B 계조에서 A 계조로 충전(③의 과정)시키는데 필요한 소비전력보다 더 크기 때문이다. ①의 과정을 위한 소비전력은 데이터 구동회로(22)의 차지 쉐어 스위치(도 17의 SW1)를 구동시키는 데 소모되는 전력이다. ②의 과정을 위한 소비전력은 데이터 구동회로(22) 내에서 데이터전압을 높이는 데 소모되는 전력이다. 그리고, ③의 과정을 위한 소비전력은 데이터 구동회로(22) 내에서 데이터전압을 높이는 데 소모되는 전력이다. 도 11b에서, B 계조에서 A 계조로 변경함에 있어 차지 쉐어링을 실시하면 더 큰 전압을 충전해야 되기 때문에, ① 및 ②의 과정(차지 쉐어링 실시)을 거치는 것보다 ③의 과정(차지 쉐어링 미실시)을 거치는 것이 전력 소모가 더 적어지는 것이다.
도 9a 내지 도 11b에서는 데이터의 극성이 정극성(+)일 경우에만 예시하고 있다. 부극성(-)일 경우에도 정극성(+)과 마찬가지로 공통전압(Vcom)과의 차가 클수록 고계조로 표현되고 반대로 공통전압(Vcom)과의 차가 작을수록 저계조로 표현된다. 따라서, 본 발명은 데이터의 극성이 부극성(-)일 경우에도 동일하게 적용된다.
제1 차지쉐어 콘트롤신호 발생부(246)는 제1 카운터(245)로부터 카운트 누적값을 입력 받고, 그 카운트 누적값이 미리 정해진 제1 기준 카운트값(Y1) 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 차지 쉐어링 실시를 지시하는 하이논리로 발생하고, 그 이외에는 차지 쉐어 콘트롤신호(TP)를 차지 쉐어링 미실시를 지시하는 로우논리로 발생한다.
한편, POL 분석결과 신호가 하이논리(H)로 출력되면, 도 5에 도시된 "PATH 2"를 따라 제2 데이터 비교부(247), 제2 카운터(248), 및 제2 차지쉐어 콘트롤신호 발생부(249)가 순차 동작하여 차지 쉐어 콘트롤신호(TP)를 생성한다.
제2 데이터 비교부(247)는 제1 수평기간의 제1 데이터를 미리 설정된 제2 기준값(X2)와 비교한다. 예를 들어, 제2 데이터 비교부(247)는 도 12에 도시된 바와 같이 제1 수평기간(jH)의 제1 데이터(D0,D1,D2,...,Dk)(k는 양의 정수)를 미리 설정된 제2 기준값(X2)와 각각 비교한다.
제2 카운터(248)는 제2 데이터 비교부(247)로부터 비교 결과를 입력 받고, 제1 데이터의 계조가 제2 기준값(X2) 이상인 경우에만 카운트값을 1씩 증가시키고, 제1 데이터의 계조가 제2 기준값(X2) 미만인 경우에는 카운트 값을 증가시키지 않는다. 여기서, 제1 데이터의 계조가 제2 기준값(X2) 이상인 경우는 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우를 지시한다. 그리고, 제1 데이터의 계조가 제2 기준값(X2) 미만인 경우는 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 경우를 지시한다.
차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리한 경우는 도 13a에 예시되어 있다. 도 13a와 같이 제1 데이터(Dk)의 D 계조(예컨대 250계조)가 제2 기준값(X2) 이상인 경우에는 차지 쉐어링을 실시하는 것이 소비전력 면에서 더 유리하다. 이는 D 계조에서 E 계조(예컨대 245계조)로 변경함에 있어 도 13b에 도시된 바와 같이, 차지 쉐어링을 통해 D 계조에서 0 계조로 강제 방전(①의 과정)시키고 다시 0 계조에서 E 계조로 방전(②의 과정)시키는데 필요한 소비전력이, 차지 쉐어링 없이 D 계조에서 E 계조로 방전(③의 과정)시키는데 필요한 소비전력보다 더 작기 때문이다. ①의 소비전력은 데이터 구동회로(22)의 차지 쉐어 스위치(도 17의 SW1)를 구동시키는 데 소모되는 전력으로서, 데이터 구동회로(22) 내에서 데이터전압을 0 계조까지 낮추는 데 소모되는 전력인 ③의 일부 소비전력보다 훨씬 적다. ②의 소비전력은 데이터 구동회로(22) 내에서 데이터전압을 0 계조에서 E 계조까지 낮추는 데 소모되는 전력인 ③의 나머지 소비전력과 동일하다.
차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리한 경우는 도 14a에 예시되어 있다. 도 14a와 같이 제1 데이터(Dk)의 D' 계조(예컨대 30계조)가 제2 기준값(X2) 미만인 경우에는 차지 쉐어링을 실시하지 않는 것이 소비전력 면에서 더 유리하다. 이는 D' 계조에서 E 계조(예컨대 245계조)로 변경함에 있어 도 14b에 도시된 바와 같이, 차지 쉐어링을 통해 D' 계조에서 0 계조로 강제 방전(①의 과정)시키고 다시 0 계조에서 E 계조로 방전(②의 과정)시키는데 필요한 소비전력이, 차지 쉐어링 없이 D' 계조에서 E 계조로 방전(③의 과정)시키는데 필요한 소비전력보다 더 크기 때문이다. 다시 말해, 데이터 구동회로(22)의 차지 쉐어 스위치(도 17의 SW1)를 구동시키는 데 소모되는 ①의 소비전력이, 데이터 구동회로(22) 내에서 데이터전압을 0 계조까지 낮추는 데 소모되는 ③의 일부 소비전력보다 훨씬 크기 때문이다.
제2 차지쉐어 콘트롤신호 발생부(249)는 제2 카운터(248)로부터 카운트 누적값을 입력 받고, 그 카운트 누적값이 미리 정해진 제2 기준 카운트값(Y2) 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 차지 쉐어링 실시를 지시하는 하이논리로 발생하고, 그 이외에는 차지 쉐어 콘트롤신호(TP)를 차지 쉐어링 미실시를 지시하는 로우논리로 발생한다.
도 15는 개별적으로 차지 쉐어 콘트롤신호(TP)를 공급받는 다수의 데이터 드라이버 집적회로들(DIC1~DIC5)을 보여준다.
도 15를 참조하면, 제1 내지 제5 데이터 드라이버 집적회로들(DIC1~DIC5)은 각각 액정표시패널(20)의 제1 내지 제5 영역(AR1~AR5)의 구동을 담당하기 때문에, 차지쉐어 콘트롤회로(24)로부터 개별적으로 차지 쉐어 콘트롤신호(TP)를 공급받는다. 차지 쉐어 콘트롤신호(TP)의 논리는 데이터의 계조에 의존하여 달라지기 때문에, 각 데이터 드라이버 집적회로들(DIC1~DIC5)은 자신이 담당하는 영역의 데이터에 따라 그에 상응하는 논리로 차지 쉐어 콘트롤신호(TP)를 공급받는다.
도 16 및 도 17은 도 15에 도시된 일 데이터 드라이버 집적회로(DIC1)를 상세히 보여준다.
도 16 및 도 17을 참조하면, 데이터 드라이버 집적회로(DIC1)는 쉬프트 레지스터(221), 제1 래치 어레이(222), 제2 래치 어레이(223), 감마보상전압 발생부(224), 디지털/아날로그 변환기(이하, "DAC"라 한다)(225), 출력회로(226) 및 차지쉐어회로(Charge Share Circuit)(227)를 포함한다.
쉬프트레지스터(221)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지스터(221)는 제1 래치 어레이(222)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다.
제1 래치 어레이(222)는 쉬프트 레지스터(221)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고, 그 데이터(RGB)를 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.
제2 래치 어레이(223)는 제1 래치 어레이(222)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 드라이버 집적회로들의 제2 래치 어레이와 동시에 디지털 비디오 데이터(RGB)를 출력한다.
감마보상전압 발생부(224)는 다수의 감마기준전압들을 디지털 비디오 데이터(RGB)의 비트수로 표현 가능한 계조 수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.
DAC(225)는 정극성 감마보상전압(VGH)이 공급되는 P-디코더, 부극성 감마보상전압(VGL)이 공급되는 N-디코더, 극성제어신호(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서를 포함한다. P-디코더는 제2 래치 어레이(223)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더는 제2 래치 어레이(223)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.
출력회로(226)는 도 17과 같은 출력 채널들(CH1~CHk)에 일대일로 접속되는 다수의 버퍼(BUF)들을 포함하여 DAC(225)로부터 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.
차지쉐어회로(227)는 인접하는 출력 채널들(CH1~CHk) 사이마다 접속되어 차지 쉐어 콘트롤신호(TP)에 따라 스위칭되는 다수의 제1 스위치들(SW1), 소스 출력 인에이블신호(SOE)를 반전시키는 다수의 인버터들(INV), 및 버퍼(BUF)의 출력단과 출력 채널 사이마다 접속되어 인버터(INV)로부터 입력되는 소스 출력 인에이블신호(SOE)에 따라 스위칭되는 다수의 제2 스위치들(SW2)을 구비한다.
제1 스위치들(SW1)은 이웃한 수평기간들 사이의 수평 블랭크 기간에서 하이논리의 차지 쉐어 콘트롤신호(TP)에 응답하여 턴 온 됨으로써, 정극성 데이터전압이 출력되는 채널들과 부극성 데이터전압이 출력되는 채널들을 서로 쇼트시켜 차지 쉐어링을 실시한다. 한편, 제1 스위치들(SW1)은 이웃한 수평기간들 사이의 수평 블랭크 기간에서 로우논리의 차지 쉐어 콘트롤신호(TP)에 응답하여 턴 오프 됨으로써, 차지 쉐어링을 차단한다.
소스 출력 인에이블신호(SOE)는 수평기간에서 로우논리로, 수평 블랭크 기간에서 하이논리로 발생된다. 이 소스 출력 인에이블신호(SOE)는 인버터(INV)에 의해 수평기간에서 하이논리로, 수평 블랭크 기간에서 로우논리로 반전된다. 제2 스위치들(SW2)은 반전된 소스 출력 인에이블신호(SOE)에 응답하여 수평기간에서 턴 온 되고, 수평 블랭크 기간에서 턴 오프 된다.
도 18은 본 발명의 실시예에 따른 액정표시장치의 차지쉐어 콘트롤방법을 보여준다.
도 18을 참조하면, 이 차지쉐어 콘트롤방법은 극성제어신호(POL)를 검출하여 서로 이웃한 제1 수평기간(jH)과 제2 수평기간((j+1)H)에서 극성제어신호(POL)의 반전 여부를 분석한다.(S100,S101)
제1 및 제2 수평기간에서 극성제어신호(POL)가 동일 논리로 유지되는 경우(S101의 Yes), 본 발명의 차지쉐어 콘트롤방법은 데이터 구동회로의 동일 출력 채널들 각각을 통해 연속적으로 출력될 제1 수평기간(jH)의 제1 데이터(Dk)와 제2 수평기간((j+1)H)의 제2 데이터(Dk')를 비교한다.(S102) 그리고, 제1 데이터(Dk)의 계조가 제2 데이터(Dk')의 계조보다 크고(S102의 Yes) 제1 및 제2 데이터(Dk,Dk') 간의 계조차가 미리 설정된 제1 기준값(X1) 이상인 경우를 카운트한다.(S103,S104) 이어서, 본 발명의 차지쉐어 콘트롤방법은 S104로부터 도출된 카운트 누적값이 미리 정해진 제1 기준 카운트값(Y1) 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 하이논리로 발생하여 제1 수평기간(jH)과 제2 수평기간((j+1)H) 사이의 수평 블랭크 구간에서 차지 쉐어링 동작을 온 시킨다.(S105,S106) 반면, 본 발명의 차지쉐어 콘트롤방법은 그 이외의 경우 즉, 제1 데이터(Dk)의 계조가 제2 데이터(Dk')의 계조보다 작은 경우(S102의 No), 제1 및 제2 데이터(Dk,Dk') 간의 계조차가 제1 기준값(X1) 미만인 경우(S103의 No), 및 카운트 누적값이 제1 기준 카운트값(Y1) 미만인 경우(S105의 No)에는 차지 쉐어 콘트롤신호(TP)를 로우논리로 발생하여 제1 수평기간(jH)과 제2 수평기간((j+1)H) 사이의 수평 블랭크 구간에서 차지 쉐어링 동작을 오프 시킨다.(S107)
한편, 제1 및 제2 수평기간에서 극성제어신호(POL)가 서로 다른 논리를 갖는 경우(S101의 No), 본 발명의 차지쉐어 콘트롤방법은 데이터 구동회로의 각 출력 채널을 통해 출력될 제1 수평기간(jH)의 제1 데이터(Dk)가 미리 설정된 제2 기준값(X2) 이상인 경우를 카운트한다.(S108,S109) 이어서, 본 발명의 차지쉐어 콘트롤방법은 S109로부터 도출된 카운트 누적값이 미리 정해진 제2 기준 카운트값(Y2) 이상일 때에만 차지 쉐어 콘트롤신호(TP)를 하이논리로 발생하여 제1 수평기간(jH)과 제2 수평기간((j+1)H) 사이의 수평 블랭크 구간에서 차지 쉐어링 동작을 온 시킨다.(S110,S111) 반면, 본 발명의 차지쉐어 콘트롤방법은 그 이외의 경우 즉, 제1 데이터(Dk)의 계조가 제2 기준값(X2) 미만인 경우(S108의 No) 및 카운트 누적값이 제2 기준 카운트값(Y2) 미만인 경우(S110의 No)에는 차지 쉐어 콘트롤신호(TP)를 로우논리로 발생하여 제1 수평기간(jH)과 제2 수평기간((j+1)H) 사이의 수평 블랭크 구간에서 차지 쉐어링 동작을 오프 시킨다.(S112)
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 차지쉐어 콘트롤방법은 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 차지 쉐어링을 콘트롤함으로써 기존에 차지 쉐어링을 일률적으로 실시하거나 또는 일률적으로 미실시하는 것에 비해 데이터 구동회로의 소비전력을 획기적으로 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
20 : 액정표시패널 21 : 타이밍 콘트롤러
22 : 데이터 구동회로 23 : 게이트 구동회로
24 : 차지쉐어 콘트롤회로 241 : POL 검출부
242 : 제1 데이터 비교부 243 : 라인 메모리
244 : 데이터 트랜지션 분석부 245 : 제1 카운터
246 : 제1 차지쉐어 콘트롤신호 발생부
247 : 제2 데이터 비교부 248 : 제2 카운터
249 : 제2 차지쉐어 콘트롤신호 발생부

Claims (8)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 그 교차영역에 액정셀들이 매트릭스 형태로 배치된 액정표시패널;
    소스 출력 인에이블신호가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 상기 데이터라인들에 공급하고, 상기 소스 출력 인에이블신호가 하이논리로 유지되는 각 수평 블랭크기간 동안 차지 쉐어 콘트롤신호의 논리레벨에 따라 정극성 출력 채널과 부극성 출력 채널을 쇼트 시키기 위한 차지 쉐어링을 선택적으로 실시하는 데이터 구동회로; 및
    라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 차지쉐어 콘트롤회로를 구비하고,
    상기 차지쉐어 콘트롤회로는,
    서로 이웃한 제1 수평기간과 제2 수평기간에서 상기 극성제어신호의 반전 여부를 분석하고, 상기 제1 및 제2 수평기간에서 상기 극성제어신호가 동일 논리로 유지될 때와 반대 논리를 가질 때 상기 데이터의 계조값을 서로 다른 신호처리 경로를 따라 분석하여 상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 차지쉐어 콘트롤회로는,
    상기 제1 및 제2 수평기간에서 상기 극성제어신호가 동일 논리로 유지되는 경우, 상기 데이터 구동회로의 동일 출력 채널들 각각을 통해 연속적으로 출력될 상기 제1 수평기간의 제1 데이터와 상기 제2 수평기간의 제2 데이터를 비교하고, 상기 제1 데이터의 계조가 상기 제2 데이터의 계조보다 크면서 상기 제1 및 제2 데이터 간의 계조차가 미리 설정된 제1 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제1 기준 카운트값 이상일 때에만 상기 차지 쉐어 콘트롤신호를 하이논리로 발생하고, 그 이외에는 상기 차지 쉐어 콘트롤신호를 로우논리로 발생하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 차지쉐어 콘트롤회로는,
    상기 제1 및 제2 수평기간에서 상기 극성제어신호가 서로 다른 논리를 갖는 경우, 상기 데이터 구동회로의 각 출력 채널을 통해 출력될 상기 제1 수평기간의 제1 데이터 계조가 미리 설정된 제2 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제2 기준 카운트값 이상일 때에만 상기 차지 쉐어 콘트롤신호를 하이논리로 발생하고, 그 이외에는 상기 차지 쉐어 콘트롤신호를 로우논리로 발생하는 것을 특징으로 하는 액정표시장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 차지 쉐어 콘트롤신호가 하이논리로 발생될 때 상기 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 상기 차지 쉐어링의 동작이 온 되고;
    상기 차지 쉐어 콘트롤신호가 로우논리로 발생될 때 상기 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 상기 차지 쉐어링의 동작이 오프 되는 것을 특징으로 하는 액정표시장치.
  6. 라인 바이 라인으로 극성제어신호와 데이터의 계조값을 분석하고, 그 분석 결과에 기초하여 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 단계; 및
    소스 출력 인에이블신호가 로우논리로 유지되는 각 수평기간 동안 데이터전압을 액정표시패널의 데이터라인들에 공급하고, 상기 소스 출력 인에이블신호가 하이논리로 유지되는 각 수평 블랭크기간 동안 상기 차지 쉐어 콘트롤신호의 논리레벨에 따라 정극성 출력 채널과 부극성 출력 채널을 쇼트 시키기 위한 차지 쉐어링을 선택적으로 실시하는 단계를 포함하고,
    상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 단계는,
    서로 이웃한 제1 수평기간과 제2 수평기간에서 상기 극성제어신호의 반전 여부를 분석하고, 상기 제1 및 제2 수평기간에서 상기 극성제어신호가 동일 논리로 유지될 때와 반대 논리를 가질 때 상기 데이터의 계조값을 서로 다른 신호처리 경로를 따라 분석하여 상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 것을 특징으로 하는 액정표시장치의 차지쉐어 콘트롤방법.
  7. 제 6 항에 있어서,
    상기 차지 쉐어 콘트롤신호의 논리레벨을 결정하는 단계는,
    상기 제1 및 제2 수평기간에서 상기 극성제어신호가 동일 논리로 유지되는 경우, 데이터 구동회로의 동일 출력 채널들 각각을 통해 연속적으로 출력될 상기 제1 수평기간의 제1 데이터와 상기 제2 수평기간의 제2 데이터를 비교하고, 상기 제1 데이터의 계조가 상기 제2 데이터의 계조보다 크면서 상기 제1 및 제2 데이터 간의 계조차가 미리 설정된 제1 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제1 기준 카운트값 이상일 때에만 상기 차지 쉐어 콘트롤신호를 하이논리로 발생하고, 그 이외에는 상기 차지 쉐어 콘트롤신호를 로우논리로 발생하는 단계; 및
    상기 제1 및 제2 수평기간에서 상기 극성제어신호가 서로 다른 논리를 갖는 경우, 상기 데이터 구동회로의 각 출력 채널을 통해 출력될 상기 제1 수평기간의 제1 데이터 계조가 미리 설정된 제2 기준값 이상인 경우를 카운트한 후, 그 카운트 누적값이 미리 정해진 제2 기준 카운트값 이상일 때에만 상기 차지 쉐어 콘트롤신호를 하이논리로 발생하고, 그 이외에는 상기 차지 쉐어 콘트롤신호를 로우논리로 발생하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 차지쉐어 콘트롤방법.
  8. 제 7 항에 있어서,
    상기 차지 쉐어 콘트롤신호가 하이논리로 발생될 때 상기 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 상기 차지 쉐어링의 동작이 온 되고;
    상기 차지 쉐어 콘트롤신호가 로우논리로 발생될 때 상기 제1 및 제2 수평기간 사이의 수평 블랭크 기간에서 상기 차지 쉐어링의 동작이 오프 되는 것을 특징으로 액정표시장치의 차지쉐어 콘트롤방법.
KR1020110116574A 2011-11-09 2011-11-09 액정표시장치 및 그의 차지쉐어 콘트롤방법 KR101885807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116574A KR101885807B1 (ko) 2011-11-09 2011-11-09 액정표시장치 및 그의 차지쉐어 콘트롤방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116574A KR101885807B1 (ko) 2011-11-09 2011-11-09 액정표시장치 및 그의 차지쉐어 콘트롤방법

Publications (2)

Publication Number Publication Date
KR20130051303A KR20130051303A (ko) 2013-05-20
KR101885807B1 true KR101885807B1 (ko) 2018-08-07

Family

ID=48661350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116574A KR101885807B1 (ko) 2011-11-09 2011-11-09 액정표시장치 및 그의 차지쉐어 콘트롤방법

Country Status (1)

Country Link
KR (1) KR101885807B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102090607B1 (ko) * 2013-09-11 2020-03-18 엘지디스플레이 주식회사 액정표시장치
KR102135635B1 (ko) * 2013-11-20 2020-07-20 엘지디스플레이 주식회사 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치
KR102293838B1 (ko) * 2014-12-29 2021-08-26 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
KR102317894B1 (ko) 2015-04-15 2021-10-28 삼성디스플레이 주식회사 데이터 구동부 및 그의 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157251B1 (ko) * 2005-06-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101521656B1 (ko) * 2008-11-10 2015-05-20 엘지디스플레이 주식회사 액정표시장치
KR101329410B1 (ko) * 2010-07-19 2013-11-14 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20130051303A (ko) 2013-05-20

Similar Documents

Publication Publication Date Title
KR102081131B1 (ko) 저속 구동이 가능한 표시장치
US8049698B2 (en) Liquid crystal display and driving method thereof
US8674976B2 (en) Liquid crystal display capable of reducing power consumption and method for driving the same
KR101872987B1 (ko) 분할 패널을 포함하는 표시장치 및 그 구동방법
US9070341B2 (en) Liquid crystal display device and driving method thereof
KR101274702B1 (ko) 액정표시장치와 그 구동방법
US20160322008A1 (en) Display device
US8581823B2 (en) Liquid crystal display device and driving method thereof
KR101902562B1 (ko) 액정표시장치 및 그 구동방법
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
JP2011107730A (ja) 液晶表示装置及びその駆動方法
JP2010211187A (ja) 液晶表示装置とその駆動方法
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
US20080036721A1 (en) Liquid crystal display device and driving method thereof
KR20160040804A (ko) 소오스 드라이버 및 이를 포함하는 디스플레이 장치
US8279148B2 (en) LCD and drive method thereof
US20080062027A1 (en) Source driving circuit and liquid crystal display apparatus including the same
KR101885807B1 (ko) 액정표시장치 및 그의 차지쉐어 콘트롤방법
KR101660977B1 (ko) 액정표시장치
JP4127249B2 (ja) 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
KR101846544B1 (ko) 액정표시장치와 그 구동방법
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR20120074572A (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
KR20080050313A (ko) 액정표시장치 및 그 구동방법
KR20130109814A (ko) 액정 표시 장치 및 그것의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant