KR20130109814A - 액정 표시 장치 및 그것의 구동 방법 - Google Patents

액정 표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR20130109814A
KR20130109814A KR1020120031861A KR20120031861A KR20130109814A KR 20130109814 A KR20130109814 A KR 20130109814A KR 1020120031861 A KR1020120031861 A KR 1020120031861A KR 20120031861 A KR20120031861 A KR 20120031861A KR 20130109814 A KR20130109814 A KR 20130109814A
Authority
KR
South Korea
Prior art keywords
inversion
data
pixels
signal
control signal
Prior art date
Application number
KR1020120031861A
Other languages
English (en)
Inventor
모상문
황삼진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120031861A priority Critical patent/KR20130109814A/ko
Priority to US13/732,770 priority patent/US9093034B2/en
Publication of KR20130109814A publication Critical patent/KR20130109814A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정 표시 장치는, 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의　픽셀들과, 상기 복수의　게이트 라인들을 구동하는 게이트 드라이버와, 반전 제어 신호에 응답해서 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버, 그리고 외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하고, 상기 데이터 드라이버로 상기 반전 제어 신호를 출력하는 타이밍 컨트롤러를 포함한다. 상기 반전 제어 신호는 상기 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복된다.

Description

액정 표시 장치 및 그것의 구동 방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 액정 표시 장치에 관한 것으로, 특히 반전 구동되는 액정 표시 장치 및 그것의 구동 방법에 관한 것이다.
평편 표시 장치 가운데 하나로, 최근 많이 사용되는 액정 표시 장치는 서로 마주보는 두 개의 기판과 그 사이에 액정층을 포함한다. 기판의 안쪽 면에 구비된 두 전극에 전압을 인가하면 두 전극의 전위 차로 인하여 액정층에 전기장이 생성되고, 이 전기장의 세기에 따라 액정 분자들의 배열이 바뀐다.
그런데 액정층에 한쪽 방향의 전기장을 계속해서 인가하면 액정층의 전기적, 물리적인 특성이 나빠지므로 전기장의 방향을 주기적으로 바꾸어줄 필요가 있다. 전기장의 방향을 바꾸기 위해서 한 전극의 전압에 대한 다른 전극의 전압 극성을 반전시키는 방식이 널리 사용되고 있다.
이러한 반전 구동 방식에는 프레임 단위로 극성을 반전시키는 프레임 반전, 라인 단위로 극성을 반전시키는 라인 반전 및 화소 단위로 극성을 반전시키는 도트 반전 등이 있다. 그러나, 이러한 반전 방식에 의해서 가로줄 또는 세로줄 불량, 크로스토크(crosstalk), 그리니쉬(greenish) 불량 등이 발생하는 문제들이 있었다.
따라서 본 발명의 목적은 화면 불량을 최소화할 수 있는 반전 방식을 채용한 액정 표시 장치 및 구동 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 액정 표시 장치는: 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의　픽셀들과, 상기 복수의　게이트 라인들을 구동하는 게이트 드라이버와, 반전 제어 신호에 응답해서 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버, 외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하고, 상기 데이터 드라이버로 상기 반전 제어 신호를 출력하는 타이밍 컨트롤러를 포함한다. 상기 반전 제어 신호는 상기 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복된다.
이 실시예에 있어서, 상기 반전 제어 신호는 상기 복수의 픽셀들 각각이 정극성 및 부극성 중 어느 것으로 구동되는 지를 나타내는 상기 반전 정보를 포함한다.
이 실시예에 있어서, 상기 반전 블록은, I 개의 게이트 라인들 및 J 개의 데이터 라인들에 각각 연결된 픽셀들을 포함한다.
이 실시예에 있어서, 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 반전 제어 신호는 I*J 개의 반전 정보를 포함한다.
이 실시예에 있어서, 연속하는 K 개의 프레임동안 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 I*J 개의 반전 정보는 서로 상이하다.
이 실시예에 있어서, 상기 타이밍　컨트롤러는 데이터 신호 및 데이터 래치 신호를 더 출력하고, 상기 데이터 드라이버는 상기 데이터 래치 신호 및 상기 반전 제어 신호에 응답해서 상기 데이터 신호를 상기 데이터 라인들 각각을 구동하기 위한 데이터 구동 전압으로 변환한다.
이 실시예에 있어서, 상기 데이터 래치 신호 및 상기 반전 제어 신호의 주파수는 실질적으로 동일하다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는 챠지 쉐어 신호를 더 출력하며, 상기 데이터 드라이버는 상기 데이터 라인들에 각각 대응하는 복수의 스위치들을 포함한다.
이 실시예에 있어서, 상기 복수의 스위치들 각각은 대응하는 데이터 라인과 챠지 쉐어 전압 사이에 연결되고, 상기 챠지 쉐어 신호에 응답해서 동작한다.
이 실시예에 있어서, 상기 챠지 쉐어 전압은 공통 전압 레벨을 갖는다.
본 발명의 다른 특징에 따른 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 액정 표시 장치의 구동 방법은: 외부로부터 영상 신호 및 제어 신호를 입력받아 데이터 신호 및 반전 제어 신호를 출력하는 단계, 그리고 상기 데이터 신호 및 상기 반전 제어 신호에 응답해서 상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동 전압을 출력하는 단계를 포함한다. 상기 반전 제어 신호는 상기 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복된다.
이 실시예에 있어서, 상기 반전 제어 신호는 상기 복수의 픽셀들 각각이 정극성 및 부극성 중 어느 것으로 구동되는 지를 나타내는 상기 반전 정보를 포함한다.
이 실시예에 있어서, 상기 반전 블록은, I 개의 게이트 라인들 및 J 개의 데이터 라인들에 각각 연결된 픽셀들을 포함하고, 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 반전 제어 신호는 I*J 개의 반전 정보를 포함한다.
이 실시예에 있어서, 연속하는 K 개의 프레임동안 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 I*J 개의 반전 정보는 서로 상이한다.
이 실시예에 있어서, 상기 구동 방법은, 상기 영상 신호 및 상기 제어 신호에 응답해서 데이터 신호 및 데이터 래치 신호를 출력하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 데이터 구동 전압을 출력하는 단계는, 상기 데이터 래치 신호 및 상기 반전 제어 신호에 응답해서 상기 데이터 신호를 상기 데이터 구동 전압으로 변환하는 단계를 포함한다.
이 실시예에 있어서, 상기 데이터 래치 신호 및 상기 반전 제어 신호의 주파수는 실질적으로 동일하다.
이 실시예에 있어서, 상기 구동 방법은, 상기 제어 신호에 응답해서 챠지 쉐어 신호를 출력하는 단계, 그리고 상기 챠지 쉐어 신호에 응답해서 상기 데이터 라인들을 챠지 쉐어 전압으로 설정하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 챠지 쉐어 전압은 공통 전압 레벨을 갖는다.
이와 같은 구성을 갖는 본 발명의 액정 표시 장치는 불규칙적인 반전 즉, 스캐터링 반전(scattering inversion) 방식으로 동작하므로 불량 현상의 시인성을 감소시킨다. 그러므로 액정 표시 장치의 화질이 향상될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 보여주는 블록도이다.
도 2는 도 1에 도시된 표시 패널 내 픽셀들의 배치 예를 상세히 보여주는 도면이다.
도 3은 도 2에 도시된 표시 패널을 반전 구동하는 일 예를 보여주는 도면이다.
도 4는 도 3에 도시된 표시 패널의 반전 구동시 발생하는 공통 전압 리플 현상을 보여주는 타이밍도이다.
도 5 내지 도 8은 도 2에 도시된 표시 패널의 본 발명의 실시예에 따른 반전 구동 방식의 일 예를 각각 보여주는 도면들이다.
도 9는 도 5 내지 도 8에 도시된 반전 블록이 연속된 4 개의 프레임들에서 각각 반전 구동되는 것을 보여주는 도면이다.
도 10은 제1 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 11은 도 10에 도시된 반전 구동 신호의 제1 내지 제6 패턴들을 보여주는 타이밍도이다.
도 12는 제2 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 13은 도 12에 도시된 반전 구동 신호의 제7 내지 제12 패턴을 보여주는 타이밍도이다.
도 14는 제3 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 15은 도 14에 도시된 반전 구동 신호의 제13 내지 제18 패턴을 보여주는 타이밍도이다.
도 16은 제4 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 17은 도 16에 도시된 반전 구동 신호의 제13 내지 제18 패턴을 보여주는 타이밍도이다.
도 18은 k번째 프레임에서 본 발명의 스케터링 반전 구동이 적용된 일 예를 보여주는 도면이다.
도 19는 도 18에 도시된 반전 구동시 데이터 라인들을 구동하는 계조 전압의 극성 변화를 보여주는 도면이다.
도 20은 k+1번째 프레임에서 본 발명의 스케터링 반전 구동이 적용된 일 예를 보여주는 도면이다.
도 21은 도 20에 도시된 반전 구동시 데이터 라인들을 구동하는 계조 전압의 극성 변화를 보여주는 도면이다.
도 22는 본 발명의 다른 실시예에 따른 액정 표시 장치를 보여주는 도면이다.
도 23은 도 22에 도시된 데이터 드라이버의 구체적인 구성을 보여주는 블록도이다.
도 24는 본 발명의 실시예에 따른 액정 표시 장치의 구동 방법을 보여주는 플로우차트이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 보여주는 블록도이다.
도 1을 참조하면, 액정 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 데이터 드라이버(130), 전압 발생기(140) 그리고 게이트 드라이버(150)를 포함한다.
표시 패널(110)은 제1 방향(X1)으로 신장된 복수의 데이터 라인들(D1-Dm) 및 데이터 라인들(D1-Dm)에 교차하여 제2 방향(X2)으로 신장된 복수의 게이트 라인들(G1-Gn) 그리고 그들의 교차 영역에 행렬의 형태로 배열된 복수의 픽셀들(Px)을 포함한다. 복수의 데이터 라인들(D1-Dm)과 복수의 게이트 라인들(G1-Gn)은 서로 절연되어 있다.
각 픽셀(Px)은 도면에 도시되지 않았으나, 대응하는 데이터 라인 및 게이트 라인에 연결된 스위칭 트랜지스터와 이에 연결된 액정 커패시터(crystal capacitor) 및 스토리지 커패시터(storage capacitor)를 포함한다.
타이밍 컨트롤러(120)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CTRL) 예를 들면, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 컨트롤러(120)는 제어 신호들(CTRL)에 기초하여 영상 신호(RGB)를 표시 패널(110)의 동작 조건에 맞게 처리한 반전 제어 신호(REV), 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 데이터 드라이버(130)로 제공하고, 제2 제어 신호(CONT2)를 게이트 드라이버(150)로 제공한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호(STH), 클럭 신호(HCLK) 및 라인 래치 신호(TP)를 포함하고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호(STV1), 출력 인에이블 신호(OE) 그리고 제1 및 제 게이트 펄스 신호(CPV1, CPV2)를 포함할 수 있다.
데이터 드라이버(130)는 타이밍 컨트롤러(120)로부터의 반전 제어 신호(REV), 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 따라서 데이터 라인들(D1-Dm) 각각을 구동하기 위한 계조 전압들을 출력한다.
전압 발생기(140)는 타이밍 컨트롤러(120)로부터의 제1 및 제2 킥백 신호(KB1, KB2) 및 전압 레벨 신호(VD)에 응답해서 제1 및 제2 게이트 온 전압(VON1, VON2), 게이트 오프 전압(VOFF) 및 공통 전압(VCOM)을 출력한다.
게이트 드라이버(150)는 타이밍 컨트롤러(120)로부터의 제2 제어 신호(CONT2) 및 전압 발생기(140)로부터의 제1 및 제2 게이트 클럭 신호(CKV1, CKV2)와 전압 레벨 신호(VD)에 응답해서 게이트 라인들(G1-Gn)을 구동한다. 게이트 드라이버(150)는 게이트 구동 IC(Integrated circuit)를 포함한다. 최근에는 게이트 구동 IC를 비정질-실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate) 회로로 구현한다.
게이트 드라이버(150)에 의해서 하나의 게이트 라인에 게이트 온 전압(VON)이 인가된 동안 이에 연결된 한 행의 스위칭 트랜지스터가 턴 온된다. 이때 데이터 드라이버(130)는 데이터 신호(DATA)에 대응하는 계조 전압들을 데이터 라인들(D1-Dm)로 제공한다. 데이터 라인들(D1-Dm)에 공급된 계조 전압들은 턴 온된 스위칭 트랜지스터를 통해 해당 픽셀에 인가된다. 여기서, 한 행의 스위칭 트랜지스터가 턴 온 되어 있는 기간 즉, 데이터 인에이블 신호(DE)의 한 주기를‘1 수평 주기(horizontal period)' 또는 '1H'라고 한다.
도 2는 도 1에 도시된 표시 패널 내 픽셀들의 배치 예를 상세히 보여주는 도면이다.
도 2를 참조하면, 표시 패널(110) 내 하나의 픽셀은 레드 픽셀 전극, 그린 픽셀 전극 및 블루 픽셀 전극 중 어느 하나와 스위칭 트랜지스터를 포함한다. 예컨대, 픽셀(PX)은 레드 픽셀 전극(R1)과 스위칭 트랜지스터를 포함한다. 하나의 단위 픽셀은 레드 픽셀 전극, 그린 픽셀 전극 및 블루 픽셀 전극 그리고 픽셀 전극들과 각각 연결된 스위칭 트랜지스터들을 포함한다. 예컨대, 단위 픽셀(UPX)은 픽셀 전극들(R1, G1, B1) 그리고 픽셀 전극들(R1, G1, B1)과 각각 연결된 스위칭 트랜지스터들을 포함한다.
스위칭 트랜지스터들 각각은 대응하는 데이터 라인과 대응하는 게이트 라인에 연결된다. 픽셀 전극들(R1, G1, B1)은 게이트 라인의 신장 방향 즉, 제2 방향(X2)으로 순차적으로 배치되고, 데이터 라인의 신장 방향 즉, 제1 방향(X1)으로 동일한 색상의 픽셀 전극들이 순차적으로 배열된다. 예컨대, 데이터 라인(D1)의 우측에는 레드 픽셀 전극들(R1-Rn)이 배열되고, 데이터 라인(D2)의 우측에는 그린 픽셀 전극들(G1-Gn)이 배열되고, 그리고 데이터 라인(D3)의 우측에는 블루 픽셀전극들(B1-Bn)이 배열된다. 이 실시예에서는 게이트 라인의 신장 방향으로 레드 픽셀 전극, 그린 픽셀 전극 및 블루 픽셀 전극 순으로 순차적으로 배치된 것을 도시하고 설명하나, 픽셀 전극들의 배치 순서는 (R, B, G), (G, B, R), (G, R, B), (B, R, G) 및 (B, G, R) 등과 같이 다양하게 변경될 수 있다.
도 3은 도 2에 도시된 표시 패널을 반전 구동하는 일 예를 보여주는 도면이다.
도 3을 참조하면, 1 바이 2 (1 by 2) 반전 구동의 경우, 제2 방향(X2)으로 배열된 픽셀들은 매 픽셀마다 번갈아 정극성(+)과 부극성(-)으로 구동된다. 또한 제1 방향(X1)으로 배열된 픽셀들은 2 개의 픽셀마다 번갈아 정극성(+)과 부극성(-)으로 구동된다. 이와 같은 1 바이 2 반전 구동시, 1도트 체커 패턴(dot checker pattern)이 표시 패널(110) 상에 표시되는 경우, 제1 방향(X1)으로 배열된 매 픽셀마다 그리고 제2 방향(X2)으로 배열된 매 픽셀마다 번갈아 최대 계조 전압과 중간 계조 전압으로 구동된다. 도 1에 도시된 액정 표시 장치(100)가 노멀리 화이트(normally white)로 동작하는 경우, 최대 계조 전압이 인가된 픽셀은 블랙 영상을 표시한다.
도 4는 도 3에 도시된 표시 패널의 반전 구동시 발생하는 공통 전압 리플 현상을 보여주는 타이밍도이다.
도 3 및 도 4를 참조하면, 1 바이 2 반전 구동시 제1 방향(X1)으로 2 개의 픽셀마다 번갈아 정극성(+)과 부극성(-)으로 구동되므로, 첫 번째 데이터 라인(D1)과 연결된 픽셀들은 표시 패널(110)의 상단부터 +, -, -, +, +, -, -, +, +, ... 극성으로 순차적으로 구동된다. 또한, 데이터 라인(D1)과 인접한 데이터 라인(D2)과 연결된 픽셀들은 표시 패널(110)의 상단부터 -, +, +, -, -, +, +, -, -, ... 극성으로 순차적으로 구동된다.
도 3에 도시된 바와 같은 1도트 체커 패턴이 표시 패널(110)에 표시되는 경우, 인접한 데이터 라인들(D1, D2)을 구동하는 계조 전압들이 동시에 하강하는 지점과 동시에 상승하는 지점이 있다. 인접한 데이터 라인들(D1, D2)을 구동하는 계조 전압들이 동시에 하강하거나 상승하는 경우, 데이터 라인들(D1, D2)과 인접하게 배열되는 공통 전압(VCOM)이 커플링 커패시턴스에 의해 왜곡될 수 있다. 이러한 공통 전압 왜곡은 수평 크로스토크(horizontal crosstalk) 또는 그리니쉬(greenish) 현상을 초래할 수 있다. 1 바이 2 반전 구동 뿐만 아니라 1도트 반전 구동시에도 표시 패널(110)에 표시될 영상의 패턴에 따라서 이러한 문제들은 종종 나타날 수 있다.
도 5 내지 도 8은 도 2에 도시된 표시 패널의 본 발명의 실시예에 따른 반전 구동 방식의 일 예를 각각 보여주는 도면들이다. 이 실시예에서, 도 5 내지 도 8은 순차적인 일련의 프레임들 즉, k 번째 프레임부터 k+4 번째 프레임까지의 반전 구동의 일 예를 각각 보여준다. 도 5 내지 도 8에는 표시 패널(110)에 18*12 개의 픽셀들이 구비된 것을 일 예로 보여주나, 표시 패널(110)에 구비되는 픽셀들의 수는 이에 한정되지 않는다.
도 5를 참조하면, k번째 프레임에서, 제1 방향(X1)으로 배열된 I 개의 픽셀들 각각은 불규칙적으로 정극성(+) 또는 부극성(-)으로 구동된다. 마찬가지로 제2 방향(X2)으로 배열된 J 개의 픽셀들 각각은 불규칙적으로 정극성(+) 또는 부극성(-)으로 구동된다. 이 실시예에서, I=6, J=6이나, I 및 J는 양의 정수 중 다양하게 변경 설정될 수 있다.
제1 방향(X1)으로 순차적으로 배열된 I 개의 픽셀들과 제2 방향(X2)으로 순차적으로 배열된 J 개의 픽셀들 즉, I*J 개의 픽셀들은 반전 블록(IBK1)으로 칭한다. 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 제1 방향(X1)으로 I 개의 픽셀마다 그리고 제2 방향(X2)으로 J 개의 픽셀마다 반복적으로 나타난다. 예컨대, 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, -, +, -, +, + 극성으로 반복적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, -, -, +, - 극성으로 반복적으로 구동되고, 데이터 라인(D4) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, +, +, -, - 극성으로 반복적으로 구동되고, 데이터 라인(D5) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, -, +, -, -, - 극성으로 반복적으로 구동되고, 그리고 데이터 라인(D6) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, +, +, -, + 극성으로 반복적으로 구동된다.
게이트 라인(G1)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G2)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, -, +, -, -, - 극성으로 반복적으로 구동되고, 게이트 라인(G3)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, -, +, +, + 극성으로 반복적으로 구동되고, 게이트 라인(G4)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G5)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, +, -, -, - 극성으로 반복적으로 구동되고, 그리고 게이트 라인(G6)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, +, -, -, -, + 극성으로 반복적으로 구동된다. 이와 같은 방식으로 도 1에 도시된 데이터 라인들(D1-Dm) 및 게이트 라인들(G1-Gn)과 연결된 m*n 개의 픽셀들 각각의 반전 극성이 결정될 수 있다.
다시 도 5를 참조하면, 반전 구동에 의한 화질 불량은 하나의 데이터 라인을 구동하는 계조 전압이 정극성에서 부극성으로 천이할 때 또는 부극성에서 정극성으로 천이할 때 주로 발생한다.
도 5에는 소정 데이터 라인과 연결된 소정 픽셀이 정극성으로 구동된 후 다음 픽셀이 부극성으로 구동될 때 또는 소정 픽셀이 부극성으로 구동된 후 다음 픽셀이 정극성으로 구동되는 극성 반전 픽셀들을 음영으로 표시하였다. 도 5에 나타난 바와 같이, 극성 반전 픽셀들의 위치가 비교적 불규칙함을 알 수 있다. 인접한 픽셀들 간의 극성 반전이 불규칙하므로 공통 전압(VCOM)의 리플 현상을 최소화할 수 있다.
도 6을 참조하면, k+1번째 프레임에서, 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 도 5에 도시된 극성 반전 패턴과 상이하다. 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 제1 방향(X1)으로 I 개의 픽셀마다 그리고 제2 방향(X2)으로 J 개의 픽셀마다 반복적으로 나타난다. 예컨대, 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, +, -, -, +, - 극성으로 반복적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, -, +, -, +, + 극성으로 반복적으로 구동되고, 데이터 라인(D4) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, +, -, +, +, - 극성으로 반복적으로 구동되고, 데이터 라인(D5) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, -, +, +, - 극성으로 반복적으로 구동되고, 그리고 데이터 라인(D6) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, -, +, +, +, - 극성으로 반복적으로 구동된다.
게이트 라인(G1)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, +, -, +, +, - 극성으로 반복적으로 구동되고, 게이트 라인(G2)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, -, - 극성으로 반복적으로 구동되고, 게이트 라인(G3)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, -, +, -, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G4)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, -, +, +, + 극성으로 반복적으로 구동되고, 게이트 라인(G5)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, +, +, +, + 극성으로 반복적으로 구동되고, 그리고 게이트 라인(G6)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, +, -, -, - 극성으로 반복적으로 구동된다. 이와 같은 방식으로 도 1에 도시된 데이터 라인들(D1-Dm) 및 게이트 라인들(G1-Gn)과 연결된 m*n 개의 픽셀들 각각의 반전 극성이 결정될 수 있다.
도 7을 참조하면, k+2번째 프레임에서, 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 도 5 및 도 6에 도시된 극성 반전 패턴과 상이하다. 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 제1 방향(X1)으로 I 개의 픽셀마다 그리고 제2 방향(X2)으로 J 개의 픽셀마다 반복적으로 나타난다. 예컨대, 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, +, -, -, + 극성으로 반복적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, +, -, +, - 극성으로 반복적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, +, -, +, -, - 극성으로 반복적으로 구동되고, 데이터 라인(D4) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, -, -, +, + 극성으로 반복적으로 구동되고, 데이터 라인(D5) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, +, -, +, + 극성으로 반복적으로 구동되고, 그리고 데이터 라인(D6) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, +, -, -, +, + 극성으로 반복적으로 구동된다.
게이트 라인(G1)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, -, +, -, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G2)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, +, +, +, +, + 극성으로 반복적으로 구동되고, 게이트 라인(G3)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, +, -, -, +, - 극성으로 반복적으로 구동되고, 게이트 라인(G4)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, -, +, -, -, - 극성으로 반복적으로 구동되고, 게이트 라인(G5)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, -, +, +, + 극성으로 반복적으로 구동되고, 그리고 게이트 라인(G6)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, +, + 극성으로 반복적으로 구동된다. 이와 같은 방식으로 도 1에 도시된 데이터 라인들(D1-Dm) 및 게이트 라인들(G1-Gn)과 연결된 m*n 개의 픽셀들 각각의 반전 극성이 결정될 수 있다.
도 8을 참조하면, k+3번째 프레임에서, 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 도 5 내지 도 7에 도시된 극성 반전 패턴과 상이하다. 반전 블록(IBK1) 내 픽셀들 각각의 극성 반전 패턴은 제1 방향(X1)으로 I 개의 픽셀마다 그리고 제2 방향(X2)으로 J 개의 픽셀마다 반복적으로 나타난다. 예컨대, 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, -, +, -, +극성으로 반복적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -,-, +, -, +, + 극성으로 반복적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, +, -, -, +, - 극성으로 반복적으로 구동되고, 데이터 라인(D4) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, +, +, -, - 극성으로 반복적으로 구동되고, 데이터 라인(D5) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 -, -, +, -, -, - 극성으로 반복적으로 구동되고, 그리고 데이터 라인(D6) 연결된 픽셀들은 제1 방향(X1)으로 I 개의 픽셀마다 +, -, +, +, -, + 극성으로 반복적으로 구동된다.
게이트 라인(G1)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G2)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, -, +, -, -, - 극성으로 반복적으로 구동되고, 게이트 라인(G3)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, -, +, +, + 극성으로 반복적으로 구동되고, 게이트 라인(G4)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, -, -, +, -, + 극성으로 반복적으로 구동되고, 게이트 라인(G5)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 -, +, +, -, -, - 극성으로 반복적으로 구동되고, 그리고 게이트 라인(G6)과 연결된 픽셀들은 제2 방향(X2)으로 J 개의 픽셀마다 +, +, -, -, -, + 극성으로 반복적으로 구동된다. 이와 같은 방식으로 도 1에 도시된 데이터 라인들(D1-Dm) 및 게이트 라인들(G1-Gn)과 연결된 m*n 개의 픽셀들 각각의 반전 극성이 결정될 수 있다.
도 9는 도 5 내지 도 8에 도시된 반전 블록이 연속된 4 개의 프레임들에서 각각 반전 구동되는 것을 보여주는 도면이다.
도 9를 참조하면, 표시 패널(110) 내 반전 블록(IBK1)은 연속된 K 개의 프레임에서 서로 다른 극성 반전 패턴으로 구동된다. 이 실시예에서 K는 4이나, K는 양의 정수 중 어느 하나로 설정될 수 있다. 앞서 도 5 내지 도 8에서 설명된 바와 같이, I*J 개의 픽셀들을 포함하는 반전 블록(IBK1) 내 픽셀들의 극성 반전이 불규칙적이므로 공통 전압(VCOM)의 리플 현상을 최소화할 수 있다. 또한 반전 블록(IBK1) 내 픽셀들은 연속하는 K 개의 프레임들에서 불규칙적으로 반전 구동되므로, 한 프레임에서 발생할 수 있는 화면 불량이 매 프레임마다 다르게 나타나므로 사용자가 화면 불량을 인지하기 어렵다. 그러므로, 표시 패널(110)의 화질 저하가 개선될 수 있다.
이와 같은 스캐터링(scattering) 반전 구동을 위해서는 도 1에 도시된 타이밍 컨트롤러(120)가 반전 제어 신호(REV)를 이용하여 표시 패널(110)에 배열된 각 픽셀의 극성을 결정해주어야 한다.
도 10 내지 도 17은 도 1에 도시된 타이밍 컨트롤러로부터 출력되는 반전 제어 신호를 보여주는 타이밍도이다.
도 10은 제1 프레임에서 반전 구동 신호(REV)를 보여주는 타이밍도이다.
앞서 설명한 바와 같이, K=4 개의 프레임마다 m*n 개의 픽셀들이 반복적으로 반전 구동된다. 또한, 하나의 프레임 내 m*n 개의 픽셀들은 제1 방향(X1)으로 I=6 개의 픽셀마다 그리고 제2 방향(X2)으로 J=6 개의 픽셀마다 반복적으로 반전 구동된다. 반전 구동 신호(REV)는 한 프레임 동안 m*n 개의 픽셀들 각각의 반전 정보를 포함한다.
도 10을 참조하면, 제1 프레임동안 반전 구동 신호(REV)는 I=6 개의 게이트 라인들마다 반복적인 패턴을 갖는다. 즉, 게이트 라인(G1)이 구동되는 동안 반전 구동 신호(REV)는 제1 패턴(REV11)을 갖고, 게이트 라인(G2)이 구동되는 동안 반전 구동 신호(REV)는 제2 패턴(REV12)을 갖고, 게이트 라인(G3)이 구동되는 동안 반전 구동 신호(REV)는 제3 패턴(REV13)을 갖고, 게이트 라인(G4)이 구동되는 동안 반전 구동 신호(REV)는 제4 패턴(REV14)을 갖고, 게이트 라인(G5)이 구동되는 동안 반전 구동 신호(REV)는 제5 패턴(REV15)을 갖고, 게이트 라인(G6)이 구동되는 동안 반전 구동 신호(REV)는 제6 패턴(REV16)을 갖는다. 게이트 라인(G7)이 구동되는 동안 반전 구동 신호(REV)는 제1 패턴(REV11)을 갖는다. 이와 같은 방법으로 게이트 라인들(G1-Gn)이 순차적으로 구동되는 동안 반전 구동 신호(REV)는 제1 내지 제6 패턴(REV11-REV16)을 반복적으로 포함한다. 즉, 반전 구동 신호(REV)는 제1 프레임동안 제1 내지 제6 패턴(REV11-REV16)을 순차적으로 가지며, 제1 내지 제6 패턴(REV11-REV16)은 반복된다.
도 11은 도 10에 도시된 반전 구동 신호의 제1 내지 제6 패턴들을 보여주는 타이밍도이다.
도 5, 도 10 및 도 11을 참조하면, 반전 구동 신호(REV)의 제1 패턴(REV11)은 게이트 라인(G1)이 구동되는 동안 표시 패널(110)의 제2 방향(X2)의 픽셀들의 극성 반전 정보이다. 도 1에 도시된 데이터 드라이버(130)는 타이밍 컨트롤러(120)로부터 제공된 제1 제어 신호(CONT1)에 포함된 라인 래치 신호(TP) 및 반전 구동 신호(REV)에 응답해서 데이터 라인들(D1-Dm)로 출력되는 계조 전압의 극성을 결정한다. 즉, 라인 래치 신호(TP)에 동기해서 반전 구동 신호(REV)가 하이 레벨이면 대응하는 데이터 라인을 구동하는 계조 전압을 정극성으로 하고, 반전 구동 신호(REV)가 로우 레벨이면 대응하는 데이터 라인을 구동하는 계조 전압을 부극성으로 한다.
즉, 게이트 라인(G1)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제1 패턴(REV11)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 +, -, -, +, -, +, +, -, -, +, -, +, ...극성으로 구동한다. 게이트 라인(G2)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제2 패턴(REV12)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 -, -, +, -, -, -, -, -, +, -, -, -, ...극성으로 구동한다. 이와 같은 방법으로 한 프레임 동안 게이트 라인들(G1-Gn)이 순차적으로 구동될 때 표시 패널(110)에 구비된 m*n 개의 픽셀들로 데이터 신호(DATA)에 대응하는 계조 전압이 제공될 수 있다.
도 12는 제2 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 12를 참조하면, 제2 프레임 동안, 반전 구동 신호(REV)는 I=6 개의 게이트 라인들마다 반복적인 패턴을 갖는다. 즉, 게이트 라인(G1)이 구동되는 동안 반전 구동 신호(REV)는 제7 패턴(REV21)을 갖고, 게이트 라인(G2)이 구동되는 동안 반전 구동 신호(REV)는 제8 패턴(REV22)을 갖고, 게이트 라인(G3)이 구동되는 동안 반전 구동 신호(REV)는 제9 패턴(REV23)을 갖고, 게이트 라인(G4)이 구동되는 동안 반전 구동 신호(REV)는 제10 패턴(REV24)을 갖고, 게이트 라인(G5)이 구동되는 동안 반전 구동 신호(REV)는 제11 패턴(REV25)을 갖고, 게이트 라인(G6)이 구동되는 동안 반전 구동 신호(REV)는 제12 패턴(REV26)을 갖는다. 게이트 라인(G7)이 구동되는 동안 반전 구동 신호(REV)는 다시 제1 패턴(REV21)을 갖는다. 이와 같은 방법으로 게이트 라인들(G1-Gn)이 순차적으로 구동되는 동안 반전 구동 신호(REV)는 제7 내지 제12 패턴(REV21-REV26)을 반복적으로 포함한다. 즉, 반전 구동 신호(REV)는 제2 프레임동안 제7 내지 제12 패턴(REV21-REV26)을 순차적으로 가지며, 제7 내지 제12 패턴(REV21-REV26)은 반복된다.
도 13은 도 12에 도시된 반전 구동 신호의 제7 내지 제12 패턴을 보여주는 타이밍도이다.
도 6, 도 12 및 도 13을 참조하면, 반전 구동 신호(REV)의 제7 패턴(REV21)은 게이트 라인(G1)이 구동되는 동안 표시 패널(110)의 제2 방향(X2)의 픽셀들의 극성 반전 정보이다. 즉, 게이트 라인(G1)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제7 패턴(REV21)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 +, +, -, +, +, -, +, +, -, +, +, -, ...극성으로 구동한다. 게이트 라인(G2)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제8 패턴(REV22)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 +, -, -, +, -, -, +, -, -, +, -, -, ...극성으로 구동한다. 이와 같은 방법으로 한 프레임 동안 게이트 라인들(G1-Gn)이 순차적으로 구동될 때 표시 패널(110)에 구비된 m*n 개의 픽셀들로 데이터 신호(DATA)에 대응하는 계조 전압이 제공될 수 있다.
도 14는 제3 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 14를 참조하면, 제3 프레임 동안, 반전 구동 신호(REV)는 I=6 개의 게이트 라인들마다 반복적인 패턴을 갖는다. 즉, 게이트 라인(G1)이 구동되는 동안 반전 구동 신호(REV)는 제13 패턴(REV31)을 갖고, 게이트 라인(G2)이 구동되는 동안 반전 구동 신호(REV)는 제14 패턴(REV32)을 갖고, 게이트 라인(G3)이 구동되는 동안 반전 구동 신호(REV)는 제15 패턴(REV33)을 갖고, 게이트 라인(G4)이 구동되는 동안 반전 구동 신호(REV)는 제16 패턴(REV34)을 갖고, 게이트 라인(G5)이 구동되는 동안 반전 구동 신호(REV)는 제17 패턴(REV35)을 갖고, 게이트 라인(G6)이 구동되는 동안 반전 구동 신호(REV)는 제18 패턴(REV36)을 갖는다. 게이트 라인(G7)이 구동되는 동안 반전 구동 신호(REV)는 다시 제13 패턴(REV31)을 갖는다. 이와 같은 방법으로 게이트 라인들(G1-Gn)이 순차적으로 구동되는 동안 반전 구동 신호(REV)는 제13 내지 제18 패턴(REV31-REV36)을 반복적으로 포함한다. 즉, 반전 구동 신호(REV)는 제3 프레임동안 제13 내지 제18 패턴(REV31-REV36)을 순차적으로 가지며, 제13 내지 제18 패턴(REV31-REV36)은 반복된다.
도 15은 도 14에 도시된 반전 구동 신호의 제13 내지 제18 패턴을 보여주는 타이밍도이다.
도 7, 도 14 및 도 15을 참조하면, 반전 구동 신호(REV)의 제13 패턴(REV31)은 게이트 라인(G1)이 구동되는 동안 표시 패널(110)의 제2 방향(X2)의 픽셀들의 극성 반전 정보이다. 즉, 게이트 라인(G1)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제13 패턴(REV31)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 -, -, +, -, -, +, -, -, +, -, -, +, ... 극성으로 구동한다. 게이트 라인(G2)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제14 패턴(REV32)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 +, +, +, +, +, +, +, +, +, +, +, +, ...극성으로 구동한다. 이와 같은 방법으로 한 프레임 동안 게이트 라인들(G1-Gn)이 순차적으로 구동될 때 표시 패널(110)에 구비된 m*n 개의 픽셀들로 데이터 신호(DATA)에 대응하는 계조 전압이 제공될 수 있다.
도 16은 제4 프레임에서 반전 구동 신호를 보여주는 타이밍도이다.
도 16을 참조하면, 제4 프레임 동안, 반전 구동 신호(REV)는 I=6 개의 게이트 라인들마다 반복적인 패턴을 갖는다. 즉, 게이트 라인(G1)이 구동되는 동안 반전 구동 신호(REV)는 제19 패턴(REV41)을 갖고, 게이트 라인(G2)이 구동되는 동안 반전 구동 신호(REV)는 제20 패턴(REV42)을 갖고, 게이트 라인(G3)이 구동되는 동안 반전 구동 신호(REV)는 제21 패턴(REV43)을 갖고, 게이트 라인(G4)이 구동되는 동안 반전 구동 신호(REV)는 제22 패턴(REV44)을 갖고, 게이트 라인(G5)이 구동되는 동안 반전 구동 신호(REV)는 제23 패턴(REV45)을 갖고, 게이트 라인(G6)이 구동되는 동안 반전 구동 신호(REV)는 제24 패턴(REV46)을 갖는다. 게이트 라인(G7)이 구동되는 동안 반전 구동 신호(REV)는 다시 제19 패턴(REV41)을 갖는다. 이와 같은 방법으로 게이트 라인들(G1-Gn)이 순차적으로 구동되는 동안 반전 구동 신호(REV)는 제19 내지 제24 패턴(REV41-REV46)을 반복적으로 포함한다. 즉, 반전 구동 신호(REV)는 제4 프레임동안 제19 내지 제24 패턴(REV41-REV46)을 순차적으로 가지며, 제19 내지 제24 패턴(REV41-REV46)은 반복된다.
도 17은 도 16에 도시된 반전 구동 신호의 제13 내지 제18 패턴을 보여주는 타이밍도이다.
도 8, 도 16 및 도 17을 참조하면, 반전 구동 신호(REV)의 제19 패턴(REV41)은 게이트 라인(G1)이 구동되는 동안 표시 패널(110)의 제2 방향(X2)의 픽셀들의 극성 반전 정보이다. 즉, 게이트 라인(G1)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제19 패턴(REV41)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 +, -, -, +, -, +, +, -, -, +, -, +, ... 극성으로 구동한다. 게이트 라인(G2)이 게이트 온 전압(VON)으로 구동되는 동안, 데이터 드라이버(130)는 반전 구동 신호(REV)의 제20 패턴(REV42)에 응답해서 데이터 라인들(D1-Dm)과 연결된 픽셀들을 -, -, +, -, -, -, -, -, +, -, -, -, ... 극성으로 구동한다. 이와 같은 방법으로 한 프레임 동안 게이트 라인들(G1-Gn)이 순차적으로 구동될 때 표시 패널(110)에 구비된 m*n 개의 픽셀들로 데이터 신호(DATA)에 대응하는 계조 전압이 제공될 수 있다.
도 18은 k번째 프레임에서 본 발명의 스케터링 반전 구동이 적용된 일 예를 보여주는 도면이다.
도 18을 참조하면, 본 발명의 스케터링 반전 구동의 경우, 반전 블록(IBK) 내 I*J 개의 픽셀들은 불규칙적으로 반전 구동된다. 이와 같은 스케터링 반전 구동시, 1도트 체커 패턴(dot checker pattern)이 표시 패널(110) 상에 표시되는 경우, 제1 방향(X1)으로 배열된 매 픽셀마다 그리고 제2 방향(X2)으로 배열된 매 픽셀마다 번갈아 최대 계조 전압과 중간 계조 전압으로 구동된다. 도 1에 도시된 액정 표시 장치(100)가 노멀리 화이트(normally white)로 동작하는 경우, 최대 계조 전압이 인가된 픽셀은 블랙 영상을 표시한다.
도 19는 도 18에 도시된 반전 구동시 데이터 라인들을 구동하는 계조 전압의 극성 변화를 보여주는 도면이다.
도 18 및 도 19를 참조하면, 표시 패널(110)의 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 +, -, -, +, -, +, ... 극성으로 순차적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 -, -, +, -, +, +, ... 극성으로 순차적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 -, +, -, -, +, -, ... 극성으로 순차적으로 구동되고, 데이터 라인(D4)과 연결된 픽셀들은 제1 방향(X1)으로 +, -, +, +, -, -, ... 극성으로 순차적으로 구동된다. 이때, 도 18에 도시된 바와 같은 1도트 체커 패턴이 표시 패널(110)에 표시되는 경우, 인접한 데이터 라인들(D1-D4)을 구동하는 계조 전압들이 동시에 하강하는 지점과 동시에 상승하는 지점은 도 4에 비해 현저히 감소했음을 알 수 있다. 그러므로, 공통 전압 왜곡에 따른 수평 크로스토크 및 그리니쉬 현상의 발생을 최소활 수 있다.
도 20은 k+1번째 프레임에서 본 발명의 스케터링 반전 구동이 적용된 일 예를 보여주는 도면이다. 도 21은 도 20에 도시된 반전 구동시 데이터 라인들을 구동하는 계조 전압의 극성 변화를 보여주는 도면이다.
도 20 및 도 21를 참조하면, 표시 패널(110)의 데이터 라인(D1)과 연결된 픽셀들은 제1 방향(X1)으로 +, +, -, -, +, -, ... 극성으로 순차적으로 구동되고, 데이터 라인(D2)과 연결된 픽셀들은 제1 방향(X1)으로 +, -, -, +, -, +, ... 극성으로 순차적으로 구동되고, 데이터 라인(D3)과 연결된 픽셀들은 제1 방향(X1)으로 -, -, +, -, +, +, ... 극성으로 순차적으로 구동되고, 데이터 라인(D4)과 연결된 픽셀들은 제1 방향(X1)으로 +, +, -, +,+ ,- , ... 극성으로 순차적으로 구동된다. 이때, 도 20에 도시된 바와 같은 1도트 체커 패턴이 표시 패널(110)에 표시되는 경우, 인접한 데이터 라인들(D1-D4)을 구동하는 계조 전압들이 동시에 하강하는 지점과 동시에 상승하는 지점은 도 4에 비해 현저히 감소했음을 알 수 있다. 그러므로, 공통 전압 왜곡에 따른 수평 크로스토크 및 그리니쉬 현상의 발생을 최소활 수 있다.
도 22는 본 발명의 다른 실시예에 따른 액정 표시 장치를 보여주는 도면이다.
도 22에 도시된 액정 표시 장치(200)의 구성 중 도 1에 도시된 액정 표시 장치(100)와 유사한 구성 및 기능을 갖는 구성 요소에 대한 설명은 생략한다. 액정 표시 장치(200)의 타이밍 컨트롤러(220)는 도 1에 도시된 예와 달리, 챠지 쉐어(charge share) 신호(CS)를 더 출력한다. 데이터 드라이버(230)는 타이밍 컨트롤러(220)로부터의 챠지 쉐어 신호(CS)에 응답해서 데이터 라인들을 챠지 쉐어 전압으로 구동한다. 이 실시예에서, 챠지 쉐어 전압은 공통 전압(VCOM)으로 설정되나, 챠지 쉐어 전압은 이에 한정되지 않고, 전원 전압(AVDD)의 1/2 즉, AVDD/2이거나 공통 전압(VCOM) 또는 다른 전압 레벨로 설정될 수 있다.
데이터 드라이버(230)는 수평 주기(1H)마다 데이터 라인들(D1-Dm)로 계조 전압을 출력한다. 즉, 수평 주기(1H)마다 데이터 라인들(D1-Dm)의 계조 전압 레벨이 변경되거나, 극성이 변경되게 된다. 데이터 라인들(D1-Dm)을 구동하는 계조 전압 레벨이 빈번하게 변화할수록 그리고 변화폭이 클수록 데이터 드라이버(230)의 소비 전력이 증가하게 된다. 따라서 계조 전압의 변동량을 감소시키기 위하여 챠지 쉐어(charge share) 구동 방식이 적용되는 것이 바람직한다. 즉, 수평 주기(1H) 마다 데이터 라인들(D1-Dm)을 정극성의 최대 계조 전압과 부극성의 최대 계조 전압 사이의 중간 전압 레벨로 설정함으로써 데이터 라인들(D1-Dm)의 전압 변동량을 최소화할 수 있다.
도 23은 도 22에 도시된 데이터 드라이버의 구체적인 구성을 보여주는 블록도이다.
도 23을 참조하면, 데이터 드라이버(230)는 데이터 구동 회로(232)와 챠지 쉐어 회로(234)를 포함한다. 데이터 구동 회로(232)는 도 22에 도시된 타이밍 컨트롤러(220)로부터의 반전 제어 신호(REV), 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 응답해서 데이터 라인들(D1-Dm)을 구동하기 위한 계조 전압들을 출력한다.
챠지 쉐어 회로(234)는 타이밍 컨트롤러(220)로부터의 챠지 쉐어 신호(CS)에 응답해서 데이터 라인들(D1-Dm)을 챠지 쉐어 전압인 공통 전압(VCOM)으로 구동한다. 챠지 쉐어 회로(234)는 복수의 스위치들(SW1-SWm)을 포함한다. 스위치들(SW1-SWm)은 데이터 라인들(D1-Dm)에 각각 대응한다. 스위치들(SW1-SWm) 각각의 일단은 대응하는 데이터 라인과 연결되고, 타단은 공통 전압(VCOM)과 연결된다. 스위치들(SW1-SWm)은 챠지 쉐어 신호(CS)에 응답해서 온 오프된다. 예컨대, 챠지 쉐어 신호(CS)가 로우 레벨이면, 스위치들(SW1-SWm)은 오프된다. 챠지 쉐어 신호(CS)가 하이 레벨이면, 스위치들(SW1-SWm)이 온 되어서 데이터 라인들(D1-Dm)은 공통 전압(VCOM)으로 구동된다.
이와 같은 챠지 쉐어 방식에 의하면, 표시 패널(210)의 픽셀들이 스케터링 반전 구동되더라도 데이터 라인들(D1-Dm)을 챠지 쉐어 구동하는 것이 가능하다.
도 24는 본 발명의 실시예에 따른 액정 표시 장치의 구동 방법을 보여주는 플로우차트이다.
이해를 돕기 위하여 도 1을 참조해서 액정 표시 장치의 구동 방법이 설명된다. 도 1 및 도 24를 참조하면, 타이밍 컨트롤러(120)는 외부로부터 영상 신호(RGB) 및 제어 신호(CTRL)를 입력받는다(S100). 타이밍 컨트롤러(120)는 영상 신호(RGB) 및 제어 신호(CTRL)에 응답해서 반전 제어 신호(REV), 데이터 신호(DATA), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 출력한다(S110).
데이터 드라이버(130)는 타이밍 컨트롤러(120)로부터의 반전 제어 신호(REV), 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 응답해서 복수의 데이터 라인들(D1-Dm)을 구동하기 위한 데이터 구동 전압을 출력한다. 게이트 드라이버(150)는 타이밍 컨트롤러(120)로부터의 제2 제어 신호(CONT2)에 응답해서 복수의 게이트 라인들(G1-Gn)을 순차적으로 구동한다.
여기서, 반전 제어 신호(REV)는 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복된다. 반전 정보는 도 1에 도시된 m*n 개의 픽셀들 각각이 정극성 또는 부극성 중 어느 것으로 구동될 지를 나타낸다. 반전 제어 신호(REV)의 예는 앞서 도 10 내지 17에서 설명된 바와 동일하다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
100, 200: 액정 표시 장치 110, 210: 표시 패널
120, 220: 타이밍 컨트롤러 130, 230: 데이터 드라이버
140, 240: 전압 발생기 150, 250: 게이트 드라이버

Claims (18)

  1. 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의　픽셀들과；
    상기 복수의　게이트 라인들을 구동하는 게이트 드라이버와;
    반전 제어 신호에 응답해서 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버; 그리고
    외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하고, 상기 데이터 드라이버로 상기 반전 제어 신호를 출력하는 타이밍 컨트롤러를 포함하되;
    상기 반전 제어 신호는 상기 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복되는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 반전 제어 신호는 상기 복수의 픽셀들 각각이 정극성 및 부극성 중 어느 것으로 구동되는 지를 나타내는 상기 반전 정보를 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 반전 블록은,
    I 개의 게이트 라인들 및 J 개의 데이터 라인들에 각각 연결된 픽셀들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 반전 제어 신호는 I*J 개의 반전 정보를 포함하는 것을 특징으로 하는 액정 표시 장치.
  5. 제 3 항에 있어서,
    연속하는 K 개의 프레임동안 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 I*J 개의 반전 정보는 서로 상이한 것을 특징으로 하는 액정 표시 장치.
  6. 제 2 항에 있어서,
    상기 타이밍　컨트롤러는 데이터 신호 및 데이터 래치 신호를 더 출력하고,
    상기 데이터 드라이버는 상기 데이터 래치 신호 및 상기 반전 제어 신호에 응답해서 상기 데이터 신호를 상기 데이터 라인들 각각을 구동하기 위한 데이터 구동 전압으로 변환하는 것을 특징으로 하는 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 데이터 래치 신호 및 상기 반전 제어 신호의 주파수는 실질적으로 동일한 것을 특징으로 하는 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는 챠지 쉐어 신호를 더 출력하며,
    상기 데이터 드라이버는 상기 데이터 라인들에 각각 대응하는 복수의 스위치들을 포함하되;
    상기 복수의 스위치들 각각은 대응하는 데이터 라인과 챠지 쉐어 전압 사이에 연결되고, 상기 챠지 쉐어 신호에 응답해서 동작하는 것을 특징으로 하는 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 챠지 쉐어 전압은 공통 전압 레벨을 갖는 것을 특징으로 하는 액정 표시 장치.
  10. 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 액정 표시 장치의 구동 방법에 있어서:
    외부로부터 영상 신호 및 제어 신호를 입력받아 데이터 신호 및 반전 제어 신호를 출력하는 단계; 그리고
    상기 데이터 신호 및 상기 반전 제어 신호에 응답해서 상기 복수의 데이터 라인들을 구동하기 위한 데이터 구동 전압을 출력하는 단계를 포함하되;
    상기 반전 제어 신호는 상기 복수의 픽셀들 각각에 대응하는 반전 정보를 포함하고, 상기 반전 정보는 I*J(I, J 각각은 양의 정수) 개의 픽셀들을 포함하는 반전 블록마다 그리고 K(K는 양의 정수) 개의 프레임마다 반복되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 반전 제어 신호는 상기 복수의 픽셀들 각각이 정극성 및 부극성 중 어느 것으로 구동되는 지를 나타내는 상기 반전 정보를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 반전 블록은,
    I 개의 게이트 라인들 및 J 개의 데이터 라인들에 각각 연결된 픽셀들을 포함하고, 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 반전 제어 신호는 I*J 개의 반전 정보를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    연속하는 K 개의 프레임동안 상기 I*J개의 픽셀들을 포함하는 반전 블록에 대응하는 상기 I*J 개의 반전 정보는 서로 상이한 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  14. 제 10 항에 있어서,
    상기 영상 신호 및 상기 제어 신호에 응답해서 데이터 신호 및 데이터 래치 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  15. 제 14 항에 있어서,
    상기 데이터 구동 전압을 출력하는 단계는,
    상기 데이터 래치 신호 및 상기 반전 제어 신호에 응답해서 상기 데이터 신호를 상기 데이터 구동 전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 데이터 래치 신호 및 상기 반전 제어 신호의 주파수는 실질적으로 동일한 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  17. 제 10 항에 있어서,
    상기 제어 신호에 응답해서 챠지 쉐어 신호를 출력하는 단계; 그리고
    상기 챠지 쉐어 신호에 응답해서 상기 데이터 라인들을 챠지 쉐어 전압으로 설정하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  18. 제 17 항에 있어서,
    상기 챠지 쉐어 전압은 공통 전압 레벨을 갖는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020120031861A 2012-03-28 2012-03-28 액정 표시 장치 및 그것의 구동 방법 KR20130109814A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120031861A KR20130109814A (ko) 2012-03-28 2012-03-28 액정 표시 장치 및 그것의 구동 방법
US13/732,770 US9093034B2 (en) 2012-03-28 2013-01-02 Liquid crystal display and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120031861A KR20130109814A (ko) 2012-03-28 2012-03-28 액정 표시 장치 및 그것의 구동 방법

Publications (1)

Publication Number Publication Date
KR20130109814A true KR20130109814A (ko) 2013-10-08

Family

ID=49234291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031861A KR20130109814A (ko) 2012-03-28 2012-03-28 액정 표시 장치 및 그것의 구동 방법

Country Status (2)

Country Link
US (1) US9093034B2 (ko)
KR (1) KR20130109814A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081642A (ko) * 2014-01-06 2015-07-15 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502577B (zh) * 2013-10-18 2015-10-01 Au Optronics Corp 電荷分享控制方法及顯示面板
TWI598864B (zh) * 2016-10-21 2017-09-11 友達光電股份有限公司 顯示裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504496B2 (ja) * 1998-05-11 2004-03-08 アルプス電気株式会社 液晶表示装置の駆動方法および駆動回路
KR100656903B1 (ko) 2000-01-07 2006-12-15 삼성전자주식회사 플리커링을 줄이기 위한 액정 표시 장치
KR100848094B1 (ko) 2002-04-04 2008-07-24 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TWI240818B (en) 2002-06-07 2005-10-01 Sanyo Electric Co Display device
KR100951350B1 (ko) 2003-04-17 2010-04-08 삼성전자주식회사 액정 표시 장치
JP2008511855A (ja) 2004-09-03 2008-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示画素の反転方法
KR20060077952A (ko) 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 패널의 구동방법
TWI329296B (en) 2005-01-25 2010-08-21 Au Optronics Corp Liquid crystal display and inversion method
JP4775057B2 (ja) 2005-04-27 2011-09-21 セイコーエプソン株式会社 液晶装置およびその駆動方法、電子機器
KR101243811B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR20080088141A (ko) 2007-03-29 2008-10-02 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
JP2008268887A (ja) 2007-03-29 2008-11-06 Nec Lcd Technologies Ltd 画像表示装置
KR101560236B1 (ko) 2009-08-28 2015-10-15 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081642A (ko) * 2014-01-06 2015-07-15 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Also Published As

Publication number Publication date
US9093034B2 (en) 2015-07-28
US20130257829A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
US8049698B2 (en) Liquid crystal display and driving method thereof
KR101303424B1 (ko) 액정표시장치와 그 구동방법
US9548031B2 (en) Display device capable of driving at low speed
KR101127593B1 (ko) 액정 표시 장치
US8581823B2 (en) Liquid crystal display device and driving method thereof
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
KR101773611B1 (ko) 액정표시장치와 그 구동방법
KR101585687B1 (ko) 액정표시장치
US20070195045A1 (en) Liquid crystal display device
US20100123702A1 (en) Liquid crystal display and method of driving the same
KR20130071206A (ko) 액정표시장치 및 그 구동방법
CN107633823B (zh) 液晶显示器的极性反转驱动方法及源极驱动器
KR101885807B1 (ko) 액정표시장치 및 그의 차지쉐어 콘트롤방법
KR20130109814A (ko) 액정 표시 장치 및 그것의 구동 방법
KR20140137831A (ko) 저속 구동용 표시장치와 그 구동방법
KR101985245B1 (ko) 액정표시장치
KR100874640B1 (ko) 액정표시장치와 그 구동 방법
KR101818248B1 (ko) 액정표시장치
KR100894641B1 (ko) 액정표시장치와 그 구동 방법
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR100848094B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102560740B1 (ko) 액정표시장치
KR20060135105A (ko) 표시장치 및 이의 구동방법
KR20070081711A (ko) 크로스토크가 감소된 액정 표시 장치
KR20080012704A (ko) 플리커 테스트 시스템과 액정 표시 장치 및 액정 표시장치의 테스트 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application