KR101846544B1 - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101846544B1
KR101846544B1 KR1020110052781A KR20110052781A KR101846544B1 KR 101846544 B1 KR101846544 B1 KR 101846544B1 KR 1020110052781 A KR1020110052781 A KR 1020110052781A KR 20110052781 A KR20110052781 A KR 20110052781A KR 101846544 B1 KR101846544 B1 KR 101846544B1
Authority
KR
South Korea
Prior art keywords
common voltage
data
lines
control signal
input
Prior art date
Application number
KR1020110052781A
Other languages
English (en)
Other versions
KR20120133881A (ko
Inventor
오대석
신승환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110052781A priority Critical patent/KR101846544B1/ko
Publication of KR20120133881A publication Critical patent/KR20120133881A/ko
Application granted granted Critical
Publication of KR101846544B1 publication Critical patent/KR101846544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 공통전압 보상회로를 포함하는 액정표시장치와 그 구동방법에 관한 것이다. 본 발명의 액정표시장치는 데이터 라인들과, 상기 데이터 라인들과 교차되는 게이트 라인들과, 상기 게이트 라인들과 나란한 하부 공통전압 라인들이 형성된 하부 기판과, 상부 공통전압 라인들이 형성되는 상부 기판을 포함하는 표시패널; 입력된 영상 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 데이터 구동회로; 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 출력하는 게이트 구동회로; 상기 데이터 구동회로에 공급되는 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 패턴 인식부; 및 상기 제1 논리 값의 제어신호가 입력되는 경우 상기 하부 공통전압 라인의 피드백 공통전압을 입력받아 보상된 공통전압을 출력하고, 상기 제2 논리 값의 제어신호가 입력되는 경우 공통전압을 출력하는 공통전압 보상회로를 포함한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 공통전압 보상회로를 포함하는 액정표시장치와 그 구동방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.
액정표시장치의 액정셀들은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전위차에 따라 투과율을 변화시킴으로써 표시패널에 화상을 표시한다. 액정표시장치는 잔상을 줄이고 액정의 열화를 방지하기 위하여 액정에 인가되는 데이터전압의 극성을 주기적으로 반전시키는 인버전 방식으로 구동되고 있다. 최근에 액정표시장치는 인버전 방식 중에서 표시패널의 플리커를 방지할 수 있을 뿐만 아니라 소비전력을 줄일 수 있는 Z-인버전 방식으로 구동되고 있다.
도 1은 Z-인버전 방식으로 구동되는 경우 표시패널에 표시되는 패턴 유형을 보여주는 도면들이다. 도 2a 및 도 2b의 경우 Z-인버전 방식으로 구동시 표시패널의 데이터라인들에 공급되는 데이터 전압을 보여주는 파형도이다. 표시패널에 블랙 패턴, 모자이크 패턴, 및 화이트 패턴이 표시되는 경우, 데이터 구동회로는 도 2a와 같이 직류로 데이터를 공급한다. 표시패널에 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴이 표시되는 경우, 데이터 구동회로는 도 2b와 같이 교류로 데이터를 공급한다.
한편, 표시패널의 하부 기판에는 데이터라인과 하부 공통전압 라인이 교차형성되므로, 데이터라인의 데이터 전압으로 인해 하부 공통전압 라인의 공통전압이 영향을 받는 것을 보상해주기 위한 공통전압 보상회로가 존재한다. 이때, 표시패널에 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴과 같은 특정 패턴이 표시되는 경우, 데이터 구동회로가 도 2b와 같이 교류로 데이터를 공급하기 때문에, 공통전압 보상회로의 로드가 증가하게 되는 문제가 발생한다.
본 발명은 특정 패턴에서 공통전압 보상회로의 로드를 감소시킬 수 있는 액정표시장치와 그 구동방법을 제공한다.
본 발명의 액정표시장치는 데이터 라인들과, 상기 데이터 라인들과 교차되는 게이트 라인들과, 상기 게이트 라인들과 나란한 하부 공통전압 라인들이 형성된 하부 기판과, 상부 공통전압 라인들이 형성되는 상부 기판을 포함하는 표시패널; 입력된 영상 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 데이터 구동회로; 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 출력하는 게이트 구동회로; 상기 데이터 구동회로에 공급되는 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 패턴 인식부; 및 상기 제1 논리 값의 제어신호가 입력되는 경우 상기 하부 공통전압 라인의 피드백 공통전압을 입력받아 보상된 공통전압을 출력하고, 상기 제2 논리 값의 제어신호가 입력되는 경우 공통전압을 출력하는 공통전압 보상회로를 포함한다.
본 발명의 액정표시장치의 구동방법은 데이터 라인들과, 상기 데이터 라인들과 교차되는 게이트 라인들과, 상기 게이트 라인들과 나란한 하부 공통전압 라인들이 형성된 하부 기판과, 상부 공통전압 라인들이 형성되는 상부 기판을 포함하는 표시패널을 포함하는 액정표시장치에 있어서, 입력된 영상 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 단계; 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 출력하는 단계; 상기 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 단계; 및 상기 제1 논리 값의 제어신호가 입력되는 경우 상기 하부 공통전압 라인의 피드백 공통전압을 입력받아 보상된 공통전압을 출력하고, 상기 제2 논리 값의 제어신호가 입력되는 경우 공통전압을 출력하는 단계를 포함한다.
본 발명은 특정 패턴의 영상 데이터가 입력되지 않는 경우에만 보상된 공통전압을 출력하고, 특정 패턴의 영상 데이터가 입력되는 경우에는 보상된 공통전압을 출력하지 않는다. 그 결과, 본 발명은 특정 패턴에서 공통전압 보상회로의 로드를 감소시킬 수 있을 뿐만 아니라, 공통전압 보상회로의 로드 증가로 인해 발생했던 소비전력을 줄일 수 있다.
도 1은 Z-인버전 방식으로 구동되는 경우 표시패널에 표시되는 패턴 유형을 보여주는 도면들이다.
도 2a 및 도 2b의 경우 Z-인버전 방식으로 구동시 표시패널의 데이터라인들에 공급되는 데이터 전압을 보여주는 파형도이다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 보여주는 블록도이다.
도 4는 본 발명의 실시예에 따른 Z-인버전 구동방식을 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 공통전압 보상회로를 상세히 보여주는 회로도이다.
도 6a는 제1 논리 값의 제어신호, 데이터 전압, 공통전압 보상회로의 피드백 공통전압, 직류 공통전압, 공통전압 보상부의 출력 파형을 보여주는 파형도이다.
도 6b는 제2 논리 값의 제어신호, 데이터 전압, 공통전압 보상회로의 피드백 공통전압, 직류 공통전압, 공통전압 보상부의 출력 파형을 보여주는 파형도이다.
도 7은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 보여주는 흐름도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 보여주는 블록도이다. 도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 게이트 구동회로(110), 데이터 구동회로(120), 타이밍 콘트롤러(130), 호스트 시스템(140), 패턴 인식부(150), 및 공통전압 보상회로(160) 등을 포함한다.
액정표시패널(10)은 두 장의 기판 사이에 액정층이 형성된다. 액정표시패널(10)의 TFT 어레이 기판에는 데이터라인들(D), 데이터라인들(D)과 교차되는 게이트라인들(G), 데이터라인들(D)과 게이트라인들(G)의 교차부에 형성된 TFT, TFT에 접속된 액정셀(Clc)과 스토리지 커패시터(Cst) 등이 형성된다. 액정셀들(Clc)은 TFT에 접속되어 픽셀전극(1)과 상부 공통전극(2) 사이의 전계에 의해 구동된다. 스토리지 캐패시터(Cst)는 픽셀전극(1)과 하부 공통전극과 접속되어 픽셀전극(1)에 충전된 전압을 소정의 기간동안 유지시킨다. 액정표시패널(10)의 컬러필터 어레이 기판에는 블랙매트릭스, 컬러필터, 공통전극(2) 등이 형성된다. 하부 공통전압 라인(Vcom Line(B))은 하부 공통전극에 접속되어 공통전압을 공급하고, 상부 공통전압 라인(Vcom Line(U))은 상부 공통전극에 접속되어 공통전압을 공급한다. 하부 공통전압 라인(Vcom Line(B))은 게이트라인들과 나란하게 형성될 수 있다.
액정표시패널(10)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착된다. TFT 어레이 기판과 컬러필터 어레이 기판 각각에서 액정층과 접하는 면에는 액정분자들의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(10)은 TN(Twisted Nematic) 모드로 구현되는 것을 중심으로 설명하였다.
본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
데이터 구동회로(120)는 다수의 소스 드라이브 IC들을 포함한다. 데이터 구동회로(120)는 후술하는 데이터 타이밍 제어신호에 응답하여 타이밍 콘트롤러(130)로부터 입력되는 영상 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(120)는 극성제어신호(POL)에 응답하여 영상 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 생성한다. 데이터 구동회로(120)로부터 출력된 정극성/부극성 데이터전압은 데이터라인들(D)에 공급된다. 데이터 구동회로(120)의 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(10)의 데이터라인들(D)에 접속될 수 있다.
게이트 구동회로(110)는 후술하는 게이트 타이밍 제어신호들에 응답하여 데이터 전압과 동기되는 게이트펄스를 게이트라인들(G)에 순차적으로 공급한다. 게이트 구동회로(110)는 GIP(Gate In Panel) 방식으로 액정표시패널(10)의 TFT 어레이 기판 상에 직접 형성되거나 TAB 방식으로 액정표시패널(10)의 게이트라인들(G)에 접속될 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 입력된 영상 데이터(RGB)를 데이터 구동회로(120)에 공급한다. 타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(120)와 게이트 구동회로(110)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로(110)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(120)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 및 소스 출력 인에이블신호(SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(120)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(120)로부터 출력되는 데이터전압의 극성 반전 타이밍을 지시한다.
호스트 시스템(140)은 스케일러(scaler)가 내장된 시스템 온 칩(System on Chip, 이하 "SoC"라 함)을 포함하여 외부 비디오 소스 기기로부터 입력된 영상 데이터(RGB)를 표시패널(10)에 표시하기에 적합한 해상도의 데이터 포맷으로 변환할 수 있다. 호스트 시스템(140)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 영상 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 컨트롤러(130)에 공급한다.
패턴 인식부(150)는 타이밍 콘트롤러(130)로부터 영상 데이터(RGB)를 입력받고, 입력된 영상 데이터(RGB)의 패턴을 분석한다. 패턴 인식부(150)는 입력된 영상 데이터(RGB)가 도 1의 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴의 특정 패턴인지를 판단한다. 패턴 인식부(150)는 입력된 영상 데이터(RGB)가 특정 패턴이 아닌 경우 제1 논리 값의 제어신호(Sc)를 발생한다. 패턴 인식부(150)는 입력된 영상 데이터(RGB)가 특정 패턴인 경우 제2 논리 값의 제어신호(Sc)를 발생한다. 예를 들어, 제1 논리 값의 제어신호(Sc)는 하이 논리 레벨(H)(또는 '1')로 발생할 수 있고, 제2 논리 값의 제어신호(Sc)는 로우 논리 레벨(L)(또는 '0')로 발생할 수 있다.
예를 들어, 패턴 인식부(150)는 도 1의 서브 수직 라인 패턴을 특정 패턴으로 인식하는 방법을 살펴본다. 첫 번째로, 패턴 인식부(150)는 표시패널(10)의 제L(L은 1≤L≤p, p는 표시패널(10)의 게이트라인의 수) 라인의 제N(N은 1≤N≤q, q는 표시패널(10)의 데이터라인의 수) 픽셀 데이터와 제N+1 픽셀 데이터의 계조를 비교한다. 두 번째로, 패턴 인식부(150)는 제N 픽셀 데이터가 화이트 계조일때 제N+1 픽셀 데이터가 블랙 계조인 경우와 제N 픽셀 데이터와 블랙 계조일때 제N+1 픽셀 데이터가 화이트 계조인 경우를 카운트한다. 세 번째로, 패턴 인식부(150)는 상기 카운트가 소정의 문턱 값 이상인 경우, 제L 라인의 제1 픽셀 데이터와 제L+1 라인의 제1 픽셀 데이터가 모두 화이트 계조인지 또는 블랙 계조인지를 판단한다. 네 번째로, 패턴 인식부(150)는 제L 라인의 제1 픽셀 데이터와 제L+1 라인의 제1 픽셀 데이터가 모두 화이트 계조 또는 블랙 계조인 경우, 입력된 영상 데이터(RGB)가 도 1의 서브 수직 라인 패턴이라고 판단한다. 패턴 인식부(150)는 이와 유사한 방법으로 도 1의 단색 패턴, 수직 라인 패턴, 및 수평 라인 패턴을 특정 패턴으로 인식할 수 있다.
공통전압 보상회로(160)는 패턴 인식부(150)로부터 제어신호(Sc)를 입력받고, 입력된 제어신호(Sc)에 따라 직류 공통전압(Vcom_DC)과 보상된 공통전압(Vcom_Comp) 중 어느 하나를 출력한다. 구체적으로, 공통전압 보상회로(160)는 제1 논리 값의 제어신호(Sc)가 입력되는 경우 보상된 공통전압(Vcom_comp)을 하부 공통전압 라인(Vcom Line(B))과 상부 공통전압 라인(Vcom Line(U))에 출력한다. 공통전압 보상회로(160)는 제2 논리 값의 제어신호(Sc)가 입력되는 경우 직류 공통전압(Vcom_DC)을 하부 공통전압 라인(Vcom Line(B))과 상부 공통전압 라인(Vcom Line(U))에 출력한다. 공통전압 보상회로(160)에 대한 자세한 설명은 도 5를 결부하여 후술한다.
도 4는 본 발명의 실시예에 따른 Z-인버전 구동방식을 보여주는 도면이다. 도 4에는 기수 프레임에서 표시패널(10)의 픽셀들 일부에 공급된 데이터전압의 극성이 나타나 있다.
도 4를 참조하면, Z-인버전 구동시 데이터 구동회로(120)는 기수 프레임에서 기수 데이터라인들에 정극성 데이터 전압을 공급하고, 우수 데이터라인들에 부극성 데이터 전압을 공급한다. 이때, 표시패널(10)의 픽셀들은 1 도트(dot)마다 극성이 반전되는 도트 인버전 방식으로 구동된다. 즉, Z-인버전 방식은 데이터 구동회로(120)가 컬럼 인버전 방식으로 구동됨에도 불구하고, 표시패널(10)의 픽셀들은 도트 인버전 방식으로 구동되는 장점이 있다.
한편, 도 1의 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴을 Z-인버전 방식으로 구동하는 경우, 데이터 구동회로(120)는 도 2b와 같이 데이터 전압을 교류로 인가한다. 이로 인해, 표시패널(10)의 데이터라인들과 교차되는 하부 공통전압 라인(Vcom Line(B))이 대략 1 내지 2 수평기간의 짧은 주기로 영향을 받게 된다. 따라서, 하부 공통전압 라인(Vcom Line(B))의 공통전압(Vcom)을 보상하기 위한 공통전압 보상회로(160)의 로드(load)가 커지게 되는 문제가 발생한다. 하지만, 본 발명은 패턴 인식부(150)와 공통전압 보상회로(160)을 이용하여 문제가 되는 특정 패턴을 인식하고 특정 패턴의 영상 데이터(RGB)가 입력되는 경우 공통전압 보상을 하지 않음으로써, 공통전압 보상회로(160)의 로드를 줄일 수 있다. 이하에서, 본 발명의 패턴 인식부(150)의 제어신호(Sc)에 따른 공통전압 보상회로(160)의 동작에 대하여 도 5 내지 도 7을 결부하여 상세히 살펴본다.
도 5는 본 발명의 실시예에 따른 공통전압 보상회로를 상세히 보여주는 회로도이다. 도 5를 참조하면, 본 발명의 공통전압 보상회로(160)는 패턴 인식부(150)의 제어신호(Sc)에 따라 직류 공통전압(Vcom_DC)과 하부 공통전압 라인(Vcom Line(B))의 피드백 공통전압(Vcom_FB) 중 어느 하나를 출력하는 스위치 회로(161)와 입력된 피드백 공통전압(Vcom_FB)에 따라 보상된 공통전압(Vcom_comp)을 출력하는 공통전압 보상부(162)를 포함한다.
스위치 회로(161)는 인버터(Inv), 제1 스위치(SW1), 및 제2 스위치(SW2)를 포함한다. 인버터(Inv)는 제어신호(Sc)를 반전시킨다. 즉, 인버터(Inv)는 제1 논리 값의 제어신호(Sc)를 제2 논리 값으로 반전시키고, 제2 논리 값의 제어신호(Sc)를 제1 논리 값으로 반전시킨다.
제1 스위치(SW1)는 패턴 인식부(150)로부터 제어신호(Sc)를 그대로 입력받는다. 따라서, 제1 스위치(SW1)은 제1 논리 값의 제어신호(Sc)가 스위치 회로(160)에 입력되는 경우 턴-온되고, 제2 논리 값의 제어신호(Sc)가 스위치 회로(160)에 입력되는 경우 턴-오프된다.
이에 비해, 제2 스위치(SW2)는 인버터(Inv)에 의해 반전된 제어신호(Sc)를 입력받는다. 즉, 제1 논리 값의 제어신호(Sc)는 제2 논리 값으로 반전되어 제2 스위치(SW2)에 입력되고, 제2 논리 값의 제어신호(Sc)는 제1 논리 값으로 반전되어 제1 스위치(SW1)에 입력된다. 따라서, 제2 스위치(SW2)는 제1 논리 값의 제어신호(Sc)가 스위치 회로(160)에 입력되는 경우 턴-오프되고, 제2 논리 값의 제어신호(Sc)가 스위치 회로(160)에 입력되는 경우 턴-온된다.
공통전압 보상부(162)는 반전 증폭기(OP-amp), 제1 저항(R1), 및 제2 저항(R2)을 포함한다. 반전 증폭기(OP-amp)는 스위치 회로(161)의 출력이 입력되는 (-) 단자, 직류 공통전압(Vcom_DC)이 입력되는 (+) 단자, 및 (-) 단자와 (+) 단자에 입력된 전압의 차를 소정의 보상비로 반전 증폭하여 출력하는 출력단자(out)를 포함한다. 반전 증폭기(OP-amp)의 출력단자(out)는 상부 공통전압 라인(Vcom Line(U))과 하부 공통전압 라인(Vcom Line(B))에 접속된다. 제1 저항(R1)은 (-) 단자의 입력단과 스위치 회로(161)에 접속되고, 제2 저항(R2)은 (-) 단자의 입력단과 출력단자(out)에 접속된다.
반전 증폭기(OP-amp)는 수학식 1과 같이 (-) 단자로 입력되는 전압과 (+) 단자로 입력되는 전압의 차를 소정의 보상비로 반전 보상하여 출력한다.
Figure 112011041270358-pat00001
수학식 1에서, Vout은 출력단자(out)로 출력되는 전압, Vp는 (+) 단자로 입력되는 전압, Vn은 (-) 단자로 입력되는 전압을 의미한다. 소정의 보상비는 R2/R1이고, 상기 소정의 보상비는 사전 실험을 통해 미리 결정될 수 있다.
스위치 회로(161)로부터 피드백 공통전압(Vcom_FB)이 반전 증폭기(OP-amp)의 (-) 단자에 입력되는 경우, 수학식 1에서 Vp는 직류 공통전압(Vcom_DC), Vn은 피드백 공통전압(Vcom_FB)이다. 이 경우, 반전 증폭기(Op-amp)는 수학식 1에 의해 계산된 출력 전압(Vout)을 보상된 공통전압(Vcom_comp)으로 출력한다. 또한, 스위치 회로(161)로부터 직류 공통전압(Vcom_DC)이 반전 증폭기(OP-amp)의 (-) 단자에 입력되는 경우, 수학식 1에서 Vp는 직류 공통전압(Vcom_DC), Vn은 직류 공통전압(Vcom_DC)로 계산될 수 있다. 이 경우, 수학식 1에서 Vp와 Vn이 같으므로, 반전 증폭기(OP-amp)는 Vp, 즉 직류 공통전압(Vcom_DC)을 출력한다. 상기 피드백 공통전압(Vcom_FB), 직류 공통전압(Vcom_DC), 보상된 공통전압(Vcom_comp)은 도 6a와 도 6b를 결부하여 상세히 설명한다.
공통전압 보상회로(160)는 상부 공통전압 라인(Vcom Line(U))의 접속단자와 하부 공통전압 라인(Vcom Line(B))의 접속단자에 접속된 제3 저항(R3)을 포함한다. 제3 저항(R3)은 공통전압 보상부(162)의 전체 저항보다 크다. 이는 하부 공통전압 라인(Vcom Line(B))의 피드백 공통전압(Vcom_FB)이 반전 증폭기(OP-amp)의 출력단자(out)가 아닌 스위치 회로(161)에 입력될 수 있도록 하기 위함이다.
도 6a는 제1 논리 값의 제어신호, 데이터 전압, 공통전압 보상회로에 입력되는 피드백 공통전압과 직류 공통전압, 공통전압 보상회로의 출력 파형을 보여주는 파형도이다. 도 6a를 참조하면, 제어신호(Sc)는 제1 논리 값인 하이 논리 레벨(H)로 발생한다. 데이터 전압(Vdata)은 도 1의 서브 수직 라인 패턴으로 데이터라인들에 공급되는 것을 중심으로 설명하였다. 이때, 데이터 전압(Vdata)은 1 수평기간을 주기로 정극성의 화이트 계조 전압과 블랙 계조 전압이 교대로 발생한다. 공통전압 보상회로(160)에 입력되는 하부 공통전압 라인(Vcom Line(B))의 피드백 공통전압(Vcom_FB)은 데이터 전압(Vdata)이 화이트 계조 전압으로 상승하는 시점마다 영향을 받는다. 직류 공통전압(Vcom_DC)은 공통전압 레벨의 전압이 직류로 공급된다. 공통전압 보상회로(160)의 공통전압 보상부(162)의 출력 전압(Vout)은 피드백 공통전압(Vcom_FB)을 소정의 보상비로 반전 증폭한 보상된 공통전압(Vcom_comp)이다.
종합해보면, 공통전압 보상회로(160)는 제1 논리 값의 제어신호(Sc)가 입력되는 경우, 반전 증폭기(OP-amp)의 (-) 단자로 입력되는 전압과 (+) 단자로 입력되는 전압의 차이를 반전 증폭하여 출력단자(out)로 출력한다. 따라서, 반전 증폭기(OP-amp)로부터 출력되는 전압은 도 6a와 같이 피드백 공통전압(Vcom_FB)을 소정의 보상비로 반전 증폭한 보상된 공통전압(Vcom_comp)이다.
도 6b는 제2 논리 값의 제어신호, 데이터 전압, 공통전압 보상회로의 피드백 공통전압, 직류 공통전압, 공통전압 보상부의 출력 파형을 보여주는 파형도이다. 도 6b를 참조하면, 제어신호(Sc)는 제2 논리 값인 로우 논리 레벨(L)로 발생한다. 데이터 전압(Vdata)은 도 1의 서브 수직 라인 패턴으로 데이터라인들에 공급되는 것을 중심으로 설명하였다. 이때, 데이터 전압(Vdata)은 1 수평기간을 주기로 정극성의 화이트 계조 전압과 블랙 계조 전압이 교대로 발생한다. 공통전압 보상회로(160)에 입력되는 하부 공통전압 라인(Vcom Line(B))의 피드백 공통전압(Vcom_FB)은 데이터 전압(Vdata)이 화이트 계조 전압으로 상승하는 시점마다 영향을 받는다. 직류 공통전압(Vcom_DC)은 공통전압 레벨의 전압이 직류로 공급된다. 공통전압 보상회로(160)의 공통전압 보상부(162)의 출력 전압(Vout)은 직류 공통전압(Vcom)이 그대로 출력된다.
종합해보면, 공통전압 보상회로(160)는 제2 논리 값의 제어신호(Sc)가 입력되는 경우, 반전 증폭기(OP-amp)의 (-) 단자로 입력되는 전압과 (+) 단자로 입력되는 전압은 직류 공통전압(Vcom)으로 같다. 따라서, 반전 증폭기(OP-amp)로부터 출력되는 전압(Vout)은 도 6b와 같이 직류 공통전압(Vcom_DC)이다.
도 7은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 보여주는 흐름도이다. 이하에서, 도 3, 도 5, 및 도 7을 결부하여 본 발명의 실시예에 따른 액정표시장치의 구동방법을 상세히 설명한다.
첫 번째로, 패턴 인식부(150)는 입력 영상 데이터(RGB)가 도 1의 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴의 특정 패턴인지를 판단한다. 패턴 인식부(150)는 영상 데이터(RGB)가 특정 패턴이 아닌 경우 제1 논리 값의 제어신호(Sc)를 발생시키고, 영상 데이터(RGB)가 특정 패턴인 경우 제2 논리 값의 제어신호(Sc)를 발생시킨다. (S1~S3)
두 번째로, 공통전압 보상회로(160)의 스위치 회로(161)의 제1 스위치(SW1)는 제1 논리 값의 제어신호(Sc)에 응답하여 턴-온된다. 제2 스위치(SW2)에는 제1 논리 값의 제어신호(Sc)가 인버터(Inv)에 의해 반전되어 입력되므로, 제2 스위치(SW2)는 제1 논리 값의 제어신호(Sc)에 응답하여 턴-온되지 않는다. 즉, 제1 스위치(SW1)가 제1 논리 값의 제어신호(Sc)에 응답하여 턴-온되므로, 스위치 회로(161)는 하부 공통전압 라인(Vcom Line(B))의 피드백 공통전압(Vcom_FB)을 출력한다.
공통전압 보상회로(160)의 공통전압 보상부(162)의 반전 증폭기(OP-amp)의 (-) 단자에는 피드백 공통전압(Vcom_FB)이 입력되고, (+) 단자에는 직류 공통전압(Vcom_DC)이 입력된다. 반전 증폭기(OP-amp)의 출력단자는 수학식 1과 같이 보상된 공통전압(Vcom_comp)을 상부 공통전압 라인(Vcom Line(U))과 하부 공통전압 라인(Vcom Line(B))에 출력한다. (S4)
세 번째로, 공통전압 보상회로(160)의 스위치 회로(161)의 제1 스위치(SW1)는 제2 논리 값의 제어신호(Sc)에 응답하여 턴-온되지 않는다. 제2 스위치(SW2)에는 제2 논리 값의 제어신호(Sc)가 인버터(Inv)에 의해 반전되어 입력되므로, 제2 스위치(SW2)는 제2 논리 값의 제어신호(Sc)의 반전 신호에 응답하여 턴-온된다. 즉, 제2 스위치(SW2)가 제2 논리 값의 제어신호(Sc)의 반전 신호에 응답하여 턴-온되므로, 스위치 회로(161)는 직류 공통전압(Vcom_DC)을 출력한다.
공통전압 보상회로(160)의 공통전압 보상부(162)의 반전 증폭기(OP-amp)의 (-) 단자에는 직류 공통전압(Vcom_DC)이 입력되고, (+) 단자에는 직류 공통전압(Vcom_DC)이 입력된다. 반전 증폭기(OP-amp)의 출력단자는 수학식 2와 같이 직류 공통전압(Vcom_DC)을 상부 공통전압 라인(Vcom Line(U))과 하부 공통전압 라인(Vcom Line(B))에 출력한다. (S5)
이상에서 살펴본 바와 같이, 본 발명은 특정 패턴의 영상 데이터가 입력되지 않는 경우에만 보상된 공통전압을 출력하고, 특정 패턴의 영상 데이터가 입력되는 경우에는 보상된 공통전압을 출력하지 않는다. 그 결과, 본 발명은 특정 패턴에서 공통전압 보상회로의 로드를 감소시킬 수 있을 뿐만 아니라, 공통전압 보상회로의 로드 증가로 인해 발생했던 소비전력을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 110: 게이트 구동회로
120: 데이터 구동회로 130: 타이밍 콘트롤러
140: 호스트 시스템 150: 패턴 인식부
160: 공통전압 보상회로 161: 스위치 회로
162: 공통전압 보상부

Claims (9)

  1. 데이터 라인들과, 상기 데이터 라인들과 교차되는 게이트 라인들과, 상기 게이트 라인들과 나란한 하부 공통전압 라인들이 형성된 하부 기판과, 상부 공통전압 라인들이 형성되는 상부 기판을 포함하는 표시패널;
    입력된 영상 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 데이터 구동회로;
    상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 출력하는 게이트 구동회로;
    상기 데이터 구동회로에 공급되는 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 패턴 인식부; 및
    상기 제1 논리 값의 제어신호가 입력되는 경우 상기 하부 공통전압 라인의 피드백 공통전압을 입력받아 보상된 공통전압을 상기 상부 공통전압 라인들과 하부 공통전압 라인들에 출력하고, 상기 제2 논리 값의 제어신호가 입력되는 경우 공통전압을 상기 상부 공통전압 라인들과 하부 공통전압 라인들에 출력하는 공통전압 보상회로를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통전압 보상회로는,
    상기 제어신호를 반전시키는 인버터와, 상기 제1 논리 값의 제어신호가 입력되는 경우 턴-온되어 상기 피드백 공통전압을 출력하는 제1 스위치와, 상기 제2 논리 값의 제어신호가 입력되는 경우 턴-온되어 직류 공통전압을 출력하는 제2 스위치를 포함하는 스위치 회로; 및
    상기 스위치회로의 출력이 입력되는 (-) 단자와, 상기 직류 공통전압이 입력되는 (+) 단자와, 상기 (-) 단자에 입력되는 전압과 상기 (+) 단자에 입력되는 전압의 차를 소정의 보상비로 반전 증폭하여 출력하는 출력단자를 포함하는 공통전압 보상부를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 공통전압 보상부는,
    상기 스위치 회로와 상기 (-) 단자의 입력단에 접속되는 제1 저항; 및
    상기 (-) 단자의 입력단과 상기 출력단자에 접속되는 제2 저항을 더 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 소정의 보상비는 상기 제2 저항을 상기 제1 저항으로 나눈 값인 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 공통전압 보상회로는,
    상기 하부 공통전압 라인의 접속단자와 상기 상부 공통전압 라인의 접속단자에 접속된 제3 저항을 더 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 공통전압 보상부의 전체 저항은 제3 저항보다 작은 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 패턴 인식부는,
    단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴 중 어느 하나를 상기 특정 패턴으로 인식하거나, 상기 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴을 상기 특정 패턴으로 인식하는 것을 특징으로 하는 액정표시장치.
  8. 데이터 라인들과, 상기 데이터 라인들과 교차되는 게이트 라인들과, 상기 게이트 라인들과 나란한 하부 공통전압 라인들이 형성된 하부 기판과, 상부 공통전압 라인들이 형성되는 상부 기판을 포함하는 표시패널을 포함하는 액정표시장치에 있어서,
    입력된 영상 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 단계;
    상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 출력하는 단계;
    상기 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 단계; 및
    상기 제1 논리 값의 제어신호가 입력되는 경우 상기 하부 공통전압 라인의 피드백 공통전압을 입력받아 보상된 공통전압을 상기 상부 공통전압 라인들과 하부 공통전압 라인들에 출력하고, 상기 제2 논리 값의 제어신호가 입력되는 경우 공통전압을 상기 상부 공통전압 라인들과 하부 공통전압 라인들에 출력하는 단계를 포함하는 액정표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 영상 데이터의 특정 패턴을 판단하여 상기 특정 패턴의 영상 데이터가 입력되지 않는 경우 제1 논리 값의 제어신호를 출력하고, 상기 특정 패턴의 영상 데이터가 입력되는 경우 제2 논리 값의 제어신호를 출력하는 단계는,
    단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴 중 어느 하나를 상기 특정 패턴으로 인식하거나, 상기 단색 패턴, 수직 라인 패턴, 수평 라인 패턴, 및 서브 수직 라인 패턴을 상기 특정 패턴으로 인식하는 단계인 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020110052781A 2011-06-01 2011-06-01 액정표시장치와 그 구동방법 KR101846544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110052781A KR101846544B1 (ko) 2011-06-01 2011-06-01 액정표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052781A KR101846544B1 (ko) 2011-06-01 2011-06-01 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20120133881A KR20120133881A (ko) 2012-12-11
KR101846544B1 true KR101846544B1 (ko) 2018-04-06

Family

ID=47517180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052781A KR101846544B1 (ko) 2011-06-01 2011-06-01 액정표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101846544B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101868851B1 (ko) * 2011-07-21 2018-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR102089249B1 (ko) * 2013-10-10 2020-03-16 엘지디스플레이 주식회사 디스플레이 장치
KR102253321B1 (ko) * 2015-01-06 2021-05-20 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
KR102406707B1 (ko) * 2017-08-04 2022-06-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 구비한 oled 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221473A (ja) 1999-01-29 2000-08-11 Sharp Corp アクティブマトリックス液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221473A (ja) 1999-01-29 2000-08-11 Sharp Corp アクティブマトリックス液晶表示装置

Also Published As

Publication number Publication date
KR20120133881A (ko) 2012-12-11

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
US9865209B2 (en) Liquid crystal display for operating pixels in a time-division manner
US10049629B2 (en) Display device capable of low-speed driving and method of driving the same
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
KR101279123B1 (ko) 액정표시장치
KR101585687B1 (ko) 액정표시장치
US9978326B2 (en) Liquid crystal display device and driving method thereof
KR101653006B1 (ko) 액정표시장치와 그 소비전력 저감방법
KR101846544B1 (ko) 액정표시장치와 그 구동방법
KR101963388B1 (ko) 액정표시장치와 그 구동방법
KR20160017871A (ko) 액정표시장치
KR102279494B1 (ko) 액정표시장치
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR100481217B1 (ko) 액정표시소자의 구동방법 및 장치
KR101985245B1 (ko) 액정표시장치
KR101752003B1 (ko) 액정표시장치
KR101641366B1 (ko) 액정 표시장치의 구동장치
KR102276244B1 (ko) 표시장치와 그의 로드 제어방법
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR101777130B1 (ko) 액정 표시장치의 구동장치
KR20110006366A (ko) 액정표시장치
KR20070121284A (ko) 액정표시장치 및 그의 구동 방법
KR20160078770A (ko) 액정표시장치
KR102138593B1 (ko) 액정표시장치와 그 구동 방법
KR20110041266A (ko) 액정표시장치와 그 잔상 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant