KR20110006366A - 액정표시장치 - Google Patents

Abstract

본 발명은 선형 싱글 감마기준전압을 이용하여 디지털 비디오 데이터를 액정표시패널에 표시될 아날로그 데이터전압으로 변환하는 액정표시장치에 관한 것으로, 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 데이터라인들과 게이트라인들의 교차부에 형성된 TFT들을 포함하고, 다수의 액정셀들이 매트릭스 형태로 배치되는 화소 어레이를 가지는 액정표시패널; 계조가 높을수록 전압이 높아지는 선형 싱글 감마보상전압들만을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 선형 싱글 감마기준전압을 이용하여 디지털 비디오 데이터를 액정표시패널에 표시될 아날로그 데이터전압으로 변환하는 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 데이터 구동회로, 액정표시패널의 게이트라인들(또는 스캔라인들)에 스캔펄스를 공급하기 위한 게이트 구동회로, 및 그 구동회로들을 제어하는 타이밍 콘트롤러, 액정표시패널의 구동 전압들을 발생하는 모듈 전원회로 등을 구비한다.

액정표시패널의 액정셀들은 공통전압 보다 높은 정극성 아날로그 데이터전압과 부극성 아날로그 데이터전압을 교대로 충전한다. 이를 위하여, 데이터 구동회로는 디지털 비디오 데이터를 정극성/부극성 감마보상전압들로 변환하여 정극성/부극성 아날로그 데이터전압을 발생한다. 정극성/부극성 아날로그 데이터전압은 액정표시패널의 데이터라인들에 공급된다.

모듈 전원회로는 도 1과 같이 고전위 전원전압(Vdd)을 분압하여 고전위 전원전압(Vdd)과 공통전압(Vcom) 사이의 전압 레벨을 가지는 다수의 정극성 감마기준전압들을 발생하고 또한, 공통전압(Vcom)과 저전위 전원전압(Vss) 사이의 전압 레벨을 갖는 다수의 부극성 감마기준전압들을 발생한다. 데이터 구동회로는 다수의 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함)를 포함한다. 소스 드라이브 IC 각각은 도 2와 같이 제1 분압회로(RS1), 제2 분압회로(RS2), 제1 디지털-아날로그 변환기(이하, "PDAC"라 함), 제2 디지털-아날로그 변환기(이하, "NDAC"라 함), 멀티플렉서(MUX), 출력버퍼(BUF) 등을 포함한다. 제1 분압회로(RS1)는 정극성 감마기준전압들을 데이터의 계조 수만큼 분압하여 정극성 감마보상전압들을 발생한다. 제2 분압회로(RS2)는 부극성 감마기준전압들을 데이터의 계조 수만큼 분압하여 부극성 감마보상전압들을 발생한다. PDAC은 디지털 비디오 데이터(Data1)를 정극성 감마보상전압들로 변환하여 정극성 아날로그 데이터전압을 발생하고, NDAC은 디지털 비디오 데이터(Data1)를 부극성 감마보상전압들로 변환하여 부극성 아날로그 데이터전압을 발생한다. 멀티플렉서(MUX)는 타이밍 콘트롤러로부 터 입력되는 극성제어신호(POL)와 반전된 극성제어신호(/POL)에 응답하여 정극성 아날로그 데이터전압과 부극성 아날로그 데이터전압을 교대로 출력한다. 출력버퍼(BUF)는 멀티플렉서(MUX)로부터 입력되는 정극성/부극성 아날로그 데이터전압을 액정표시패널의 데이터라인에 공급한다.

소스 드라이브 IC 각각에는 1 픽셀 데이터당 2 개의 DAC(Digital to Analog Convertor) 즉, PDAC과 NDAC을 내장하고 극성제어신호(POL,/POL)에 따라 동작하는 멀티플렉서를 내장한다. 고품위 화상을 구현하기 위하여, 액정표시장치의 컬러뎁스나 해상도를 높이면 소스 드라이브 IC의 DAC 수는 2 배수로 증가한다. 극성제어신호(POL,/POL)는 1 수평기간 또는 2 수평기간 단위로 논리가 반전되므로 그 주파수가 높다. 이로 인하여 종래의 액정표시장치에서 소스 드라이브 IC의 DAC 회로부분이 커져 칩 사이즈(Chip size)가 크고 발열양이 높다. 모듈 전원회로는 고전위 전원전압(Vdd)을 분압하여 정극성 감마기준전압들과 부극성 감마기준전압들을 발생하는 부분으로 인하여, 소비전력이 높고 회로 비용이 높다.

최근에는 표시화상에서 수평 크로스토크, 스메어 노이즈, 잔상 등을 해결하기 위하여, 공통전압이 없는(Vcomless) 구동기술이 제안되고 있다. 그런데 이러한 Vcomless 구동기술에서도 소스 드라이브 IC에는 1 픽셀 데이터당 2 개의 DAC가 포함되어야 하므로 컬러 데이터와 해상도 증가시에는 DAC의 개수가 2 배수 만큼 증가한다.

또한, 종래의 액정표시장치에서 극성제어신호(POL,/POL), 정극성 감마기준전압, 부극성 감마기준전압 등이 소스 드라이드 IC들 각각에 입력되어야 하므로 그 만큼 소스 드라이브 IC에 연결된 배선 수가 많다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 DAC의 개수를 줄이도록 한 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 데이터라인들과 게이트라인들의 교차부에 형성된 TFT들을 포함하고, 다수의 액정셀들이 매트릭스 형태로 배치되는 화소 어레이를 가지는 액정표시패널; 계조가 높을수록 전압이 높아지는 선형 싱글 감마보상전압들만을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비한다.

본 발명은 선형 싱글 DAC를 이용하여 액정표시패널을 인버젼 구동시킴으로써 기존 듀얼 DAC 구동 대비 소스 드라이브 IC 각각에 내장되는 DAC의 크기로 1/2로 줄이고 DAC의 출력을 선택하기 위한 멀티플렉서를 제거하여 소스 드라이브 IC의 칩 사이즈, 발열양, 회로 비용 등을 줄이고 액정 구동전압을 40% 이하로 낮출 수 있다. 나아가, 본 발명은 감마기준전압들의 전압과 개수를 낮추어 모듈 전원회로의 회로 구성을 간소화하고 소비전력과 회로 비용을 감소시킬 수 있으며 감마기준전압들의 개수를 낮추고 극성제어신호를 제거하여 소스 드라이브 IC들에 연결되는 배선 수를 대폭 줄일 수 있다.

이하, 도 3 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(100), 액정표시패널(100)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(103), 액정표시패널(100)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(104), 데이터 구동회로(103)와 게이트 구동회로(104)를 제어하기 위한 타이밍 콘트롤러(101), 및 액정표시패널(100)의 구동 전압을 발생하는 모듈 전원회로(102)를 구비한다.

액정표시패널(100)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(100)은 비디오 데이터를 표시하는 화소 어레이를 포함한다.

하부 유리기판의 화소 어레이에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 액정셀의 화소전극, 액정셀에 접속된 스토리지 커패시터(Storage Capacitor) 등이 형성된다. 하부 유리기판에는 이웃한 데이터라인들의 간격보다 넓은 간격으로 이격된 기준전압 공급라인들이 형성된다. 기준전압 공급라인들은 데이터라인들과 나란한 방향으로 형성되고, 도 7과 같이 수평으로 나란한 3 개 또는 4 개의 서브픽셀 당 하나씩 배치된다. 기준전압 공급라인에는 도 4 및 도 7과 같이 소정의 기준전압(REF)이 공급된다. 도 7은 화소 어레이의 일부를 등가적으로 나타내는 회로도이다. 도 7에서 'Clc'는 액정셀, 'Cst'는 스토리지 커패시터, 'D1~D3'는 데이터라인, 'G1' 및 'G2'는 게이트라인, 'TFT1~TFT6'는 TFT를 각각 나타낸다.

액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시장치는 공통전압이 공급되는 공통전극이 없다. 액정셀들은 이웃한 데이터라인들을 통해 공급되는 데이터전압들의 전압차에 따라 또는 데이터 전압과 기준전압의 전압차에 따라 정극성/부극성 아날로그 데이터전압을 충전한다. 이러한 액정표시장치는 도 7과 같은 화소 어레이를 이용하여 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구동된다. 이 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다.

데이터 구동회로(103)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 도 4와 같이 선형 싱글 감마보상전압들(Linear Single Gamma Compensation Valtage, Vs_gamma)만으로 디지털 비디오 데이터를 아날로그 데이터전압으로 변환한다. 선형 싱글 감마보상전압들은 도 4의 커브와 같이 계조값이 증가할수록 전압이 선형적으로 증가하고 변곡점이 없는 선형 커브를 따르는 전압들로 결정된다. 선형 싱글 감마보상전압들(Vs_gamma)은 고전위 전원전압(Vs_gamma)과 저전위 전원전압(Vss) 사이에서 분압된 전압이다. 고전위 전원전압(Vs_gamma)은 도 1에 도시된 종래의 고전위 전원전압(Vdd) 보다 낮은 전압이다. 소스 드라이브 IC들 각각은 COG(Chip On Glass) 공정이나 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정으로 하부 유리기판 상에 접착될 수 있다.

게이트 구동회로(104)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(104)는 타이밍 콘트롤러(101)로부터의 게이트 타이밍 제어신호(GSP, GSC, GOE)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다. 게이트 드라이브 IC들은 TAB 공정으로 하부 유리기판의 게이트라인들에 연결되거나 GIP(Gate In Panel) 공정으로 화소 어레이와 함께 하부 유리기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(101)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스 수신회로를 통해 시스템 보드(105)로부터 RGB 디지털 비디오 데이터, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(101)는 RGB 디지털 비디오 데이터를 mini LVDS 인터페이스 방식으로 데이터 구동회로(103)의 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(101)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE)와, 게이트 구동회로(104)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다. 타이밍 콘트롤러(101)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널(100)의 화소 어레이에서 재생될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신호의 주파수를 60×i Hz의 프레임 주파수 기준으로 체배할 수 있다.

종래의 소스 드라이브 IC는 도 2와 같이 극성제어신호(POL)에 응답하여 정극성 아날로그 데이터전압과 부극성 아날로그 데이터전압을 선택한다. 이 때문에 종래의 타이밍 콘트롤러에서는 소스 드라이브 IC로부터 출력되는 데이터전압의 극성을 제어하기 위한 높은 주파수의 극성제어신호를 발생하였다. 이에 비하여, 본 발 명은 도 4와 같이 극성이 분리되지 않은 선형 싱글 감마보상전압을 이용하여 단일 극성의 데이터전압을 발생한다. 액정셀들 각각에서 이웃하는 데이터라인들 또는 데이터라인과 기준전압 공급라인의 상대적인 전압차에 따라 정극성 데이터전압과 부극성 데이터전압이 결정된다. 따라서, 본 발명의 타이밍 콘트롤러(101)는 극성제어신호를 발생하지 않고 소스 드라이브 IC에서는 서로 다른 극성의 데이터전압들을 교대로 선택하는 멀티플렉서가 생략된다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(103)의 데이터 샘플링 시작 시점을 제어한다. 타이밍 콘트롤러(101)와 데이터 구동회로(103) 사이의 신호 전송체계가 mini LVDS 인터페이스라면 소스 스타트 펄스(SSP)는 생략될 수 있다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GSP, GSC, SOE)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(104)의 출력 타이밍을 제어한다.

시스템 보드(105)는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 LVDS 인터페이스 또는 TMDS 인터페이스 송신회로를 통해 타이밍 콘트롤러(101)에 전송한다. 시스템 보드(105)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 모듈 전원회로(102)에 공급될 전압(Vin)을 생성하는 전원회로를 포함한다.

모듈 전원회로(102)는 부스트 컨버터(Boost converter), 레귤레이터(Regulater), 펄스폭 변조 집적회로(Pulse Width Modulator IC, PWM IC), 차지펌프(Charge pump) 등을 포함한 직류-직류 변환회로로 구성된다. 이 모듈 전원회로(102)는 시스템 보드(105)로부터 입력되는 전압(Vin)을 조정하여 액정표시패널(100)의 구동 전압들을 발생한다. 모듈 전원회로(102)로부터 발생되는 구동 전압들은 게이트 하이전압(Vgh)과 게이트 로우전압(Vgl), 고전위 전원전압(Vdd), 로직 전원전압(Vcc), 선형 싱글 감마기준전압들(SGO∼SGi, i는 2 이상의 양의 정수) 등을 포함한다. 게이트 하이전압(Vgh)은 화소 어레이에 형성된 TFT들의 문턱전압 이상으로 설정된 게이트 펄스의 하이논리전압이다. 게이트 로우전압(Vgl)은 화소 어레이에 형성된 TFT들의 문턱전압 미만의 전압으로 설정된 게이트 펄스의 로우논리전압이다. 게이트 하이전압(Vgh)과 게이트 로우전압(Vgl) 게이트 구동회로(104)에 공급된다. 선형 싱글 감마기준전압들(SGO∼SGi)은 도 4와 같이 저전위 전원전 압(Vss)과 종래보다 낮은 고전위 전원전압(Vdd) 사이에서 i 단계로 분압된 전압들이다. 기준전압 공급라인을 통해 액정셀들에 공급되는 기준전압(REF)은 기준전압 공급라인들이 3 개의 서브픽셀 당 하나씩 배치될 때, 도 4와 같이 약 1/3 Vdd 또는 2/3 Vdd 전압으로 설정될 수 있다. 또한, 기준전압(REF)은 기준전압 공급라인들이 4 개의 서브픽셀 당 하나씩 배치될 때, 도 4와 같이 약 1/2 Vdd 전압으로 설정될 수 있다.

도 5 및 도 6은 소스 드라이브 IC를 상세히 나타낸다.

도 5 및 도 6을 참조하면, 소스 드라이브 IC는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들을 구동한다. 소스 드라이브 IC 각각은 쉬프트 레지스터(51), 데이터 레지스터(52), 제1 래치(53), 제2 래치(54), 싱글 DAC(55) 및 출력회로(56)를 포함한다.

쉬프트레지스터(51)는 타이밍 콘트롤러(101)로부터의 mini-LVDS 클럭의 리셋 클럭에 따라 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(51)는 다음 단의 소스 드라이브 IC에 캐리신호(CAR)를 전달한다. 데이터 레지스터(52)는 타이밍 콘트롤러(101)로부터의 디지털 비디오 데이터(RGB)를 일시 저장한 후에 제1 래치(53)로 출력한다. 제1 래치(53)는 쉬프트 레지스터(51)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(52)로부터의 디지털 비디오 데이터들(RGB)을 샘플링하고, 그 데이터들(RGB)을 래치한 후에 동시에 출력한다. 제2 래치(54)는 제1 래치(53)로부터 입력되는 데이터들을 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 소스 드라이브 IC들의 제2 래치(54)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.

싱글 DAC(55)에는 분압회로(61)로부터 선형 싱글 감마보상전압들(SG0~SGi)이 입력된다. 분압회로(61)는 선형 싱글 감마기준전압들(SGO∼SGi)을 데이터의 계조 수만큼 분압한다. 싱글 DAC(55)는 도 6과 같은 회로로 구성되어 디지털 비디오 데이터(Data1)를 선형 싱글 감마보상전압들로 변환하여 아날로그 데이터전압을 발생하고, 그 아날로그 데이터전압을 출력버퍼(56)에 공급한다. 출력버퍼(56)는 옵셋제거 기능을 갖는 출력 버퍼를 포함하여 싱글 DAC(55)로부터의 아날로그 데이터전압을 데이터라인들(D1~Dk)에 공급한다.

도 7은 도 3에 도시된 액정표시장치의 화소 어레이 일부를 보여 주는 등가 회로도이다.

도 7을 참조하면, 액정셀들 각각은 2 개의 TFT들을 통해 이웃한 두 개의 데이터라인들로부터 데이터전압들을 공급받거나, 또는 이웃한 데이터라인과 기준전압 공급라인으로부터 공급되는 데이터전압과 기준전압(Ref)을 공급 받는다.

제1 액정셀(Clc(R))은 적색 서브픽셀의 액정셀로써 제1 및 제2 TFT(TFT1, TFT2)를 통해 제1 데이터라인(D1)과 제1 기준전압 공급라인에 접속된다. 제1 TFT(TFT1)의 드레인전극은 제1 데이터라인(D1)에 접속되고 그 소스전극은 제1 액정셀(Clc(R))의 제1 화소전극에 접속된다. 제1 TFT(TFT1)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(TFT2)의 드레인전극은 제1 기준전압 공급라인에 접속되고 그 소스전극은 제1 액정셀(Clc(R))의 제2 화소전극에 접속된다. 제2 TFT(TFT2)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 액정셀(Clc(R))에 충전되는 데이터전압의 극성은 기준전압(Ref) 대비 제1 데이터전압(R+)에 따라 따라 결정된다.

제2 액정셀(Clc(G))은 녹색 서브픽셀의 액정셀로써 제3 및 제4 TFT(TFT3, TFT4)를 통해 제1 기준전압 공급라인과 제2 데이터라인(D2)에 접속된다. 제3 TFT(TFT3)의 드레인전극은 제1 기준전압 공급라인에 접속되고 그 소스전극은 제2 액정셀(Clc(G))의 제1 화소전극에 접속된다. 제3 TFT(TFT3)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(TFT4)의 드레인전극은 제2 데이터라인(D2)에 접속되고 그 소스전극은 제2 액정셀(Clc(G))의 제2 화소전극에 접속된다. 제4 TFT(TFT4)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 액정셀(Clc(G))에 충전되는 데이터전압의 극성은 기준전압(Ref) 대비 제2 데이터전압(G+)에 따라 따라 결정된다.

제3 액정셀(Clc(B))은 청색 서브픽셀의 액정셀로써 제5 및 제6 TFT(TFT5, TFT6)를 통해 제2 데이터라인(D2)과 제3 데이터라인(D3)에 접속된다. 제5 TFT(TFT5)의 드레인전극은 제2 데이터라인(D2)에 접속되고 그 소스전극은 제3 액정셀(Clc(B))의 제1 화소전극에 접속된다. 제5 TFT(TFT5)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제6 TFT(TFT6)의 드레인전극은 제3 데이터라인(D3)에 접속되고 그 소스전극은 제3 액정셀(Clc(B))의 제2 화소전극에 접속된다. 제6 TFT(TFT6)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제3 액정셀(Clc(B))에 충전되는 데이터전압의 극성은 제2 데이터전압(G+) 대비 제3 데이터전압(B-)에 따라 따라 결정된다.

각 계조별 소스 드라이브 IC들의 입력은 서브픽셀들에 실제 충전될 데이터전압의 극성 반전을 고려하여 타이밍 콘트롤러(101)에서 결정된다. 타이밍 콘트롤러(101)는 각 계조별 입력/출력이 정의된 룩업 테이블이 저장된 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로부터 입력되는 계조값으로 소스 드라이브 IC의 입력값을 결정한다. 한편, 도 7과 같은 Vcomless 방식의 화소 어레이에 대한 동작과 그 변형 예들에 대하여는 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2008-0088979호(2008. 09.09), 대한민국 특허출원 제10-2008-0106149(2008.10.28) 등에서 상세히 설명되어 있다.

도 8은 본 발명의 제2 실시예에 따른 액정표시장치를 보여 주는 블록도이다. 도 9는 도 8에 도시된 액정표시장치의 화소 어레이 일부를 보여 주는 등가 회로도이다.

도 8 및 도 9를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(200), 액정표시패널(200)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(203), 액정표시패널(200)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(204), 데이터 구동회로(203)와 게이트 구동회로(204)를 제어하기 위한 타이밍 콘트롤러(201), 액정표시패널(200)의 구동 전압을 발생하는 모듈 전원회로(202), 및 교류 공통전압을 발생하는 교류 공통전압 발생부(206)를 구비한다.

액정표시패널(200)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(200)은 비디오 데이터를 표시하는 화소 어레이를 포함한다.

하부 유리기판의 화소 어레이에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들(T1~T12)과, TFT(T1~T12)에 접속된 액정셀(Clc)의 화소전극, 액정셀에 접속된 스토리지 커패시터(Cst) 등이 형성된다.

액정표시패널(200)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(200)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시패널의 상부 유리기판 또는 하부 유리기판에는 화소 어레이의 기수 수평라인들(LINE#1, LINE#3)에 배치된 액정셀들(Clc)에 제1 공통전압(Vcom_odd)을 공급하기 위한 제1 공통전극(Ecom1)이 형성된다. 액정표시패널의 상부 유리기판 또는 하부 유리기판에는 화소 어레이의 우수 수평라인들(LINE#2, LINE#4)에 배치된 액정셀들(Clc)에 제2 공통전압(Vcom_even)을 공급하기 위한 제2 공통전극(Ecom2)이 형성된다. N(N은 양의 정수) 번째 프레임기간 동안, 제1 공통전압(Vcom_odd)은 데이터전압보다 높은 전압인데 반하여, 제2 교류 공통전압(Vcom_even)은 데이터전압보다 낮은 전압이다. 제1 및 제2 공통전압(Vcom_odd, Vcom_even)의 전위는 매 수평기간마다 그리고 매 프레임마다 반전된다. 따라서, N+1 번째 프레임기간 동안, 제1 공통전압(Vcom_odd)은 데이터전압보다 낮은 전압으로 변하는 반면, 제2 공통전압(Vcom_even)은 데이터전압보다 높은 전압으로 변한다. 액정셀들(Clc)은 도 10 및 도 11과 같이 제1 및 제2 공통전압(Vcom_odd, Vcom_even) 대비 높은 정극성 데이터전압을 충전하거나 그 공통전압(Vcom_odd, Vcom_even) 대비 낮은 부극성 데이 터전압을 충전한다.

이러한 액정표시장치는 공통전극들의 위치에 따라 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식으로 구동되거나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구동된다. 이 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원은 HCFL, CCFL, EEFL, LED 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다.

데이터 구동회로(203)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 도 4와 같이 계조값이 증가할수록 전압이 선형적으로 증가하는 선형 싱글 감마보상전압들(Vs_gamma)로 디지털 비디오 데이터를 아날로그 데이터전압으로 변환한다. 선형 싱글 감마보상전압들(Vs_gamma)은 고전위 전원전압(Vs_gamma)과 저전위 전원전압(Vss) 사이에서 분압된 전압이다. 고전위 전원전압(Vs_gamma)은 도 1에 도시된 종래의 고전위 전원전압(Vdd) 보다 낮은 전압이다. 소스 드라이브 IC들 각각은 COG(Chip On Glass) 공정이나 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정으로 하부 유리기판 상에 접착될 수 있다. 소스 드라이브 IC들의 회로 구성은 도 5 및 도 6과 실질적으로 동일하다.

게이트 구동회로(204)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(204)는 타이밍 콘트롤러(201)로부터의 게이트 타이밍 제어신호(GSP, GSC, GOE)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다. 게이트 드라이브 IC들은 TAB 공정으로 하부 유리기판의 게이트라인들에 연결되거나 GIP(Gate In Panel) 공정으로 화소 어레이와 함께 하부 유리기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(201)는 LVDS 인터페이스, TMDS 인터페이스 등의 인터페이스 수신회로를 통해 시스템 보드(205)로부터 RGB 디지털 비디오 데이터, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(201)는 RGB 디지털 비디오 데이터를 mini LVDS 인터페이스 방식으로 데이터 구동회로(203)의 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(201)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE)와, 게이트 구동회로(204)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다. 또한, 타이밍 콘트롤러(201)는 교류 공통전압 발생부(206)의 출력을 제어하기 위한 제어신호(Cswing)을 발생한다. 타이밍 콘트롤러(201)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널(200)의 화소 어레이에서 재생될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신 호의 주파수를 60×i Hz의 프레임 주파수 기준으로 체배할 수 있다.

모듈 전원회로(202)는 부스트 컨버터(Boost converter), 레귤레이터(Regulater), 펄스폭 변조 집적회로(Pulse Width Modulator IC, PWM IC), 차지펌프(Charge pump) 등을 포함한 직류-직류 변환회로로 구성된다. 이 모듈 전원회로(202)는 시스템 보드(205)로부터 입력되는 전압(Vin)을 조정하여 액정표시패널(200)의 구동 전압들을 발생한다. 모듈 전원회로(202)로부터 발생되는 구동 전압들은 게이트 하이전압(Vgh)과 게이트 로우전압(Vgl), 고전위 전원전압(Vdd), 로직 전원전압(Vcc), 선형 싱글 감마기준전압들(SGO∼SGi), 제1 및 제2 공통전압(Vcom_odd, Vcom_even) 등을 포함한다.

교류 공통전압 발생부(206)는 타이밍 콘트롤러(201)의 제어 하에 제1 공통전극(Ecom1)에 제1 공통전압(Vcom_odd)을 공급하고, 제2 공통전극(Ecom2)에 제2 공통전압(Vcom_even)을 공급한다. 그리고 교류 공통전압 발생부(206)는 타이밍 콘트롤러(201)로부터 입력되는 제어신호(Cswing)에 응답하여 매 수평기간마다 그리고 매 프레임마다 제1 및 제2 공통전극(Ecom1, Ecom2)에 공급되는 공통전압들(Vcom_odd, Vcom_even)의 전위를 반전시킨다.

도 9를 참조하면, 화소 어레이는 제1 공통전극(Ecom1)이 형성된 기수 수평라인들(LINE#1, LINE#3)의 액정셀들과, 제2 공통전극(Ecom2)이 형성된 우수 수평라인들의 액정셀들을 포함한다. 제1 및 제2 공통전극들(Ecom1, Ecom2)은 절연층을 사이에 두고 분리된다.

기수 수평라인들(LINE#1, LINE#3)의 액정셀들의 접속관계를 도 9에 도시된 제1 수평라인(LINE#1)을 예를 들어 설명하면 다음과 같다. 제1 수평라인(LINE#1)에 배치된 액정셀들을 좌측으로부터 우측으로 갈수록 제1 액정셀(Clc), 제2 액정셀(Clc), 제3 액정셀(Clc)로 칭하기로 한다. 제1 수평라인(LINE1)의 제1 액정셀(Clc)은 제1 TFT(T1)를 통해 제1 데이터라인(D1)에 접속되고, 제1 공통전극(Ecom1)에 접속된다. 제1 TFT(T1)의 드레인전극은 제1 데이터라인(D1)에 접속되고 그 소스전극은 제1 액정셀(Clc)의 화소전극에 접속된다. 제1 TFT(T1)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 수평라인(LINE1)의 제2 액정셀(Clc)은 제2 TFT(T2)를 통해 제2 데이터라인(D2)에 접속되고, 제1 공통전극(Ecom1)에 접속된다. 제2 TFT(T2)의 드레인전극은 제2 데이터라인(D2)에 접속되고 그 소스전극은 제2 액정셀(Clc)의 화소전극에 접속된다. 제2 TFT(T2)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 수평라인(LINE1)의 제3 액정셀(Clc)은 제3 TFT(T3)를 통해 제3 데이터라인(D3)에 접속되고, 제1 공통전극(Ecom1)에 접속된다. 제3 TFT(T3)의 드레인전극은 제3 데이터라인(D3)에 접속되고 그 소스전극은 제3 액정셀(Clc)의 화소전극에 접속된다. 제3 TFT(T3)의 게이트전극은 제2 게이트라인(G2)에 접속된다.

우수 수평라인들(LINE#2, LINE#4)의 액정셀들의 접속관계를 도 9에 도시된 제2 수평라인(LINE#2)을 예를 들어 설명하면 다음과 같다. 제2 수평라인(LINE#2)에 배치된 액정셀들을 좌측으로부터 우측으로 갈수록 제4 액정셀(Clc), 제5 액정셀(Clc), 제6 액정셀(Clc)로 칭하기로 한다. 제2 수평라인(LINE2)의 제4 액정셀(Clc)은 제4 TFT(T4)를 통해 제1 데이터라인(D1)에 접속되고, 제2 공통전 극(Ecom2)에 접속된다. 제4 TFT(T4)의 드레인전극은 제1 데이터라인(D1)에 접속되고 그 소스전극은 제4 액정셀(Clc)의 화소전극에 접속된다. 제4 TFT(T4)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 수평라인(LINE2)의 제5 액정셀(Clc)은 제5 TFT(T5)를 통해 제2 데이터라인(D2)에 접속되고, 제2 공통전극(Ecom2)에 접속된다. 제5 TFT(T5)의 드레인전극은 제2 데이터라인(D2)에 접속되고 그 소스전극은 제5 액정셀(Clc)의 화소전극에 접속된다. 제5 TFT(T5)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 수평라인(LINE2)의 제6 액정셀(Clc)은 제6 TFT(T6)를 통해 제3 데이터라인(D3)에 접속되고, 제2 공통전극(Ecom2)에 접속된다. 제6 TFT(T6)의 드레인전극은 제3 데이터라인(D3)에 접속되고 그 소스전극은 제6 액정셀(Clc)의 화소전극에 접속된다. 제6 TFT(T)의 게이트전극은 제3 게이트라인(G3)에 접속된다.

도 9와 같은 화소 어레이에 도 10과 같은 게이트펄스, 데이터전압, 제1 및 제2 공통전압(Vcom_odd, Vcom_even)이 공급되면 화소 어레이의 액정셀들은 1 도트 인버젼 형태로 구동된다. 여기서, 제1 공통전압(Vcom_odd) 대비 높은 정극성 데이터전압을 충전하는 액정셀의 계조 대 투과율 특성은 도 11의 실선 커브와 같다. 제2 공통전압(Vcom_even) 대비 낮은 부극성 데이터전압을 충전하는 액정셀의 계조 대 투과율 특성은 도 11의 점선 커브와 같다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래의 액정표시장치에서 정극성 감마보상전압과 부극성 감마보상전압을 보여 주는 그래프이다.

도 2는 종래의 소스 드라이브 IC에서 듀얼 DAC, 멀티플렉서, 출력 회로 등을 보여 주는 회로도이다.

도 3은 본 발명의 제1 실시예에 따른 액정표시장치를 보여 주는 블록도이다.

도 4는 본 발명의 선형 싱글 감마보상전압을 보여 주는 그래프이다.

도 5는 도 3에 도시된 소스 드라이브 IC를 상세히 보여 주는 블록도이다.

도 6은 도 5에 도시된 싱글 DAC 및 출력버퍼를 상세히 보여 주는 회로도이다.

도 7은 도 3에 도시된 액정표시장치의 화소 어레이 일부를 보여 주는 등가 회로도이다.

도 8은 본 발명의 제2 실시예에 따른 액정표시장치를 보여 주는 블록도이다.

도 9는 도 8에 도시된 액정표시장치의 화소 어레이 일부를 보여 주는 등가 회로도이다.

도 10은 도 8에 도시된 액정표시장치의 구동에 필용한 게이트펄스, 데이터전압 및 교류 공통전압의 일예를 보여 주는 파형도이다.

도 11은 도 8에 도시된 액정표시장치의 계조별 투과율 특성을 보여 주는 그래프이다.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

15 : 직류-직류 변환기

Claims (8)

1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 데이터라인들과 게이트라인들의 교차부에 형성된 TFT들을 포함하고, 다수의 액정셀들이 매트릭스 형태로 배치되는 화소 어레이를 가지는 액정표시패널;

   계조가 높을수록 전압이 높아지는 선형 싱글 감마보상전압들만을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및

   상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 선형 싱글 감마보상전압들은 고전위 전원전압의 분압으로 생성되고, 변곡점이 없는 직선을 따르는 전압 레벨을 갖는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 액정표시패널은,

   상기 데이터라인들의 간격보다 넓은 간격으로 이격되고 상기 데이터라인과 나란한 방향으로 형성되는 다수의 기준전압 공급라인들을 구비하고,

   상기 기준전압 공급라인들에는, 상기 고전위 전원전압 대비 1/3 전압의 기준 전압, 상기 고전위 전원전압 대비 1/2 전압의 기준전압, 상기 고전위 전원전압 대비 2/3 전압의 기준전압 중 적어도 어느 하나가 공급되는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 데이터 구동회로는 다수의 소스 드라이브 IC들을 포함하고,

   상기 소스 드라이브 IC 각각은,

   상기 선형 싱글 감마보상전압들만으로 상기 디지털 비디오 데이터를 상기 데이터전압으로 변환하는 싱글 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 액정표시장치.
5. 제 3 항에 있어서,

   상기 액정셀들은,

   제1 데이터라인에 접속된 제1 TFT를 통해 상기 제1 데이터라인으로부터의 데이터전압을 공급받는 동시에 상기 기준전압 공급라인들 중 어느 하나에 접속된 제2 TFT를 통해 상기 기준전압을 공급받는 제1 액정셀;

   상기 기준전압공급라인들 중 어느 하나에 접속된 제3 TFT를 통해 상기 기준전압을 공급받는 동시에 제2 데이터라인에 접속된 제4 TFT를 통해 상기 제2 데이터라인으로부터의 데이터전압을 공급받는 제2 액정셀; 및

   상기 제2 데이터라인에 접속된 제5 TFT를 통해 상기 제2 데이터라인으로부터 의 데이터전압을 공급받는 동시에 제3 데이터라인에 접속된 제6 TFT를 통해 상기 제3 데이터라인으로부터의 데이터전압을 공급받는 제3 액정셀을 구비하는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 액정표시패널은,

   상기 화소 어레이의 기수 수평라인들에 형성된 제1 공통전극; 및

   상기 화소 어레이의 우수 수평라인들에 형성된 제2 공통전극을 구비하고,

   상기 제1 공통전극에 공급되는 제1 공통전압과 제2 공통전극에 공급되는 제2 공통전압의 전압레벨은 서로 다르고,

   상기 제1 및 제2 공통전압들은 소정 기간 주기로 반전되는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 기수 수평라인들은,

   제1 TFT를 통해 제1 데이터라인에 접속되고, 상기 제1 공통전극에 접속된 제1 액정셀;

   제2 TFT를 통해 제2 데이터라인에 접속되고, 상기 제1 공통전극에 접속된 제2 액정셀;

   제3 TFT를 통해 제3 데이터라인에 접속되고, 상기 제1 공통전극에 접속된 제 3 액정셀을 구비하는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 우수 수평라인들은,

   제4 TFT를 통해 상기 제1 데이터라인에 접속되고, 상기 제2 공통전극에 접속된 제4 액정셀;

   제5 TFT를 통해 상기 제2 데이터라인에 접속되고, 상기 제2 공통전극에 접속되는 제5 액정셀; 및

   제6 TFT를 통해 상기 제3 데이터라인에 접속되고, 상기 제2 공통전극에 접속된 제6 액정셀을 구비하는 것을 특징으로 하는 액정표시장치.

Images