KR20230041140A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20230041140A
KR20230041140A KR1020210124040A KR20210124040A KR20230041140A KR 20230041140 A KR20230041140 A KR 20230041140A KR 1020210124040 A KR1020210124040 A KR 1020210124040A KR 20210124040 A KR20210124040 A KR 20210124040A KR 20230041140 A KR20230041140 A KR 20230041140A
Authority
KR
South Korea
Prior art keywords
data
driver
same data
same
display device
Prior art date
Application number
KR1020210124040A
Other languages
English (en)
Inventor
임현호
임명빈
양현하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210124040A priority Critical patent/KR20230041140A/ko
Priority to US17/862,507 priority patent/US11948514B2/en
Priority to CN202211081564.3A priority patent/CN115831022A/zh
Priority to EP22195540.4A priority patent/EP4152306A3/en
Publication of KR20230041140A publication Critical patent/KR20230041140A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널, 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 및 데이터 드라이버를 제어하는 컨트롤러를 포함한다. 컨트롤러는 현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 영상 데이터를 비교하여 표시 패널의 동일 데이터 영역을 검출하고, 현재 프레임 구간에서 동일 데이터 영역에 대한 영상 데이터를 데이터 드라이버에 전송하지 않는다. 이에 따라, 데이터 드라이버 및 표시 장치의 전력 소모가 감소될 수 있다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND METHOD OF OPERATING THE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로, 데이터 드라이버를 포함하는 표시 장치, 및 상기 표시 장치의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 스캔 신호들을 제공하는 스캔 드라이버, 및 상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하는 컨트롤러를 포함할 수 있다.
상기 표시 장치에서는, 상기 컨트롤러가 매 프레임 구간마다 상기 데이터 드라이버에 영상 데이터를 전송하고, 상기 데이터 드라이버는 상기 영상 데이터에 기초하여 상기 복수의 화소들에 상기 데이터 전압들을 제공할 수 있다. 즉, 상기 표시 장치에서는, 현재 프레임 구간에서의 상기 영상 데이터가 이전 프레임 구간에서의 상기 영상 데이터와 동일하더라도, 상기 컨트롤러는 상기 현재 프레임 구간에서 상기 데이터 드라이버에 영상 데이터를 전송하고, 상기 데이터 드라이버는 상기 현재 프레임 구간에서 상기 복수의 화소들에 상기 데이터 전압들을 제공한다.
본 발명의 일 목적은 전력 소모를 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 전력 소모를 감소시킬 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 및 상기 데이터 드라이버를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는, 현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교하여 상기 표시 패널의 동일 데이터 영역을 검출하고, 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터를 상기 데이터 드라이버에 전송하지 않는다.
일 실시예에서, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 적어도 일부의 구성요소들이 오프될 수 있다.
일 실시예에서, 상기 동일 데이터 구간에서, 상기 데이터 드라이버의 수신 블록 및 아날로그 블록 중 적어도 하나가 오프될 수 있다.
일 실시예에서, 상기 동일 데이터 구간의 종료 시점 전의 소정의 시간 동안, 상기 컨트롤러는 상기 데이터 드라이버에 클록 트레이닝 패턴을 전송할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 컨트롤러와 상기 데이터 드라이버 사이에 위치하는 제1 라인 및 제2 라인을 포함하고, 상기 영상 데이터를 전송하기 위한 차동 신호 라인, 상기 제1 라인과 상기 제2 라인 사이에 연결된 스위치, 및 상기 제1 라인과 상기 제2 라인 사이에 상기 스위치와 직렬로 연결된 종단 저항을 더 포함할 수 있다. 상기 데이터 드라이버의 수신 블록은, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 스위치가 턴-오프되도록 상기 스위치를 제어할 수 있다.
일 실시예에서, 상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들의 저장 커패시터들은 상기 현재 프레임 구간에서 상기 데이터 드라이버로부터 상기 데이터 전압들을 수신하지 않고, 상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들은 상기 이전 프레임 구간에서 상기 저장 커패시터들에 저장된 상기 데이터 전압들에 기초하여 상기 현재 프레임 구간에서 발광할 수 있다.
일 실시예에서, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버는 상기 표시 패널의 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 데이터 라인들의 상기 셧 다운 모드 데이터 전압은 상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들의 저장 커패시터들에 전송되지 않을 수 있다.
일 실시예에서, 상기 데이터 드라이버는, 상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들, 및 상기 복수의 출력 버퍼들의 출력 단자들 사이에 배치된 복수의 스위치들을 포함할 수 있다. 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들을 서로 연결하도록 턴-온되고, 상기 복수의 출력 버퍼들의 제1 일부는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들의 제2 일부는 오프될 수 있다.
일 실시예에서, 상기 데이터 드라이버는, 상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들, 적어도 하나의 추가 출력 버퍼, 및 상기 복수의 출력 버퍼들의 출력 단자들과 상기 추가 출력 버퍼의 출력 단자 사이에 배치된 복수의 스위치들을 포함할 수 있다. 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들 및 상기 추가 출력 버퍼의 상기 출력 단자를 서로 연결하도록 턴-온되고, 상기 추가 출력 버퍼는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들은 오프될 수 있다.
일 실시예에서, 상기 데이터 드라이버는, 상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들, 상기 복수의 출력 버퍼들 중 결함을 가지는 출력 버퍼를 대신하여 이용되는 적어도 하나의 리페어 출력 버퍼, 및 상기 복수의 출력 버퍼들의 출력 단자들과 상기 리페어 출력 버퍼의 출력 단자 사이에 배치된 복수의 스위치들을 포함할 수 있다. 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들 및 상기 리페어 출력 버퍼의 상기 출력 단자를 서로 연결하도록 턴-온되고, 상기 리페어 출력 버퍼는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들은 오프될 수 있다.
일 실시예에서, 상기 컨트롤러는 프레임 단위로 상기 동일 데이터 영역을 검출할 수 있다.
일 실시예에서, 상기 컨트롤러는 각 프레임 구간의 블랭크 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 프레임 구성 데이터를 전송하고, 상기 프레임 구성 데이터는 상기 데이터 드라이버가 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트를 포함할 수 있다.
일 실시예에서, 상기 컨트롤러는 적어도 하나의 화소 행을 포함하는 상기 표시 패널의 영역 단위로 상기 동일 데이터 영역을 검출할 수 있다.
일 실시예에서, 상기 컨트롤러는 각 프레임 구간의 블랭크 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 프레임 구성 데이터를 전송하고, 상기 프레임 구성 데이터는, 상기 데이터 드라이버가 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트, 상기 동일 데이터 영역의 첫 번째 화소 행을 나타내는 동일 데이터 영역 시작 비트들, 및 상기 동일 데이터 영역의 마지막 화소 행을 나타내는 동일 데이터 영역 종료 비트들을 포함할 수 있다.
일 실시예에서, 상기 컨트롤러는 각 프레임 구간의 액티브 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 상기 표시 패널의 각 화소 행에 대한 액티브 라인 데이터를 전송하고, 상기 액티브 라인 데이터는 라인 구성 데이터를 포함하고, 상기 동일 데이터 영역의 첫 번째 화소 행에 대한 상기 라인 구성 데이터는 상기 데이터 드라이버가 셧 다운 모드로 동작하는 것을 나타내는 제1 값을 가지는 셧 다운 모드 비트를 포함하고, 상기 동일 데이터 영역의 마지막 화소 행의 다음 화소 행에 대한 상기 라인 구성 데이터는 상기 데이터 드라이버가 일반 구동 모드로 동작하는 것을 나타내는 제2 값을 가지는 셧 다운 모드 비트를 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 복수의 화소들에 스캔 신호들을 제공하는 스캔 드라이버를 더 포함하고, 상기 스캔 드라이버는 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 상기 스캔 신호들을 제공하지 않을 수 있다.
일 실시예에서, 상기 복수의 화소들 각각은 적어도 하나의 NMOS 트랜지스터를 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 표시 패널에 대한 영상 데이터를 출력하는 컨트롤러, 및 상기 컨트롤러로부터 상기 영상 데이터를 수신하는 수신 블록, 및 상기 영상 데이터에 기초하여 상기 복수의 화소들에 데이터 전압들을 제공하는 아날로그 블록을 포함하는 데이터 드라이버를 포함한다. 상기 컨트롤러는, 현재 프레임 구간에서의 상기 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교하여 상기 표시 패널의 동일 데이터 영역을 검출하고, 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터를 상기 데이터 드라이버에 전송하지 않는다. 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 상기 수신 블록 및 상기 아날로그 블록 중 적어도 하나가 오프된다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 구동 방법에서, 현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터가 비교되고, 상기 현재 프레임 구간 및 상기 이전 프레임 구간에서 상기 영상 데이터가 동일한 상기 표시 장치의 표시 패널의 동일 데이터 영역이 검출되며, 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터가 상기 표시 장치의 컨트롤러로부터 상기 표시 장치의 데이터 드라이버로 전송되지 않도록 상기 컨트롤러의 송신 블록이 오프된다.
일 실시예에서, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 수신 블록 및 아날로그 블록 중 적어도 하나가 오프될 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 상기 표시 장치의 구동 방법에서, 컨트롤러는 표시 패널의 동일 데이터 영역을 검출하고, 상기 동일 데이터 영역에 대한 영상 데이터를 데이터 드라이버에 전송하지 않을 수 있다. 일 실시예에서, 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 적어도 일부의 구성요소들(예를 들어, 수신 블록 및/또는 아날로그 블록)이 오프될 수 있다. 이에 따라, 상기 데이터 드라이버 및 상기 표시 장치의 전력 소모가 감소 또는 최소화될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에서 동일 데이터 영역이 검출되는 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 송신 블록 및 수신 블록의 동작들의 일 예를 설명하기 위한 도면이다.
도 6은 동일 데이터 구간에서 오프되는 블록들의 일 예를 설명하기 위한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 8a는 도 7의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 8b는 도 7의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 10a는 도 9의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 10b는 도 9의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 12a는 도 11의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 12b는 도 11의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치에서 동일 데이터 영역이 검출되는 일 예를 설명하기 위한 도면이다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 16은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 17은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이며, 도 3은 본 발명의 일 실시예에 따른 표시 장치에서 동일 데이터 영역이 검출되는 일 예를 설명하기 위한 도면이고, 도 4는 본 발명의 일 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이며, 도 5는 송신 블록 및 수신 블록의 동작들의 일 예를 설명하기 위한 도면이고, 도 6은 동일 데이터 구간에서 오프되는 블록들의 일 예를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 복수의 화소들(PX)에 스캔 신호들(SS)을 제공하는 스캔 드라이버(130), 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하는 데이터 드라이버(150), 및 스캔 드라이버(130) 및 데이터 드라이버(150)를 제어하는 컨트롤러(170)를 포함할 수 있다.
표시 패널(110)은 복수의 스캔 라인들, 복수의 데이터 라인들, 및 상기 스캔 라인들과 상기 데이터 라인들에 연결된 화소들(PX)을 포함할 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 각 화소(PX)는 스캔 신호(SS)에 응답하여 저장 커패시터(CST)에 데이터 전압(DV)을 전송하는 스위칭 트랜지스터(TSW), 스위칭 트랜지스터(TSW)에 의해 전송된 데이터 전압(DV)을 저장하는 저장 커패시터(CST), 저장 커패시터(CST)에 저장된 데이터 전압(DV)에 기초하여 구동 전류를 생성하는 구동 트랜지스터(TDR), 및 제1 전원 전압(ELVDD)의 라인으로부터 제2 전원 전압(ELVSS)의 라인으로 흐르는 상기 구동 전류에 기초하여 발광하는 발광 소자(EL)를 포함할 수 있다.
일 실시예에서, 발광 소자(EL)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)일 수 있으나, 이에 한정되지 않는다. 예를 들어, 발광 소자(EL)는 퀀텀 닷(Quantum Dot; QD) 발광 소자 또는 임의의 다른 발광 소자일 수 있다. 또한, 일 실시예에서, 각 화소(PX)의 트랜지스터들(TSW, TDR) 중 적어도 하나는 NMOS(N-type Metal-Oxide-Semiconductor) 트랜지스터 또는 산화물 트랜지스터로 구현될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 각 화소(PX)의 트랜지스터들(TSW, TDR)이 모두 NMOS 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다. 또한, 도 2에는 각 화소(PX)가 두 개의 트랜지스터들(TSW, TDR) 및 하나의 커패시터(CST)를 포함하는 2T1C 구조를 가지는 예가 도시되어 있으나, 본 발명의 실시예들에 따른 표시 장치(100)의 각 화소(PX)는 도 2에 도시된 상기 2T1C 구조에 한정되지 않고, 임의의 화소 구조를 가질 수 있다. 또한, 표시 패널(110)은 각 화소(PX)가 발광 소자(EL)를 포함하는 발광 표시 패널에 한정되지 않고, 다른 실시예에서, 액정 표시(Liquid Crystal Display) 패널, 또는 임의의 다른 적당한 표시 패널일 수 있다.
스캔 드라이버(130)는 컨트롤러(170)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 스캔 신호들(SS)을 생성하고, 상기 스캔 라인들을 통하여 화소들(PX)에 스캔 신호들(SS)을 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 시작 신호 및 스캔 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(130)는 표시 패널(110)의 표시 영역에 인접한 주변 영역에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(130)는 표시 패널(110)의 상기 표시 영역의 적어도 일부에 집적 또는 형성될 수 있다. 또 다른 실시예에서, 스캔 드라이버(130)는 집적 회로의 형태로 구현될 수 있다.
데이터 드라이버(150)는 컨트롤러(170)로부터 수신된 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)에 기초하여 데이터 전압들(DV)을 생성하고, 상기 데이터 라인들을 통하여 화소들(PX)에 데이터 전압들(DV)을 제공할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 데이터 드라이버(150)의 수신 블록(RX, 160)은 컨트롤러(170)의 송신 블록(TX, 180)으로부터 데이터 전송 라인(DTL)을 통하여 출력 영상 데이터(ODAT)를 수신할 수 있다. 일 실시예에서, 출력 영상 데이터(ODAT)는 클록 신호가 임베디드된 클록 임베디드 데이터 신호의 형태로 전송될 수 있다. 또한, 일 실시예에서, 도 5에 도시된 바와 같이, 출력 영상 데이터(ODAT) 또는 상기 클록 임베디드 데이터 신호는 차동 신호(Differential Signal)이고, 컨트롤러(170)의 송신 블록(180)과 데이터 드라이버(150)의 수신 블록(160) 사이의 데이터 전송 라인(DTL)은 제1 라인(L1)과 제2 라인(L2)을 포함하는 차동 신호 라인(DSL)일 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 수평 개시 신호, 출력 데이터 인에이블 신호, 도 7에 도시된 로드 신호(LOAD) 등을 포함할 수 있으나, 이에 한정되지 않는다.
데이터 드라이버(150)는 컨트롤러(170)로부터 데이터 전송 라인(DTL)을 통하여 출력 영상 데이터(ODAT)로서 클록 트레이닝 패턴이 전송됨을 알리는 순방향 신호(SFCS)를 더욱 수신할 수 있다. 일 실시예에서, 데이터 드라이버(150)는 복수의 데이터 드라이버 집적 회로들로 구현되고, 순방향 신호(SFCS)가 전송되는 라인이 상기 복수의 데이터 드라이버 집적 회로들이 공유될 수 있다. 이 경우, 순방향 신호(SFCS)가 전송되는 라인은 공유 순방향 채널(Shared Forward Channel)이라 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(150)는 단일한 집적 회로로 구현될 수 있다. 또 다른 실시예에서, 데이터 드라이버(150)는 컨트롤러(170)와 함께 단일한 집적 회로로 구현될 수 있고, 이러한 단일한 집적 회로는 TED(Timing controller Embedded Data driver)로 불릴 수 있다.
컨트롤러(170)(예를 들어, 타이밍 컨트롤러(Timing Controller; TCON))는 외부의 호스트 프로세서(예를 들어, 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리 유닛(Graphic Processing Unit; GPU), 그래픽 카드 등)로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 예를 들어, 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 제어 신호(SCTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(170)는 스캔 드라이버(130)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(130)의 동작을 제어하고, 데이터 드라이버(150)에 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL) 및/또는 순방향 신호(SFCS)를 제공하여 데이터 드라이버(150)의 동작을 제어할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(170)는 현재 프레임 구간에서의 입력 영상 데이터(IDAT)와 이전 프레임 구간에서의 입력 영상 데이터(IDAT)를 비교하여 표시 패널(110)의 동일 데이터 영역을 검출하고, 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 출력 영상 데이터(ODAT)를 데이터 드라이버(150)에 전송하지 않을 수 있다. 일 실시예에서, 컨트롤러(170)는 프레임 단위로 상기 동일 데이터 영역을 검출할 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 컨트롤러(170)는 이전 프레임 구간에서의 표시 패널(110)에 대한 제1 입력 영상 데이터(IDAT1)와 현재 프레임 구간에서의 표시 패널(110)에 대한 제2 입력 영상 데이터(IDAT2)를 비교할 수 있다. 상기 현재 프레임 구간에서의 제2 입력 영상 데이터(IDAT2)가 상기 이전 프레임 구간에서의 제1 입력 영상 데이터(IDAT1)와 다른 경우, 컨트롤러(170)는 상기 현재 프레임 구간에서 데이터 드라이버(150)에 제2 입력 영상 데이터(IDAT2)에 상응하는 출력 영상 데이터(ODAT)를 전송할 수 있다. 이와 달리, 상기 현재 프레임 구간에서의 제2 입력 영상 데이터(IDAT2)가 상기 이전 프레임 구간에서의 제1 입력 영상 데이터(IDAT1)와 동일한 경우, 컨트롤러(170)는 표시 패널(110)의 전체 영역을 동일 데이터 영역(SDR)으로 검출하고, 상기 현재 프레임 구간에서 데이터 드라이버(150)에 동일 데이터 영역(SDR)인 표시 패널(110)의 상기 전체 영역에 대한 출력 영상 데이터(ODAT)를 전송하지 않을 수 있다.
이하, 도 1 및 도 4를 참조하여, 본 발명의 실시예들에 따른 표시 장치(100)의 동작의 일 예가 설명된다.
도 4에는 제1 프레임 구간(FP1)에서의 입력 영상 데이터(IDAT)가 이전 프레임 구간에서의 입력 영상 데이터(IDAT)와 다르고, 제2 프레임 구간(FP2)에서의 입력 영상 데이터(IDAT)가 제1 프레임 구간(FP1)에서의 입력 영상 데이터(IDAT)와 동일한 경우의 예가 도시되어 있다. 도 1 및 도 4를 참조하면, 제1 프레임 구간(FP1)의 제1 액티브 구간(AP1)에서, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 출력 영상 데이터(ODAT)로서 표시 패널(110)의 복수의 화소 행들에 대한 복수의 액티브 라인 데이터들을 전송할 수 있다. 데이터 드라이버(150)는 상기 복수의 액티브 라인 데이터들에 기초하여 복수의 화소들(PX)에 대한 데이터 전압들(DV)을 생성하고, 표시 패널(110)의 상기 데이터 라인들에 데이터 전압들(DV)을 출력할 수 있다. 또한, 제1 액티브 구간(AP1)에서, 스캔 드라이버(130)는 복수의 화소들(PX)에 스캔 신호들(SS1, SS2, …, SSN)을 화소 행 단위로 순차적으로 제공할 수 있다. 이에 따라, 상기 데이터 라인들의 전압들(V_DL), 즉 데이터 전압들(DV)이 스캔 신호들(SS1, SS2, …, SSN)에 응답하여 복수의 화소들(PX)의 저장 커패시터들(CST)에 전송되고, 복수의 화소들(PX)은 저장 커패시터들(CST)에 저장된 데이터 전압들(DV)에 기초하여 발광할 수 있다.
제1 프레임 구간(FP1)의 제1 블랭크 구간(BP1)에서, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 출력 영상 데이터(ODAT)로서 프레임 제어를 위한 프레임 구성 데이터(FCD)를 전송할 수 있다. 일 실시예에서, 프레임 구성 데이터(FCD)는 프레임 프로토콜이라 불릴 수 있다. 일 실시예에서, 프레임 구성 데이터(FCD)는 데이터 드라이버(150)가 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트(SDMB)를 포함할 수 있다. 예를 들어, 제2 프레임 구간(FP2)에서의 입력 영상 데이터(IDAT)가 제1 프레임 구간(FP1)에서의 입력 영상 데이터(IDAT)와 다른 경우, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)가 일반 구동 모드로 동작하는 것을 나타내는 제2 값(예를 들어, 로우 레벨)을 가지는 셧 다운 모드 비트(SDMB)를 포함하는 프레임 구성 데이터(FCD)를 전송할 수 있다. 다른 예에서, 제2 프레임 구간(FP2)에서의 입력 영상 데이터(IDAT)가 제1 프레임 구간(FP1)에서의 입력 영상 데이터(IDAT)와 동일한 경우, 도 4에 도시된 바와 같이, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)가 셧 다운 모드로 동작하는 것을 나타내는 제1 값(예를 들어, 하이 레벨)을 가지는 셧 다운 모드 비트(SDMB)를 포함하는 프레임 구성 데이터(FCD)를 전송할 수 있다.
또한, 제1 프레임 구간(FP1)의 제1 블랭크 구간(BP1)에서, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 출력 영상 데이터(ODAT)로서 클록 트레이닝 패턴(CTP)을 전송할 수 있다. 또한, 일 실시예에서, 컨트롤러(170)는, 데이터 전송 라인(DTL)을 통하여 클록 트레이닝 패턴(CTP)이 전송되는 동안, 데이터 드라이버(150)에 로우 레벨을 가지는 순방향 신호(SFCS)를 전송할 수 있다. 데이터 드라이버(150)는 상기 로우 레벨을 가지는 순방향 신호(SFCS)에 기초하여 데이터 전송 라인(DTL)을 통하여 클록 트레이닝 패턴(CTP)이 전송됨을 알 수 있다. 일 실시예에서, 데이터 드라이버(150)의 수신 블록(160)은 클록 신호 및 데이터를 복원하는 클록 데이터 복원(Clock Data Recovery; CDR) 회로를 포함하고, 상기 클록 데이터 복원 회로는 클록 트레이닝 패턴(CTP)에 기초하여 복원되는 클록 신호의 주파수 및/또는 위상을 맞추는 클록 트레이닝 동작을 수행할 수 있다.
도 4에 도시된 바와 같이, 제2 프레임 구간(FP2)에서의 입력 영상 데이터(IDAT)가 제1 프레임 구간(FP1)에서의 입력 영상 데이터(IDAT)와 동일한 경우, 컨트롤러(170)는 표시 패널(110)의 전체 영역을 동일 데이터 영역(SDR)으로 검출하고, 제2 프레임 구간(FP2)의 제2 액티브 구간(AP2)에서 동일 데이터 영역(SDR)인 표시 패널(110)의 상기 전체 영역에 대한 출력 영상 데이터(ODAT)를 전송하지 않을 수 있다("NO DATA"). 따라서, 데이터 드라이버(150)는 제2 프레임 구간(FP2)의 제2 액티브 구간(AP2)에서 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하지 않을 수 있다. 또한, 스캔 드라이버(130)는 제2 프레임 구간(FP2)의 제2 액티브 구간(AP2)에서 동일 데이터 영역(SDR), 즉 표시 패널(110)의 상기 전체 영역에 스캔 신호들(SS1, SS2, …, SSN)을 제공하지 않을 수 있다. 동일 데이터 영역(SDR), 즉 표시 패널(110)의 상기 전체 영역에 포함된 전체 화소들(PX)의 저장 커패시터들(CST)은 제2 프레임 구간(FP2)에서 데이터 드라이버(150)로부터 데이터 전압들(DV)을 수신하지 않을 수 있다. 따라서, 제2 프레임 구간(FP2)에서, 표시 패널(110)의 전체 화소들(PX)은 제1 프레임 구간(FP1)에서 저장 커패시터들(CST)에 저장된 데이터 전압들(DV)을 유지하고, 유지된 데이터 전압들(DV)에 기초하여 발광할 수 있다. 일 실시예에서, 각 화소(PX)는 작은 누설 전류를 가지는 NMOS 트랜지스터들을 포함할 수 있고, 제2 프레임 구간(FP2)에서의 화소(PX)의 휘도가 제1 프레임 구간(FP1)에서의 화소(PX)의 휘도와 실질적으로 동일할 수 있다. 일 실시예에서, 컨트롤러(150)는 입력 영상 데이터(IDAT)가 동일한 프레임 구간들(FP1, FP2)의 개수를 카운트하고, 카운트된 개수가 일정 개수가 될 때마다, 데이터 드라이버(150)에 출력 영상 데이터(ODAT)를 전송할 수 있다. 이 경우, 입력 영상 데이터(IDAT)가 계속하여 동일한 영상을 나타내더라도, 표시 패널(110)의 화질 저하가 더욱 방지될 수 있다.
또한, 현재 프레임 구간 내의 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 즉 제2 프레임 구간(FP2) 내의 표시 패널(110)의 전체 영역에 할당된 동일 데이터 구간(SDP)에서, 컨트롤러(170)의 적어도 일부의 구성요소들 및/또는 데이터 드라이버(150)의 적어도 일부의 구성요소들이 오프될 수 있다. 일 실시예에서, 동일 데이터 구간(SDP)에서, 컨트롤러(170)의 송신 블록(180)이 오프되거나, 송신 블록(180)의 전력 소모가 감소될 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 컨트롤러(170)와 데이터 드라이버(150) 사이에서 출력 영상 데이터(ODAT)를 전송하기 위한 데이터 전송 라인(DTL)은 제1 라인(L1) 및 제2 라인(L2)을 포함하고, 출력 영상 데이터(ODAT)로서 차동 신호를 전송하는 차동 신호 라인(DSL)일 수 있다. 또한, 표시 장치(100)는 제1 라인(L1)과 제2 라인(L2) 사이에 직렬로 연결된 스위치(SW) 및 종단 저항(RT)을 포함할 수 있다. 컨트롤러(170)의 송신 블록(180)은 차동 신호 라인(DSL)에 송신 전류(IDX)를 출력하고, 데이터 드라이버(150)의 수신 블록(160)은 송신 전류(IDX)에 의해 종단 저항(RT)의 양단에 형성된 전압을 감지하여 출력 영상 데이터(ODAT)를 수신할 수 있다. 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 수신 블록(160)은 제1 라인(L1)과 제2 라인(L2) 사이의 스위치(SW)가 턴-오프되도록 스위치(SW)를 제어할 수 있다. 예를 들어, 수신 블록(160)은 스위치(SW)에 스위치(SW)를 턴-오프시키는 스위칭 신호(SWS)를 제공할 수 있다. 스위치(SW)가 턴-오프되는 동안, 차동 신호 라인(DSL) 및 종단 저항(RT)에 송신 전류(IDX)가 흐르지 않고, 차동 신호 라인(DSL)을 통하여 출력 영상 데이터(ODAT)가 전송되지 않으며, 출력 영상 데이터(ODAT)을 전송하기 위한 전력 소모가 감소 또는 방지될 수 있다.
또한, 일 실시예에서, 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 데이터 드라이버(150)의 적어도 일부의 구성요소들이 오프될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 데이터 드라이버(150)는 디지털 처리를 수행하는 디지털 블록(210) 및 아날로그 처리를 수행하는 아날로그 블록(250)을 포함할 수 있다. 디지털 블록(210)은 컨트롤러(170)의 송신 블록(180)으로부터 출력 영상 데이터(ODAT)를 수신하는 수신 블록(160), 및 출력 영상 데이터(ODAT)를 일시적으로 저장하는 래치 블록(220)을 포함할 수 있다. 또한, 아날로그 블록(250)은 계조 전압들(GV)을 생성하는 감마 탭 블록(260), 출력 영상 데이터(ODAT)에 상응하는 계조 전압들(GV)을 선택하여 선택된 계조 전압들(GV)을 데이터 전압들(DV)로서 출력하는 디지털 아날로그 변환(Digital-to-Analog Conversion; DAC) 블록(270), 및 상기 데이터 라인들에 데이터 전압들(DV)을 출력하는 출력 버퍼(Output Buffer; OB) 블록(280)을 포함할 수 있다. 일 실시예에서, 도 6에 도시된 바와 같이, 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 컨트롤러(170)의 송신 블록(180), 데이터 드라이버(150)의 수신 블록(160) 및 데이터 드라이버(150)의 아날로그 블록(250)(예를 들어, 감마 탭 블록(260), 디지털 아날로그 변환 블록(270), 및/또는 출력 버퍼 블록(280))이 오프될 수 있다. 이에 따라, 동일 데이터 구간(SDP)에서, 본 발명의 실시예들에 따른 데이터 드라이버(150) 및 표시 장치(100)의 전력 소모가 감소될 수 있다.
다시 도 1 및 도 4를 참조하면, 일 실시예에서, 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 데이터 드라이버(150)는 표시 패널(110)의 상기 데이터 라인들에 셧 다운 모드 데이터 전압(SMDV)을 인가할 수 있다. 일 실시예에서, 셧 다운 모드 데이터 전압(SMDV)은 데이터 전압들(DV)의 범위(DVR) 내에서 결정될 수 있다. 예를 들어, 제2 프레임 구간(FP2)에서의 셧 다운 모드 데이터 전압(SMDV)은 제1 프레임 구간(FP1)에서의 데이터 전압들(DV)의 평균 전압으로 결정될 수 있으나, 이에 한정되지 않는다. 동일 데이터 구간(SDP)에서 상기 데이터 라인들에 셧 다운 모드 데이터 전압(SMDV)이 인가됨으로써, 이후 프레임 구간에서 상기 데이터 라인들의 충방전을 위한 전력 소모가 감소되고, 구동 트랜지스터들(TDR)의 히스테리시스 특성을 향상시킬 수 있다. 한편, 동일 데이터 구간(SDP)에서, 동일 데이터 영역(SDR)에 스캔 신호들(SS1, SS2, …, SSN)이 제공되지 않으므로, 동일 데이터 영역(SDR)에 포함된 화소들(PX)의 스위칭 트랜지스터들(TSW)이 턴-온되지 않고, 상기 데이터 라인들의 전압(V_DL), 즉 셧 다운 모드 데이터 전압(SMDV)이 동일 데이터 영역(SDR)에 포함된 화소들(PX)의 저장 커패시터들(CST)에 전송되지 않을 수 있다.
이후, 제2 프레임 구간(FP2)의 제2 블랭크 구간(BP2)에서, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 출력 영상 데이터(ODAT)로서 프레임 제어를 위한 프레임 구성 데이터(FCD) 및 클록 트레이닝 패턴(CTP)을 전송할 수 있다. 또한, 컨트롤러(170)는, 데이터 전송 라인(DTL)을 통하여 클록 트레이닝 패턴(CTP)이 전송되는 동안, 데이터 드라이버(150)에 상기 로우 레벨을 가지는 순방향 신호(SFCS)를 전송할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(170)는 표시 패널(110)의 동일 데이터 영역(SDR)을 검출하고, 동일 데이터 영역(SDR)에 대한 영상 데이터(즉, 출력 영상 데이터(ODAT))를 데이터 드라이버(150)에 전송하지 않을 수 있다. 또한, 동일 데이터 영역(SDR)에 할당된 동일 데이터 구간(SDP)에서, 컨트롤러(170)의 적어도 일부의 구성요소들(예를 들어, 송신 블록(180)) 및/또는 데이터 드라이버(150)의 적어도 일부의 구성요소들(예를 들어, 수신 블록(160) 및/또는 아날로그 블록(250))이 오프될 수 있다. 이에 따라, 데이터 드라이버(150) 및 표시 장치(100)의 전력 소모가 감소 또는 최소화될 수 있다.
도 7은 본 발명의 일 실시예에 따른 데이터 드라이버를 나타내는 블록도이고, 도 8a는 도 7의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 8b는 도 7의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 7을 참조하면, 데이터 드라이버(150a)는 수신 블록(160), 쉬프트 레지스터(215), 래치 블록(220), 감마 탭 블록(260), 디지털 아날로그 변환 블록(270), 출력 버퍼 블록(280) 및 스위치 블록(290a)을 포함할 수 있다.
수신 블록(160)은 컨트롤러로부터 출력 영상 데이터(ODAT)를 수신할 수 있다. 일 실시예에서, 출력 영상 데이터(ODAT)는 클록 신호가 임베디드된 클록 임베디드 데이터 신호의 형태로 전송되고, 수신 블록(160)은 상기 클록 임베디드 데이터 신호로부터 클록 신호 및 영상 데이터를 복원하기 위한 클록 데이터 복원 회로(165)를 포함할 수 있다. 클록 데이터 복원 회로(165)는 복원된 클록 신호(RCLK) 및 복원된 영상 데이터(RDAT)를 출력할 수 있다.
쉬프트 레지스터(215)는 복원된 클록 신호(RCLK)에 기초하여 샘플링 신호들(SAMS)을 생성할 수 있다. 일 실시예에서, 쉬프트 레지스터(215)는 샘플링 신호들(SAMS)을 생성하도록 복원된 클록 신호(RCLK)에 응답하여 쉬프팅 동작을 수행하는 복수의 플립-플롭들을 포함할 수 있다.
래치 블록(220)은 샘플링 신호들(SAMS)에 응답하여 복원된 영상 데이터(RDAT)를 순차적으로 저장하고, 로드 신호(LOAD)에 응답하여 하나의 화소 행에 대한 복원된 영상 데이터(RDAT)를 출력할 수 있다. 일 실시예에서, 래치 블록(220)은 샘플링 신호들(SAMS)에 응답하여 복원된 영상 데이터(RDAT)를 순차적으로 저장하는 복수의 제1 래치들(LAT1), 및 로드 신호(LOAD)에 응답하여 복수의 제1 래치들(LAT1)의 영상 데이터(RDAT)를 로드 및 출력하는 복수의 제2 래치들(LAT2)을 포함할 수 있다. 예를 들어, 래치 블록(220)은 M개(M은 2 이상의 정수)의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서 M개의 제1 래치들(LAT1) 및 M개의 제2 래치들(LAT2)을 포함할 수 있으나, 이에 한정되지 않는다.
감마 탭 블록(260)은 복수의 계조들에 각각 상응하는 복수의 계조 전압들(GV)을 생성할 수 있다. 예를 들어, 감마 탭 블록(260)은 0-계조 내지 255-계조의 256개의 계조들에 각각 상응하는 256개의 계조 전압들(GV)을 생성할 수 있으나, 이에 한정되지 않는다.
디지털 아날로그 변환 블록(270)은 래치 블록(220)으로부터 하나의 화소 행에 대한 복원된 영상 데이터(RDAT)를 수신하고, 감마 탭 블록(260)으로부터 계조 전압들(GV)을 수신하며, 계조 전압들(GV)에 기초하여 복원된 영상 데이터(RDAT)를 데이터 전압들로 변환할 수 있다. 일 실시예에서, 디지털 아날로그 변환 블록(270)은 복수의 디지털 아날로그 변환기들(DAC)을 포함할 수 있다. 각 디지털 아날로그 변환기(DAC)는 복원된 영상 데이터(RDAT)의 화소 데이터가 나타내는 계조에 상응하는 계조 전압(GV)을 선택하고, 선택된 계조 전압(GV)을 데이터 전압으로서 출력할 수 있다. 예를 들어, 디지털 아날로그 변환 블록(270)은 M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서 M개의 디지털 아날로그 변환기들(DAC)을 포함할 수 있으나, 이에 한정되지 않는다.
출력 버퍼 블록(280)은 디지털 아날로그 변환 블록(270)으로부터 상기 데이터 전압들을 수신하고, 표시 패널(110)의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 상기 데이터 전압들을 출력할 수 있다. 일 실시예에서, 출력 버퍼 블록(280)은 표시 패널(110)의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 연결된 복수의 출력 버퍼들(OB)을 포함할 수 있다. 예를 들어, 출력 버퍼 블록(280)은 M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서 M개의 출력 버퍼들(OB)을 포함할 수 있으나, 이에 한정되지 않는다. 또한, M개의 출력 버퍼들(OB)이 M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 각각 연결될 수 있으나, 이에 한정되지 않는다.
스위치 블록(290a)은 셧 다운 모드 신호(SDMS)에 응답하여 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM), 즉 복수의 출력 버퍼들(OB)의 출력 단자들을 선택적으로 연결할 수 있다. 예를 들어, 스위치 블록(290a)은 셧 다운 모드 신호(SDMS)가 제1 레벨을 가지는 경우 복수의 출력 버퍼들(OB)의 상기 출력 단자들을 연결하지 않고, 셧 다운 모드 신호(SDMS)가 제2 레벨을 가지는 경우 복수의 출력 버퍼들(OB)의 상기 출력 단자들을 서로 연결할 수 있다. 일 실시예에서, 스위치 블록(290a)은 복수의 출력 버퍼들(OB)의 상기 출력 단자들 사이에 배치된 복수의 스위치들(SW1, SW2, …, SWM-1)을 포함할 수 있다. 예를 들어, 스위치 블록(290a)은 M개의 출력 버퍼들(OB)의 상기 출력 단자들 사이에 배치된 M-1개의 스위치들(SW1, SW2, …, SWM-1)을 포함할 수 있으나, 이에 한정되지 않는다.
예를 들어, 일반 구동 모드에서, 도 8a에 도시된 바와 같이, 데이터 드라이버(150a)는 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 데이터 전압들(DV1, DV2, DV3, …, DVM-1, DVM)을 출력할 수 있다. 상기 일반 구동 모드에서, M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 M개의 출력 버퍼들(OB)이 모두 정상적으로 동작하고, 즉 온(ON)될 수 있다. M개의 출력 버퍼들(OB)은 M개의 데이터 전압들(DV1, DV2, DV3, …, DVM-1, DVM)을 출력할 수 있다. 스위치 블록(290a)의 M-1개의 스위치들(SW1, SW2, …, SWM-1)은 턴-오프되고, M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)을 서로 연결하지 않을 수 있다. 따라서, M개의 출력 버퍼들(OB)에서 출력된 M개의 데이터 전압들(DV1, DV2, DV3, …, DVM-1, DVM)이 M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 각각 인가될 수 있다.
동일 데이터 영역에 할당된 동일 데이터 구간에서, 데이터 드라이버(150a)는 셧 다운 모드로 동작할 수 있다. 상기 셧 다운 모드에서, 도 8b에 도시된 바와 같이, 데이터 드라이버(150a)는 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 셧 다운 모드 데이터 전압(SMDV)을 인가할 수 있다. 또한, 상기 동일 데이터 영역에 할당된 상기 동일 데이터 구간에서, 즉 상기 셧 다운 모드에서, 스위치 블록(290a)의 M-1개의 스위치들(SW1, SW2, …, SWM-1)이 셧 다운 모드 신호(SDMS)에 응답하여 턴-온되고, 턴-온된 M-1개의 스위치들(SW1, SW2, …, SWM-1)은 M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM), 즉 M개의 출력 버퍼들(OB)의 상기 출력 단자들을 서로 연결할 수 있다. 또한, 상기 셧 다운 모드에서, M개의 출력 버퍼들(OB)의 제1 일부는 셧 다운 모드 데이터 전압(SMDV)을 출력하고, M개의 출력 버퍼들(OB)의 제2 일부는 오프(OFF)될 수 있다. 예를 들어, 도 8b에 도시된 바와 같이, 상기 동일 데이터 영역에 할당된 상기 동일 데이터 구간에서, 즉 상기 셧 다운 모드에서, M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM) 중 하나의 채널(CH1)에서의 출력 버퍼(OB)가 셧 다운 모드 데이터 전압(SMDV)을 출력하고, 나머지 N-1개의 채널들(CH2, CH3, …, CHM-1, CHM)에서의 M-1개의 출력 버퍼들(OB)은 오프(OFF)될 수 있다. 한편, 하나의 출력 버퍼(OB)에서 셧 다운 모드 데이터 전압(SMDV)이 출력되더라도, M-1개의 스위치들(SW1, SW2, …, SWM-1)이 M개의 출력 버퍼들(OB)의 상기 출력 단자들을 서로 연결하므로, 셧 다운 모드 데이터 전압(SMDV)이 M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)의 모두에 인가될 수 있다.
한편, 도 7 내지 도 8b에는 데이터 드라이버(150a)가 M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)을 서로 연결하도록 M-1개의 스위치들(SW1, SW2, …, SWM-1)을 포함하고, 상기 셧 다운 모드에서 하나의 채널(CH1)에서의 하나의 출력 버퍼(OB)가 M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 셧 다운 모드 데이터 전압(SMDV)을 인가하는 예가 도시되어 있으나, 본 발명의 실시예들에 따른 스위치들(SW1, SW2, …, SWM-1)의 개수 및 상기 셧 다운 모드에서 온(ON)되는 출력 버퍼(OB)의 개수는 도 7 내지 도 8b에 도시된 예에 한정되지 않는다. 예를 들어, 데이터 드라이버(150a)는 M개의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)을 서로 연결하도록 M-2개의 스위치들을 포함하고, 상기 셧 다운 모드에서 두 개의 채널들에서의 두 개의 출력 버퍼(OB)가 M개의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 셧 다운 모드 데이터 전압(SMDV)을 인가할 수 있다. 또한, 예를 들어, 상기 셧 다운 모드에서 온(ON)되는 출력 버퍼들(OB)의 개수는 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)의 부하 및 각 출력 버퍼(OB)의 구동 능력에 따라 결정될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 데이터 드라이버를 나타내는 블록도이고, 도 10a는 도 9의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 10b는 도 9의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 9를 참조하면, 데이터 드라이버(150b)는 수신 블록(160), 쉬프트 레지스터(215), 래치 블록(220), 감마 탭 블록(260), 디지털 아날로그 변환 블록(270), 출력 버퍼 블록(280), 스위치 블록(290b), 셧 다운 모드 데이터 전압 설정 블록(295) 및 적어도 하나의 추가 출력 버퍼(AOB)를 포함할 수 있다. 도 9의 데이터 드라이버(150b)는, 데이터 드라이버(150b)가 셧 다운 모드 데이터 전압 설정 블록(295) 및 적어도 하나의 추가 출력 버퍼(AOB)를 더 포함하고, 스위치 블록(290b)이 추가 출력 버퍼(AOB)의 출력 단자를 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에 연결하는 스위치(SWM)를 더 포함하는 것을 제외하고, 도 7의 데이터 드라이버(150a)와 유사한 구성 및 유사한 동작을 가질 수 있다.
모드 데이터 전압 설정 블록(295)은 셧 다운 모드 데이터 전압(SMDV)의 전압 레벨을 설정하고, 추가 출력 버퍼(AOB)에 셧 다운 모드 데이터 전압(SMDV)를 제공할 수 있다. 일 실시예에서, 데이터 드라이버(150b)는 컨트롤러로부터 (예를 들어, 프레임 구성 데이터 또는 라인 구성 데이터에 포함된) 설정 데이터를 수신하고, 상기 설정 데이터에 기초하여 셧 다운 모드 데이터 전압(SMDV)의 전압 레벨을 설정할 수 있다. 또한, 일 실시예에서, 모드 데이터 전압 설정 블록(295)은 상기 컨트롤러로부터 상기 설정 데이터를 수신 및 저장하는 래치, 및 상기 설정 데이터를 셧 다운 모드 데이터 전압(SMDV)으로 변환하는 디지털 아날로그 변환기를 포함할 수 있으나, 이에 한정되지 않는다.
일반 구동 모드에서, 도 10a에 도시된 바와 같이, 스위치 블록(290b)의 복수의 스위치들(SW1, SW2, …, SWM-1, SWM)은 복수의 출력 버퍼들(OB)의 출력 단자들과 추가 출력 버퍼(AOB)의 출력 단자를 서로 연결하지 않고, 추가 출력 버퍼(AOB)는 오프(OFF)될 수 있다. 또한, 상기 일반 구동 모드에서, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)이 모두 온(ON)되고, 복수의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 복수의 데이터 전압들(DV1, DV2, DV3, …, DVM-1, DVM)을 각각 인가할 수 있다.
동일 데이터 영역에 할당된 동일 데이터 구간에서, 즉 셧 다운 모드에서, 도 10b에 도시된 바와 같이, 스위치 블록(290b)의 복수의 스위치들(SW1, SW2, …, SWM-1, SWM)은 복수의 출력 버퍼들(OB)의 상기 출력 단자들과 추가 출력 버퍼(AOB)의 상기 출력 단자를 서로 연결하도록 턴-온되고, 추가 출력 버퍼(AOB)가 온(ON)될 수 있다. 추가 출력 버퍼(AOB)는 셧 다운 모드 데이터 전압(SMDV)을 출력하고, 추가 출력 버퍼(AOB)에 의해 출력된 셧 다운 모드 데이터 전압(SMDV)이 복수의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 인가될 수 있다. 또한, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)이 모두 오프(OFF)될 수 있다.
한편, 도 9 내지 도 10b에는 데이터 드라이버(150b)가 하나의 추가 출력 버퍼(AOB)를 포함하는 예가 도시되어 있으나, 데이터 드라이버(150b)에 포함된 추가 출력 버퍼(AOB)의 개수는 도 9 내지 도 10b에 도시된 예에 한정되지 않는다.
도 11은 본 발명의 또 다른 실시예에 따른 데이터 드라이버를 나타내는 블록도이고, 도 12a는 도 11의 데이터 드라이버의 일반 구동 모드에서의 동작의 일 예를 설명하기 위한 도면이고, 도 12b는 도 11의 데이터 드라이버의 셧 다운 모드에서의 동작의 일 예를 설명하기 위한 도면이다.
도 11을 참조하면, 데이터 드라이버(150c)는 수신 블록(160), 쉬프트 레지스터(215), 래치 블록(220), 감마 탭 블록(260), 디지털 아날로그 변환 블록(270), 출력 버퍼 블록(280), 스위치 블록(290c) 및 적어도 하나의 리페어 채널(RCH)을 포함할 수 있다. 도 11의 데이터 드라이버(150c)는, 데이터 드라이버(150b)가 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM) 중 결함을 가지는 채널을 대신하여 이용되는 적어도 하나의 리페어 채널(RCH)을 더 포함하고, 스위치 블록(290c)이 리페어 채널(RCH)을 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에 연결하는 스위치(SWM)를 더 포함하는 것을 제외하고, 도 7의 데이터 드라이버(150a)와 유사한 구성 및 유사한 동작을 가질 수 있다.
리페어 채널(RCH)은, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM) 각각과 유사하게, 제1 래치(LAT1), 제2 래치(LAT2), 디지털 아날로그 변환기(ADC) 및 출력 버퍼(OB)를 포함할 수 있다. 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM) 중 하나가 결함을 가지는 경우, 상기 결함을 가지는 채널을 대신하여 리페어 채널(RCH)이 이용될 수 있다. 데이터 드라이버(150c)를 포함하는 표시 장치에서, 상기 결함을 가지는 채널이 존재하지 않는 경우, 리페어 채널(RCH)은 셧 다운 모드 데이터 전압(SMDV)을 제공하도록 이용될 수 있다. 즉, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB) 중 결함을 가지는 출력 버퍼를 대신하여 이용되는 리페어 채널(RCH)에서의 리페어 출력 버퍼(OB)가 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 셧 다운 모드 데이터 전압(SMDV)을 인가하도록 이용될 수 있다.
일반 구동 모드에서, 도 12a에 도시된 바와 같이, 스위치 블록(290c)의 복수의 스위치들(SW1, SW2, …, SWM-1, SWM)은 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)의 출력 단자들과 리페어 채널(RCH)에서의 출력 버퍼(OB)의 출력 단자를 서로 연결하지 않고, 리페어 채널(RCH)에서의 출력 버퍼(OB)는 오프(OFF)될 수 있다. 또한, 상기 일반 구동 모드에서, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)이 모두 온(ON)되고, 복수의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 복수의 데이터 전압들(DV1, DV2, DV3, …, DVM-1, DVM)을 각각 인가할 수 있다.
동일 데이터 영역에 할당된 동일 데이터 구간에서, 즉 셧 다운 모드에서, 도 12b에 도시된 바와 같이, 스위치 블록(290c)의 복수의 스위치들(SW1, SW2, …, SWM-1, SWM)은 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)의 상기 출력 단자들과 리페어 채널(RCH)에서의 출력 버퍼(OB)의 상기 출력 단자를 서로 연결하도록 턴-온되고, 리페어 채널(RCH)에서의 출력 버퍼(OB)가 온(ON)될 수 있다. 리페어 채널(RCH)에서의 출력 버퍼(OB)는 셧 다운 모드 데이터 전압(SMDV)을 출력하고, 리페어 채널(RCH)에서의 출력 버퍼(OB)에 의해 출력된 셧 다운 모드 데이터 전압(SMDV)이 복수의 데이터 라인들(DL1, DL2, DL3, …, DLM-1, DLM)에 인가될 수 있다. 또한, 복수의 채널들(CH1, CH2, CH3, …, CHM-1, CHM)에서의 복수의 출력 버퍼들(OB)이 모두 오프(OFF)될 수 있다.
한편, 도 11 내지 도 12b에는 데이터 드라이버(150c)가 하나의 리페어 채널(RCH)을 포함하는 예가 도시되어 있으나, 데이터 드라이버(150c)에 포함된 리페어 채널(RCH)의 개수는 도 11 내지 도 12b에 도시된 예에 한정되지 않는다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치에서 동일 데이터 영역이 검출되는 일 예를 설명하기 위한 도면이고, 도 14는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 15는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 1 및 도 13을 참조하면, 표시 장치(100)의 컨트롤러(170)는 적어도 하나의 화소 행을 포함하는 표시 패널(110)의 영역 단위로 동일 데이터 영역(SDR1, SDR2)을 검출할 수 있다. 예를 들어, 컨트롤러(170)는 이전 프레임 구간에서의 표시 패널(110)에 대한 제1 입력 영상 데이터(IDAT1)와 현재 프레임 구간에서의 표시 패널(110)에 대한 제2 입력 영상 데이터(IDAT2)를 비교할 수 있다. 상기 비교의 결과로서, 표시 패널(110)의 제1 영역에 대한 제1 입력 영상 데이터(IDAT1)와 제2 입력 영상 데이터(IDAT2)가 서로 동일하고, 표시 패널(110)의 제2 영역에 대한 제1 입력 영상 데이터(IDAT1)와 제2 입력 영상 데이터(IDAT2)가 서로 동일한 경우, 컨트롤러(170)는 표시 패널(110)의 상기 제1 영역 및 상기 제2 영역을 제1 동일 데이터 영역(SDR1) 및 제2 동일 데이터 영역(SDR2)으로 검출할 수 있다. 일 실시예에서, 제1 및 제2 동일 데이터 영역들(SDR1, SDR2) 각각은 하나 또는 그 이상의 화소 행들을 포함하는 표시 패널(110)의 영역일 수 있다.
이하, 도 1, 도 13 및 도 14를 참조하여, 본 발명의 실시예들에 따른 표시 장치(100)의 동작의 일 예가 설명된다.
도 14에는 제1 동일 데이터 영역(SDR1) 및 제2 동일 데이터 영역(SDR2)이 검출되고, 제2 프레임 구간(FP2)이 제1 동일 데이터 영역(SDR1)에 할당된 제1 동일 데이터 구간(SDP1) 및 제2 동일 데이터 영역(SDR2)에 할당된 제2 동일 데이터 구간(SDP2)을 포함하는 예가 도시되어 있다. 제1 프레임 구간(FP1)에서의 표시 장치(100)의 동작은 도 4를 참조하여 상술한 제1 프레임 구간(FP1)에서의 표시 장치(100)의 동작과 실질적으로 동일할 수 있다. 다만, 제1 프레임 구간(FP1)의 제1 블랭크 구간(BP1)에서 데이터 전송 라인(DTL)을 통하여 전송되는 프레임 구성 데이터(FCD)는, 셧 다운 모드 비트(SDMB)뿐만 아니라, 적어도 하나의 동일 데이터 영역(SDR1, SDR2)을 나타내는 동일 데이터 영역 시작 비트들(SB1, SB2)과 동일 데이터 영역 종료 비트들(EB1, EB2)의 적어도 하나의 세트를 포함할 수 있다.
예를 들어, 프레임 구성 데이터(FCD)는 데이터 드라이버(150c)가 제2 프레임 구간(FP2)의 제1 및 제2 동일 데이터 구간들(SDP1, SDP2)에서 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트(SDMB), 제1 동일 데이터 영역(SDR1)의 첫 번째 화소 행을 나타내는 제1 동일 데이터 영역 시작 비트들(SB1), 제1 동일 데이터 영역(SDR1)의 마지막 화소 행을 나타내는 제1 동일 데이터 영역 종료 비트들(EB1), 제2 동일 데이터 영역(SDR2)의 첫 번째 화소 행을 나타내는 제2 동일 데이터 영역 시작 비트들(SB2), 제2 동일 데이터 영역(SDR2)의 마지막 화소 행을 나타내는 제2 동일 데이터 영역 종료 비트들(EB2)을 포함할 수 있다.
제2 프레임 구간(FP2)의 제2 액티브 구간(AP2)에서, 컨트롤러(170)는 데이터 드라이버(150)에 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)을 제외한 표시 패널(110)의 영역에 대한 출력 영상 데이터(ODAT), 즉 액티브 라인 데이터들(ALD)을 전송하고, 데이터 드라이버(150)에 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)에 대한 출력 영상 데이터(ODAT)를 전송하지 않을 수 있다("NO DATA"). 또한, 제2 프레임 구간(FP2)의 제2 액티브 구간(AP2)에서, 스캔 드라이버(130)는 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)을 제외한 표시 패널(110)의 상기 영역에 스캔 신호들(SS1-SSN)을 제공하고, 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)에 스캔 신호들(SS1-SSN)을 제공하지 않을 수 있다. 이에 따라, 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)을 제외한 표시 패널(110)의 상기 영역에 포함된 화소들(PX)은 데이터 전압들(DV)을 수신하나, 제1 및 제2 동일 데이터 영역들(SDR1, SDR2)에 포함된 화소들(PX)은 제1 프레임 구간(FP1)에서의 데이터 전압들(DV)을 유지할 수 있다.
제1 및 제2 동일 데이터 구간들(SDP1, SDP2)에서, 컨트롤러(170)의 적어도 일부의 구성요소들(예를 들어, 송신 블록(180)) 및/또는 데이터 드라이버(150)의 적어도 일부의 구성요소들(예를 들어, 수신 블록(160) 및/또는 아날로그 블록)이 오프될 수 있다. 이에 따라, 제1 및 제2 동일 데이터 구간들(SDP1, SDP2)에서, 본 발명의 실시예들에 따른 데이터 드라이버(150) 및 표시 장치(100)의 전력 소모가 감소될 수 있다. 또한, 제1 및 제2 동일 데이터 구간들(SDP1, SDP2)에서, 데이터 드라이버(150)는 표시 패널(110)의 데이터 라인들에 셧 다운 모드 데이터 전압(SMDV)을 인가할 수 있다. 이에 따라, 상기 데이터 라인들의 충방전을 위한 전력 소모가 감소되고, 화소들(PX)의 구동 트랜지스터들(TDR)의 히스테리시스 특성이 향상될 수 있다.
일 실시예에서, 도 14에 도시된 바와 같이, 각 동일 데이터 구간(SDP1, SDP2)의 종료 시점 전의 소정의 시간(CTT) 동안, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 클록 트레이닝 패턴(CTP)을 전송할 수 있다. 또한, 컨트롤러(170)는, 클록 트레이닝 패턴(CTP)이 전송되는 동안, 데이터 드라이버(150)에 로우 레벨을 가지는 순방향 신호(SFCS)를 전송할 수 있다. 이 경우, 데이터 드라이버(150)의 수신 블록(160)의 클록 데이터 복원 회로는 소정의 시간(CTT) 동안 클록 트레이닝 동작을 수행하고, 상기 클록 데이터 복원 회로는 소정의 시간(CTT) 동안의 상기 클록 트레이닝 동작에 의해 각 동일 데이터 구간(SDP1, SDP2) 후에 클록 신호 및 데이터를 정상적으로 복원할 수 있다.
이하, 도 1, 도 13 및 도 15를 참조하여, 본 발명의 실시예들에 따른 표시 장치(100)의 동작의 다른 예가 설명된다.
도 15에는 제1 동일 데이터 영역(SDR1) 및 제2 동일 데이터 영역(SDR2)이 검출되고, 프레임 구간(FP)이 제1 동일 데이터 영역(SDR1)에 할당된 제1 동일 데이터 구간(SDP1) 및 제2 동일 데이터 영역(SDR2)에 할당된 제2 동일 데이터 구간(SDP2)을 포함하는 예가 도시되어 있다. 컨트롤러(170)는 각 프레임 구간(FP)의 액티브 구간(AP)에서 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 표시 패널(110)의 각 화소 행에 대한 액티브 라인 데이터(ALD)를 전송할 수 있다. 액티브 라인 데이터(ALD)는 라인 구성 데이터(LCD), 상응하는 화소 행에 대한 영상 데이터(ID) 및 수평 블랭크 데이터(BD)를 포함할 수 있다. 일 실시예에서, 라인 구성 데이터(LCD)는 라인 프로토콜이라 불릴 수 있다. 컨트롤러(170)는 액티브 라인 데이터(ALD)의 라인 구성 데이터(LCD)를 이용하여 데이터 드라이버(150)에 각 동일 데이터 구간(SDP1, SDP2) 또는 셧 다운 모드를 알릴 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 각 동일 데이터 구간(SDP1, SDP2)에서, 컨트롤러(170)는 각 동일 데이터 영역(SDR1, SDR2)의 첫 번째 화소 행에 대한 액티브 라인 데이터(ALD)를 전송하고, 상기 첫 번째 화소 행에 대한 액티브 라인 데이터(ALD)는 데이터 드라이버(150)가 셧 다운 모드로 동작하는 것을 나타내는 제1 값(예를 들어, 하이 레벨(H))을 가지는 셧 다운 모드 비트(SDMB)를 가지는 라인 구성 데이터(LCD)를 포함할 수 있다. 데이터 드라이버(150)는 상기 제1 값을 가지는 셧 다운 모드 비트(SDMB)에 응답하여 상기 셧 다운 모드로 동작할 수 있다. 즉, 각 동일 데이터 구간(SDP1, SDP2)에서, 데이터 드라이버(150)의 적어도 일부의 구성요소들이 오프될 수 있다. 또한, 컨트롤러(170)는 데이터 드라이버(150)에 상기 첫 번째 화소 행에 대한 액티브 라인 데이터(ALD)의 영상 데이터(ID) 및 수평 블랭크 데이터(BD)를 전송하지 않고, 각 동일 데이터 영역(SDR1, SDR2)의 후속 화소 행들에 대한 액티브 라인 데이터들(ALD)을 전송하지 않을 수 있다. 또한, 각 동일 데이터 구간(SDP1, SDP2)의 종료 시점 전의 소정의 시간(CTT) 동안, 컨트롤러(170)는 데이터 전송 라인(DTL)을 통하여 데이터 드라이버(150)에 클록 트레이닝 패턴(CTP)을 전송할 수 있다.
각 동일 데이터 구간(SDP1, SDP2)이 종료되면, 컨트롤러(170)는 각 동일 데이터 영역(SDR1, SDR2)의 마지막 화소 행의 다음 화소 행에 대한 액티브 라인 데이터(ALD)를 전송하고, 상기 다음 화소 행에 대한 액티브 라인 데이터(ALD)는 데이터 드라이버(150)가 일반 구동 모드로 동작하는 것을 나타내는 제2 값(예를 들어, 로우 레벨(L))을 가지는 셧 다운 모드 비트(SDMB)를 가지는 라인 구성 데이터(LCD)를 포함할 수 있다. 데이터 드라이버(150)는 상기 제2 값을 가지는 셧 다운 모드 비트(SDMB)에 응답하여 상기 일반 구동 모드로 동작할 수 있다. 즉, 데이터 드라이버(150)는 액티브 라인 데이터(ALD)의 영상 데이터(ID)에 기초하여 상응하는 화소 행에 데이터 전압들(DV)을 제공할 수 있다. 한편, 동일 데이터 영역(SDR1, SDR2)의 상기 마지막 화소 행이 표시 패널(110)의 마지막 화소 행인 경우, 프레임 구성 데이터(FCD)가 상기 제2 값을 가지는 셧 다운 모드 비트(SDMB)를 포함하거나, 다음 프레임 구간에서 표시 패널(110)의 첫 번째 화소 행에 대한 액티브 라인 데이터(ALD)의 라인 구성 데이터(LCD)가 상기 제2 값을 가지는 셧 다운 모드 비트(SDMB)를 포함할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(170)는 적어도 하나의 화소 행을 포함하는 표시 패널(110)의 영역을 동일 데이터 영역(SDR1, SDR2)을 검출하고, 동일 데이터 영역(SDR1, SDR2)에 대한 출력 영상 데이터(ODAT)를 데이터 드라이버(150)에 전송하지 않을 수 있다. 또한, 동일 데이터 영역(SDR1, SDR2)에 할당된 동일 데이터 구간(SDP1, SDP2)에서, 컨트롤러(170)의 적어도 일부의 구성요소들(예를 들어, 송신 블록(180)) 및/또는 데이터 드라이버(150)의 적어도 일부의 구성요소들(예를 들어, 수신 블록(160) 및/또는 아날로그 블록)이 오프될 수 있다. 이에 따라, 데이터 드라이버(150) 및 표시 장치(100)의 전력 소모가 감소 또는 최소화될 수 있다.
도 16은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 16을 참조하면, 표시 장치의 컨트롤러는 현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교할 수 있다(S310). 상기 컨트롤러는 상기 현재 프레임 구간 및 상기 이전 프레임 구간에서 상기 영상 데이터가 동일한 상기 표시 장치의 표시 패널의 동일 데이터 영역을 검출할 수 있다(S330).
상기 동일 데이터 영역이 검출된 경우, 상기 컨트롤러의 송신 블록은 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터가 상기 표시 장치의 데이터 드라이버에 전송되지 않도록 오프될 수 있다(S350). 따라서, 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 컨트롤러의 상기 송신 블록이 오프될 수 있다. 또한, 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 수신 블록 및 아날로그 블록 중 적어도 하나가 오프될 수 있다(S370). 이에 따라, 본 발명의 실시예들에 따른 상기 표시 장치의 구동 방법에서, 상기 데이터 드라이버 및 상기 표시 장치의 전력 소모가 감소 또는 최소화될 수 있다.
도 17은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 17을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에서, 컨트롤러는 표시 패널의 동일 데이터 영역을 검출하고, 상기 동일 데이터 영역에 대한 영상 데이터를 데이터 드라이버에 전송하지 않을 수 있다. 일 실시예에서, 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 적어도 일부의 구성요소들(예를 들어, 수신 블록 및/또는 아날로그 블록)이 오프될 수 있다. 이에 따라, 상기 데이터 드라이버 및 표시 장치(1160)의 전력 소모가 감소 또는 최소화될 수 있다.
실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Tablet Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 TV(Television), 디지털 TV, 3D TV, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
130: 스캔 드라이버
150: 데이터 드라이버
160: 수신 블록
165: 클록 데이터 복원 회로
170: 컨트롤러
180: 송신 블록
SDR: 동일 데이터 영역
SDP: 동일 데이터 구간
SMDV: 셧 다운 모드 데이터 전압
210: 디지털 블록
215: 쉬프트 레지스터
220: 래치 블록
250: 아날로그 블록
260: 감마 탭 블록
270: 디지털 아날로그 변환 블록
280: 출력 버퍼 블록
290a, 290b, 290c: 스위치 블록
AOB: 추가 출력 버퍼
295: 셧 다운 모드 데이터 전압 설정 블록
RCH: 리페어 채널

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버; 및
    상기 데이터 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교하여 상기 표시 패널의 동일 데이터 영역을 검출하고,
    상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터를 상기 데이터 드라이버에 전송하지 않는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 적어도 일부의 구성요소들이 오프되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 동일 데이터 구간에서, 상기 데이터 드라이버의 수신 블록 및 아날로그 블록 중 적어도 하나가 오프되는 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서, 상기 동일 데이터 구간의 종료 시점 전의 소정의 시간 동안, 상기 컨트롤러는 상기 데이터 드라이버에 클록 트레이닝 패턴을 전송하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 표시 장치는,
    상기 컨트롤러와 상기 데이터 드라이버 사이에 위치하는 제1 라인 및 제2 라인을 포함하고, 상기 영상 데이터를 전송하기 위한 차동 신호 라인;
    상기 제1 라인과 상기 제2 라인 사이에 연결된 스위치; 및
    상기 제1 라인과 상기 제2 라인 사이에 상기 스위치와 직렬로 연결된 종단 저항을 더 포함하고,
    상기 데이터 드라이버의 수신 블록은, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 스위치가 턴-오프되도록 상기 스위치를 제어하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들의 저장 커패시터들은 상기 현재 프레임 구간에서 상기 데이터 드라이버로부터 상기 데이터 전압들을 수신하지 않고,
    상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들은 상기 이전 프레임 구간에서 상기 저장 커패시터들에 저장된 상기 데이터 전압들에 기초하여 상기 현재 프레임 구간에서 발광하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버는 상기 표시 패널의 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 데이터 라인들의 상기 셧 다운 모드 데이터 전압은 상기 동일 데이터 영역 내에 포함된 상기 복수의 화소들의 저장 커패시터들에 전송되지 않는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 데이터 드라이버는,
    상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들; 및
    상기 복수의 출력 버퍼들의 출력 단자들 사이에 배치된 복수의 스위치들을 포함하고,
    상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들을 서로 연결하도록 턴-온되고, 상기 복수의 출력 버퍼들의 제1 일부는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들의 제2 일부는 오프되는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서, 상기 데이터 드라이버는,
    상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들;
    적어도 하나의 추가 출력 버퍼; 및
    상기 복수의 출력 버퍼들의 출력 단자들과 상기 추가 출력 버퍼의 출력 단자 사이에 배치된 복수의 스위치들을 포함하고,
    상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들 및 상기 추가 출력 버퍼의 상기 출력 단자를 서로 연결하도록 턴-온되고, 상기 추가 출력 버퍼는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들은 오프되는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 데이터 드라이버는,
    상기 표시 패널의 복수의 데이터 라인들에 연결된 복수의 출력 버퍼들;
    상기 복수의 출력 버퍼들 중 결함을 가지는 출력 버퍼를 대신하여 이용되는 적어도 하나의 리페어 출력 버퍼; 및
    상기 복수의 출력 버퍼들의 출력 단자들과 상기 리페어 출력 버퍼의 출력 단자 사이에 배치된 복수의 스위치들을 포함하고,
    상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 복수의 스위치들은 상기 복수의 출력 버퍼들의 상기 출력 단자들 및 상기 리페어 출력 버퍼의 상기 출력 단자를 서로 연결하도록 턴-온되고, 상기 리페어 출력 버퍼는 상기 복수의 데이터 라인들에 셧 다운 모드 데이터 전압을 인가하고, 상기 복수의 출력 버퍼들은 오프되는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서, 상기 컨트롤러는 프레임 단위로 상기 동일 데이터 영역을 검출하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 컨트롤러는 각 프레임 구간의 블랭크 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 프레임 구성 데이터를 전송하고,
    상기 프레임 구성 데이터는 상기 데이터 드라이버가 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서, 상기 컨트롤러는 적어도 하나의 화소 행을 포함하는 상기 표시 패널의 영역 단위로 상기 동일 데이터 영역을 검출하는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서, 상기 컨트롤러는 각 프레임 구간의 블랭크 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 프레임 구성 데이터를 전송하고,
    상기 프레임 구성 데이터는,
    상기 데이터 드라이버가 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서 셧 다운 모드로 동작할지 여부를 나타내는 셧 다운 모드 비트,
    상기 동일 데이터 영역의 첫 번째 화소 행을 나타내는 동일 데이터 영역 시작 비트들, 및
    상기 동일 데이터 영역의 마지막 화소 행을 나타내는 동일 데이터 영역 종료 비트들을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서, 상기 컨트롤러는 각 프레임 구간의 액티브 구간에서 상기 영상 데이터를 전송하기 위한 데이터 전송 라인을 통하여 상기 데이터 드라이버에 상기 표시 패널의 각 화소 행에 대한 액티브 라인 데이터를 전송하고, 상기 액티브 라인 데이터는 라인 구성 데이터를 포함하고,
    상기 동일 데이터 영역의 첫 번째 화소 행에 대한 상기 라인 구성 데이터는 상기 데이터 드라이버가 셧 다운 모드로 동작하는 것을 나타내는 제1 값을 가지는 셧 다운 모드 비트를 포함하고,
    상기 동일 데이터 영역의 마지막 화소 행의 다음 화소 행에 대한 상기 라인 구성 데이터는 상기 데이터 드라이버가 일반 구동 모드로 동작하는 것을 나타내는 제2 값을 가지는 셧 다운 모드 비트를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서,
    상기 복수의 화소들에 스캔 신호들을 제공하는 스캔 드라이버를 더 포함하고,
    상기 스캔 드라이버는 상기 현재 프레임 구간에서 상기 동일 데이터 영역에 상기 스캔 신호들을 제공하지 않는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서, 상기 복수의 화소들 각각은 적어도 하나의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  18. 복수의 화소들을 포함하는 표시 패널;
    상기 표시 패널에 대한 영상 데이터를 출력하는 컨트롤러; 및
    상기 컨트롤러로부터 상기 영상 데이터를 수신하는 수신 블록, 및 상기 영상 데이터에 기초하여 상기 복수의 화소들에 데이터 전압들을 제공하는 아날로그 블록을 포함하는 데이터 드라이버를 포함하고,
    상기 컨트롤러는,
    현재 프레임 구간에서의 상기 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교하여 상기 표시 패널의 동일 데이터 영역을 검출하고,
    상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터를 상기 데이터 드라이버에 전송하지 않고,
    상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 상기 수신 블록 및 상기 아날로그 블록 중 적어도 하나가 오프되는 것을 특징으로 하는 표시 장치.
  19. 표시 장치의 구동 방법에 있어서,
    현재 프레임 구간에서의 영상 데이터와 이전 프레임 구간에서의 상기 영상 데이터를 비교하는 단계;
    상기 현재 프레임 구간 및 상기 이전 프레임 구간에서 상기 영상 데이터가 동일한 상기 표시 장치의 표시 패널의 동일 데이터 영역을 검출하는 단계; 및
    상기 현재 프레임 구간에서 상기 동일 데이터 영역에 대한 상기 영상 데이터가 상기 표시 장치의 컨트롤러로부터 상기 표시 장치의 데이터 드라이버로 전송되지 않도록 상기 컨트롤러의 송신 블록을 오프시키는 단계를 포함하는 표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 현재 프레임 구간 내의 상기 동일 데이터 영역에 할당된 동일 데이터 구간에서, 상기 데이터 드라이버의 수신 블록 및 아날로그 블록 중 적어도 하나를 오프시키는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020210124040A 2021-09-16 2021-09-16 표시 장치 및 표시 장치의 구동 방법 KR20230041140A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210124040A KR20230041140A (ko) 2021-09-16 2021-09-16 표시 장치 및 표시 장치의 구동 방법
US17/862,507 US11948514B2 (en) 2021-09-16 2022-07-12 Display device and a method of operating the display device
CN202211081564.3A CN115831022A (zh) 2021-09-16 2022-09-06 显示装置和操作显示装置的方法
EP22195540.4A EP4152306A3 (en) 2021-09-16 2022-09-14 Display device and method of operating the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210124040A KR20230041140A (ko) 2021-09-16 2021-09-16 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230041140A true KR20230041140A (ko) 2023-03-24

Family

ID=83318764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210124040A KR20230041140A (ko) 2021-09-16 2021-09-16 표시 장치 및 표시 장치의 구동 방법

Country Status (4)

Country Link
US (1) US11948514B2 (ko)
EP (1) EP4152306A3 (ko)
KR (1) KR20230041140A (ko)
CN (1) CN115831022A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041140A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024496A1 (en) * 1998-03-20 2002-02-28 Hajime Akimoto Image display device
KR100446391B1 (ko) 1997-12-22 2004-12-04 비오이 하이디스 테크놀로지 주식회사 액정표시소자의구동회로및구동방법
JP3744818B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、及び電気光学装置
KR100937509B1 (ko) * 2009-05-13 2010-01-19 고화수 타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치
KR102072781B1 (ko) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
TWI508041B (zh) 2013-01-18 2015-11-11 Novatek Microelectronics Corp 時序控制電路、影像驅動裝置、影像顯示系統及顯示驅動方法
KR102250844B1 (ko) * 2014-06-09 2021-05-13 삼성디스플레이 주식회사 유기전계발광 표시장치
US9779664B2 (en) * 2014-08-05 2017-10-03 Apple Inc. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR102237036B1 (ko) * 2014-10-06 2021-04-06 주식회사 실리콘웍스 소오스 드라이버 및 이를 포함하는 디스플레이 장치
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102232175B1 (ko) * 2014-11-07 2021-03-29 삼성전자주식회사 디스플레이 패널의 비표시 영역에 의해 소모되는 전력을 줄이기 위한 소스 드라이버 회로 및 디스플레이 장치
KR102219091B1 (ko) 2014-12-31 2021-02-24 엘지디스플레이 주식회사 표시장치
US9710049B2 (en) * 2015-07-02 2017-07-18 Panasonic Liquid Crystal Display Co., Ltd. Display device, method of driving a display device, and display system
US10262616B2 (en) * 2015-07-24 2019-04-16 Sharp Kabushiki Kaisha Display device and drive method therefor
US10650727B2 (en) * 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102489597B1 (ko) 2017-12-27 2023-01-17 엘지디스플레이 주식회사 디스플레이 인터페이스 장치
US10674112B2 (en) * 2018-09-18 2020-06-02 Samsung Electronics Co., Ltd. Display driver circuit for adjusting framerate to reduce power consumption
KR102534176B1 (ko) * 2018-09-27 2023-05-19 매그나칩 반도체 유한회사 소비 전력을 감소시킬 수 있는 디스플레이 드라이버 및 이를 포함하는 디스플레이 장치
KR102617390B1 (ko) * 2019-02-15 2023-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210014258A (ko) 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치
KR20210026727A (ko) 2019-09-02 2021-03-10 주식회사 실리콘웍스 저전력 구동을 위한 디스플레이 구동장치
KR102627150B1 (ko) * 2019-10-14 2024-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210072862A (ko) * 2019-12-09 2021-06-18 삼성디스플레이 주식회사 부분 구동 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR102642510B1 (ko) * 2019-12-26 2024-03-04 삼성디스플레이 주식회사 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법
KR20210112074A (ko) 2020-03-04 2021-09-14 주식회사 실리콘웍스 저전력모드에서 동작하는 데이터구동장치, 데이터처리장치 및 이를 포함하는 디스플레이장치
KR20220014373A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 다중 주파수 구동을 수행하는 표시 장치, 및 표시 장치의 구동 방법
KR20220016420A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220082991A (ko) * 2020-12-10 2022-06-20 삼성디스플레이 주식회사 표시 장치, 및 표시 장치의 구동 방법
KR20220083385A (ko) * 2020-12-11 2022-06-20 삼성전자주식회사 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법
KR20220089808A (ko) * 2020-12-21 2022-06-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20220136576A (ko) * 2021-03-31 2022-10-11 삼성디스플레이 주식회사 표시 장치
KR20230041140A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Also Published As

Publication number Publication date
US11948514B2 (en) 2024-04-02
US20230081076A1 (en) 2023-03-16
CN115831022A (zh) 2023-03-21
EP4152306A3 (en) 2023-07-19
EP4152306A2 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
US11094258B2 (en) Pixel circuit
US11967276B2 (en) Display device
US11594179B2 (en) Pixel circuit and method for improving image quality at low driving frequency
US10971077B2 (en) Organic light emitting diode display device performing low frequency driving
KR102661852B1 (ko) 센싱 동작을 수행하는 표시 장치
KR20210024326A (ko) 화소 회로
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11257431B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11521558B2 (en) Display device, and method of operating a display device
KR20180092502A (ko) 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 구동 장치
US11302251B2 (en) Display device and operating method thereof
KR20210000793A (ko) 적응적 리프레쉬를 수행하는 표시 장치
KR102665649B1 (ko) 표시 장치 및 표시 장치의 구동 방법
EP4152306A2 (en) Display device and method of operating the display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20220051905A (ko) 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR20230066291A (ko) 유기발광표시장치 및 그 구동방법
US11200853B2 (en) Data driver and display device including a data driver
KR102665207B1 (ko) 감마 보정 회로, 감마 보정을 위한 방법 및 감마 보정 회로를 포함하는 디스플레이 장치
KR20210069895A (ko) 표시 장치
US11600229B2 (en) Pixel and organic light emitting diode display device
US20220068194A1 (en) Display device having a variable driving frequency
US20240169932A1 (en) Method of compensating for an output of a data driver
KR20230038345A (ko) 데이터 드라이버 및 데이터 드라이버를 포함하는 표시 장치
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법