KR102555805B1 - 표시 패널의 화소 및 표시 장치 - Google Patents

표시 패널의 화소 및 표시 장치 Download PDF

Info

Publication number
KR102555805B1
KR102555805B1 KR1020180116790A KR20180116790A KR102555805B1 KR 102555805 B1 KR102555805 B1 KR 102555805B1 KR 1020180116790 A KR1020180116790 A KR 1020180116790A KR 20180116790 A KR20180116790 A KR 20180116790A KR 102555805 B1 KR102555805 B1 KR 102555805B1
Authority
KR
South Korea
Prior art keywords
voltage
light emitting
transistor
scan
storage capacitor
Prior art date
Application number
KR1020180116790A
Other languages
English (en)
Other versions
KR20200037893A (ko
Inventor
인해정
나오아키 코미야
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180116790A priority Critical patent/KR102555805B1/ko
Priority to US16/550,073 priority patent/US10978001B2/en
Priority to CN201910917725.XA priority patent/CN110969988A/zh
Publication of KR20200037893A publication Critical patent/KR20200037893A/ko
Application granted granted Critical
Publication of KR102555805B1 publication Critical patent/KR102555805B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 패널에 포함된 화소는 저장 커패시터, 스캔 신호에 응답하여 저장 커패시터의 양 단에 제1 전압 및 제2 전압을 각각 전송하는 적어도 하나의 스캔 트랜지스터, 저장 커패시터에 저장된 제1 전압과 제2 전압의 차이에 기초하여 구동 전류를 생성하는 구동 트랜지스터, 발광 제어 신호에 응답하여 구동 전류를 유기 발광 다이오드에 선택적으로 제공하는 적어도 하나의 발광 트랜지스터, 및 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함한다. 제1 전압은 데이터 전압과 표시 패널에 포함된 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압이고, 제2 전압은 표시 패널과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압이다. 이에 따라, 데이터 드라이버의 전압 범위가 감소됨으로써, 데이터 드라이버의 코스트 및 전력 소모가 감소될 수 있다.

Description

표시 패널의 화소 및 표시 장치{PIXEL OF A DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 패널에 포함된 화소, 및 상기 화소를 포함하는 표시 장치에 관한 것이다.
복수의 화소들이 동일한 표시 패널에 포함된 것이라도, 상기 복수의 화소들의 구동 트랜지스터들은 서로 다른 문턱 전압들을 가질 수 있다. 즉, 동일한 표시 패널 내의 복수의 화소들은 문턱 전압 편차를 가질 수 있다. 뿐만 아니라, 복수의 표시 패널들이 동일한 공정에 의해 제조되더라도, 상기 복수의 표시 패널들은 각각 서로 다른 문턱 전압 분포들을 가질 수 있다. 즉, 동일한 공정으로 제조되는 상기 복수의 표시 패널들 또한 (예를 들어, 로트간(lot-to-lot) 또는 글래스간(glass-to-glass)) 문턱 전압 편차를 가질 수 있다.
한편, 동일한 표시 패널 내의 화소간 문턱 전압 편차 또는 표시 패널간 문턱 전압 편차를 보상하도록, 각 화소 내에서 이러한 문턱 전압 편차를 보상하는 내부 보상 방식, 및 데이터 드라이버가 데이터 전압에 더하여 상기 문턱 전압 편차를 보상하는 전압을 제공하는 외부 보상 방식이 개발되었다. 상기 내부 보상 방식은 각 화소가 상기 문턱 전압 편차의 보상을 위하여 추가적인 트랜지스터를 포함하여야 하므로 복잡한 회로 구조를 가져야 하고, 또한 각 프레임 구간에 문턱 전압 보상 구간이 포함되어야 하는 단점이 있다. 상기 외부 보상 방식은 각 화소가 상대적으로 간단한 회로 구조를 가질 수 있고, 상기 문턱 전압 보상 구간을 요구하지 않는 장점이 있다. 다만, 상기 외부 보상 방식에서는, 상기 데이터 드라이버가 상기 화소간 문턱 전압 편차뿐만 아니라 상기 표시 패널간 문턱 전압 편차를 보상하도록 넓은 전압 범위를 가져야 하므로, 상기 데이터 드라이버의 코스트 및 전력 소모가 증가될 수 있다.
본 발명의 일 목적은 화소간 문턱 전압 편차와 표시 패널간 문턱 전압 편차가 서로 다른 전압들을 이용하여 보상되는 표시 패널의 화소를 제공하는 것이다.
본 발명의 다른 목적은 화소간 문턱 전압 편차와 표시 패널간 문턱 전압 편차를 서로 다른 전압들을 이용하여 보상하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널에 포함된 화소는 저장 커패시터, 스캔 신호에 응답하여 상기 저장 커패시터의 양 단에 제1 전압 및 제2 전압을 각각 전송하는 적어도 하나의 스캔 트랜지스터, 상기 저장 커패시터에 저장된 상기 제1 전압과 상기 제2 전압의 차이에 기초하여 구동 전류를 생성하는 구동 트랜지스터, 발광 제어 신호에 응답하여 상기 구동 전류를 유기 발광 다이오드에 선택적으로 제공하는 적어도 하나의 발광 트랜지스터, 및 상기 구동 전류에 기초하여 발광하는 상기 유기 발광 다이오드를 포함한다. 상기 제1 전압은 데이터 전압과 상기 표시 패널에 포함된 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압이고, 상기 제2 전압은 상기 표시 패널과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압이다.
일 실시예에서, 상기 패널 편차 보상 전압은 상기 표시 패널에 포함된 상기 복수의 화소들에 대하여 동일한 전압일 수 있다.
일 실시예에서, 상기 복수의 표시 패널들 각각의 상기 패널 편차 보상 전압은 상기 복수의 표시 패널들 각각의 문턱 전압 분포의 평균 값 또는 중간 값에 기초하여 결정될 수 있다.
일 실시예에서, 상기 패널 편차 보상 전압은 상기 표시 패널의 제조 시 결정될 수 있다.
일 실시예에서, 상기 적어도 하나의 스캔 트랜지스터는, 상기 스캔 신호에 응답하여 상기 구동 트랜지스터의 게이트에 연결된 상기 저장 커패시터의 제1 단에 상기 제1 전압을 전송하는 제1 스캔 트랜지스터, 및 상기 스캔 신호에 응답하여 상기 저장 커패시터의 제2 단에 상기 제2 전압을 전송하는 제2 스캔 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제1 단에 연결된 소스를 포함하고, 상기 제2 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제2 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제2 단에 연결된 소스를 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 발광 트랜지스터는, 상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 상기 구동 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터, 및 상기 발광 제어 신호에 응답하여 제1 전원 전압의 라인과 상기 구동 트랜지스터의 드레인을 연결하는 제2 발광 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 소스에 연결된 소스를 포함하고, 상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 제1 전원 전압의 라인에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 드레인에 연결된 소스를 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 발광 트랜지스터는, 상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 제2 발광 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터, 및 상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터의 소스를 상기 제1 발광 트랜지스터의 소스 및 상기 유기 발광 다이오드에 연결하는 상기 제2 발광 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 제2 발광 트랜지스터의 상기 소스에 연결된 상기 소스를 포함하고, 상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 구동 트랜지스터의 상기 소스에 연결된 드레인, 및 상기 제1 발광 트랜지스터의 상기 소스 및 상기 유기 발광 다이오드에 연결된 상기 소스를 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 발광 트랜지스터는, 상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 상기 구동 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터, 및 상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터의 소스를 상기 유기 발광 다이오드에 연결하는 제2 발광 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 소스에 연결된 소스를 포함하고, 상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 구동 트랜지스터의 상기 소스에 연결된 드레인, 및 상기 유기 발광 다이오드에 연결된 소스를 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 스캔 트랜지스터는, 상기 스캔 신호에 응답하여 상기 구동 트랜지스터의 게이트에 연결된 상기 저장 커패시터의 제1 단에 상기 제2 전압을 전송하는 제1 스캔 트랜지스터, 및 상기 스캔 신호에 응답하여 상기 저장 커패시터의 제2 단에 상기 제1 전압을 전송하는 제2 스캔 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제2 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제1 단에 연결된 소스를 포함하고, 상기 제2 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제2 단에 연결된 소스를 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 스캔 트랜지스터, 상기 구동 트랜지스터 및 상기 적어도 하나의 발광 트랜지스터는 NMOS 트랜지스터들일 수 있다.
일 실시예에서, 상기 적어도 하나의 스캔 트랜지스터, 상기 구동 트랜지스터 및 상기 적어도 하나의 발광 트랜지스터는 PMOS 트랜지스터들일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 스캔 신호들을 인가하는 스캔 드라이버, 상기 복수의 화소들에 발광 제어 신호들을 인가하는 발광 드라이버, 상기 복수의 화소들에 제1 전압들을 인가하는 데이터 드라이버, 및 상기 복수의 화소들에 제2 전압을 인가하는 패널 편차 보상 전압 생성기를 포함한다. 상기 제1 전압들 각각은 데이터 전압과 상기 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압이고, 상기 제2 전압은 상기 표시 패널과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압이다.
일 실시예에서, 상기 패널 편차 보상 전압은 상기 표시 패널에 포함된 상기 복수의 화소들에 대하여 동일한 전압이고, 상기 복수의 표시 패널들 각각의 상기 패널 편차 보상 전압은 상기 복수의 표시 패널들 각각의 문턱 전압 분포의 평균 값 또는 중간 값에 기초하여 결정될 수 있다.
일 실시예에서, 상기 패널 편차 보상 전압 생성기는, 상기 표시 패널의 제조 시 결정된 상기 패널 편차 보상 전압의 전압 레벨을 저장하는 보상 전압 레벨 저장 블록, 및 상기 보상 전압 레벨 저장 블록에 저장된 상기 전압 레벨을 가지는 상기 패널 편차 보상 전압을 생성하는 보상 전압 생성 블록을 포함할 수 있다.
일 실시예에서, 상기 제2 전압이 인가되는 복수의 라인들을 통하여 상기 복수의 화소들의 문턱 전압들을 센싱하는 센싱 회로를 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 패널의 화소 및 표시 장치에서, 제1 전압을 이용하여 동일한 표시 패널 내의 복수의 화소들 사이의 문턱 전압 편차가 보상되고, 제2 전압을 이용하여 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차가 보상될 수 있다. 이에 따라, 데이터 드라이버의 전압 범위가 감소됨으로써, 상기 데이터 드라이버의 코스트 및 전력 소모가 감소될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 동일한 공정으로 제조된 복수의 표시 패널들의 문턱 전압 분포들의 일 예를 나타내는 도면이다.
도 3은 종래의 데이터 드라이버의 전압 범위의 일 예 및 본 발명의 실시예들에 따른 데이터 드라이버의 전압 범위의 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
도 6a는 본 발명의 일 실시예에 따른 화소의 데이터 기입 구간에서의 동작을 설명하기 위한 회로도이고, 도 6b는 본 발명의 일 실시예에 따른 화소의 발광 구간에서의 동작을 설명하기 위한 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 10은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 12는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 13 내지 도 16은 본 발명의 또 다른 실시예들에 따른 하이브리드(Hybrid) 화소의 예들을 나타내는 회로도들이다.
도 17은 본 발명의 또 다른 실시예에 따른 4T1C 구조를 가지는 화소를 나타내는 회로도이다.
도 18은 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 19는 도 18의 표시 장치의 센싱 구간에서의 동작을 설명하기 위한 타이밍도이다.
도 20은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 동일한 공정으로 제조된 복수의 표시 패널들의 문턱 전압 분포들의 일 예를 나타내는 도면이며, 도 3은 종래의 데이터 드라이버의 전압 범위의 일 예 및 본 발명의 실시예들에 따른 데이터 드라이버의 전압 범위의 일 예를 설명하기 위한 도면이다.
도 1을 참조하면, 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 복수의 화소들(PX)에 스캔 신호들(SS)을 인가하는 스캔 드라이버(120), 복수의 화소들(PX)에 발광 제어 신호들(SE)을 인가하는 발광 드라이버(130), 복수의 화소들(PX)에 제1 전압들(V1)을 인가하는 데이터 드라이버(140), 및 복수의 화소들(PX)에 제2 전압(V2)을 인가하는 패널 편차 보상 전압 생성기(150)를 포함할 수 있다. 일 실시예에서, 표시 장치(100)는 스캔 드라이버(120), 발광 드라이버(130), 데이터 드라이버(140) 및 패널 편차 보상 전압 생성기(150)를 제어하는 컨트롤러(180)(예를 들어, 타이밍 컨트롤러)를 더 포함할 수 있다.
표시 패널(110)은 복수의 행들 및 복수의 열들을 가지는 매트릭스 형태로 배치된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 각 화소(PX)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함하고, 표시 패널(110)은 OLED 표시 패널일 수 있다. 또한, 각 화소(PX)는 OLED에 구동 전류를 제공하는 구동 트랜지스터를 포함할 수 있다.
스캔 드라이버(120)는 컨트롤러(180)로부터 수신된 제어 신호에 기초하여 복수의 화소들(PX)에 스캔 신호들(SS)을 화소 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 상기 제어 신호는 개시 신호 및 입력 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다.
발광 드라이버(130)는 컨트롤러(190)로부터 수신된 제어 신호에 기초하여 복수의 화소들(PX)에 발광 제어 신호들(SE)을 제공할 수 있다. 일 실시예에서, 발광 제어 신호들(SE)은 화소들(PX)에 화소 행 단위로 순차적으로 인가될 수 있다. 다른 실시예에서, 발광 제어 신호들(SE)은 모든 화소들(PX)에 대하여 공통적인 글로벌 신호일 수 있다.
데이터 드라이버(140)는 컨트롤러(180)로부터 수신된 제어 신호 및 영상 데이터에 기초하여 복수의 화소들(PX)에 제1 전압들(V1)을 제공할 수 있다. 일 실시예에서, 상기 제어 신호는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(140)는 복수의 데이터 라인들에 제1 전압들(V1)을 각각 출력하는 복수의 출력 버퍼들(145)을 포함할 수 있다.
제1 전압들(V1) 각각은 데이터 전압과 화소 편차 보상 전압이 합산된 전압일 수 있다. 상기 데이터 전압은 상기 영상 데이터에 상응하도록 결정될 수 있다. 또한, 상기 화소 편차 보상 전압은 표시 패널(110)에 포함된 복수의 화소들(PX) 사이의 문턱 전압 편차를 보상하는 전압으로서, 각 화소(PX)의 상기 구동 트랜지스터의 문턱 전압에 상응하도록 결정될 수 있다. 이에 따라, 서로 다른 문턱 전압들을 가지는 복수의 구동 트랜지스터들을 각각 포함하는 복수의 화소들(PX)에 상기 문턱 전압들에 상응하는 상기 화소 편차 보상 전압들이 가산된 제1 전압들(V1)이 인가됨으로써, 복수의 화소들(PX)이 동일한 계조에 대하여 실질적으로 동일한 휘도로 발광할 수 있다. 일 실시예에서, 복수의 화소들(PX)에 대한 상기 화소 편차 보상 전압들은, 표시 장치(100)가 복수의 화소들(PX)의 상기 구동 트랜지스터들의 상기 문턱 전압들을 센싱하는 센싱 동작을 수행함으로써 결정될 수 있다. 다른 실시예에서, 복수의 화소들(PX)에 대한 상기 화소 편차 보상 전압들은, 표시 패널(110)의 제조 시, 전기적 또는 광학적 검사 장비에 의해 결정될 수 있다.
컨트롤러(180)(예를 들어, 타이밍 컨트롤러)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 영상 데이터(DAT) 및 제어 신호(CONT)를 제공받을 수 있다. 일 실시예에서, 영상 데이터(DAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CONT)는 수직 동기 신호, 수평 동기 신호, 마스터 클록 신호, 데이터 인에이블 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(180)는 영상 데이터(DAT) 및 제어 신호(CONT)에 기초하여 스캔 드라이버(120), 발광 드라이버(130), 데이터 드라이버(140) 및 패널 편차 보상 전압 생성기(150)의 동작들을 제어할 수 있다.
패널 편차 보상 전압 생성기(150)는 적어도 하나의 라인을 통하여 복수의 화소들(PX)에 제2 전압(V2)을 인가할 수 있다. 일 실시예에서, 패널 편차 보상 전압 생성기(150)는, 도 1에 도시된 바와 같이, 복수의 데이터 라인들과 평행하게 연장된 복수의 라인들을 통하여 복수의 화소들(PX)에 제2 전압(V2)을 인가할 수 있으나, 이에 한정되지 않는다. 예를 들어, 제2 전압(V2)은 서로 연결된 메쉬 구조의 라인들을 통하여 복수의 화소들(PX)에 인가될 수 있다. 또한, 일 실시예에서, 패널 편차 보상 전압 생성기(150)는, 도 1에 도시된 바와 같이, 데이터 드라이버(140)에 포함될 수 있으나, 이에 한정되지 않는다.
제2 전압(V2)은 표시 패널(110)과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압일 수 있다. 일 실시예에서, 제2 전압(V2), 즉 상기 패널 편차 보상 전압은 동일한 표시 패널(110)에 포함된 복수의 화소들(PX)에 대하여 동일한 전압일 수 있다. 또한, 일 실시예에서, 상기 동일한 공정으로 제조되는 상기 복수의 표시 패널들 각각의 제2 전압(V2), 즉 상기 패널 편차 보상 전압은 각 표시 패널(110)의 제조 시 결정될 수 있고, 각 표시 패널(110)의 문턱 전압 분포(즉, 각 표시 패널(110)에 포함된 복수의 화소들(PX)의 복수의 구동 트랜지스터들의 문턱 전압들의 분포)의 평균 값 또는 중간 값에 기초하여 결정될 수 있다. 상기 동일한 공정으로 제조되는 상기 복수의 표시 패널들에서 각각의 문턱 전압 분포들에 적합한 제2 전압들(V2), 즉 상기 패널 편차 보상 전압들이 이용됨으로써, 상기 복수의 표시 패널들이 동일한 계조에 대하여 실질적으로 동일한 휘도로 발광할 수 있다. 일 실시예에서, 각 표시 패널(110)의 제2 전압(V2), 즉 상기 패널 편차 보상 전압은, 상기 표시 패널(110)이 제조될 때, 표시 장치(100)가 상기 센싱 동작을 수행함으로써 획득된 상기 표시 패널(110)의 상기 문턱 전압 분포의 상기 평균 값 또는 상기 중간 값에 기초하여 결정될 수 있다. 다른 실시예에서, 각 표시 패널(110)의 제2 전압(V2), 즉 상기 패널 편차 보상 전압은, 상기 표시 패널(110)이 제조될 때, 전기적 또는 광학적 검사 장비에 의해 획득된 상기 표시 패널(110)의 상기 문턱 전압 분포의 상기 평균 값 또는 상기 중간 값에 기초하여 결정될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 각 표시 패널(110)의 복수의 화소들(PX)의 복수의 구동 트랜지스터들은 서로 다른 문턱 전압들을 가질 수 있다. 즉, 각 표시 패널(110)은 임의의 폭(PX_DEV)을 가지는 문턱 전압 분포(PL1_VTHD, PL2_VTHD, PLN_VTHD)를 가질 수 있고, 동일한 표시 패널(110)의 복수의 화소들(PX)의 상기 복수의 구동 트랜지스터들이 문턱 전압 편차(PX_DEV)를 가질 수 있다. 이러한 동일한 표시 패널(110) 내의 문턱 전압 편차(PX_DEV)는 화소간(pixel-to-pixel) 문턱 전압 편차라 불릴 수 있다. 뿐만 아니라, 복수의 표시 패널들이 동일한 공정에 의해 제조되더라도, 상기 복수의 표시 패널들은 서로 다른 문턱 전압 분포들(PL1_VTHD, PL2_VTHD, PLN_VTHD)을 가질 수 있다. 즉, 동일한 공정으로 제조되는 상기 복수의 표시 패널들 또한 (예를 들어, 로트간(lot-to-lot) 또는 글래스간(glass-to-glass)) 문턱 전압 편차(PL_DEV)를 가질 수 있다. 이러한 서로 다른 표시 패널들(110) 사이의 문턱 전압 편차(PL_DEV)는 패널간(panel-to-panel) 문턱 전압 편차라 불릴 수 있다.
한편, 외부 보상 방식을 이용한 종래의 표시 장치의 데이터 드라이버는 데이터 라인을 통하여 데이터 전압뿐만 아니라 화소간 문턱 전압 편차(PX_DEV)를 보상하는 전압 및 상기 패널간 문턱 전압 편차(PL_DEV)를 보상하는 전압을 인가하여야 한다. 이에 따라, 도 3에 도시된 바와 같이, 종래의 표시 장치의 데이터 드라이버의 전압 범위(210)는 (예를 들어, 0 계조 전압으로부터 255 계조 전압까지의) 실제 데이터 전압 범위, 화소간 문턱 전압 편차(PX_DEV) 및 패널간 문턱 전압 편차(PL_DEV)을 커버할 수 있도록 충분히 커야 하므로, 상기 종래의 표시 장치의 데이터 드라이버는 고전압 소자를 사용하였다.
그러나, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 동일한 표시 패널(110) 내의 화소간 문턱 전압 편차(PX_DEV)는 데이터 드라이버(140)의 출력 버퍼들(145)에 의해 출력되는 제1 전압들(V1)에 의해 보상되고, 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 패널간 문턱 전압 편차(PL_DEV)은 패널 편차 보상 전압 생성기(150)에 의해 생성되는 제2 전압(V2)에 의해 보상될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)의 데이터 드라이버(140)의 전압 범위(230)는 실제 데이터 전압 범위와 화소간 문턱 전압 편차(PX_DEV)의 합에 상응할 수 있고, 데이터 드라이버(140)의 구성 요소들, 예를 들어 데이터 드라이버(140)의 레벨 쉬프터, 디지털-아날로그 컨버터 및 출력 버퍼들(145)은 저전압 소자들로 구현될 수 있다. 그러므로, 본 발명의 실시예들에 따른 표시 장치(100)의 데이터 드라이버(140)의 코스트 및 전력 소모가 감소될 수 있다.
일 실시예에서, 패널간 문턱 전압 편차(PL_DEV)을 보상하는 패널 편차 보상 전압, 즉 제2 전압(V2)을 생성하도록, 패널 편차 보상 전압 생성기(150)는 상기 패널 편차 보상 전압의 전압 레벨을 저장하는 보상 전압 레벨 저장 블록(152), 및 보상 전압 레벨 저장 블록(152)에 저장된 상기 전압 레벨을 가지는 상기 패널 편차 보상 전압, 즉 제2 전압(V2)을 생성하는 보상 전압 생성 블록(154)을 포함할 수 있다. 일 실시예에서, 상기 패널 편차 보상 전압의 전압 레벨은 표시 패널(110)의 제조 시 보상 전압 레벨 저장 블록(152)에 기입될 수 있고, 보상 전압 레벨 저장 블록(152)은 불휘발성 메모리, 예를 들어 원-타임 프로그래머블(One-Time Programmable; OTP) 메모리로 구현될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에서, 출력 버퍼들(145)에 의해 출력되는 제1 전압들(V1)을 이용하여 동일한 표시 패널(110) 내의 화소간 문턱 전압 편차(PX_DEV)가 보상되고, 패널 편차 보상 전압 생성기(150)에 의해 생성되는 제2 전압(V2)을 이용하여 복수의 표시 패널들 사이의 패널간 문턱 전압 편차(PL_DEV)가 보상될 수 있다. 이에 따라, 데이터 드라이버(140)의 전압 범위(230)가 감소됨으로써, 데이터 드라이버(140)의 코스트 및 전력 소모가 감소될 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 화소(300)는 저장 커패시터(CST), 스캔 신호(SS)에 응답하여 저장 커패시터(CST)의 양 단에 제1 전압(V1) 및 제2 전압(V2)을 각각 전송하는 제1 및 제2 스캔 트랜지스터들(TSCAN1, TSCAN2), 저장 커패시터(CST)에 저장된 제1 전압(V1)과 제2 전압(V2)의 차이에 기초하여 구동 전류를 생성하는 구동 트랜지스터(TDR), 발광 제어 신호(SE)에 응답하여 상기 구동 전류를 유기 발광 다이오드(EL)에 선택적으로 제공하는 제1 및 제2 발광 트랜지스터들(TEM1, TEM2), 및 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드(EL)를 포함할 수 있다.
저장 커패시터(CST)는 구동 트랜지스터(TDR)의 게이트에 연결된 제1 단(또는 제1 전극), 및 제2 스캔 트랜지스터(TSCAN2)와 제1 발광 트랜지스터(TEM1) 사이의 노드에 연결된 제2 단(또는 제2 전극)을 포함할 수 있다.
제1 스캔 트랜지스터(TSCAN1)는 스캔 신호(SS)에 응답하여 구동 트랜지스터(TDR)의 상기 게이트에 연결된 저장 커패시터(CST)의 상기 제1 단에 제1 전압(V1)을 전송할 수 있다. 일 실시예에서, 제1 스캔 트랜지스터(TSCAN1)는 스캔 신호(SS)를 수신하는 게이트, 제1 전압(V1)을 수신하는 드레인, 및 저장 커패시터(CST)의 상기 제1 단에 연결된 소스를 포함할 수 있다.
제2 스캔 트랜지스터(TSCAN2)는 스캔 신호(SS)에 응답하여 저장 커패시터(CST)의 상기 제2 단에 제2 전압(V2)을 전송할 수 있다. 일 실시예에서, 제2 스캔 트랜지스터(TSCAN2)는 스캔 신호(SS)를 수신하는 게이트, 제2 전압(V2)을 수신하는 드레인, 및 저장 커패시터(CST)의 상기 제2 단에 연결된 소스를 포함할 수 있다.
구동 트랜지스터(TDR)는 제1 및 제2 스캔 트랜지스터들(TSCAN1, TSCAN2)을 통하여 저장 커패시터(CST)에 저장된 제1 전압(V1)과 제2 전압(V2)의 차이에 기초하여 상기 구동 전류를 생성할 수 있다. 일 실시예에서, 구동 트랜지스터(TDR)는 저장 커패시터(CST)의 상기 제1 단에 연결된 게이트, 제2 발광 트랜지스터(TEM2)의 소스에 연결된 드레인, 및 제1 발광 트랜지스터(TEM1)을 통하여 저장 커패시터(CST)의 상기 제1 단에 연결되고, 유기 발광 다이오드(EL)에 연결된 소스를 포함할 수 있다.
제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)에 응답하여 저장 커패시터(CST)의 상기 제2 단을 구동 트랜지스터(TDR)의 상기 소스에 연결할 수 있다. 일 실시예에서, 제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)를 수신하는 게이트, 저장 커패시터(CST)의 상기 제2 단에 연결된 드레인, 및 구동 트랜지스터(TDR)의 상기 소스에 연결된 소스를 포함할 수 있다.
제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)에 응답하여 제1 전원 전압(ELVDD)의 라인과 구동 트랜지스터(TDR)의 상기 드레인을 연결할 수 있다. 일 실시예에서, 제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)를 수신하는 게이트, 제1 전원 전압(ELVDD)의 라인에 연결된 드레인, 및 구동 트랜지스터(TDR)의 상기 드레인에 연결된 소스를 포함할 수 있다.
유기 발광 다이오드(EL)는 제1 및 제2 발광 트랜지스터들(TEM1, TEM2)이 턴-온되는 동안 구동 트랜지스터(TDR)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 구동 트랜지스터(TDR)의 상기 소스에 연결된 애노드, 및 제2 전원 전압(ELVSS)의 라인에 연결된 캐소드를 포함할 수 있다.
저장 커패시터(CST)의 상기 제1 단에 인가되는 제1 전압(V1)은 데이터 전압과 표시 패널에 포함된 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압일 수 있고, 저장 커패시터(CST)의 상기 제2 단에 인가되는 제2 전압(V2)은 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압일 수 있다. 상기 화소 편차 보상 전압을 포함하는 제1 전압(V1)에 의해 화소(300)를 포함하는 표시 패널의 복수의 화소들이 동일한 계조에서 실질적으로 동일한 휘도로 발광할 수 있고, 상기 패널 편차 보상 전압인 제2 전압(V2)에 의해 상기 표시 패널과 동일한 공정으로 제조된 복수의 표시 패널들이 동일한 계조에서 실질적으로 동일한 휘도로 발광할 수 있다. 또한, 패널간 문턱 전압 편차가 데이터 드라이버의 출력 버퍼에 의해 출력되는 제1 전압(V1)이 아닌 패널 편차 보상 전압 생성기에 의해 출력되는 제2 전압(V2)에 의해 보상되므로, 상기 데이터 드라이버의 전압 범위가 감소됨으로써, 상기 데이터 드라이버의 코스트 및 전력 소모가 감소될 수 있다.
실시예들에 따라, 제1 스캔 트랜지스터(TSCAN1), 제2 스캔 트랜지스터(TSCAN2), 제1 발광 트랜지스터(TEM1), 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)은 모두 NMOS 저온 폴리실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터(Thin-Film Transistor; TFT)들이거나, 모두 NMOS 산화물(Oxide) TFT들이거나, 일부는 NMOS LTPS TFT들이고, 나머지는 NMOS 산화물 TFT들일 수 있다. 일 예에서, 제1 스캔 트랜지스터(TSCAN1)는 NMOS 산화물 TFT이고, 제2 스캔 트랜지스터(TSCAN2), 제1 발광 트랜지스터(TEM1), 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)는 NMOS LTPS TFT들일 수 있다. 다른 예에서, 제1 스캔 트랜지스터(TSCAN1) 및 제2 스캔 트랜지스터(TSCAN2)는 NMOS 산화물 TFT들이고, 제1 발광 트랜지스터(TEM1), 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)는 NMOS LTPS TFT들일 수 있다. 또 다른 예에서, 제1 스캔 트랜지스터(TSCAN1), 제2 스캔 트랜지스터(TSCAN2) 및 제1 발광 트랜지스터(TEM1)는 NMOS 산화물 TFT들이고, 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)는 NMOS LTPS TFT들일 수 있다. 또 다른 예에서, 제1 스캔 트랜지스터(TSCAN1), 제2 스캔 트랜지스터(TSCAN2), 제1 발광 트랜지스터(TEM1) 및 제2 발광 트랜지스터(TEM2)는 NMOS 산화물 TFT들이고, 구동 트랜지스터(TDR)는 NMOS LTPS TFT일 수 있다.
이하, 본 발명의 일 실시예에 따른 화소(300)의 동작의 일 예가 도 5, 도 6a 및 도 6b를 참조하여 설명된다.
도 5는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 타이밍도이고, 도 6a는 본 발명의 일 실시예에 따른 화소의 데이터 기입 구간에서의 동작을 설명하기 위한 회로도이고, 도 6b는 본 발명의 일 실시예에 따른 화소의 발광 구간에서의 동작을 설명하기 위한 회로도이다.
도 3 및 도 5를 참조하면, 화소(300)를 포함하는 표시 장치의 각 프레임 구간(FP)은 저장 커패시터(CST)에 제1 전압(V1) 및 제2 전압(V2)이 인가되는 데이터 기입 구간(DWP) 및 유기 발광 다이오드(EL)가 발광하는 발광 구간(EMP)을 포함할 수 있다.
도 5 및 도 6a를 참조하면, 데이터 기입 구간(DWP)에서, 턴-온 레벨(예를 들어, 하이 레벨)의 스캔 신호(SS)가 제공되고, 턴-오프 레벨(예를 들어, 로우 레벨)의 발광 제어 신호(SE)가 제공될 수 있다. 제1 및 제2 발광 트랜지스터들(TEM1, TEM2)은 상기 턴-오프 레벨의 발광 제어 신호(SE)에 응답하여 턴-오프되고, 제1 및 제2 스캔 트랜지스터들(TSCAN1, TSCAN2)은 상기 턴-온 레벨의 스캔 신호(SS)에 응답하여 턴-온될 수 있다. 턴-온된 제1 스캔 트랜지스터(TSCAN1)는 저장 커패시터(CST)의 제1 단에 제1 전압(V1)을 전송하고, 턴-온된 제2 스캔 트랜지스터(TSCAN2)는 저장 커패시터(CST)의 제2 단에 제2 전압(V2)을 전송할 수 있다. 이에 따라, 저장 커패시터(CST)는 제1 전압(V1)과 제2 전압(V2)의 차이(V1-V2)를 저장할 수 있다.
도 5 및 도 6b를 참조하면, 발광 구간(EMP)에서, 턴-오프 레벨(예를 들어, 로우 레벨)의 스캔 신호(SS)가 제공되고, 턴-온 레벨(예를 들어, 하이 레벨)의 발광 제어 신호(SE)가 제공될 수 있다. 제1 및 제2 스캔 트랜지스터들(TSCAN1, TSCAN2)은 상기 턴-오프 레벨의 스캔 신호(SS)에 응답하여 턴-오프되고, 제1 및 제2 발광 트랜지스터들(TEM1, TEM2)은 상기 턴-온 레벨의 발광 제어 신호(SE)에 응답하여 턴-온될 수 있다. 턴-온된 제1 발광 트랜지스터(TEM1)는 저장 커패시터(CST)의 상기 제2 단을 구동 트랜지스터(TDR)의 소스에 연결할 수 있다. 이에 따라, 구동 트랜지스터(TDR)의 게이트에 저장 커패시터(CST)의 상기 제1 단이 연결되고, 구동 트랜지스터(TDR)의 상기 소스에 저장 커패시터(CST)의 상기 제2 단이 연결됨으로써, 구동 트랜지스터(TDR)에 게이트-소스 전압으로서 저장 커패시터(CST)에 저장된 제1 전압(V1)과 제2 전압(V2)의 차이(V1-V2)가 제공될 수 있다. 구동 트랜지스터(TDR)는 제1 전압(V1)과 제2 전압(V2)의 차이(V1-V2)에 상응하는 구동 전류(IDR)를 생성할 수 있다. 또한, 턴-온된 제2 발광 트랜지스터(TEM2)는 제1 전원 전압(ELVDD)의 라인에서 제2 전원 전압(ELVSS)의 라인으로의 전류 경로를 형성할 수 있다. 이에 따라, 구동 트랜지스터(TDR)에 의해 생성된 구동 전류(IDR)가 유기 발광 다이오드(EL)에 제공되고, 유기 발광 다이오드(EL)는 구동 전류(IDR)에 기초하여 발광할 수 있다. 한편, 구동 전류(IDR)가 화소 편차 보상 전압을 포함하는 제1 전압(V1) 및 패널 편차 보상 전압인 제2 전압(V2)에 기초하여 생성되므로, 유기 발광 다이오드(EL)는 화소간 문턱 전압 편차 및 패널간 문턱 전압 편차가 보상된 휘도로 발광할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 7을 참조하면, 화소(300a)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 7의 화소(300a)는, 제2 발광 트랜지스터(TEM2)의 위치를 제외하고, 도 4의 화소(300)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
도 7의 화소(300a)에서, 제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)에 응답하여 저장 커패시터(CST)의 제2 단을 제2 발광 트랜지스터(TEM2)의 소스에 연결하고, 제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)에 응답하여 구동 트랜지스터(TDR)의 소스를 제1 발광 트랜지스터(TEM1)의 소스 및 유기 발광 다이오드(EL)에 연결할 수 있다. 일 실시예에서, 제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)를 수신하는 게이트, 저장 커패시터(CST)의 상기 제2 단에 연결된 드레인, 및 제2 발광 트랜지스터(TEM2)의 상기 소스에 연결된 상기 소스를 포함하고, 제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)를 수신하는 게이트, 구동 트랜지스터(TDR)의 상기 소스에 연결된 드레인, 및 제1 발광 트랜지스터(TEM1)의 상기 소스 및 유기 발광 다이오드(EL)에 연결된 상기 소스를 포함할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 8을 참조하면, 화소(300b)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 8의 화소(300b)는, 제2 발광 트랜지스터(TEM2)의 위치를 제외하고, 도 4의 화소(300)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
도 8의 화소(300b)에서, 제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)에 응답하여 저장 커패시터(CST)의 제2 단을 구동 트랜지스터(TDR)의 소스에 연결하고, 제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)에 응답하여 구동 트랜지스터(TDR)의 소스를 유기 발광 다이오드(EL)에 연결할 수 있다. 일 실시예에서, 제1 발광 트랜지스터(TEM1)는 발광 제어 신호(SE)를 수신하는 게이트, 저장 커패시터(CST)의 상기 제2 단에 연결된 드레인, 및 구동 트랜지스터(TDR)의 상기 소스에 연결된 소스를 포함하고, 제2 발광 트랜지스터(TEM2)는 발광 제어 신호(SE)를 수신하는 게이트, 구동 트랜지스터(TDR)의 상기 소스에 연결된 드레인, 및 유기 발광 다이오드(EL)에 연결된 소스를 포함할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 9를 참조하면, 화소(300c)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 9의 화소(300c)는, 제1 스캔 트랜지스터(TSCAN1)에 패널 편차 보상 전압 생성기에 의해 출력된 제2 전압(V2)이 제공되고, 제2 스캔 트랜지스터(TSCAN2)에 데이터 드라이버의 출력 버퍼에 의해 출력된 제1 전압(V1)이 제공되는 것을 제외하고, 도 4의 화소(300)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
도 9의 화소(300c)에서, 제1 스캔 트랜지스터(TSCAN1)는 스캔 신호(SS)에 응답하여 구동 트랜지스터(TDR)의 게이트에 연결된 저장 커패시터(CST)의 제1 단에 제2 전압(V2)을 전송하고, 제2 스캔 트랜지스터(TSCAN2)는 스캔 신호(SCAN)에 응답하여 저장 커패시터(CST)의 제2 단에 제1 전압(V1)을 전송할 수 있다. 일 실시예에서, 제1 스캔 트랜지스터(TSCAN1)는 스캔 신호(SS)를 수신하는 게이트, 제2 전압(V2)을 수신하는 드레인, 및 저장 커패시터(CST)의 상기 제1 단에 연결된 소스를 포함하고, 제2 스캔 트랜지스터(TSCAN2)는 스캔 신호(SS)를 수신하는 게이트, 제1 전압(V1)을 수신하는 드레인, 및 저장 커패시터(CST)의 상기 제2 단에 연결된 소스를 포함할 수 있다.
한편, 도 4의 화소(300), 도 7의 화소(300a) 또는 도 8의 화소(300b)를 포함하는 표시 장치에서는 제1 전압(V1)에 포함된 데이터 전압이 계조 레벨이 증가될수록 증가하나, 도 9의 화소(300c)를 포함하는 표시 장치에서는 제1 전압(V1)에 포함된 데이터 전압이, 계조 레벨이 증가될수록, 구동 트랜지스터(TDR)의 게이트-소스 전압을 증가시키도록 감소할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 10을 참조하면, 화소(300d)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 10의 화소(300d)는, 제1 스캔 트랜지스터(TSCAN1)에 패널 편차 보상 전압 생성기에 의해 출력된 제2 전압(V2)이 제공되고, 제2 스캔 트랜지스터(TSCAN2)에 데이터 드라이버의 출력 버퍼에 의해 출력된 제1 전압(V1)이 제공되는 것을 제외하고, 도 7의 화소(300a)와 실질적으로 동일한 구성 및 동작을 가질 수 있다. 도 10의 화소(300d)를 포함하는 표시 장치에서는 제1 전압(V1)에 포함된 데이터 전압이 계조 레벨이 증가될수록 감소할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 11을 참조하면, 화소(300e)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 11의 화소(300e)는, 제1 스캔 트랜지스터(TSCAN1)에 패널 편차 보상 전압 생성기에 의해 출력된 제2 전압(V2)이 제공되고, 제2 스캔 트랜지스터(TSCAN2)에 데이터 드라이버의 출력 버퍼에 의해 출력된 제1 전압(V1)이 제공되는 것을 제외하고, 도 8의 화소(300b)와 실질적으로 동일한 구성 및 동작을 가질 수 있다. 도 11의 화소(300e)를 포함하는 표시 장치에서는 제1 전압(V1)에 포함된 데이터 전압이 계조 레벨이 증가될수록 감소할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 12를 참조하면, 화소(300f)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 적어도 하나의 발광 트랜지스터(TEM1, TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. NMOS 트랜지스터들을 포함하는 도 4, 도 7, 도 8, 도 9, 도 10 및 도 11의 화소들(300, 300a, 300b, 300c, 300d, 300e)과 달리, 도 12의 화소(300f)의 트랜지스터들(TSCAN1, TSCAN2, TDR, TEM1, TEM2)이 PMOS 트랜지스터들로 구현될 수 있다. 다만, 도 12의 화소(300f)는, 트랜지스터들(TSCAN1, TSCAN2, TDR, TEM1, TEM2)이 PMOS 트랜지스터들로 구현된 것을 제외하고, 도 4의 화소(300)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
한편, 도 12에는 NMOS 트랜지스터들을 포함하는 도 4의 화소(300)와 실질적으로 동일한 구성을 가지고 PMOS 트랜지스터들을 포함하는 화소(300f)가 개시되어 있으나, 도 7, 도 8, 도 9, 도 10 및 도 11의 화소들(300, 300a, 300b, 300c, 300d, 300e) 또한 NMOS 트랜지스터들을 대신하여 PMOS 트랜지스터들을 포함할 수 있다.
도 13 내지 도 16은 본 발명의 또 다른 실시예들에 따른 하이브리드(Hybrid) 화소의 예들을 나타내는 회로도들이다.
본 발명의 실시예들에 따른 화소는, 도 4의 화소(300)와 같이 NMOS 트랜지스터들만을 포함하거나, 도 12의 화소(300f)와 같이 PMOS 트랜지스터들만을 포함하거나, 적어도 하나의 NMOS 트랜지스터(예를 들어, 적어도 하나의 NMOS 산화물 TFT) 및 적어도 하나의 PMOS 트랜지스터(예를 들어, 적어도 하나의 PMOS LTPS TFT)를 포함하는 하이브리드 화소일 수 있다.
본 발명의 일 실시예에 따른 화소(300g)는, 도 13에 도시된 바와 같이, NMOS 산화물 TFT인 제1 스캔 트랜지스터(TSCAN1)와, PMOS LTPS TFT들인 제2 스캔 트랜지스터(TSCAN2), 제1 발광 트랜지스터(TEM1), 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)를 포함할 수 있다.
본 발명의 다른 실시예에 따른 화소(300h)는, 도 14에 도시된 바와 같이, NMOS 산화물 TFT들인 제1 스캔 트랜지스터(TSCAN1) 및 제2 스캔 트랜지스터(TSCAN2)와, PMOS LTPS TFT들인 제1 발광 트랜지스터(TEM1), 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 화소(300i)는, 도 15에 도시된 바와 같이, NMOS 산화물 TFT들인 제1 스캔 트랜지스터(TSCAN1), 제2 스캔 트랜지스터(TSCAN2) 및 제1 발광 트랜지스터(TEM1)와, PMOS LTPS TFT들인 제2 발광 트랜지스터(TEM2) 및 구동 트랜지스터(TDR)를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 화소(300j)는, 도 16에 도시된 바와 같이, NMOS 산화물 TFT들인 제1 스캔 트랜지스터(TSCAN1), 제2 스캔 트랜지스터(TSCAN2), 제1 발광 트랜지스터(TEM1) 및 제2 발광 트랜지스터(TEM2)와, PMOS LTPS TFT인 구동 트랜지스터(TDR)를 포함할 수 있다.
한편, 도 13 내지 도 16에는 적어도 하나의 NMOS 산화물 TFT와 적어도 하나의 PMOS LTPS TFT를 포함하는 하이브리드 화소의 예들이 도시되어 있으나, 본 발명의 실시예들에 따른 화소는 도 13 내지 도 16의 예들에 한정되지 않는다.
도 17은 본 발명의 또 다른 실시예에 따른 4T1C 구조를 가지는 화소를 나타내는 회로도이다.
도 17을 참조하면, 화소(400)는 저장 커패시터(CST), 적어도 하나의 스캔 트랜지스터(TSCAN1, TSCAN2), 구동 트랜지스터(TDR), 하나의 발광 트랜지스터(TEM2), 및 유기 발광 다이오드(EL)를 포함할 수 있다. 두 개의 발광 트랜지스터들(TEM1, TEM2)을 포함하는 5T1C 구조를 가지는 도 4의 화소(300)와 달리, 도 17의 화소(400)는 하나의 발광 트랜지스터(TEM2)만을 포함하는 4T1C 구조의 화소일 수 있다. 도 17의 화소(400)에서, 저장 커패시터(CST)는 유기 발광 다이오드(EL)의 애노드에 직접 연결될 수 있다. 또한, 도 17의 화소(400)에서, 제2 스캔 트랜지스터(TSCAN2)를 통하여 유기 발광 다이오드(EL)의 애노드에 인가되는 제2 전압(V2)은, 제2 전압(V2)에 의해 유기 발광 다이오드(EL)가 발광되지 않도록, 제2 전원 전압(ELVSS)에 유기 발광 다이오드(EL)의 문턱 전압이 가산된 전압보다 낮은 전압 레벨을 가질 수 있다.
한편, 도 12에는 도 4의 화소(300)로부터 제1 발광 트랜지스터(TEM1)가 제거된 4T1C 구조의 화소(400)가 개시되어 있으나, 본 발명의 또 다른 실시예들에 따른 화소는, 도 7 내지 도 16의 화소들(300a 내지 300j) 중 임의의 하나로부터 제1 발광 트랜지스터(TEM1)가 제거된 4T1C 구조의 화소의 화소일 수 있다.
도 18은 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 19는 도 18의 표시 장치의 센싱 구간에서의 동작을 설명하기 위한 타이밍도이다.
도 18을 참조하면, 표시 장치(100a)는 표시 패널(110), 스캔 드라이버(120), 발광 드라이버(130), 데이터 드라이버(140a), 패널 편차 보상 전압 생성기(150), 스위칭부(160), 센싱 회로(170) 및 컨트롤러(180)를 포함할 수 있다. 도 18의 표시 장치(100a)는, 제2 전압(V2)이 인가되는 복수의 라인들을 패널 편차 보상 전압 생성기(150) 또는 센싱 회로(170)에 선택적으로 연결하는 스위칭부(160), 및 제2 전압(V2)이 인가되는 상기 복수의 라인들을 통하여 복수의 화소들(PX)의 문턱 전압들을 센싱하는 센싱 회로(170)를 더 포함하는 것을 제외하고, 도 1의 표시 장치(100)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
도 18 및 도 19를 참조하면, 센싱 구간(SP)에서, 턴-온 레벨(예를 들어, 하이 레벨)의 스캔 신호(SS)가 제공되고, 데이터 드라이버(140a)의 출력 버퍼들(145)는 데이터 라인의 전압(V_DL)으로서 기준 전압(VREF)을 출력하고, 패널 편차 보상 전압 생성기(150)는 제2 전압(V2)이 인가되는 라인의 전압(V_V2L)으로서 로우 전압(VLOW)을 출력할 수 있다. 일 실시예에서, 기준 전압(VREF)은 유기 발광 다이오드가 발광하지 않도록 결정될 수 있고, 로우 전압(VLOW)은 기준 전압(VREF)에서 구동 트랜지스터의 문턱 전압이 감산된 전압보다 낮은 전압으로 결정될 수 있다.
발광 제어 신호(SE)가 턴-오프 레벨(예를 들어, 로우 레벨)에서 턴-온 레벨(예를 들어, 하이 레벨)로 변경될 때, 스위칭부(160)는 제2 전압(V2)이 인가되는 복수의 라인들을 패널 편차 보상 전압 생성기(150)로부터 분리하고, 센싱 회로(170)에 연결할 수 있다. 또한, 발광 제어 신호(SE)에 응답하여 각 화소(PX)의 발광 트랜지스터가 턴-온되면, 각 화소(PX)의 구동 트랜지스터의 소스의 전압은 기준 전압(VREF)에서 상기 구동 트랜지스터의 문턱 전압(VTH)이 감산된 전압(VREF-VTH)으로 변경되고, 제2 전압(V2)이 인가되는 라인의 전압(V_V2L)은 이러한 구동 트랜지스터의 소스의 전압, 즉 기준 전압(VREF)에서 문턱 전압(VTH)이 감산된 전압(VREF-VTH)이 될 수 있다. 센싱 회로(170)는 제2 전압(V2)이 인가되는 라인의 전압(V_V2L), 즉 기준 전압(VREF)에서 문턱 전압(VTH)이 감산된 전압(VREF-VTH)을 측정함으로써, 각 화소(PX)의 문턱 전압(VTH)을 센싱할 수 있다. 한편, 센싱 회로(170)에 의해 센싱된 복수의 화소(PX)들의 문턱 전압들(VTH)은, 표시 패널(110)의 제조 시, 제2 전압(V2), 즉 패널 편차 보상 전압을 결정하는 데에 이용되거나, 표시 패널(110)의 제조 시 또는 표시 장치(100)의 구동 중 제1 전압(V1)에 포함되는 화소 편차 보상 전압을 결정 또는 업데이트하는 데에 이용될 수 있다.
도 20은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 20을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 데이터 드라이버의 출력 버퍼에서 출력되는 제1 전압을 이용하여 동일한 표시 패널 내의 복수의 화소들 사이의 문턱 전압 편차를 보상하고, 패널 편차 보상 전압 생성기에서 출력되는 제2 전압을 이용하여 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상할 수 있다. 이에 따라, 표시 장치(1160)의 상기 데이터 드라이버의 전압 범위가 감소됨으로써, 상기 데이터 드라이버의 코스트 및 전력 소모가 감소될 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), VR(Virtual Reality) 기기, 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 스캔 드라이버
130: 발광 드라이버
140: 데이터 드라이버
150: 패널 편차 보상 전압 생성기
CST: 저장 커패시터
TSCAN1, TSCAN2: 스캔 트랜지스터
TDR: 구동 트랜지스터
TEM1, TEM2: 발광 트랜지스터
EL: 유기 발광 다이오드

Claims (20)

  1. 표시 패널에 포함된 화소에 있어서,
    저장 커패시터;
    스캔 신호에 응답하여 상기 저장 커패시터의 양 단에 제1 전압 및 제2 전압을 각각 전송하는 적어도 하나의 스캔 트랜지스터;
    상기 저장 커패시터에 저장된 상기 제1 전압과 상기 제2 전압의 차이에 기초하여 구동 전류를 생성하는 구동 트랜지스터;
    발광 제어 신호에 응답하여 상기 구동 전류를 유기 발광 다이오드에 선택적으로 제공하는 적어도 하나의 발광 트랜지스터; 및
    상기 구동 전류에 기초하여 발광하는 상기 유기 발광 다이오드를 포함하고,
    상기 제1 전압은 데이터 전압과 상기 표시 패널에 포함된 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압이고,
    상기 제2 전압은 상기 표시 패널과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압이고,
    상기 적어도 하나의 스캔 트랜지스터는,
    동일한 상기 스캔 신호에 응답하여, 상기 저장 커패시터의 제1 단에 상기 제1 전압, 및 상기 저장 커패시터의 제2 단에 상기 제1 전압과 다른 상기 제2 전압을 동시에 인가하는 제1 및 제2 스캔 트랜지스터들을 포함하는 것을 특징으로 하는 화소.
  2. 제1 항에 있어서, 상기 패널 편차 보상 전압은 상기 표시 패널에 포함된 상기 복수의 화소들에 대하여 동일한 전압인 것을 특징으로 하는 화소.
  3. 제1 항에 있어서, 상기 복수의 표시 패널들 각각의 상기 패널 편차 보상 전압은 상기 복수의 표시 패널들 각각의 문턱 전압 분포의 평균 값 또는 중간 값에 기초하여 결정되는 것을 특징으로 하는 화소.
  4. 제1 항에 있어서, 상기 패널 편차 보상 전압은 상기 표시 패널의 제조 시 결정되는 것을 특징으로 하는 화소.
  5. 제1 항에 있어서,
    상기 제1 스캔 트랜지스터는 상기 스캔 신호에 응답하여 상기 구동 트랜지스터의 게이트에 연결된 상기 저장 커패시터의 상기 제1 단에 상기 제1 전압을 전송하고,
    상기 제2 스캔 트랜지스터는 상기 스캔 신호에 응답하여 상기 저장 커패시터의 상기 제2 단에 상기 제2 전압을 전송하는 것을 특징으로 하는 화소.
  6. 제5 항에 있어서,
    상기 제1 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제1 단에 연결된 소스를 포함하고,
    상기 제2 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제2 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제2 단에 연결된 소스를 포함하는 것을 특징으로 하는 화소.
  7. 제5 항에 있어서, 상기 적어도 하나의 발광 트랜지스터는,
    상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 상기 구동 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 제1 전원 전압의 라인과 상기 구동 트랜지스터의 드레인을 연결하는 제2 발광 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  8. 제7 항에 있어서,
    상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 소스에 연결된 소스를 포함하고,
    상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 제1 전원 전압의 라인에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 드레인에 연결된 소스를 포함하는 것을 특징으로 하는 화소.
  9. 제5 항에 있어서, 상기 적어도 하나의 발광 트랜지스터는,
    상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 제2 발광 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터의 소스를 상기 제1 발광 트랜지스터의 소스 및 상기 유기 발광 다이오드에 연결하는 상기 제2 발광 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  10. 제9 항에 있어서,
    상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 제2 발광 트랜지스터의 상기 소스에 연결된 상기 소스를 포함하고,
    상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 구동 트랜지스터의 상기 소스에 연결된 드레인, 및 상기 제1 발광 트랜지스터의 상기 소스 및 상기 유기 발광 다이오드에 연결된 상기 소스를 포함하는 것을 특징으로 하는 화소.
  11. 제5 항에 있어서, 상기 적어도 하나의 발광 트랜지스터는,
    상기 발광 제어 신호에 응답하여 상기 저장 커패시터의 상기 제2 단을 상기 구동 트랜지스터의 소스에 연결하는 제1 발광 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 구동 트랜지스터의 소스를 상기 유기 발광 다이오드에 연결하는 제2 발광 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  12. 제11 항에 있어서,
    상기 제1 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 저장 커패시터의 상기 제2 단에 연결된 드레인, 및 상기 구동 트랜지스터의 상기 소스에 연결된 소스를 포함하고,
    상기 제2 발광 트랜지스터는 상기 발광 제어 신호를 수신하는 게이트, 상기 구동 트랜지스터의 상기 소스에 연결된 드레인, 및 상기 유기 발광 다이오드에 연결된 소스를 포함하는 것을 특징으로 하는 화소.
  13. 제1 항에 있어서,
    상기 제1 스캔 트랜지스터는 상기 스캔 신호에 응답하여 상기 구동 트랜지스터의 게이트에 연결된 상기 저장 커패시터의 상기 제1 단에 상기 제2 전압을 전송하고,
    상기 제2 스캔 트랜지스터는 상기 스캔 신호에 응답하여 상기 저장 커패시터의 상기 제2 단에 상기 제1 전압을 전송하는 것을 특징으로 하는 화소.
  14. 제13 항에 있어서,
    상기 제1 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제2 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제1 단에 연결된 소스를 포함하고,
    상기 제2 스캔 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 전압을 수신하는 드레인, 및 상기 저장 커패시터의 상기 제2 단에 연결된 소스를 포함하는 것을 특징으로 하는 화소.
  15. 제1 항에 있어서, 상기 적어도 하나의 스캔 트랜지스터, 상기 구동 트랜지스터 및 상기 적어도 하나의 발광 트랜지스터는 NMOS 트랜지스터들인 것을 특징으로 하는 화소.
  16. 제1 항에 있어서, 상기 적어도 하나의 스캔 트랜지스터, 상기 구동 트랜지스터 및 상기 적어도 하나의 발광 트랜지스터는 PMOS 트랜지스터들인 것을 특징으로 하는 화소.
  17. 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 화소들에 스캔 신호들을 인가하는 스캔 드라이버;
    상기 복수의 화소들에 발광 제어 신호들을 인가하는 발광 드라이버;
    상기 복수의 화소들에 제1 전압들을 인가하는 데이터 드라이버; 및
    상기 복수의 화소들에 제2 전압을 인가하는 패널 편차 보상 전압 생성기를 포함하고,
    상기 제1 전압들 각각은 데이터 전압과 상기 복수의 화소들 사이의 문턱 전압 편차를 보상하는 화소 편차 보상 전압이 합산된 전압이고,
    상기 제2 전압은 상기 표시 패널과 동일한 공정으로 제조되는 복수의 표시 패널들 사이의 문턱 전압 편차를 보상하는 패널 편차 보상 전압이고,
    상기 패널 편차 보상 전압 생성기는,
    상기 표시 패널의 제조 시 결정된 상기 패널 편차 보상 전압의 전압 레벨을 저장하는 보상 전압 레벨 저장 블록; 및
    상기 보상 전압 레벨 저장 블록에 저장된 상기 전압 레벨을 가지는 상기 패널 편차 보상 전압을 생성하는 보상 전압 생성 블록을 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 패널 편차 보상 전압은 상기 표시 패널에 포함된 상기 복수의 화소들에 대하여 동일한 전압이고,
    상기 복수의 표시 패널들 각각의 상기 패널 편차 보상 전압은 상기 복수의 표시 패널들 각각의 문턱 전압 분포의 평균 값 또는 중간 값에 기초하여 결정되는 것을 특징으로 하는 표시 장치.
  19. 삭제
  20. 제17 항에 있어서,
    상기 제2 전압이 인가되는 복수의 라인들을 통하여 상기 복수의 화소들의 문턱 전압들을 센싱하는 센싱 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020180116790A 2018-10-01 2018-10-01 표시 패널의 화소 및 표시 장치 KR102555805B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180116790A KR102555805B1 (ko) 2018-10-01 2018-10-01 표시 패널의 화소 및 표시 장치
US16/550,073 US10978001B2 (en) 2018-10-01 2019-08-23 Pixel of a display panel having a panel deviation compensation voltage and display device
CN201910917725.XA CN110969988A (zh) 2018-10-01 2019-09-26 显示面板的像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116790A KR102555805B1 (ko) 2018-10-01 2018-10-01 표시 패널의 화소 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20200037893A KR20200037893A (ko) 2020-04-10
KR102555805B1 true KR102555805B1 (ko) 2023-07-17

Family

ID=69946039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116790A KR102555805B1 (ko) 2018-10-01 2018-10-01 표시 패널의 화소 및 표시 장치

Country Status (3)

Country Link
US (1) US10978001B2 (ko)
KR (1) KR102555805B1 (ko)
CN (1) CN110969988A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113516948B (zh) * 2021-07-27 2022-09-30 京东方科技集团股份有限公司 一种显示装置及驱动方法
KR20230036763A (ko) * 2021-09-08 2023-03-15 삼성전자주식회사 디스플레이 패널 및 그 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509760B1 (ko) 2002-12-31 2005-08-25 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
JP2006276254A (ja) 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 発光回路および発光表示装置
KR101288596B1 (ko) 2007-03-09 2013-07-22 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101008438B1 (ko) 2008-11-26 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20100059316A (ko) 2008-11-26 2010-06-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9734762B2 (en) 2011-11-02 2017-08-15 Sharp Kabushiki Kaisha Color display device with pixel circuits including two capacitors
KR20140014694A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 표시기기의 영상 보상 장치 및 방법
KR20140099077A (ko) * 2013-02-01 2014-08-11 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로 및 그 구동 방법
KR102024828B1 (ko) * 2013-11-13 2019-09-24 엘지디스플레이 주식회사 유기발광표시장치
US9721502B2 (en) * 2014-04-14 2017-08-01 Apple Inc. Organic light-emitting diode display with compensation for transistor variations
KR101958744B1 (ko) * 2016-11-29 2019-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102650339B1 (ko) * 2016-12-27 2024-03-21 엘지디스플레이 주식회사 전계 발광 표시 장치

Also Published As

Publication number Publication date
US20200105199A1 (en) 2020-04-02
KR20200037893A (ko) 2020-04-10
US10978001B2 (en) 2021-04-13
CN110969988A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
KR102432801B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US11017723B2 (en) Pixel and related organic light emitting diode display device
US11657761B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102490147B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
US11670232B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR20220018119A (ko) 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치
US11521558B2 (en) Display device, and method of operating a display device
US11482181B2 (en) Display device, and method of operating a display device
KR20210126177A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20170078891A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR102523409B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 특성 센싱 방법
US11551593B2 (en) Organic light-emitting diode display device performing a sensing operation, and method of sensing degradation of an organic light-emitting diode display device
KR20230034469A (ko) 표시 장치의 화소, 및 표시 장치
US11600229B2 (en) Pixel and organic light emitting diode display device
US11961455B2 (en) Pixel circuit and display device having the same
KR20190098297A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102661852B1 (ko) 센싱 동작을 수행하는 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
KR20240054443A (ko) 테스트 화소를 포함하는 표시 장치
KR20230123556A (ko) 표시 장치의 화소, 및 표시 장치
KR20200019307A (ko) 센싱 동작을 수행하는 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant