KR20230036763A - 디스플레이 패널 및 그 동작 방법 - Google Patents

디스플레이 패널 및 그 동작 방법 Download PDF

Info

Publication number
KR20230036763A
KR20230036763A KR1020210119621A KR20210119621A KR20230036763A KR 20230036763 A KR20230036763 A KR 20230036763A KR 1020210119621 A KR1020210119621 A KR 1020210119621A KR 20210119621 A KR20210119621 A KR 20210119621A KR 20230036763 A KR20230036763 A KR 20230036763A
Authority
KR
South Korea
Prior art keywords
transistor
signal
terminal
light emitting
turned
Prior art date
Application number
KR1020210119621A
Other languages
English (en)
Inventor
김기우
박승용
허용구
양병덕
정태일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210119621A priority Critical patent/KR20230036763A/ko
Priority to PCT/KR2022/008053 priority patent/WO2023038234A1/ko
Priority to US18/097,647 priority patent/US11996046B2/en
Publication of KR20230036763A publication Critical patent/KR20230036763A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 패널이 개시된다. 본 디스플레이 패널은 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하며, 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 구동 회로는 제1 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되며 다른 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제5 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 소스 단자에 연결되는 제6 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되는 제7 트랜지스터 및 일단이 제1 트랜지스터의 게이트 단자에 연결되는 커패시터를 포함한다. 또는, 본 디스플레이 패널은 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하며, 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 구동 회로는 제1 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터의 소스 단자에 연결되는 제5 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되며 다른 하나가 제1 트랜지스터의 드레인 단자에 연결되는 제6 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되는 제7 트랜지스터 및 일단이 제1 트랜지스터의 게이트 단자에 연결되는 커패시터를 포함한다.
그 외에도 다양한 실시 예들이 가능하다.

Description

디스플레이 패널 및 그 동작 방법 {DISPLAY PANEL AND OPERATION METHOD THEREOF}
본 개시는 디스플레이 패널 및 그 동작 방법에 대한 것으로, 예를 들면 저주파수 구동이 가능한 디스플레이 패널 및 그 동작 방법에 대한 것이다.
최근 전자 기술의 발달에 따라 다양한 방식의 디스플레이 구동 방식이 개발되고 있다. 예를 들어, 도 1a는 PMOS LTPS HOP(P-type metal-oxide-semiconductor low-temperature polycrystalline silicon hybrid oxide and polycrystalline silicon) 화소 회로를 나타내고, 도 1b는 NMOS LTPS HOP(N-type metal-oxide-semiconductor low-temperature polycrystalline silicon hybrid oxide and polycrystalline silicon) 화소 회로를 나타낸다. 도 1a에서 Driving TFT(Dr. thin film transistor), T2, T5, T6, T7은 LTPS TFT이고, T3, T4는 Oxide TFT이다. 도 1b에서 Driving TFT, T2, T4, T5, T6은 LTPS TFT이고, T3는 Oxide TFT이다.
설명의 편의를 위해, PMOS LTPS HOP 화소 회로의 동작을 설명하면, PMOS LTPS HOP 화소 회로는 일반적인 경우 어드레스 스캔(address scan)으로 동작하나, 저주파수(low frequency) 구동되는 경우 셀프 스캔(self scan)으로 동작한다. 도 1c에 도시된 바와 같이, PMOS LTPS HOP 화소 회로는 셀프 스캔 동작 시 일부 스캔 드라이버(scan driver)의 신호가 변경되지 않고 도 1d에 도시된 바와 같이, 저주파수로 데이터가 입력되어 전력 소모가 감소하게 된다.
그리고, PMOS LTPS HOP 화소 회로는 저주파수 구동 시 어드레스 스캔 구간과 셀프 스캔 구간의 휘도 차이 및 화면 깜박임이 발생할 수 있다. 구체적으로, 도 1d의 하단의 휘도 그래프에서 실선은 어드레스 스캔 동작 시의 휘도를 나타내며, 점선은 셀프 스캔 동작 시의 휘도를 나타내고, 실선과 점선의 차이만큼의 휘도 차이가 발생할 수 있다. 그에 따라, PMOS LTPS HOP 화소 회로는 저주파수 구동 시 Vp(Vbias) 전압 및 VAR(variable anode reset) 전압을 이용하여 휘도를 보상해준다.
PMOS LTPS HOP 화소 회로는 Oxide TFT인 T3, T4를 구동하기 위한 별도의 스캔 드라이버가 필요하며, 그에 따라 구동 소비 전력 및 베젤 크기(bezel size)가 증가할 수 있다. NMOS LTPS HOP 화소 회로의 경우에도 저주파수 구동을 위한 별도의 EM driver가 추가되며, 그에 따라 구동 소비 전력 및 베젤 크기가 증가할 수 있다.
또한, Driving TFT를 PMOS TFT로 사용할 경우 히스테리시스(hysteresis) 특성이 좋지 않아 화면 끌림과 같은 순간 잔상이 발생할 수 있다.
그리고, NMOS LTPS HOP 화소 회로의 경우 발광 소자가 Driving TFT 소스 노드에 연결되어 있어 발광 소자의 소자 산포에 따른 얼룩에 취약할 수 있다.
그에 따라, 이상과 같은 문제를 해결하기 위한 화소 회로가 필요할 수 있다.
본 개시는 다양한 실시 예들은 소비 전력, 베젤 크기, 화질이 개선된 저주파수 구동이 가능한 디스플레이 패널 및 그 동작 방법을 제공함에 있다.
본 개시의 일 실시 예에 따르면, 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하는 디스플레이 패널에 있어서, 상기 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 상기 구동 회로는 제1 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 캐소드에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제5 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제6 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 캐소드에 연결되는 제7 트랜지스터 및 일단이 상기 제1 트랜지스터의 게이트 단자에 연결되는 커패시터를 포함한다.
본 개시의 다른 실시 예에 따르면, 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하는 디스플레이 패널에 있어서, 상기 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 상기 구동 회로는 제1 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제5 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 애노드에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제6 트랜지스터, 드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 애노드에 연결되는 제7 트랜지스터 및 일단이 상기 제1 트랜지스터의 게이트 단자에 연결되는 커패시터를 포함한다.
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널의 동작 방법은 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 제1 초기화 신호를 인가하는 동작, 상기 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 데이터 신호를 인가하고, 상기 구동 트랜지스터와 발광 소자의 일단에 제2 초기화 신호를 인가하는 동작, 상기 구동 트랜지스터의 게이트 단자에 인가된 데이터 신호를 커패시터를 통해 유지하는 동작 및 상기 구동 트랜지스터의 드레인 단자와 상기 발광 소자의 사이에 배치된 제1 발광 트랜지스터 및 상기 구동 트랜지스터의 소스 단자에 연결된 제2 발광 트랜지스터를 턴 온시켜 상기 발광 소자가 발광하는 동작을 포함한다.
본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 복수의 구동 회로들 각각은 NMOS TFT(N-type metal-oxide-semiconductor thin film transistor) 6개와 Oxide TFT 1개로 구현되거나 PMOS TFT(P-type metal-oxide-semiconductor thin film transistor) 5개와 Oxide TFT 2개로 구현되어 저주파수(low frequency) 구동이 가능하며 TFT 및 스캔 드라이버(scan driver)의 개수가 감소하여 제조 비용, 베젤 크기 및 소비 전력을 줄일 수 있다.
또한, 발광 소자가 Driving TFT의 드레인 노드에 연결되어 발광 소자의 소자 산포에 따른 얼룩 문제가 해결될 수 있다.
그리고, Driving TFT를 NMOS TFT로 사용하게 되어 히스테리시스(hysteresis) 특성이 개선되며, 그에 따라 화면 끌림과 같은 순간 잔상의 발생을 줄일 수 있다.
도 1a 내지 1d는 본 개시의 이해를 돕기 위한 디스플레이 패널의 구동 방식을 설명하기 위한 도면들이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 구동 회로의 회로 구조를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시 예에 따른 제어 신호를 설명하기 위한 타이밍도이다.
도 6은 본 개시의 일 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 초기화 동작을 설명하기 위한 도면이다.
도 7은 본 개시의 일 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 샘플링(sampling) 동작을 설명하기 위한 도면이다.
도 8은 본 개시의 일 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 발광(emission) 동작을 설명하기 위한 도면이다.
도 9는 본 개시의 일 실시 예에 따른 셀프 스캔으로 동작하는 경우의 샘플링 동작을 설명하기 위한 도면이다.
도 10은 본 개시의 다른 실시 예에 따른 구동 회로의 회로 구조를 설명하기 위한 도면이다.
도 11은 본 개시의 다른 실시 예에 따른 제어 신호를 설명하기 위한 타이밍도이다.
도 12는 본 개시의 다른 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 초기화 동작을 설명하기 위한 도면이다.
도 13은 본 개시의 다른 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 샘플링(sampling) 동작을 설명하기 위한 도면이다.
도 14는 본 개시의 다른 실시 예에 따른 어드레스 스캔으로 동작하는 경우의 발광(emission) 동작을 설명하기 위한 도면이다.
도 15는 본 개시의 다른 실시 예에 따른 셀프 스캔으로 동작하는 경우의 샘플링 동작을 설명하기 위한 도면이다.
도 16은 본 개시의 일 실시 예에 따른 디스플레이 패널을 상세하게 나타내는 블록도이다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이 패널의 동작 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
A 또는/및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.
본 명세서에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공 지능 전자 장치)를 지칭할 수 있다.
이하 첨부된 도면들을 참조하여 본 개시의 다양한 실시 예를 보다 상세하게 설명한다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 구성을 나타내는 블록도이다. 도 2에 따르면, 디스플레이 패널(100)은 발광 소자들(120) 및 구동 회로들(120)을 포함한다. 이하에서는 디스플레이 패널(100)의 구조를 먼저 설명한다.
디스플레이 패널(100)은 매트릭스 형태로 배열된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 복수의 서브 픽셀들을 포함할 수 있다. 예를 들어, 디스플레이 패널(100)은 3840×2160개의 매트릭스 형태로 배열된 복수의 픽셀들을 포함하고, 복수의 픽셀들 각각은 R(적색) 서브 픽셀, G(녹색) 서브 픽셀, B(청색) 서브 픽셀과 같은 3종류의 서브 픽셀을 포함할 수 있다.
다만, 이에 한정되는 것은 아니며, 얼마든지 다른 해상도로 디스플레이 패널(100)이 구현되거나 다른 구조로 디스플레이 패널(100)이 구현될 수도 있다. 예를 들어, 복수의 픽셀들 각각은 R, G, B, W(white)와 같이 4종류의 서브 픽셀로 구현될 수도 있고, 실시 예에 따라 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다.
서브 픽셀은 발광 소자를 포함할 수 있다. 발광 소자는 구동 회로와 전기적으로 연결되도록 구동 회로 상에 배치되고, 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다.
발광 소자는 발광하는 빛의 색상에 따라 복수의 종류들이 있을 수 있다. 예를 들어, 발광 소자는 적색 색상의 빛을 발광하는 적색(R) 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 발광 소자가 있을 수 있다.
일 실시 예에서, 서브 픽셀의 종류는 발광 소자의 종류에 따라 결정될 수 있다. 예를 들어, R 발광 소자는 R 서브 픽셀을, G 발광 소자는 G 서브 픽셀을, 그리고, B 발광 소자는 B 서브 픽셀을 구성할 수 있다.
한편, 발광 소자는 유기 재료를 이용하여 제작되는 OLED(organic light emitting diode)와는 다른, 무기 재료를 이용하여 제작되는 무기 발광 소자로 구현될 수 있다. 이하에서, 발광 소자는 OLED와 구별되는 무기 발광 소자를 의미한다.
본 개시의 일 실시 예에 따르면, 발광 소자는 마이크로 LED(light emitting diode)(u-LED)일 수 있다. 마이크로 LED는 백라이트나 컬러 필터 없이 스스로 빛을 내는 약 100 마이크로미터(μm) 이하 크기의 초소형 무기 발광 소자를 의미한다.
복수의 구동 회로들(120)은 각각 복수의 서브 픽셀들을 구동할 수 있다. 예를 들어, 복수의 픽셀들이 3840×2160개인 경우, 복수의 구동 회로들(120)은 3840×2160×3개일 수 있다.
복수의 구동 회로들(120) 각각은 대응되는 서브 픽셀과 전기적으로 연결되도록 디스플레이 패널(100) 내에 배치되고, 구동 전류를 출력하여 대응되는 서브 픽셀의 빛을 발광할 수 있다. 예를 들어, 서브 픽셀의 발광 소자는 구동 전류의 진폭이 클수록 높은 휘도로 발광할 수 있고, 펄스 폭이 길수록(듀티비가 높을수록 또는 구동 시간이 길수록) 높은 휘도로 발광할 수 있다.
복수의 구동 회로들(120) 각각은 대응되는 발광 소자를 구동하여 서브 픽셀 단위로 계조를 표현할 수 있다. 상술한 바와 같이 디스플레이 패널(100)은 발광 소자 단위로 서브 픽셀이 구성되므로, 동일한 단일 색으로 발광하는 복수의 LED들을 백라이트로 사용하는 LCD(liquid crystal display) 패널과 달리, 복수의 구동 회로들(120) 각각은 대응되는 발광 소자를 구동하여 서브 픽셀 단위로 계조를 다르게 표현할 수 있다.
이상과 같이 디스플레이 패널(100)은 복수의 발광 소자들(110) 및 복수의 구동 회로들(120)을 포함할 수 있으며, 복수의 구동 회로들(120) 각각의 회로 구성에 대하여 설명하기에 앞서 디스플레이 패널(100)의 개략적인 동작을 먼저 설명한다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 구조를 설명하기 위한 도면이다.
디스플레이 패널(100)은 전자 장치의 일 구성이며, 전자 장치는 패널 구동부(310) 및 프로세서(320)를 더 포함할 수 있다.
디스플레이 패널(100)은 복수의 서브 픽셀들을 구성하는 복수의 발광 소자들(110)를 포함한다. 또한, 도 3에서는 설명의 편의를 위해 도시하지 않았으나, 복수의 구동 회로들(120)이 복수의 서브 픽셀들을 제어하도록 형성될 수 있다.
디스플레이 패널(100)은 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 구동 회로가 형성될 수 있다.
패널 구동부(310)는 프로세서(320)의 제어에 따라 복수의 구동 회로들(120) 각각으로 제어 신호를 전송하며, 타이밍 컨트롤러, 데이터 구동부 및 게이트 구동부를 포함할 수 있다.
타이밍 컨트롤러는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(100), 데이터 구동부, 게이트 구동부 등에 제공할 수 있다.
예를 들어, 타이밍 컨트롤러는 각종 신호(EM, Vini, SC1(n), SC2(n), SC2(n-1)) 중 적어도 하나를 구동 회로에 인가할 수 있다. 또한, 실시 예에 따라, R, G, B 서브 픽셀 중 하나의 서브 픽셀을 선택하기 위한 제어 신호(MUX Sel R, G, B)를 구동 회로에 인가할 수도 있다.
데이터 구동부(또는 소스 드라이버, 데이터 드라이버)는, 데이터 신호를 생성하는 수단으로, 프로세서(320)로부터 R/G/B 성분의 영상 데이터 등 전달받아 데이터 전압(예를 들어, PWM 데이터 전압, PAM 데이터 전압)를 생성한다. 또한, 데이터 구동부는 생성된 데이터 신호를 디스플레이 패널(100)에 인가할 수 있다.
게이트 구동부(또는, 게이트 드라이버)는 제어 신호(SPWM(n), 제어 신호(SPAM) 등 각종 제어 신호를 생성하는 수단으로, 생성된 각종 제어 신호를 디스플레이 패널(100)의 특정한 행(또는, 특정한 가로 라인)에 전달하거나, 전체 라인에 전달한다.
또한, 게이트 구동부는, 실시 예에 따라 구동 회로의 구동 전압 단자에 구동 전압(VDD)을 인가할 수 있다.
한편, 데이터 구동부 및 게이트 구동부는 디스플레이 패널(100)의 기판 일면에 형성된 TFT 층에 포함되도록 구현되거나 별도의 반도체 IC(intergrated circuit)로 구현되어 기판의 타 면에 배치될 수 있다.
프로세서(320)는 디스플레이 패널(100)을 포함하는 전자 장치의 전반적인 동작을 제어할 수 있다. 예를 들면, 프로세서(320)는 패널 구동부(310)를 제어하여 디스플레이 패널(100)을 구동함으로써, 구동 회로가 상술한 동작들을 수행하도록 할 수 있다.
한편, 도 3에서는 프로세서(320)와 타이밍 컨트롤러를 별도의 구성요소로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 프로세서(320) 없이, 타이밍 컨트롤러가 프로세서(320)의 기능을 수행할 수도 있고, 프로세서(320)와 타이밍 컨트롤러가 하나의 구성으로 구현될 수도 있다.
이하에서는 도면을 통해 본 개시의 동작을 구체적으로 설명한다.
도 4는 본 개시의 일 실시 예에 따른 구동 회로의 회로 구조를 설명하기 위한 도면이다. 도 4에서는 먼저 NMOS LTPS HOP(N-type metal-oxide-semiconductor low-temperature polycrystalline silicon hybrid oxide and polycrystalline silicon) 화소 회로를 설명한다.
구동 회로는 제1 트랜지스터(Dr. TFT(Driving TFT)), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제2 트랜지스터(T2), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제3 트랜지스터(T3), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제4 트랜지스터(T4), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제5 트랜지스터(T5), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제6 트랜지스터(T6), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되는 제7 트랜지스터(T7) 및 일단이 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되는 커패시터(Cst, storage capacitance)를 포함한다.
여기서, 제1 트랜지스터(Dr. TFT), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 각각은 NMOS LTPS TFT이고, 제3 트랜지스터(T3)는 NMOS Oxide TFT일 수 있다.
제2 트랜지스터(T2)는 스위칭 TFT(switching TFT)로서, 제2 트랜지스터(T2)의 게이트 단자 및 제7 트랜지스터(T7)의 게이트 단자는 제1 스캔 신호(SC1(n))를 수신할 수 있다.
제3 트랜지스터(T3)의 게이트 단자는 제2 스캔 신호(SC2(n))를 수신하고, 제4 트랜지스터(T4)의 게이트 단자는 제3 스캔 신호(SC2(n-1))를 수신하여 제1 트랜지스터(Dr. TFT)의 게이트 노드를 초기화할 수 있다.
여기서, 제1 스캔 신호 및 제2 스캔 신호는 복수의 서브 픽셀들(110) 중 제1 서브 픽셀을 제어하기 위한 신호이고, 제3 스캔 신호는 복수의 서브 픽셀들 중 제1 서브 픽셀의 상단에 배치된 제2 서브 픽셀을 제어하기 위한 신호일 수 있다. 예를 들어, n은 현재 서브 픽셀을 의미하고, n-1은 현재 서브 픽셀 상단의 서브 픽셀을 의미하며, 제3 스캔 신호는 현재 서브 픽셀 상단의 서브 픽셀에서 이용되는 신호이다. 가령, 도 3에서 좌측 상단의 R 서브 픽셀을 기준으로 설명하면, 제3 스캔 신호는 좌측 상단의 R 서브 픽셀을 제어하기 위한 신호일 수 있고, 제1 스캔 신호 및 제2 스캔 신호는 좌측 상단의 R 서브 픽셀 하단의 인접한 R 서브 픽셀을 제어하기 위한 신호일 수 있다. 따라서, 현재의 서브 픽셀을 제어하기 위한 스캔 드라이버(scan driver)는 제1 스캔 신호 및 제2 스캔 신호이다.
제2 트랜지스터(T2)의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호(Data)를 수신할 수 있다. 데이터 신호는 어드레스 스캔(address scan)으로 동작하는 경우와 셀프 스캔(self scan)으로 동작하는 경우가 상이할 수 있다. 예를 들어, 데이터 신호는 어드레스 스캔으로 동작하는 경우 데이터 값일 수 있으나, 셀프 스캔으로 동작(저주파수 구동)하는 경우 Vbias 전압일 수 있다.
제4 트랜지스터(T4)의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호(Vini)를 수신할 수 있다. 제1 초기화 신호(Vini)에 의해 이전 프레임의 데이터 영향을 최소화하여 히스테리시스에 의한 화면 끌림을 개선할 수 있다.
제7 트랜지스터(T7)의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호(VCR, variable cathode reset)를 수신하여 발광 소자의 캐소드(cathode) 노드를 초기화할 수 있다. 여기서, 제2 초기화 신호(VCR)는 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우가 상이할 수 있다. 예를 들어, 제2 초기화 신호(VCR)는 어드레스 스캔으로 동작하는 경우 VCR(A) 전압일 수 있으나, 셀프 스캔으로 동작하는 경우 VCR(B) 전압일 수 있다.
제5 트랜지스터(T5)의 게이트 단자 및 제6 트랜지스터(T6)의 게이트 단자는 발광 신호(EM(n))를 수신하며, 발광 신호가 로우(low) 전압이면 발광 소자의 발광을 억제할 수 있다.
발광 소자의 애노드는 제1 전원(ELVDD)에 연결되고, 제6 트랜지스터(T6)의 드레인 단자 및 소스 단자 중 다른 하나 및 커패시터의 타단은 제2 전원(ELVSS)에 연결될 수 있다.
도 4에 따르면, 현재의 서브 픽셀을 제어하기 위한 2개의 스캔 신호 및 발광 신호까지 총 3개의 트랜지스터 구동 드라이버가 필요하며, 이는 종래(예: 도 1a 또는 도 1b)보다 1개가 감소한 것으로 소비 전력 저감 및 베젤 크기의 감소가 가능하다.
또한, 발광 소자의 애노드(anode) 노드는 제1 전원(ELVDD)에 연결되고, 캐소드(cathode) 노드는 제1 트랜지스터(Dr. TFT)의 드레인에 연결되어 발광 소자의 소자 산포에 따른 얼룩이 개선될 수 있다. 예를 들면, 발광 소자의 캐소드가 제1 트랜지스터(Dr. TFT)의 소스에 연결된 경우(예: 도 1b) Vgs가 변경되어 휘도가 변경될 수 있으나, 본 개시에 따르면 이러한 문제를 해결할 수 있다.
그리고, 제4 트랜지스터(T4)가 제1 트랜지스터(Dr. TFT)의 드레인 노드에 연결됨에 따라 화면 끌림과 같은 순간 잔상을 개선할 수 있다. 여기서, 화면 끌림은 화면이 바뀔 때 첫 번째 프레임의 휘도가 어두어지는 현상으로 초기화 단계에서 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅(floating)되기 때문에 이전 프레임의 휘도에 따라 샘플링 시 히스테리시스 차이에 의해 발생하는 문제이다. 본 개시에 따르면, 제3 시간 구간에서 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅되는 것을 특정 전압(제1 초기화 신호(Vini))이 인가되어 이전 프레임에 관계 없이 동일한 휘도의 유지가 가능하다. 여기서, 제3 시간 구간은 도 5의 initial 시간 구간으로서 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)가 턴 온되며, 그에 따라 제1 트랜지스터(Dr. TFT)의 드레인 노드에 인가된 특정 전압(제1 초기화 신호(Vini))이 소스 노드로도 인가되며, 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅되는 것을 방지하여 화면 끌림과 같은 순간 잔상이 개선될 수 있다.
또한, Oxide TFT의 개수를 종래 대비 1개 줄일 수 있다.
셀프 스캔으로 동작하는 경우, 상술한 예와 같이 Vbias 및 VCR(B) 전압을 통해 휘도가 보상될 수 있다.
도 5는 본 개시의 일 실시 예에 따른 제어 신호를 설명하기 위한 타이밍도이다. 도 5를 설명하며, 각 단계 별 구동 회로의 상태를 도 6 내지 도 9를 통해 설명한다. 도 6 내지 도 9에서 'x' 표시는 트랜지스터가 턴 오프된 상태를 나타내며, 회로를 따라 음영으로 표시된 부분은 동일한 전압 레벨 상태임을 나타낸다.
먼저, 어드레스 스캔으로 동작하는 경우를 설명한다.
제1 시간 구간(①) 동안 제1 스캔 신호(SC1(n)), 제2 스캔 신호(SC2(n)), 제3 스캔 신호(SC2(n-1)) 및 발광 신호(EM(n)) 각각은 로우(low) 전압일 수 있다.
제4 트랜지스터(T4)는 제1 시간 구간(①) 직후의 제2 시간 구간(②) 동안 제3 스캔 신호(SC2(n-1))가 하이(high) 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 기설정된 제1 초기화 값이며, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자에 인가될 수 있다.
예를 들어, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 초기화 신호(Vini)가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 충전될 수 있다.
제3 트랜지스터(T3)는 제2 시간 구간(②) 직후의 제3 시간 구간(③) 동안 제2 스캔 신호(SC2(n))가 하이 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가될 수 있다. 여기서, 제1 초기화 신호(Vini)는 제1 트랜지스터(Dr. TFT)를 턴 온시킬 수 있는 전압일 수 있다. 그리고, 제2 스캔 신호(SC2(n))의 하이 전압 인가 시간은 제어 가능하다.
예를 들어, 도 6에 도시된 바와 같이, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자는 제1 초기화 신호(Vini)로 초기화될 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제3 시간 구간(③) 직후의 제4 시간 구간(④) 동안 제1 스캔 신호(SC1(n))가 하이 전압으로 변경되면 턴 온되고, 제4 트랜지스터(T4)는 제4 시간 구간(④) 동안 제3 스캔 신호(SC2(n-1))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 제1 데이터 값이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VCR)는 기설정된 제2 초기화 값(VCR(A))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 캐소드에 인가될 수 있다.
예를 들어, 도 7에 도시된 바와 같이, 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 신호가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가되고, 이후의 발광 단계에서 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가된 데이터 신호에 기초하여 휘도가 결정될 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제4 시간 구간(④) 직후의 제5 시간 구간(⑤) 동안 제1 스캔 신호(SC1(n))가 로우 전압으로 변경되면 턴 오프되고, 제3 트랜지스터(T3)는 제5 시간 구간 동안(⑤) 제2 스캔 신호(SC2(n))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 커패시터를 통해 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 유지될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제5 시간 구간(⑤) 직후의 제6 시간 구간(⑥) 동안 발광 신호(EM(n))가 하이 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광 소자에 전류가 흐르게 되며, 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가된 데이터 값에 기초하여 전류의 크기가 결정될 수 있다. 발광 소자는 전류의 크기에 기초하여 휘도가 달라질 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제6 시간 구간(⑥) 직후의 제7 시간 구간(⑦) 동안 발광 신호(EM(n))가 로우 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
이후, 셀프 스캔으로 동작하는 경우를 설명한다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제7 시간 구간(⑦) 직후의 제8 시간 구간(⑧) 동안 디스플레이 패널(100)이 제1 모드에서 제2 모드로 변경되면, 제1 스캔 신호(SC1(n))가 하이 전압으로 변경됨에 따라 턴 온되고, 데이터 신호는 제1 데이터 값에 기초하여 획득된 제2 데이터 값(Vbias)이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VCR)는 기설정된 제3 초기화 값(VCR(B))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 캐소드에 인가될 수 있다. 여기서, 기설정된 제3 초기화 값(VCR(B))은 기설정된 제2 초기화 값(VCR(A))보다 작을 수 있다. 그리고, 디스플레이 패널(100)은 디스플레이 패널(100)의 사용 상태에 기초하여 제1 모드에서 제2 모드로 변경될 수 있다.
예를 들어, 도 9에 도시된 바와 같이, 디스플레이 패널(100)이 어드레스 스캔에서 셀프 스캔으로 동작하게 되면, 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 신호가 제1 트랜지스터(Dr. TFT)의 드레인 단자 및 소스 단자에 인가되고, 제7 트랜지스터(T7)가 턴 온됨에 따라 제2 초기화 신호(예: 제3 초기화 값(VCR(B))가 발광 소자의 캐소드에 인가될 수 있다. 여기서, 데이터 신호 및 제2 초기화 신호(예: 제3 초기화 값(VCR(B))는 어드레스 스캔으로 동작하는 경우에 인가된 데이터 신호 및 제2 초기화 신호(예: 제2 초기화 값(VCR(A))와 상이하다. 예를 들어, 제1 트랜지스터(Dr. TFT)의 게이트 단자는 커패시터에 의해 어드레스 스캔으로 동작하는 경우에 인가된 데이터 신호가 유지되고 있으나, 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우의 각 트랜지스터의 턴 온 상태 등 미차가 있으며, 그로 인해 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우의 휘도 차이가 발생하게 된다. 셀프 스캔으로 동작하는 경우에 인가되는 데이터 신호(예: 제2 데이터 값(Vbias)) 및 제2 초기화 신호(예: 제3 초기화 값(VCR(B))는 이러한 휘도 차이를 보상하기 위한 신호일 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제8 시간 구간(⑧) 직후의 제9 시간 구간(⑨) 동안 제1 스캔 신호(SC1(n))가 로우 전압으로 변경되면 턴 오프될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제9 시간 구간(⑨) 직후의 제10 시간 구간(⑩) 동안 발광 신호(EM(n))가 하이 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제10 시간 구간(⑩) 직후의 제11 시간 구간 동안 발광 신호(EM(n))가 로우 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
도 10은 본 개시의 다른 실시 예에 따른 구동 회로의 회로 구조를 설명하기 위한 도면이다. 도 10에서는 PMOS LTPS HOP(P-type metal-oxide-semiconductor low-temperature polycrystalline silicon hybrid oxide and polycrystalline silicon) 화소 회로를 설명한다.
구동 회로는 제1 트랜지스터(Dr. TFT(Driving TFT)), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제2 트랜지스터(T2), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제3 트랜지스터(T3), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제4 트랜지스터(T4), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제5 트랜지스터(T5), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제6 트랜지스터(T6), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되는 제7 트랜지스터(T7) 및 일단이 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되는 커패시터를 포함한다.
여기서, 제1 트랜지스터(Dr. TFT), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 각각은 PMOS(P-type metal-oxide-semiconductor) LTPS TFT이고, 제3 트랜지스터(T3), 제4 트랜지스터(T4) 각각은 NMOS Oxide TFT일 수 있다.
제2 트랜지스터(T2)는 스위칭 TFT(switching TFT)로서, 제2 트랜지스터(T2)의 게이트 단자 및 제7 트랜지스터(T7)의 게이트 단자는 제1 스캔 신호(SC1(n))를 수신할 수 있다.
제3 트랜지스터(T3)의 게이트 단자는 제2 스캔 신호(SC2(n))를 수신하고, 제4 트랜지스터(T4)의 게이트 단자는 제3 스캔 신호(SC2(n-1))를 수신하여 제1 트랜지스터(Dr. TFT)의 게이트 노드를 초기화할 수 있다.
여기서, 제1 스캔 신호(SC1(n)) 및 제2 스캔 신호(SC2(n))는 복수의 서브 픽셀들(110) 중 제1 서브 픽셀을 제어하기 위한 신호이고, 제3 스캔 신호(SC2(n-1))는 복수의 서브 픽셀들 중 제1 서브 픽셀의 상단에 배치된 제2 서브 픽셀을 제어하기 위한 신호일 수 있다. 예를 들어, n은 현재 서브 픽셀을 의미하고, n-1은 현재 서브 픽셀 상단의 서브 픽셀을 의미하며, 제3 스캔 신호(SC2(n-1))는 현재 서브 픽셀 상단의 서브 픽셀에서 이용되는 신호이다. 가령, 도 3에서 좌측 상단의 R 서브 픽셀을 기준으로 설명하면, 제3 스캔 신호는 좌측 상단의 R 서브 픽셀을 제어하기 위한 신호일 수 있고, 제1 스캔 신호 및 제2 스캔 신호는 좌측 상단의 R 서브 픽셀 하단의 인접한 R 서브 픽셀을 제어하기 위한 신호일 수 있다. 따라서, 현재의 서브 픽셀을 제어하기 위한 스캔 드라이버(scan driver)는 제1 스캔 신호(SC1(n)) 및 제2 스캔 신호(SC2(n))이다.
제2 트랜지스터(T2)의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호(Data)를 수신할 수 있다. 데이터 신호는 어드레스 스캔(address scan)으로 동작하는 경우와 셀프 스캔(self scan)으로 동작하는 경우가 상이할 수 있다. 예를 들어, 데이터 신호는 어드레스 스캔으로 동작하는 경우 데이터 값일 수 있으나, 셀프 스캔으로 동작하는 경우 Vbias 전압일 수 있다.
제4 트랜지스터(T4)의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호(Vini)를 수신할 수 있다. 제1 초기화 신호(Vini)에 의해 이전 프레임의 데이터 영향을 최소화하여 히스테리시스에 의한 화면 끌림을 개선할 수 있다.
제7 트랜지스터(T7)의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호(VAR, variable cathode reset)를 수신하여 발광 소자의 애노드 노드를 초기화할 수 있다. 여기서, 제2 초기화 신호(VAR)는 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우가 상이할 수 있다. 예를 들어, 제2 초기화 신호(VAR)는 어드레스 스캔으로 동작하는 경우 VAR(A) 전압일 수 있으나, 셀프 스캔으로 동작하는 경우 VAR(B) 전압일 수 있다.
제5 트랜지스터(T5)의 게이트 단자 및 제6 트랜지스터(T6)의 게이트 단자는 발광 신호(EM(n))를 수신하며, 발광 신호(EM(n))가 하이 전압이면 발광 소자의 발광을 억제할 수 있다.
제5 트랜지스터(T5)의 드레인 단자 및 소스 단자 중 다른 하나 및 커패시터의 타단은 제1 전원(VDD)에 연결되고, 발광 소자의 캐소드는 제2 전원(VSS)에 연결될 수 있다.
도 10에 따르면, 현재의 서브 픽셀을 제어하기 위한 2개의 스캔 신호 및 발광 신호(EM(n))까지 총 3개의 트랜지스터 구동 드라이버가 필요하며, 이는 종래(예: 도 1a 또는 도 1b)보다 1개가 감소한 것으로 소비 전력 저감 및 베젤 크기의 감소가 가능하다.
그리고, 제4 트랜지스터(T4)가 제1 트랜지스터(Dr. TFT)의 드레인 노드에 연결됨에 따라 화면 끌림과 같은 순간 잔상을 개선할 수 있다. 여기서, 화면 끌림은 화면이 바뀔 때 첫 번째 프레임의 휘도가 어두어지는 현상으로 종래 초기화 단계에서 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅(floating)되기 때문에 이전 프레임의 휘도에 따라 샘플링 시 히스테리시스 차이에 의해 발생하는 문제이다. 본 개시에 따르면, 제3 시간 구간에서 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅되는 것을 특정 전압(제1 초기화 신호(Vini))이 인가되어 이전 프레임에 관계 없이 동일한 휘도의 유지가 가능하다. 여기서, 제3 시간 구간은 도 11의 initial 시간 구간으로서 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)가 턴 온되며, 그에 따라 제1 트랜지스터(Dr. TFT)의 드레인 노드에 인가된 특정 전압(제1 초기화 신호(Vini))이 소스 노드로도 인가되며, 제1 트랜지스터(Dr. TFT)의 소스 노드가 플로팅되는 것을 방지하여 화면 끌림과 같은 순간 잔상이 개선될 수 있다.
셀프 스캔으로 동작하는 경우, 상술한 예와 같이 Vbias 및 VAR(B) 전압을 통해 휘도가 보상될 수 있다.
도 11은 본 개시의 다른 실시 예에 따른 제어 신호를 설명하기 위한 타이밍도이다. 도 11을 설명하며, 각 단계 별 구동 회로의 상태를 도 12 내지 도 15를 통해 설명한다. 도 12 내지 도 15에서 'x' 표시는 트랜지스터가 턴 오프된 상태를 나타내며, 회로를 따라 음영으로 표시된 부분은 동일한 전압 레벨 상태임을 나타낸다.
먼저, 어드레스 스캔으로 동작하는 경우를 설명한다.
제1 시간 구간(①) 동안 제1 스캔 신호(SC1(n)) 및 발광 신호(EM(n)) 각각은 하이 전압이고, 제2 스캔 신호(SC2(n)) 및 제3 스캔 신호(SC2(n-1)) 각각은 로우 전압일 수 있다.
제4 트랜지스터(T4)는 제1 시간 구간(①) 직후의 제2 시간 구간(②) 동안 제3 스캔 신호(SC2(n-1))가 하이 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 기설정된 제1 초기화 값이며, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자에 인가될 수 있다.
예를 들어, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 초기화 신호(Vini)가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 충전될 수 있다.
제3 트랜지스터(T3)는 제2 시간 구간(②) 직후의 제3 시간 구간(③) 동안 제2 스캔 신호(SC2(n))가 하이 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가될 수 있다. 여기서, 제1 초기화 신호(Vini)는 제1 트랜지스터(Dr. TFT)를 턴 온시킬 수 있는 전압일 수 있다. 그리고, 제2 스캔 신호(SC2(n))의 하이 전압 인가 시간은 제어 가능하다.
예를 들어, 도 12에 도시된 바와 같이, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자는 제1 초기화 신호(Vini)로 초기화될 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제3 시간 구간(③) 직후의 제4 시간 구간(④) 동안 제1 스캔 신호(SC1(n))가 로우 전압으로 변경되면 턴 온되고, 제4 트랜지스터(T4)는 제4 시간 구간(④) 동안 제3 스캔 신호(SC2(n-1))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 제1 데이터 값이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VAR)는 기설정된 제2 초기화 값(VAR(A))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 애노드에 인가될 수 있다.
예를 들어, 도 13에 도시된 바와 같이, 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 신호가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가되고, 이후의 발광 단계에서 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가된 데이터 신호에 기초하여 휘도가 결정될 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제4 시간 구간(④) 직후의 제5 시간 구간(⑤) 동안 제1 스캔 신호(SC1(n))가 하이 전압으로 변경되면 턴 오프되고, 제3 트랜지스터(T3)는 제5 시간 구간(⑤) 동안 제2 스캔 신호(SC2(n))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 커패시터를 통해 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 유지될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제5 시간 구간(⑤) 직후의 제6 시간 구간(⑥) 동안 발광 신호(EM(n))가 로우 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
예를 들어, 도 14에 도시된 바와 같이, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광 소자에 전류가 흐르게 되며, 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가된 데이터 값에 기초하여 전류의 크기가 결정될 수 있다. 발광 소자는 전류의 크기에 기초하여 휘도가 달라질 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제6 시간 구간(⑥) 직후의 제7 시간 구간(⑦) 동안 발광 신호(EM(n))가 하이 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
이후, 셀프 스캔으로 동작하는 경우를 설명한다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제7 시간 구간(⑦) 직후의 제8 시간 구간(⑧) 동안 디스플레이 패널(100)이 제1 모드에서 제2 모드로 변경되면, 제1 스캔 신호(SC1(n))가 로우 전압으로 변경됨에 따라 턴 온되고, 데이터 신호는 제1 데이터 값에 기초하여 획득된 제2 데이터 값(Vbias)이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VAR)는 기설정된 제3 초기화 값(VAR(B))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 애노드에 인가될 수 있다. 여기서, 기설정된 제3 초기화 값(VAR(B))은 기설정된 제2 초기화 값(VAR(A))보다 작을 수 있다. 그리고, 디스플레이 패널(100)은 디스플레이 패널(100)의 사용 상태에 기초하여 제1 모드에서 제2 모드로 변경될 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 디스플레이 패널(100)이 어드레스 스캔에서 셀프 스캔으로 동작하게 되면, 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 신호가 제1 트랜지스터(Dr. TFT)의 드레인 단자 및 소스 단자에 인가되고, 제7 트랜지스터(T7)가 턴 온됨에 따라 제2 초기화 신호(VAR)가 발광 소자의 애노드에 인가될 수 있다. 여기서, 데이터 신호 및 제2 초기화 신호(VAR)는 어드레스 스캔으로 동작하는 경우에 인가된 데이터 신호 및 제2 초기화 신호(VAR)와 상이하다. 예를 들어, 제1 트랜지스터(Dr. TFT)의 게이트 단자는 커패시터에 의해 어드레스 스캔으로 동작하는 경우에 인가된 데이터 신호가 유지되고 있으나, 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우의 각 트랜지스터의 턴 온 상태 등 미차가 있으며, 그로 인해 어드레스 스캔으로 동작하는 경우와 셀프 스캔으로 동작하는 경우의 휘도 차이가 발생하게 된다. 셀프 스캔으로 동작하는 경우에 인가되는 데이터 신호 및 제2 초기화 신호(VAR)는 이러한 휘도 차이를 보상하기 위한 신호일 수 있다.
제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제8 시간 구간(⑧) 직후의 제9 시간 구간(⑨) 동안 제1 스캔 신호(SC1(n))가 하이 전압으로 변경되면 턴 오프될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제9 시간 구간(⑨) 직후의 제10 시간 구간(⑩) 동안 발광 신호(EM(n))가 로우 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제10 시간 구간(⑩) 직후의 제11 시간 구간 동안 발광 신호(EM(n))가 하이 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
도 16은 본 개시의 일 실시 예에 따른 디스플레이 패널(100)을 상세하게 나타내는 블록도이다.
도 16을 참조하면, 디스플레이 패널(100)은 디스플레이(1610), 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)(1630)를 포함할 수 있다. DDI(1630)는 인터페이스 모듈(1631), 메모리(1633)(예: 버퍼 메모리), 이미지 처리 모듈(1635), 또는 맵핑 모듈(1637)을 포함할 수 있다. DDI(1630)는, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(1631)을 통해 디스플레이 패널(100)을 포함하는 전자 장치의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시 예에 따르면, 영상 정보는 프로세서(예: 메인 프로세서(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로세서(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(1630)는 터치 회로(1650) 또는 센서 모듈(1676) 등과 상기 인터페이스 모듈(1631)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(1630)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(1633)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(1635)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(1610)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(1637)은 이미지 처리 모듈(1635)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(1610)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(1610)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(1610)를 통해 표시될 수 있다.
일 실시 예에 따르면, 디스플레이 패널(100)은 터치 회로(1650)를 더 포함할 수 있다. 터치 회로(1650)는 터치 센서(1651) 및 이를 제어하기 위한 터치 센서 IC(1653)를 포함할 수 있다. 터치 센서 IC(1653)는, 예를 들면, 디스플레이(1610)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(1651)를 제어할 수 있다. 예를 들면, 터치 센서 IC(1653)는 디스플레이(1610)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(1653)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서 에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로(1650)의 적어도 일부(예: 터치 센서 IC(1653))는 디스플레이 드라이버 IC(1630), 또는 디스플레이(1610)의 일부로, 또는 디스플레이 패널(100)의 외부에 배치된 다른 구성요소(예: 보조 프로세서)의 일부로 포함될 수 있다.
일 실시 예에 따르면, 디스플레이 패널(100)은 센서 모듈(1676)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 패널(100)의 일부(예: 디스플레이(1610) 또는 DDI(1630)) 또는 터치 회로(1650)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 패널(100)에 임베디드된 센서 모듈(1676)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(1610)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 패널(100)에 임베디드된 센서 모듈(1676)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(1610)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일실시예에 따르면, 터치 센서(1651) 또는 센서 모듈(1676)은 디스플레이(1610)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이 패널의 동작 방법을 설명하기 위한 흐름도이다.
일 실시 예에서, 구동 트랜지스터(예: 제1 트랜지스터)의 게이트 단자, 드레인 단자 및 소스 단자에 제1 초기화 신호를 인가한다(1710). 제1 초기화 신호가 없는 경우 제1 트랜지스터의 소스 노드가 플로팅되어 화면 끌림과 같은 순간 잔상이 발생할 수 있으나, 본 개시에 따르면 제1 트랜지스터의 소스 노드에 제1 초기화 신호가 인가됨에 따라 이전 프레임에 관계 없이 동일한 휘도의 유지가 가능하다. 또한, 제1 초기화 신호는 구동 트랜지스터를 턴 온 시킬 수 있는 신호일 수 있다.
일 실시 예에서, 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 데이터 신호를 인가하고, 구동 트랜지스터와 발광 소자의 일단에 제2 초기화 신호를 인가한다(1720). 예를 들어, 데이터 신호는 구동 트랜지스터의 소스 단자 및 드레인 단자를 거쳐 게이트 단자에 인가될 수 있다. 이때, 구동 트랜지스터는 제1 초기화 신호에 의해 턴 온된 상태일 수 있다. 그리고, 구동 트랜지스터의 게이트 단자 및 드레인 단자가 별도의 스위치 회로를 통해 도통될 수 있다.
일 실시 예에서, 구동 트랜지스터의 게이트 단자에 인가된 데이터 신호를 커패시터를 통해 유지한다(1730). 예를 들어, 커패시터에 인가된 데이터 신호에 의해 구동 트랜지스터의 게이트 단자는 다시 초기화 전압이 인가되기 전까지 전압이 일정하게 유지될 수 있다.
일 실시 예에서, 구동 트랜지스터의 드레인 단자와 발광 소자의 사이에 배치된 제1 발광 트랜지스터(예: 제5 트랜지스터, 또는 제6 트랜지스터) 및 구동 트랜지스터의 소스 단자에 연결된 제2 발광 트랜지스터(예: 제5 트랜지스터, 또는 제6 트랜지스터)를 턴 온시켜 발광 소자가 발광한다(1740). 여기서, 구동 트랜지스터의 게이트 단자에 인가된 데이터 신호의 크기에 따라 구동 트랜지스터를 통해 흐르는 전류가 결정되며, 전류의 크기에 기초하여 발광 소자의 휘도 값이 결정될 수 있다.
본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 복수의 구동 회로들 각각은 NMOS TFT(N-type metal-oxide-semiconductor thin film transistor) 6개와 Oxide TFT 1개로 구현되거나 PMOS TFT(P-type metal-oxide-semiconductor thin film transistor) 5개와 Oxide TFT 2개로 구현되어 저주파수(low frequency) 구동이 가능하며 TFT 및 스캔 드라이버(scan driver)의 개수가 감소하여 제조 비용, 베젤 크기 및 소비 전력을 줄일 수 있다.
또한, 발광 소자가 Driving TFT의 드레인 노드에 연결되어 발광 소자의 소자 산포에 따른 얼룩 문제가 해결될 수 있다.
그리고, Driving TFT를 NMOS TFT로 사용하게 되어 히스테리시스(hysteresis) 특성이 개선되며, 그에 따라 화면 끌림과 같은 순간 잔상의 발생을 줄일 수 있다.
한편, 일 실시 예에 따르면, 디스플레이 패널은 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하고, 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 구동 회로는 제1 트랜지스터(Dr. TFT), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제2 트랜지스터(T2), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제3 트랜지스터(T3), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제4 트랜지스터(T4), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제5 트랜지스터(T5), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제6 트랜지스터(T6), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 캐소드에 연결되는 제7 트랜지스터(T7) 및 일단이 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되는 커패시터를 포함한다.
또한, 제2 트랜지스터(T2)의 게이트 단자 및 제7 트랜지스터(T7)의 게이트 단자는 제1 스캔 신호(SC1(n))를 수신하고, 제3 트랜지스터(T3)의 게이트 단자는 제2 스캔 신호(SC2(n))를 수신하고, 제4 트랜지스터(T4)의 게이트 단자는 제3 스캔 신호(SC2(n-1))를 수신하고, 제2 트랜지스터(T2)의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호를 수신하고, 제4 트랜지스터(T4)의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호(Vini)를 수신하고, 제7 트랜지스터(T7)의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호(VCR)를 수신하고, 제5 트랜지스터(T5)의 게이트 단자 및 제6 트랜지스터(T6)의 게이트 단자는 발광 신호를 수신하고, 발광 소자의 애노드는 제1 전원에 연결되고, 제6 트랜지스터(T6)의 드레인 단자 및 소스 단자 중 다른 하나 및 커패시터의 타단은 제2 전원에 연결될 수 있다.
그리고, 제1 시간 구간(①) 동안 제1 스캔 신호(SC1(n)), 제2 스캔 신호(SC2(n)), 제3 스캔 신호(SC2(n-1)) 및 발광 신호 각각은 로우(low) 전압이고, 제4 트랜지스터(T4)는 제1 시간 구간(①) 직후의 제2 시간 구간(②) 동안 제3 스캔 신호(SC2(n-1))가 하이(high) 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 기설정된 제1 초기화 값이며, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자에 인가될 수 있다.
또한, 제3 트랜지스터(T3)는 제2 시간 구간(②) 직후의 제3 시간 구간(③) 동안 제2 스캔 신호(SC2(n))가 하이 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가될 수 있다.
그리고, 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제3 시간 구간(③) 직후의 제4 시간 구간(④) 동안 제1 스캔 신호(SC1(n))가 하이 전압으로 변경되면 턴 온되고, 제4 트랜지스터(T4)는 제4 시간 구간(④) 동안 제3 스캔 신호(SC2(n-1))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 제1 데이터 값이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VCR)는 기설정된 제2 초기화 값(VCR(A))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 캐소드에 인가될 수 있다.
또한, 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제4 시간 구간(④) 직후의 제5 시간 구간(⑤) 동안 제1 스캔 신호(SC1(n))가 로우 전압으로 변경되면 턴 오프되고, 제3 트랜지스터(T3)는 제5 시간 구간(⑤) 동안 제2 스캔 신호(SC2(n))가 로우 전압으로 변경되면 턴 오프되고, 데이터 신호는 커패시터를 통해 제1 트랜지스터(Dr. TFT)의 게이트 단자, 드레인 단자 및 소스 단자에 유지될 수 있다.
그리고, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제5 시간 구간(⑤) 직후의 제6 시간 구간(⑥) 동안 발광 신호가 하이 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
또한, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제6 시간 구간(⑥) 직후의 제7 시간 구간(⑦) 동안 발광 신호가 로우 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
그리고, 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제7 시간 구간(⑦) 직후의 제8 시간 구간(⑧) 동안 디스플레이 패널이 제1 모드에서 제2 모드로 변경되면, 제1 스캔 신호(SC1(n))가 하이 전압으로 변경됨에 따라 턴 온되고, 데이터 신호는 제1 데이터 값에 기초하여 획득된 제2 데이터 값이며, 제2 트랜지스터(T2)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자 및 소스 단자에 인가되고, 제2 초기화 신호(VCR)는 기설정된 제3 초기화 값(VCR(B))이며, 제7 트랜지스터(T7)가 턴 온됨에 따라 발광 소자의 캐소드에 인가될 수 있다.
또한, 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)는 제8 시간 구간(⑧) 직후의 제9 시간 구간(⑨) 동안 제1 스캔 신호(SC1(n))가 로우 전압으로 변경되면 턴 오프될 수 있다.
그리고, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제9 시간 구간(⑨) 직후의 제10 시간 구간(⑩) 동안 발광 신호가 하이 전압으로 변경되면 턴 온되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 발광할 수 있다.
또한, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제10 시간 구간(⑩) 직후의 제11 시간 구간 동안 발광 신호가 로우 전압으로 변경되면 턴 오프되고, 발광 소자는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 오프됨에 따라 발광이 중단될 수 있다.
그리고, 디스플레이 패널은 디스플레이 패널의 사용 상태에 기초하여 제1 모드에서 제2 모드로 변경될 수 있다.
또한, 제1 트랜지스터(Dr. TFT), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 각각은 NMOS(N-type metal-oxide-semiconductor) LTPS(low temperature polycrystaline silicon) TFT(thin film transistor)이고, 제3 트랜지스터(T3)는 NMOS Oxide TFT일 수 있다.
그리고, 제1 스캔 신호(SC1(n)) 및 제2 스캔 신호(SC2(n))는 복수의 서브 픽셀들 중 제1 서브 픽셀을 제어하기 위한 신호이고, 제3 스캔 신호(SC2(n-1))는 복수의 서브 픽셀들 중 제1 서브 픽셀의 상단에 배치된 제2 서브 픽셀을 제어하기 위한 신호일 수 있다.
일 실시 예에 따르면, 디스플레이 패널은 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하고, 복수의 서브 픽셀들 각각은 발광 소자 및 구동 회로를 포함하며, 구동 회로는 제1 트랜지스터(Dr. TFT), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제2 트랜지스터(T2), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제3 트랜지스터(T3), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제4 트랜지스터(T4), 드레인 단자 및 소스 단자 중 어느 하나가 제1 트랜지스터(Dr. TFT)의 소스 단자에 연결되는 제5 트랜지스터(T5), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되며 다른 하나가 제1 트랜지스터(Dr. TFT)의 드레인 단자에 연결되는 제6 트랜지스터(T6), 드레인 단자 및 소스 단자 중 어느 하나가 발광 소자의 애노드에 연결되는 제7 트랜지스터(T7) 및 일단이 제1 트랜지스터(Dr. TFT)의 게이트 단자에 연결되는 커패시터를 포함한다.
또한, 제2 트랜지스터(T2)의 게이트 단자 및 제7 트랜지스터(T7)의 게이트 단자는 제1 스캔 신호(SC1(n))를 수신하고, 제3 트랜지스터(T3)의 게이트 단자는 제2 스캔 신호(SC2(n))를 수신하고, 제4 트랜지스터(T4)의 게이트 단자는 제3 스캔 신호(SC2(n-1))를 수신하고, 제2 트랜지스터(T2)의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호를 수신하고, 제4 트랜지스터(T4)의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호(Vini)를 수신하고, 제7 트랜지스터(T7)의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호(VCR)를 수신하고, 제5 트랜지스터(T5)의 게이트 단자 및 제6 트랜지스터(T6)의 게이트 단자는 발광 신호를 수신하고, 제5 트랜지스터(T5)의 드레인 단자 및 소스 단자 중 다른 하나 및 커패시터의 타단은 제1 전원에 연결되고, 발광 소자의 캐소드는 제2 전원에 연결될 수 있다.
그리고, 제1 시간 구간(①) 동안 제1 스캔 신호(SC1(n)) 및 발광 신호 각각은 하이(high) 전압이고, 제2 스캔 신호(SC2(n)) 및 제3 스캔 신호(SC2(n-1)) 각각은 로우(low) 전압이고, 제4 트랜지스터(T4)는 제1 시간 구간(①) 직후의 제2 시간 구간(②) 동안 제3 스캔 신호(SC2(n-1))가 하이(high) 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 기설정된 제1 초기화 값이며, 제4 트랜지스터(T4)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 드레인 단자에 인가될 수 있다.
또한, 제3 트랜지스터(T3)는 제2 시간 구간(②) 직후의 제3 시간 구간(③) 동안 제2 스캔 신호(SC2(n))가 하이 전압으로 변경되면 턴 온되고, 제1 초기화 신호(Vini)는 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(Dr. TFT)의 게이트 단자에 인가될 수 있다.
일 실시 예에 따르면, 디스플레이 패널의 동작 방법은 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 제1 초기화 신호(Vini)를 인가하는 동작, 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 데이터 신호를 인가하고, 구동 트랜지스터와 발광 소자의 일단에 제2 초기화 신호(VCR)를 인가하는 동작, 구동 트랜지스터의 게이트 단자에 인가된 데이터 신호를 커패시터를 통해 유지하는 동작 및 구동 트랜지스터의 드레인 단자와 발광 소자의 사이에 배치된 제1 발광 트랜지스터 및 구동 트랜지스터의 소스 단자에 연결된 제2 발광 트랜지스터를 턴 온시켜 발광 소자가 발광하는 동작을 포함한다.
한편, 본 개시의 일시 예에 따르면, 이상에서 설명된 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치(예: 전자 장치(A))를 포함할 수 있다. 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 프로세서의 제어 하에 다른 구성요소들을 이용하여 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
또한, 본 개시의 일 실시 예에 따르면, 이상에서 설명된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
또한, 본 개시의 일 실시 예에 따르면, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
한편, 상술한 다양한 실시 예들에 따른 기기의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium)에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 기기에서의 처리 동작을 특정 기기가 수행하도록 한다. 비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
또한, 상술한 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 디스플레이 패널 110 : 복수의 발광 소자들
120 : 복수의 구동 회로들 310 : 패널 구동부
320 : 프로세서

Claims (20)

  1. 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하는 디스플레이 패널에 있어서,
    상기 복수의 서브 픽셀들 각각은,
    발광 소자; 및
    구동 회로;를 포함하며,
    상기 구동 회로는,
    제1 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 캐소드에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제5 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제6 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 캐소드에 연결되는 제7 트랜지스터; 및
    일단이 상기 제1 트랜지스터의 게이트 단자에 연결되는 커패시터;를 포함하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제2 트랜지스터의 게이트 단자 및 상기 제7 트랜지스터의 게이트 단자는 제1 스캔 신호를 수신하고,
    상기 제3 트랜지스터의 게이트 단자는 제2 스캔 신호를 수신하고,
    상기 제4 트랜지스터의 게이트 단자는 제3 스캔 신호를 수신하고,
    상기 제2 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호를 수신하고,
    상기 제4 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호를 수신하고,
    상기 제7 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호를 수신하고,
    상기 제5 트랜지스터의 게이트 단자 및 상기 제6 트랜지스터의 게이트 단자는 발광 신호를 수신하고,
    상기 발광 소자의 애노드는 제1 전원에 연결되고,
    상기 제6 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나 및 상기 커패시터의 타단은 제2 전원에 연결되는, 디스플레이 패널.
  3. 제2항에 있어서,
    제1 시간 구간 동안 상기 제1 스캔 신호, 상기 제2 스캔 신호, 상기 제3 스캔 신호 및 상기 발광 신호 각각은 로우(low) 전압이고,
    상기 제4 트랜지스터는,
    상기 제1 시간 구간 직후의 제2 시간 구간 동안 상기 제3 스캔 신호가 하이(high) 전압으로 변경되면 턴 온되고,
    상기 제1 초기화 신호는,
    기설정된 제1 초기화 값이며, 상기 제4 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 드레인 단자에 인가되는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제3 트랜지스터는,
    상기 제2 시간 구간 직후의 제3 시간 구간 동안 상기 제2 스캔 신호가 하이 전압으로 변경되면 턴 온되고,
    상기 제1 초기화 신호는,
    상기 제3 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 게이트 단자에 인가되는, 디스플레이 패널.
  5. 제4항에 있어서,
    상기 제2 트랜지스터 및 상기 제7 트랜지스터는,
    상기 제3 시간 구간 직후의 제4 시간 구간 동안 상기 제1 스캔 신호가 하이 전압으로 변경되면 턴 온되고,
    상기 제4 트랜지스터는,
    상기 제4 시간 구간 동안 상기 제3 스캔 신호가 로우 전압으로 변경되면 턴 오프되고,
    상기 데이터 신호는,
    제1 데이터 값이며, 상기 제2 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 인가되고,
    상기 제2 초기화 신호는,
    기설정된 제2 초기화 값이며, 상기 제7 트랜지스터가 턴 온됨에 따라 상기 발광 소자의 캐소드에 인가되는, 디스플레이 패널.
  6. 제5항에 있어서,
    상기 제2 트랜지스터 및 상기 제7 트랜지스터는,
    상기 제4 시간 구간 직후의 제5 시간 구간 동안 상기 제1 스캔 신호가 로우 전압으로 변경되면 턴 오프되고,
    상기 제3 트랜지스터는,
    상기 제5 시간 구간 동안 상기 제2 스캔 신호가 로우 전압으로 변경되면 턴 오프되고,
    상기 데이터 신호는,
    상기 커패시터를 통해 상기 제1 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 유지되는, 디스플레이 패널.
  7. 제6항에 있어서,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터는,
    상기 제5 시간 구간 직후의 제6 시간 구간 동안 상기 발광 신호가 하이 전압으로 변경되면 턴 온되고,
    상기 발광 소자는,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴 온됨에 따라 발광하는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터는,
    상기 제6 시간 구간 직후의 제7 시간 구간 동안 상기 발광 신호가 로우 전압으로 변경되면 턴 오프되고,
    상기 발광 소자는,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴 오프됨에 따라 발광이 중단되는, 디스플레이 패널.
  9. 제8항에 있어서,
    상기 제2 트랜지스터 및 상기 제7 트랜지스터는,
    상기 제7 시간 구간 직후의 제8 시간 구간 동안 상기 디스플레이 패널이 제1 모드에서 제2 모드로 변경되면, 상기 제1 스캔 신호가 하이 전압으로 변경됨에 따라 턴 온되고,
    상기 데이터 신호는,
    상기 제1 데이터 값에 기초하여 획득된 제2 데이터 값이며, 상기 제2 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 드레인 단자 및 소스 단자에 인가되고,
    상기 제2 초기화 신호는,
    기설정된 제3 초기화 값이며, 상기 제7 트랜지스터가 턴 온됨에 따라 상기 발광 소자의 캐소드에 인가되는, 디스플레이 패널.
  10. 제9항에 있어서,
    상기 제2 트랜지스터 및 상기 제7 트랜지스터는,
    상기 제8 시간 구간 직후의 제9 시간 구간 동안 상기 제1 스캔 신호가 로우 전압으로 변경되면 턴 오프되는, 디스플레이 패널.
  11. 제10항에 있어서,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터는,
    상기 제9 시간 구간 직후의 제10 시간 구간 동안 상기 발광 신호가 하이 전압으로 변경되면 턴 온되고,
    상기 발광 소자는,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴 온됨에 따라 발광하는, 디스플레이 패널.
  12. 제11항에 있어서,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터는,
    상기 제10 시간 구간 직후의 제11 시간 구간 동안 상기 발광 신호가 로우 전압으로 변경되면 턴 오프되고,
    상기 발광 소자는,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴 오프됨에 따라 발광이 중단되는, 디스플레이 패널.
  13. 제9항에 있어서,
    상기 디스플레이 패널은,
    상기 디스플레이 패널의 사용 상태에 기초하여 상기 제1 모드에서 상기 제2 모드로 변경되는, 디스플레이 패널.
  14. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터 각각은,
    NMOS(N-type metal-oxide-semiconductor) LTPS(low temperature polycrystaline silicon) TFT(thin film transistor)이고,
    상기 제3 트랜지스터는,
    NMOS Oxide TFT인, 디스플레이 패널.
  15. 제2항에 있어서,
    상기 제1 스캔 신호 및 상기 제2 스캔 신호는,
    상기 복수의 서브 픽셀들 중 제1 서브 픽셀을 제어하기 위한 신호이고,
    상기 제3 스캔 신호는,
    상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀의 상단에 배치된 제2 서브 픽셀을 제어하기 위한 신호인, 디스플레이 패널.
  16. 복수의 서브 픽셀들을 각각 포함하는 복수의 픽셀들을 포함하는 디스플레이 패널에 있어서,
    상기 복수의 서브 픽셀들 각각은,
    발광 소자; 및
    구동 회로;를 포함하며,
    상기 구동 회로는,
    제1 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제2 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 게이트 단자에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제3 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제4 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 제1 트랜지스터의 소스 단자에 연결되는 제5 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 애노드에 연결되며 다른 하나가 상기 제1 트랜지스터의 드레인 단자에 연결되는 제6 트랜지스터;
    드레인 단자 및 소스 단자 중 어느 하나가 상기 발광 소자의 애노드에 연결되는 제7 트랜지스터; 및
    일단이 상기 제1 트랜지스터의 게이트 단자에 연결되는 커패시터;를 포함하는, 디스플레이 패널.
  17. 제16항에 있어서,
    상기 제2 트랜지스터의 게이트 단자 및 상기 제7 트랜지스터의 게이트 단자는 제1 스캔 신호를 수신하고,
    상기 제3 트랜지스터의 게이트 단자는 제2 스캔 신호를 수신하고,
    상기 제4 트랜지스터의 게이트 단자는 제3 스캔 신호를 수신하고,
    상기 제2 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 데이터 신호를 수신하고,
    상기 제4 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 제1 초기화 신호를 수신하고,
    상기 제7 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나는 제2 초기화 신호를 수신하고,
    상기 제5 트랜지스터의 게이트 단자 및 상기 제6 트랜지스터의 게이트 단자는 발광 신호를 수신하고,
    상기 제5 트랜지스터의 드레인 단자 및 소스 단자 중 다른 하나 및 상기 커패시터의 타단은 제1 전원에 연결되고,
    상기 발광 소자의 캐소드는 제2 전원에 연결되는, 디스플레이 패널.
  18. 제17항에 있어서,
    제1 시간 구간 동안 상기 제1 스캔 신호 및 상기 발광 신호 각각은 하이(high) 전압이고,
    상기 제2 스캔 신호 및 상기 제3 스캔 신호 각각은 로우(low) 전압이고,
    상기 제4 트랜지스터는,
    상기 제1 시간 구간 직후의 제2 시간 구간 동안 상기 제3 스캔 신호가 하이(high) 전압으로 변경되면 턴 온되고,
    상기 제1 초기화 신호는,
    기설정된 제1 초기화 값이며, 상기 제4 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 드레인 단자에 인가되는, 디스플레이 패널.
  19. 제18항에 있어서,
    상기 제3 트랜지스터는,
    상기 제2 시간 구간 직후의 제3 시간 구간 동안 상기 제2 스캔 신호가 하이 전압으로 변경되면 턴 온되고,
    상기 제1 초기화 신호는,
    상기 제3 트랜지스터가 턴 온됨에 따라 상기 제1 트랜지스터의 게이트 단자에 인가되는, 디스플레이 패널.
  20. 디스플레이 패널의 동작 방법에 있어서,
    구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 제1 초기화 신호를 인가하는 동작;
    상기 구동 트랜지스터의 게이트 단자, 드레인 단자 및 소스 단자에 데이터 신호를 인가하고, 상기 구동 트랜지스터와 발광 소자의 일단에 제2 초기화 신호를 인가하는 동작;
    상기 구동 트랜지스터의 게이트 단자에 인가된 데이터 신호를 커패시터를 통해 유지하는 동작; 및
    상기 구동 트랜지스터의 드레인 단자와 상기 발광 소자의 사이에 배치된 제1 발광 트랜지스터 및 상기 구동 트랜지스터의 소스 단자에 연결된 제2 발광 트랜지스터를 턴 온시켜 상기 발광 소자가 발광하는 동작;을 포함하는 동작 방법.
KR1020210119621A 2021-09-08 2021-09-08 디스플레이 패널 및 그 동작 방법 KR20230036763A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210119621A KR20230036763A (ko) 2021-09-08 2021-09-08 디스플레이 패널 및 그 동작 방법
PCT/KR2022/008053 WO2023038234A1 (ko) 2021-09-08 2022-06-08 디스플레이 패널 및 그 동작 방법
US18/097,647 US11996046B2 (en) 2021-09-08 2023-01-17 Display panel and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210119621A KR20230036763A (ko) 2021-09-08 2021-09-08 디스플레이 패널 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230036763A true KR20230036763A (ko) 2023-03-15

Family

ID=85507683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210119621A KR20230036763A (ko) 2021-09-08 2021-09-08 디스플레이 패널 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11996046B2 (ko)
KR (1) KR20230036763A (ko)
WO (1) WO2023038234A1 (ko)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR101338312B1 (ko) 2008-04-30 2013-12-09 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
KR101058111B1 (ko) 2009-09-22 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR102333142B1 (ko) 2014-04-04 2021-12-02 삼성디스플레이 주식회사 화소 및 상기 화소를 포함하는 유기발광 표시장치
KR102185361B1 (ko) 2014-04-04 2020-12-02 삼성디스플레이 주식회사 화소 및 상기 화소를 포함하는 유기발광 표시장치
KR102315780B1 (ko) 2015-01-19 2021-10-22 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 시스템 및 화소
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN107230451B (zh) 2017-07-11 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102032776B1 (ko) 2017-10-11 2019-10-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
CN110021273B (zh) 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102555805B1 (ko) 2018-10-01 2023-07-17 삼성디스플레이 주식회사 표시 패널의 화소 및 표시 장치
US10706782B2 (en) 2018-10-26 2020-07-07 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with short one horizontal time
US10714008B1 (en) 2019-06-03 2020-07-14 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit
KR102665185B1 (ko) * 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210054114A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
KR20210080789A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
KR20210081507A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
KR102667950B1 (ko) 2019-12-24 2024-05-21 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20210086801A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210092870A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20210094859A (ko) * 2020-01-22 2021-07-30 삼성전자주식회사 디스플레이를 포함하는 전자 장치 및 상기 디스플레이를 구동하는 방법
US11322087B1 (en) * 2021-04-22 2022-05-03 Sharp Kabushiki Kaisha Pixel circuit with threshold voltage compensation

Also Published As

Publication number Publication date
US11996046B2 (en) 2024-05-28
US20230178023A1 (en) 2023-06-08
WO2023038234A1 (ko) 2023-03-16

Similar Documents

Publication Publication Date Title
US11837162B2 (en) Pixel circuit and driving method thereof, display panel
KR102616033B1 (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
CN109523956B (zh) 像素电路及其驱动方法、显示装置
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
CN110235193B (zh) 像素电路及其驱动方法、显示装置及其驱动方法
CN109872692B (zh) 像素电路及其驱动方法、显示装置
WO2018095031A1 (zh) 像素电路及其驱动方法、以及显示面板
CN110021273B (zh) 像素电路及其驱动方法、显示面板
WO2019134459A1 (zh) 像素电路及其驱动方法、显示装置
JP2014029424A (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
KR102182382B1 (ko) 유기발광소자표시장치 및 그 구동방법
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR102572575B1 (ko) 유기발광표시장치 및 그 구동방법
US12008965B2 (en) Display panel and display device using the same
CN116110334A (zh) 显示装置以及数据驱动电路
KR20230036763A (ko) 디스플레이 패널 및 그 동작 방법
US9318039B2 (en) Method of operating an organic light emitting display device, and organic light emitting display device
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법
US11929025B2 (en) Display device comprising pixel driving circuit
KR20050034113A (ko) 유기 전계 발광 표시 장치
KR20100083016A (ko) 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치
CN116416896A (zh) 发光显示装置及其驱动方法
KR20230009053A (ko) 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
KR20240077072A (ko) 디스플레이 장치