KR20210086801A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210086801A
KR20210086801A KR1020190178321A KR20190178321A KR20210086801A KR 20210086801 A KR20210086801 A KR 20210086801A KR 1020190178321 A KR1020190178321 A KR 1020190178321A KR 20190178321 A KR20190178321 A KR 20190178321A KR 20210086801 A KR20210086801 A KR 20210086801A
Authority
KR
South Korea
Prior art keywords
transistor
initialization
scan
line
pixel
Prior art date
Application number
KR1020190178321A
Other languages
English (en)
Other versions
KR102715708B1 (ko
Inventor
오경환
정진태
가지현
곽원규
박형준
변창수
이지은
인해정
황원미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190178321A priority Critical patent/KR102715708B1/ko
Priority claimed from KR1020190178321A external-priority patent/KR102715708B1/ko
Priority to US17/078,088 priority patent/US11257422B2/en
Priority to CN202011578410.6A priority patent/CN113129833A/zh
Publication of KR20210086801A publication Critical patent/KR20210086801A/ko
Priority to US17/586,711 priority patent/US11741885B2/en
Priority to US18/231,719 priority patent/US12118924B2/en
Application granted granted Critical
Publication of KR102715708B1 publication Critical patent/KR102715708B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 제1 기간 및 제2 기간에 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부; 제1 기간에 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부; 제1 기간 및 제2 기간에 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 제1 기간에 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및 제1 초기화선을 통해 화소들에 제1 초기화 전원을 공급하고, 제2 초기화선을 통해 화소들에 제2 초기화 전원을 공급하는 전원 공급부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
표시 장치는 외부에서 인가되는 제어 신호들을 이용하여 표시 패널에 영상을 표시한다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 배선을 통해 제공되는 신호들에 각각 응답하여 턴 온되어 구동 전류를 생성하고, 발광 소자가 구동 전류에 대응하여 발광한다.
최근에는 고해상도 구동, 저전력 구동, 입체 영상 구동 등을 위한 다양한 구동 주파수(또는, 영상 리프레시 레이트)에 대응하는 표시 장치에 대한 필요성이 대두되고 있다.
특히, 표시 장치의 구동 효율 향상 및 소비 전력을 최소화하기 위하여 표시 장치를 저주파로 구동하는 방법이 사용된다. 따라서, 표시 장치가 저주파로 구동될 때 표시 품질을 향상시킬 수 있는 방법이 요구된다.
본 발명의 일 목적은 제1 화소행과 제2 화소행에 서로 다른 초기화 전원들을 공급하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 제1 기간 및 제2 기간에 상기 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제1 기간에 상기 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부; 상기 제1 기간 및 상기 제2 기간에 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 상기 제1 기간에 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및 제1 초기화선을 통해 상기 화소들에 제1 초기화 전원을 공급하고, 제2 초기화선을 통해 상기 화소들에 제2 초기화 전원을 공급하는 전원 공급부를 포함할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는, 제1 주기로 상기 제1 초기화 전원을 하이 레벨과 로우 레벨로 교번하여 출력할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는, 상기 제1 주기로 상기 제2 초기화 전원을 상기 하이 레벨과 상기 로우 레벨로 교번하여 출력할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는, 상기 제2 초기화 전원의 하이 레벨을 상기 제1 초기화 전원의 상기 로우 레벨에 중첩하여 출력하고, 상기 제2 초기화 전원의 로우 레벨을 상기 제1 초기화 전원의 상기 하이 레벨에 중첩하여 출력할 수 있다.
일 실시예에 의하면, 상기 제1 주기는 2 수평주기에 상응할 수 있다.
일 실시예에 의하면, 상기 화소들 중 i(단, i는 자연수)번째 화소행에 위치하는 화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 상기 데이터선들 중 하나와 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제2 노드와 제1 트랜지스터의 제2 전극에 접속되는 제3 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터; 상기 제1 노드와 상기 제1 초기화선 사이 또는 상기 제3 노드와 상기 제1 초기화선 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제4 트랜지스터; 상기 제2 노드와 상기 제1 초기화선 사이에 접속되며, 상기 제2 주사 신호에 의해 턴-온되는 제7 트랜지스터; 및 상기 발광 소자의 제1 전극과 상기 제2 초기화선 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제8 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 i번째 화소행에 위치하는 화소는, 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터; 및 상기 제3 노드와 상기 발광 소자의 상기 제1 전극 사이에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 제4 트랜지스터와 제7 트랜지스터는 서로 다른 시점에 턴-온될 수 있다.
일 실시예에 의하면, 상기 제1 초기화 전원이 상기 하이 레벨로 공급될 때, 상기 제4 트랜지스터가 턴-온되고, 상기 제1 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 제7 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터의 게이트 전극은 i-2번째 제1 주사선에 접속될 수 있다.
일 실시예에 의하면, 상기 제7 트랜지스터의 게이트 전극은 i-3번째 제2 주사선에 접속될 수 있다.
일 실시예에 의하면, 상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 제8 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 제8 트랜지스터의 게이트 전극은 상기 i번째 제1 주사선에 접속될 수 있다.
일 실시예에 의하면, 상기 제8 트랜지스터의 게이트 전극은 i-2번째 제1 주사선에 접속될 수 있다.
일 실시예에 의하면, 상기 제2 초기화선은, 상기 화소들 중 i+1번째 화소행에 위치하는 화소에 포함되는 제4 트랜지스터 및 제7 트랜지스터에 접속될 수 있다. 상기 제1 초기화선은, 상기 i+1번째 화소행에 위치하는 화소의 제8 트랜지스터에 접속될 수 있다.
일 실시예에 의하면, 상기 제2 초기화 전원이 상기 하이 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 상기 제4 트랜지스터가 턴-온될 수 있다. 상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 상기 제7 트랜지스터가 턴-온될 수 있다. 상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 제8 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 i번째 화소행과 상기 화소들 중 i+1번째 화소행 사이에 상기 제1 초기화선 및 상기 제2 초기화선 중 하나가 배치될 수 있다.
일 실시예에 의하면, 상기 제1 초기화선은 상기 i번째 화소행과 상기 i+1번째 화소행 사이에서 상기 화소행 방향으로 연장되며, 상기 제2 초기화선은 상기 i+1번째 화소행과 상기 화소들 중 i+2번째 화소행 사이에서 상기 화소행 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 제1 초기화선은, 상기 i번째 화소행에 위치하는 화소의 제4 및 제7 트랜지스터들, 및 상기 i+1번째 화소행에 위치하는 화소의 제8 트랜지스터에 접속될 수 있다.
일 실시예에 의하면, 상기 제1 초기화선 및 상기 제2 초기화선은 화소열 방향을 따라 서로 교번하여 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치 제1 트랜지스터를 주기적으로 온-바이어스 상태 또는 오프-바이어스 상태로 제어함으로써 제1 트랜지스터의 히스테리시스 변화 및 편차를 개선할 수 있다. 따라서, 히스테리시스 특성에 의한 저주파 구동에서의 플리커 및 고주파 구동에서의 스텝 효율이 개선되고, 영상 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소들의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소들의 동작의 일 예를 나타내는 타이밍도이다.
도 4는 도 2의 화소들의 동작의 다른 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 6은 도 1의 표시 장치에 포함되는 화소들에 제1 초기화선 및 제2 초기화선이 연결되는 일 예를 나타내는 도면이다.
도 7 내지 도 10은 도 1의 표시 장치에 포함되는 화소들의 일 예들을 나타내는 회로도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200, 300), 발광 구동부(500), 데이터 구동부(600), 및 타이밍 제어부(700)를 포함할 수 있다. 표시 장치(1000)는 전원 공급부(800)를 더 포함할 수 있다.
일 실시예에서, 주사 구동부(200, 300)는 제1 주사 구동부(200) 및 제2 주사 구동부(300)의 구성 및 동작으로 구분될 수 있다. 다만, 주사 구동부(200, 300)의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 구동 주파수(또는, 영상 리프레시 레이트, 화면 재생률)로 영상을 표시할 수 있다. 구동 주파수는 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 구동 주파수는 화면 주사율, 화면 재생 빈도수라고도 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 영상 리프레시 레이트는 데이터 구동부(600) 및/또는 제2 주사 구동부(300)의 출력 주파수이다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 제2 주사 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(600)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 영상 리프레시 레이트(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 데이터선(D)들, 주사선들(S1, S2), 및 발광 제어선(E)들에 접속되도록 위치되는 화소(PX)들을 구비한다. 화소(PX)들은 외부로부터 제1 전원(VDD), 및 제2 전원(VSS)의 전압들을 공급받을 수 있다. 일 실시예에서, 화소(PX)들 각각은 제1 초기화 전원(Vint1)의 전압 또는 제2 초기화 전원(Vint2)의 전압을 더 공급받을 수 있다.
타이밍 제어부(700)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 주사 구동 제어 신호(SCS1), 제2 주사 구동 제어 신호(SCS2), 발광 구동 제어 신호(ECS), 및 데이터 구동 제어 신호(DCS)를 생성할 수 있다. 제1 주사 구동 제어 신호(SCS1)는 제1 주사 구동부(200)로 공급되고, 제2 주사 구동 제어 신호(SCS2)는 제2 주사 구동부(300)로 공급될 수 있다. 또한, 발광 구동 제어 신호(ECS)는 발광 구동부(500)로 공급되고, 데이터 구동 제어 신호(DCS)는 데이터 구동부(600)로 공급될 수 있다. 그리고, 타이밍 제어부(700)는 외부로부터 공급되는 영상 데이터를 재정렬하여 데이터 구동부(600)에 공급할 수 있다.
데이터 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
실시예에 따라, 타이밍 제어부(700)는 전원 공급부(800)의 구동을 제어하기 위한 전원 제어 신호(PCS)를 생성할 수 있다. 전원 제어 신호(PCS)는 제1 전원(VDD), 제2 전원(VSS), 제1 초기화 전원(Vint1), 및 제2 초기화 전원(Vint2) 중 적어도 하나의 공급 타이밍 및/또는 전압 레벨을 제어할 수 있다.
데이터 구동부(600)는 재정렬된 영상 데이터(RGB)를 아날로그 형식의 데이터 신호로 변환할 수 있다. 데이터 구동부(600)는 데이터 구동 제어 신호(DCS)에 응답하여 데이터선(D)들로 데이터 신호를 공급한다.
데이터 구동부(600)는 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 데이터선(D)들로 데이터 신호를 공급한다. 예를 들어, 데이터 구동부(600)는 영상 리프레시 레이트와 동일한 주파수로 데이터선(D)들로 데이터 신호를 공급한다. 이때, 데이터선(D)들로 공급되는 데이터 신호는 제1 주사선(S1)들로 공급되는 주사 신호와 동기되도록 공급될 수 있다.
제2 주사 구동부(300)는 제2 주사 구동 제어 신호(SCS2)에 기초하여 제2 주사선(S2)들로 주사 신호를 공급한다. 일례로, 제2 주사 구동부(300)는 제2 주사선(S2)들로 제2 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제2 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
일 실시예에서, 제2 주사 구동부(300)는 제1 기간에 제2 주사 신호를 제2 주사선(S2)들로 공급할 수 있다. 제1 기간은 표시 장치(1000)의 영상 리프레시 레이트와 동일한 주파수(예를 들어, 제1 주파수)로 반복될 수 있다. 따라서, 제2 주사 구동부(300)는 영상 리프레시 레이트와 동일한 주파수로 제2 주사 신호를 공급할 수 있다. 예를 들어, 제1 주파수가 120Hz인 경우, 제1 기간은 120Hz로 반복될 수 있다.
제1 기간은 발광 기간과 비발광 기간을 포함하며, 화소(PX)들에 영상에 상응하는 데이터 신호가 기입되는 기간일 수 있다.
제1 주사 구동부(200)는 제1 주사 구동 제어 신호(SCS1)에 기초하여 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 제1 주사선(S1)들로 제1 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제1 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
제1 및 제2 주사 신호들 중 P형 트랜지스터에 공급되는 주사 신호의 게이트 온 전압은 논리 로우 레벨이고, N형 트랜지스터에 공급되는 주사 신호의 게이트 온 전압은 논리 하이 레벨일 수 있다.
일 실시예에서, 제1 주사 구동부(200)는 제1 기간 및 제2 기간에 제1 주사 신호를 제1 주사선(S1)들로 공급할 수 있다. 따라서, 제1 주사 구동부(200)는 영상 리프레시 레이트와 무관하게 제1 주사 신호를 제1 주사선(S1)들로 공급할 수 있다.
제2 기간은 표시 장치(1000)의 저주파 구동 시 활성화될 수 있다. 예를 들어, 영상 리프레시 레이트가 상기 제1 주파수보다 작은 경우, 제1 기간 직후에 제2 기간이 적어도 한 번 활성화될 수 있다.
예를 들어, 제2 기간은 발광 기간과 비발광 기간을 포함하며, 제1 주사 신호에 의해 화소(PX)들에 바이어스가 인가되는 바이어스 기간일 수 있다. 일 예로, 제1 주사 신호에 응답하여 화소(PX)의 구동 트랜지스터의 소스 전극 및/또는 드레인 전극에 소정의 전압(예를 들어, 바이어스 전압)이 인가되고, 구동 트랜지스터는 온-바이어스될 수 있다. 제2 기간은 저주파 구동에 적용되는 구동 기간이며, 제1 기간에 프로그램된 영상을 유지하는 기간이므로, 유지 서브-프레임(holding sub-frame)으로 정의될 수 있다.
영상 리프레시 레이트에 따라 제2 기간이 연속적으로 반복되는 횟수(또는, 연속되는 제2 기간들의 총 길이)가 달라질 수 있다.
발광 구동부(500)는 타이밍 제어부(700)로부터 발광 구동 제어 신호(ECS)를 수신하고, 발광 구동 제어 신호(ECS)에 기초하여 발광 제어선(E)들로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 구동부(500)는 발광 제어선(E)들로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어선(E)들로 발광 제어 신호가 순차적으로 공급되면 화소(PX)들이 수평 라인 단위로 비발광된다. 이를 위하여 발광 제어 신호는 화소(PX)들에 포함된 일부 트랜지스터(예를 들어, P형 트랜지스터)가 턴-오프될 수 있도록 게이트 오프 전압(예를 들어, 논리 하이 레벨)으로 설정된다.
발광 제어 신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어 신호는 제1 및 제2 주사 신호들보다 넓은 폭으로 설정될 수 있다.
발광 구동부(500)는 제1 기간 및 제2 기간에 발광 제어 신호를 발광 제어선(E)들로 공급할 수 있다. 다시 말하면, 발광 구동부(500)는 영상 리프레시 레이트(예를 들어, 제1 주파수)와 무관하게 제2 주파수로 발광 제어 신호를 출력할 수 있다.
예를 들어, 제2 주파수(즉, 발광 제어 신호의 출력 주파수)가 120Hz이고 제1 주파수(즉, 영상 리프레시 레이트)가 60Hz인 경우, 제1 기간과 하나의 제2 기간이 서로 교번하여 반복될 수 있다. 제2 주파수가 120Hz이고 제1 주파수가 30Hz인 경우, 제1 기간과 두 번의 연속된 제2 기간들이 반복될 수 있다.
일 실시예에서, 제1 주파수와 제2 주파수가 동일하면, 제1 기간만이 반복될 수 있다.
전원 공급부(800)는 전원 제어 신호(PCS)에 기초하여 제1 전원(VDD), 제2 전원(VSS), 제1 초기화 전원(Vint1), 및 제2 초기화 전원(Vint2) 중 적어도 하나를 화소부(100)에 공급할 수 있다. 전원 공급부(800)는 제1 초기화선을 통해 화소(PX)들 중 일부에 제1 초기화 전원(Vint1)을 공급하고, 제2 초기화선을 통해 화소(PX)들 중 다른 일부에 제2 초기화 전원(Vint2)을 공급할 수 있다.
제1 및 제2 초기화 전원들(Vint1, Vint2)은 하이 레벨과 로우 레벨을 교번하여 출력될 수 있다.
일 실시예에서, 전원 공급부(800)는 주사 신호들 또는 발광 제어 신호의 논리 로우 레벨과 논리 하이 레벨을 결정하는 고전위 전압 및 저전위 전압을 생성할 수도 있다. 제1 및 제2 초기화 전원들(Vint1, Vint2)의 하이 레벨은 상기 고전위 전압과 동일할 수도 있고, 다르게 설정될 수도 있다. 이와 마찬가지로, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 로우 레벨은 상기 저전위 전압과 동일할 수도 있고, 다르게 설정될 수도 있다.
한편, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인(또는, 현재 화소행)에 위치된 화소(PX)들은 이전 수평 라인(또는, 이전 화소행)에 위치된 주사선 및/또는 이후 수평 라인(또는, 이후 화소행)에 위치된 주사선과 추가로 접속될 수 있다. 이를 위하여, 화소부(100)에는 도시되지 않은 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소들의 일 예를 나타내는 회로도이다.
도 2를 참조하면, i번째 화소행(i번째 수평 라인)에 위치하는 i번째 화소(PXi) 및 i+1번째 화소행(i+1번째 수평 라인)에 위치하는 i+1번째 화소(PXi+1)는 실질적으로 동일한 화소 구조를 가질 수 있다.
i번째 화소(PXi) 및 i+1번째 화소(PXi+1)는 j번째 데이터선(Dj)에 연결될 수 있다. 이하, 화소 구조는 i번째 화소(PXi)의 구성을 중심으로 설명하기로 한다.
화소(10, 예를 들어, i번째 화소(PXi))는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제4 노드(N4)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 전원(VSS)에 접속된다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는, 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 접속된다. 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 전원(VDD)은 제2 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 j번째 데이터선(Dj)과 제1 노드(N1) 사이에 접속된다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(M2)는 i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킨다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2) 사이에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제3 트랜지스터(M3)는 i번째 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제2 노드(N2)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속된다.
일 실시예에서, 제3 트랜지스터(M3)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3)는 N형 산화물 반도체 트랜지스터일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3 트랜지스터(M3)를 턴-온시키는 게이트 온 전압은 논리 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3)를 산화물 반도체 트랜지스터로 형성하면 제2 노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
다만, 이는 예시적인 것으로서, 제3 트랜지스터(M3)는 P형 폴리 실리콘 반도체 트랜지스터로 형성될 수도 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제2 노드(N2) 사이에 접속된다. 스토리지 커패시터(Cst)는 데이터 신호에 상응하는 전압을 저장할 수 있다.
제4 트랜지스터(M4)는 i-2번째 제1 주사선(S1i-2)으로 공급되는 제1 주사 신호에 의해 턴-온되어 제1 노드(N1, 예를 들어, 제1 트랜지스터(M1)의 소스 전극)에 바이어스 전압을 공급할 수 있다. 일 실시예에서, 제4 트랜지스터(M4)는 제1 노드(N1)와 제1 초기화선(IL1) 사이에 접속될 수 있다. 제1 초기화선(IL1)으로는 제1 초기화 전원(Vint1)의 전압이 공급될 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 i-2번째 제1 주사선(S1i-2)에 접속될 수 있다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 제5 트랜지스터(M5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(M6)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
일 실시예에서, 제5 및 제6 트랜지스터들(M5, M6)은 P형 폴리 실리콘 반도체 트랜지스터일 수 있다.
제7 트랜지스터(M7)는 제2 노드(N2)와 제1 초기화선(IL1) 사이에 접속될 수 있다. 제7 트랜지스터(M7)의 게이트 전극은 i-3번째 제2 주사선(S2i-3)에 접속된다. 제7 트랜지스터(M7)는 i-3번째 제2 주사선(S2i-3)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 초기화 전원(Vint1)의 전압을 제2 노드(N2)로 공급한다.
일 실시예에서, 제7 트랜지스터(M7)는 산화물 반도체 트랜지스터로 형성될 수 있다.
제4 트랜지스터(M4)와 제7 트랜지스터(M7)는 서로 다른 기간에 턴-온될 수 있다. 예를 들어, 제7 트랜지스터(M7) 및 제4 트랜지스터(M4)는 순차적으로 턴-온될 수 있다. 일 실시예에서, 제4 트랜지스터(M4)가 턴-온될 때 제1 초기화 전원(Vint1)은 하이 레벨을 갖고, 제7 트랜지스터(M7)가 턴-온될 때, 제1 초기화 전원(Vint1)은 로우 레벨을 가질 수 있다.
일 실시예에서, 제1 초기화 전원(Vint1)의 로우 레벨은 j번째 데이터선(Dj)으로 공급되는 데이터 신호의 최저 전압보다 낮은 전압으로 설정될 수 있다. 이에 따라, 제7 트랜지스터(M7)의 턴-온에 의해 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전원(Vint1)의 로우 레벨로 초기화되고, 스토리지 커패시터(Cst)에 저장되는 전압 또한 초기화될 수 있다. 다만, 이는 예시적인 것으로서, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 로우 레벨은 제2 전원(VSS)의 전압보다 높게 설정될 수도 있다.
예를 들어, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 로우 레벨이 지나치게 낮은 경우, 제1 트랜지스터(M1)의 바이어스 변화(또는, 히스테레시스 변화)가 심해진다. 이러한 히스테리시스는 저주파 구동에서 플리커(flicker) 현상을 야기할 수 있다. 따라서, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 로우 레벨은 표시 장치의 동작 조건에 따라 소정의 전압 레벨보다 높게 설정될 수 있다. 이에 따라, 저주파 구동 시의 플리커 및 스텝 효율(step efficiency)이 개선될 수 있다.
일 실시예에서, 제1 초기화 전원(Vint1)의 하이 레벨은 제1 전원(VDD)의 전압과 유사하게 설정될 수 있다. 예를 들어, 제1 초기화 전원(Vint1)의 하이 레벨은 약 5~8V일 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 제1 초기화 전원(Vint1)의 하이 레벨이 제1 노드(N1)에 공급되고, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스 됨). 이에 따라, 일정한 크기의 제1 초기화 전원(Vint1)의 하이 레벨이 공급되므로, 제1 트랜지스터(M1)의 히스테리시스 특성이 개선되고, 화소(10)들의 제1 트랜지스터(M1)들의 바이어스 차이(히스테리시스 편차)가 감소될 수 있다.
제8 트랜지스터(M8)는 제2 초기화선(IL2)과 제4 노드(N4) 사이에 접속될 수 있다. 일 실시예에서, 제8 트랜지스터(M8)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속될 수 있다. 제2 초기화선(IL2)으로는 제2 초기화 전원(Vint2)이 공급될 수 있다.
제8 트랜지스터(M8)는 제1 주사 신호가 공급될 때 턴-온되어 제2 초기화 전원(Vint2)의 전압을 발광 소자(LD)의 제1 전극(예를 들어, 제4 노드(N4))으로 공급한다. 일 실시예에서, 제8 트랜지스터(M8)가 턴-온될 때 제2 초기화 전원(Vint2)의 로우 레벨이 제2 초기화선(IL2)을 통해 발광 소자(LD)의 제1 전극으로 공급될 수 있다.
발광 소자(LD)의 제1 전극으로 제2 초기화 전원(Vint2)의 로우 레벨이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
일 실시예에서, 제3 트랜지스터(M3) 및 제7 트랜지스터(M7)를 제외한 나머지 트랜지스터들(M1, M2, M4, M5, M6, M8)은 폴리 실리콘 트랜지스터로 형성되고, 액티브층(채널)으로서 폴리 실리콘 반도체층을 포함할 수 있다. 예를 들어, 액티브층은 저온 폴리 실리콘 공정(예를 들어, LTPS(low-temperature poly-silicon) 공정)을 통해 형성될 수 있다. 예를 들어, 폴리 실리콘 트랜지스터는 P형 폴리실리콘 트랜지스터일 수 있다.
폴리 실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
다만, 이는 예시적인 것으로서, 제1 내지 제8 트랜지스터들(M1 내지 M8)의 적어도 일부는 산화물 반도체 트랜지스터이고, 나머지 일부는 폴리 실리콘 트랜지스터일 수 있다.
일 실시예에서, i+1번째 화소(PXi+1)는 발광 소자(LD'), 제1 내지 제8 트랜지스터들(M1' 내지 M8'), 및 스토리지 커패시터(Cst)를 포함할 수 있다. i+1번째 화소(PXi+1)의 제1 내지 제8 트랜지스터들(M1' 내지 M8')의 게이트 전극들에는 각각 i번째 화소(PXi)에 접속되는 주사선들 및 발광 제어선들의 다음 주사선들 및 다음 발광 제어선들이 접속될 수 있다. 또한, i+1번째 화소(PXi+1)의 동작은 i번째 화소(PXi)의 동작과 유사하다.
일 실시예에서, i+1번째 화소(PXi+1)의 제4 트랜지스터(M4')는 제1 노드(N1')와 제2 초기화선(IL2) 사이에 접속될 수 있다. 제4 트랜지스터(M4')는 i-1번째 제1 주사선(S1i-1)으로 제1 주사 신호가 공급될 때 턴-온되어 제2 초기화 전원(Vint2)의 하이 레벨을 제1 노드(N1')로 공급한다. 즉, i+1번째 화소(PXi+1)의 제4 트랜지스터(M4')가 턴-온될 때 제2 초기화 전원(Vint2)은 하이 레벨로 공급될 수 있다. 따라서, 제2 초기화 전원(Vint2)의 하이 레벨이 i+1번째 화소(PXi+1)의 제1 노드(N1')에 공급되고, i+1번째 화소(PXi+1)의 제1 트랜지스터(M1')는 온-바이어스될 수 있다.
일 실시예에서, i+1번째 화소(PXi+1)의 제7 트랜지스터(M7')는 제2 노드(N2')와 제2 초기화선(IL2) 사이에 접속될 수 있다. 제7 트랜지스터(M7')는 i-2번째 제2 주사선(S2i-2)으로 제2 주사 신호가 공급될 때 턴-온되어 제2 초기화 전원(Vint2)의 로우 레벨을 제2 노드(N2')로 공급한다. 즉, i+1번째 화소(PXi+1)의 제7 트랜지스터(M7')가 턴-온될 때 제2 초기화 전원(Vint2)은 로우 레벨로 공급될 수 있다. 따라서, i+1번째 화소(PXi+1)의 제1 트랜지스터(M1')의 게이트 전압이 초기화될 수 있다.
일 실시예에서, i+1번째 화소(PXi+1)의 제8 트랜지스터(M8')는 제4 노드(N4')와 제1 초기화선(IL1) 사이에 접속될 수 있다. 제8 트랜지스터(M8')는 i+1번째 제1 주사선(S1i+1)으로 제1 주사 신호가 공급될 때 턴-온되어 제1 초기화 전원(Vint1)의 로우 레벨을 제4 노드(N4')로 공급한다. 즉, i+1번째 화소(PXi+1)의 제8 트랜지스터(M8')가 턴-온될 때 제1 초기화 전원(Vint1)은 로우 레벨로 공급될 수 있다. 따라서, i+1번째 화소(PXi+1)의 발광 소자(LD')의 애노드 전압이 초기화될 수 있다.
상술한 바와 같이, 제1 초기화선(IL1)은 i번째 화소(PXi)의 제4 트랜지스터(M4) 및 제7 트랜지스터(M7) 및 i+1번째 화소(PXi+1)의 제8 트랜지스터(M8')에 접속되고, 제2 초기화선(IL2)은 i번째 화소(PXi)의 제8 트랜지스터(M8) 및 i+1번째 화소(PXi+1)의 제4 트랜지스터(M4') 및 제7 트랜지스터(M7')에 접속될 수 있다. 또한, 제1 초기화 전원(Vint1) 및 제2 초기화 전원(Vint2)은 서로 교번하여 하이 레벨(또는, 로우 레벨)을 갖도록 공급될 수 있다. 따라서, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 스윙에 의해 제1 트랜지스터(M1)에 온-바이어스가 주기적으로 인가되고 제1 트랜지스터(M1)의 게이트 전압이 주기적으로 초기화됨으로써 저주파 구동의 플리커 및 고주파 구동에서의 스텝 효율이 개선될 수 있다.
또한, 바이어스 전압 등을 인가하기 위한 배선 및 전원의 추가 없이 주기적으로 제1 및 제2 초기화 전원들(Vint1, Vint2)의 전압들을 변경하여 초기화, 온-바이어스 동작이 수행되므로, 제조 비용이 감소되고 표시 패널의 복잡도가 개선될 수 있다. 그러므로, 표시 장치(1000)의 영상 품질이 향상될 수 있다.
도 3은 도 2의 화소들의 동작의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 화소(10)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 제1 기간(P1)은 출력 영상에 실제로 대응하는 데이터 신호(DS)가 기입되는 기간을 포함할 수 있다.
화소(10) 및 표시 장치(1000)는 발광 기간(EP)과 비발광 기간(NEP)으로 구분되어 동작할 수 있다.
도 3은 제1 기간(P1) 동안의 화소(10)의 동작을 보여준다. 예를 들어, 표시 장치(1000)는 제1 주파수로 영상을 표시하는 제1 모드로 구동될 수 있다.
표시 장치(1000)가 제1 모드로 구동되는 경우, 화소(10)는 제1 주파수로 제1 주사 신호 및 제2 주사 신호를 공급받을 수 있다. 발광 제어 신호 또한 제1 주파수로 공급될 수 있다.
i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급되는 기간(즉, 논리 하이 레벨의 발광 제어 신호가 공급되는 기간)은 화소(10)의 비발광 기간(NEP)이다. i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급되지 않는 기간(즉, 논리 로우 레벨의 발광 제어 신호가 공급되는 기간)은 화소(10)의 발광 기간(EP)이다.
비발광 기간(NEP)에는 발광 제어 신호에 의해 제5 및 제6 트랜지스터들(M5, M6)이 턴-오프되어 화소(10)가 발광하지 않는다.
한편, 비발광 기간(NEP)은 초기화 기간(IP), 바이어스 기간(BP), 및 기입 기간(WP)을 포함할 수 있다. 여기서, 제1 주사 신호는 바이어스 기간(BP) 및 기입 기간(WP)에 공급되고, 제2 주사 신호는 초기화 기간(IP) 및 기입 기간(WP)에 공급된다.
일 실시예에서, 초기화 기간(IP), 바이어스 기간(BP), 및 기입 기간(WP)은 각각 약 1수평주기에 상응할 수 있다. 또한, 제1 주사 신호 및 제2 주사 신호의 펄스 폭들은 각각 약 1수평주기에 상응할 수 있다.
일 실시예에서, 전원 공급부(800)는 제1 주기로 제1 초기화 전원(Vint1)을 하이 레벨과 로우 레벨로 교번하여 출력할 수 있다. 예를 들어, 제1 주기는 약 2수평주기에 상응할 수 있다. 따라서, i-3번째 제2 주사선(S2i-3)으로 제2 주사 신호가 공급될 때 제1 초기화 전원(Vint1)은 로우 레벨로 출력되며, i-2번째 제1 주사선(S1i-2, 및 i-2번째 제2 주사선)으로 제2 주사 신호가 공급될 때 제1 초기화 전원(Vint1)은 하이 레벨로 출력될 수 있다.
이와 마찬가지로, 전원 공급부(800)는 제1 주기로 제2 초기화 전원(Vint2)을 하이 레벨과 로우 레벨로 교번하여 출력할 수 있다. 전원 공급부(800)는, 제2 초기화 전원(Vint2)의 하이 레벨을 제1 초기화 전원(Vint1)의 로우 레벨에 중첩하여 출력하고, 제2 초기화 전원(Vint2)의 로우 레벨을 제1 초기화 전원(Vint1)의 하이 레벨에 중첩하여 출력할 수 있다. 따라서, i번째 화소(PXi)와 i+1번째 화소(PXi+1)의 구동들은 1수평주기 차이로 각각 초기화 기간(IP), 바이어스 기간(BP), 및 기입 기간(WP)을 가질 수 있다.
i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급된 후, 초기화 기간(IP)에 제2 주사 신호가 i-3번째 제2 주사선(S2i-3)으로 공급될 수 있다. 제2 주사 신호는 N형 트랜지스터들을 제어하는 신호이며, 논리 하이 레벨을 갖는다.
초기화 기간(IP)에 제2 주사 신호에 응답하여 제7 트랜지스터(M7)가 턴-온될 수 있다. 제7 트랜지스터(M7)가 턴-온되면, 제1 초기화 전원(Vint1)의 로우 레벨이 제2 노드(N2)로 공급될 수 있다. 따라서, 제1 트랜지스터(M1)의 게이트 전압(예를 들어, 스토리지 커패시터(Cst)에 충전되는 전압)이 초기화될 수 있다.
바이어스 기간(BP)에 제1 주사 신호가 i-2번째 제1 주사선(S1i-2)으로 공급될 수 있다. 제1 주사 신호는 P형 트랜지스터들을 제어하는 신호이며, 논리 로우 레벨을 갖는다.
바이어스 기간(BP)에 제1 주사 신호에 응답하여 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 제1 초기화 전원(Vint1)의 하이 레벨이 제1 노드(N1)에 공급되고, 제1 트랜지스터(M1)는 온-바이어스 될 수 있다. 일 실시예에서, 제1 초기화 전원(Vint1)의 하이 레벨은 약 5~8V일 수 있다. 표시 장치(1000)의 구동 조건에 따라 제1 및 제2 초기화 전원들(Vint1, Vint2)의 하이 레벨은 용이하게 조절될 수 있다. 또한, 제1 노드(N1)로는 일정한 크기의 전압이 공급되므로, 화소(PX)들 각각의 제1 트랜지스터(M1)들의 바이어스 차이가 감소될 수 있다.
이후, 기입 기간(WP)에 i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급되고, i번째 제2 주사선(S2i)으로 제2 주사 신호가 공급될 수 있다.
i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급되면, 제2 트랜지스터(M2)가 턴-온될 수 있다. 제2 트랜지스터(M2)가 턴-온되면 제1 노드(N1)로 데이터 신호가 공급될 수 있다.
i번째 제2 주사선(S2i)으로 제2 주사 신호가 공급되면, 제3 트랜지스터(M3)가 턴-온될 수 있다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)가 다이오드 형태로 접속되고, 제1 트랜지스터(M1)의 문턱전압이 보상될 수 있다. 또한, 스토리지 커패시터(Cst)에 데이터 신호에 상응하는 전압이 저장될 수 있다.
또한, i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급되면, 제8 트랜지스터(M8)가 턴-온될 수 있다. 제8 트랜지스터(M8)가 턴-온되면 제4 노드(N4)로 제2 초기화 전원(Vint2)의 로우 레벨이 공급될 수 있다. 따라서, 발광 소자(LD)의 제1 전극으로 제2 초기화 전원(Vint2)의 로우 레벨이 공급되고, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다.
다만, 이는 예시적인 것으로서, 제8 트랜지스터(M8)의 게이트 전극은 i-2번째 제1 주사선(S1i-2)에 접속될 수도 있다. 이 경우, 제4 트랜지스터(M4)와 제8 트랜지스터(M8)는 동시에 턴-온될 수 있다.
이후, i번째 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단된다. i번째 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단되면, 제5 및 제6 트랜지스터들(M5, M6)이 턴-온될 수 있다. 이때, 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 발광 소자(LD)로 흐르는 구동 전류를 제어할 수 있다. 그러면, 발광 기간(EP) 동안 발광 소자(LD)는 구동 전류에 대응하는 휘도의 빛을 생성한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 서로 교번하여 하이 레벨(또는, 로우 레벨)을 갖는 제1 초기화 전원(Vint1) 및 제2 초기화 전원(Vint2)을 화소(PX)들에 공급할 수 있다. 이에 따라, 바이어스 전압 등을 인가하기 위한 배선 및 전원의 추가 없이 초기화, 온-바이어스 동작이 수행되므로, 제조 비용이 감소되고 표시 패널의 복잡도가 개선될 수 있다. 그러므로, 표시 장치(1000)의 영상 품질이 향상될 수 있다.
도 4는 도 2의 화소들의 동작의 다른 일 예를 나타내는 타이밍도이다.
도 1 내지 도 4를 참조하면, 화소(10)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받아 영상을 표시하고, 제2 기간(P2) 동안 제1 기간(P1)에 표시되는 영상을 유지할 수 있다.
도 4는 표시 장치(1000)의 저주파 구동의 일 예를 보여준다. 예를 들어, 표시 장치(1000)는 저주파수 구동으로 영상을 표시하는 제2 모드로 구동될 수 있다.
화소(10)는 영상 리프레시 레이트에 대응하는 주파수로 제2 주사 신호를 공급받을 수 있다. 제1 주사 신호 및 발광 제어 신호는 영상 리프레시 레이트와 무관하게 도 3의 주사 신호 및 발광 제어 신호의 공급 타이밍(예를 들어, 주파수)과 동일하게 화소(10)로 공급될 수 있다.
제1 기간(P1)의 동작은 도 3의 화소(10)의 동작과 실질적으로 동일하다.
제2 기간(P2)은 제1 기간(P1)과 동일한 발광 제어 신호가 공급될 수 있다. 즉, 제2 기간(P2)은 발광 기간(EP')과 비발광 기간(NEP')을 포함할 수 있다. 유지 서브-프레임인 제2 기간(P2)에는 제2 주사 신호가 공급되지 않는다.
일 실시예에서, 표시하려는 영상에 상응하는 데이터 신호는 제2 기간(P2) 동안 공급되지 않을 수도 있다. 예를 들어, 제2 기간(P2) 동안 임의의 정전압 레벨의 데이터 신호가 공급되거나, 데이터 신호는 전력 소모를 최소화하기 위한 상태를 가질 수도 있다.
제2 기간(P2)의 비발광 기간(NEP')은 바이어스 기간(BP') 및 초기화 기간(IP')을 포함할 수 있다. 바이어스 기간(BP') 동안 i-2번째 제1 주사선(S1i-2)으로 제1 주사 신호가 공급될 수 있다.
i-2번째 제1 주사선(S1i-2)으로 제1 주사 신호가 공급되면 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 제1 초기화 전원(Vint1)의 하이 레벨이 제1 노드(N1)로 공급될 수 있다. 따라서, 제1 트랜지스터(M1)가 온-바이어스될 수 있다.
실시예에 따라, 제1 초기화 전원(Vint1)의 로우 레벨의 크기를 조절함으로써 제1 트랜지스터(M1)의 온-바이어스 정도를 제어할 수 있다. 예를 들어, 제1 초기화 전원(Vint1)의 로우 레벨이 상승되면, 제1 트랜지스터(M1)에 더욱 약한 온-바이어스가 인가된다. 그러면, 발광 기간(EP, EP')에서의 제1 트랜지스터(M1)의 바이어스 정도와 다른 기간의 제1 트랜지스터(M1)의 바이어스 정도가 유사해지므로, 스텝 효율이 개선될 수 있다.
초기화 기간(IP')에 i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급될 수 있다.
i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급되면 제2 및 제8 트랜지스터들(M2, M8)이 턴-온될 수 있다.
제2 트랜지스터(M2)가 턴-온되면, j번째 데이터선(Dj)으로부터 공급되는 소정의 전압(예를 들어, 바이어스 전압)이 제1 노드(N1)로 공급될 수 있다. 이러한 바이어스 전압은 온-바이어스를 위한 비교적 고전압일 수 있으며, 초기화 기간(IP')의 구동에 의해 제1 트랜지스터(M1)에 온-바이어스가 인가될 수 있다. 이에 따라, 히스테리시스 특성이 개선될 수 있다.
제8 트랜지스터(M8)가 턴-온되면, 제4 노드(N4)로 제2 초기화 전원(Vint2)의 로우 레벨이 공급될 수 있다. 따라서, 발광 소자(LD)의 제1 전극으로 제2 초기화 전원(Vint2)의 로우 레벨이 공급되고, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다.
이와 같이, 영상을 유지하기 위한 제2 기간(P2)에 제1 트랜지스터(M1)에 온-바이어스가 인가되므로, 저주파 구동 시 제1 트랜지스터(M1)의 히스테리시스 특성에 의한 영상 플리커 및 잔상이 개선될 수 있다. 또한, 제2 기간(P2)에 발광 소자(LD1)의 제1 전극의 전압이 초기화되므로 저주파 구동 시의 영상 품질이 개선될 수 있다.
한편, 영상 리프레시 레이트에 따라 제2 기간(P2)이 연속적으로 반복되는 횟수는 달라질 수 있다.
도 5는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 5에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5의 화소는 제4 트랜지스터를 제외하면, 도 2의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 1 및 도 5를 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
화소(11)는 i번째 화소행(i번째 수평 라인)에 위치하는 화소일 수 있다.
제4 트랜지스터(M4)는 제3 노드(N3)와 제1 초기화선(IL1) 사이에 접속될 수 있다. i-2번째 제1 주사선(S1i-2)으로 공급되는 제1 주사 신호에 의해 턴-온되어 제3 노드(N3, 예를 들어, 제1 트랜지스터(M1)의 드레인 전극)에 제1 초기화 전원(Vint1)의 하이 레벨을 공급할 수 있다. 따라서, 제1 트랜지스터(M1)는 온-바이어스되며, 제1 트랜지스터(M1)의 히스테리시스 특성 및 다른 화소들의 제1 트랜지스터들과의 히스테리시스 편차가 개선될 수 있다.
i-2번째 제1 주사선(S1i-2) 또는 i번째 제1 주사선(S1i)에 제1 주사 신호가 공급될 때, 제2 초기화 전원(Vint2)은 로우 레벨을 가질 수 있다. 따라서, 제8 트랜지스터(M8)의 게이트 전극은 i-2번째 제1 주사선(S1i-2) 또는 i번째 제1 주사선(S1i)에 접속될 수 있다.
화소(11)가 i-1번째 화소행 또는 i+1번째 화소행에 위치하는 경우, 제4, 제7, 및 제8 트랜지스터들(M4, M7, M8)의 일 전극들이 각각 접속되는 초기화 전원은 i번째 화소행의 화소와 다를 수 있다. 예를 들어, i+1번째 화소행의 화소(11)의 제4 및 제7 트랜지스터들(M4, M7)의 일 전극들은 제1 초기화선(IL1)이 아닌 제2 초기화 전원(Vint2)을 공급하는 제2 초기화선(IL2)에 접속될 수 있다. 또한, i+1번째 화소행의 화소(11)의 제8 트랜지스터(M8)의 일 전극은 제2 초기화선(IL2)이 아닌 제1 초기화 전원(Vint1)을 공급하는 제1 초기화선(IL1)에 접속될 수 있다.
하이 레벨과 로우 레벨을 교번하여 공급하는 제1 및 제2 초기화 전원들(Vint1, Vint2)에 의해 전체 화소행들은 도 3 또는 도 4의 구동 방식과 유사한 방식으로 동작할 수 있다.
도 6은 도 1의 표시 장치에 포함되는 화소들에 제1 초기화선 및 제2 초기화선이 연결되는 일 예를 나타내는 도면이다.
도 1, 도 2, 및 도 6을 참조하면, 제1 초기화선(IL1) 및 제2 초기화선(IL2)은 각각 소정의 화소행들(PXRi, PXRi+1, PXRi+2) 사이에서 분기되어 화소들(PXi, PXi+1, PXi+2)에 접속될 수 있다.
i번째 화소행(PXRi)에는 i번째 화소(PXi)가 배치될 수 있다. i번째 화소행(PXRi)은 제1 방향(DR1)으로 연장되는 가상의 행으로 설명될 수 있다. 마찬가지로, i+1번째 화소행(PXRi+1)에는 i+1번째 화소(PXi+1)가 배치되고, i+2번째 화소행(PXRi+2)에는 i+2번째 화소(PXi+2)가 배치될 수 있다.
제1 초기화선(IL1)은 제1 초기화 전원(Vint1)의 전압을 전달하고, 제2 초기화선(IL2)은 제2 초기화 전원(Vint2)의 전압을 전달할 수 있다.
일 실시예에서, i번째 화소행(PXRi)과 i+1번째 화소행(PXRi+1) 사이에 제1 초기화선(IL1) 및 제2 초기화선(IL2) 중 하나가 배치될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, i번째 화소행(PXRi)과 i+1번째 화소행(PXRi+1) 사이에서 제1 초기화선(IL1)이 제1 방향(DR1)으로 연장될 수 있다. 이 경우, i+1번째 화소행(PXRi+1)과 i+2번째 화소행(PXRi+2) 사이에서 제2 초기화선(IL2)이 제1 방향(DR1)으로 연장될 수 있다. 또한, i-1번째 화소행과 i번째 화소행(PXRi) 사이에서도 제2 초기화선(IL2)이 제1 방향(DR1)으로 연장될 수 있다.
이와 같이, 일 실시예에서, 제1 초기화선(IL1) 및 제2 초기화선(IL2)은 화소열 방향에 대응하는 제2 방향(DR2)을 따라 서로 교번하여 배치될 수 있다. 따라서, 제1 및 제2 초기화 전원들(Vint1, Vint2)을 전달하기 위한 배선 또는 도전 패턴이 증가되지 않는다.
일 실시예에서, i번째 화소행(PXRi)과 i+1번째 화소행(PXRi+1) 사이에 배치되는 제1 초기화선(IL1)은 i번째 화소행(PXRi)에 위치하는 화소(PXi)의 제4 및 제7 트랜지스터들(M4, M7) 및 i+1번째 화소행(PXRi+1)에 위치하는 화소(PXi+1)의 제8 트랜지스터(M8)에 접속될 수 있다. 마찬가지로, i+1번째 화소행(PXRi+1)과 i+2번째 화소행(PXRi+2) 사이에 배치되는 제2 초기화선(IL2)은 i+1번째 화소행(PXRi+1)에 위치하는 화소(PXi+1)의 제4 및 제7 트랜지스터들(M4, M7) 및 i+2번째 화소행(PXRi+2)에 위치하는 화소(PXi+2)의 제8 트랜지스터(M8)에 접속될 수 있다.
이와 같이, 서로 다른 타이밍으로 하이 레벨과 로우 레벨을 교번하여 공급하는 제1 및 제2 초기화선들(IL1, IL2)은 화소행 별로 교번하여 배치될 수 있다. 따라서, 제1 및 제2 초기화 전원들(Vint1, Vint2)의 공급을 위한 배선 구조가 단순해질 수 있다. 또한, 제1 및 제2 초기화 전원들(Vint1, Vint2)은 공급 타이밍만이 상이하므로, 전원 공급을 위한 구동 드라이버가 추가되지 않는다. 따라서, 표시 장치(1000)의 제조 비용이 절감될 수 있다.
도 7 내지 도 10은 도 1의 표시 장치에 포함되는 화소들의 일 예들을 나타내는 회로도들이다.
도 7 내지 도 10에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7 내지 도 10의 화소들은 제4 트랜지스터 및 제7 트랜지스터를 제외하면, 도 2 또는 도 5의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 1, 도 7 내지 도 10을 참조하면, 화소(20, 21, 22, 23)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제1 초기화 전원(Vint1) 및 제2 초기화 전원(Vint2)은 정전압 레벨로 화소(20, 21, 22, 23)에 공급될 수 있다. 예를 들어, 제1 초기화 전원(Vint1)은 제1 트랜지스터(M1)의 게이트 전압을 초기화하기 위한 전압 레벨을 가질 수 있고, 제2 초기화 전원(Vint2)은 발광 소자(LD)의 제1 전극의 전압을 초기화하기 위한 전압 레벨을 가질 수 있다.
일 실시예에서, 제3, 제4, 및 제7 트랜지스터들(M3, M4, M7)은 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3, 제4, 및 제7 트랜지스터들(M3, M4, M7)은 N형 산화물 반도체 트랜지스터일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3, 제4, 및 제7 트랜지스터들(M3, M4, M7)을 턴-온시키는 게이트 온 전압은 논리 하이 레벨일 수 있다.
일 실시예에서, 도 7 및 도 9에 도시된 바와 같이, 제4 트랜지스터(M4)는 제1 초기화 전원(Vint1)과 제1 노드(N1) 사이에 접속되고, 제7 트랜지스터(M7)는 제2 노드(N2)와 제1 초기화 전원(Vint1) 사이에 접속될 수 있다. 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)의 게이트 전극들은 i-1번째 제2 주사선(S2i-1)에 공통으로 접속될 수 있다. 다만, 도 9에 도시된 제4 트랜지스터(M4)의 일 전극은 제7 트랜지스터(M7)를 통해 제1 초기화 전원(Vint1)에 전기적으로 접속될 수 있다.
제4 및 제7 트랜지스터들(M4, M7)은 제2 주사 신호에 의해 동시에 턴-온될 수 있다. 따라서, 제1 트랜지스터(M1)의 게이트 전극(또는, 제2 노드(N2))과 소스 전극(또는, 제1 노드(N1))에 동일한 전압이 공급될 수 있다. 그러면, 제1 트랜지스터(M1)의 게이트-소스 전극(예를 들어, Vgs)은 0V가 되어, 제1 트랜지스터(M1)는 오프-바이어스(off-bias) 상태를 가질 수 있다.
이와 같이, 데이터 기입을 위해 제2 트랜지스터(M2)가 턴-온되는 기간의 제1 트랜지스터(M1)의 바이어스 수준과 제4 및 제7 트랜지스터들(M4, M7)이 턴-온되는 기간의 제1 트랜지스터(M1)의 바이어스 수준을 비슷한 수준으로 제어함으로써, 화소(20, 22)의 제1 트랜지스터(M1)의 히스테리시스 특성이 개선될 수 있다. 따라서, 저주파 구동에서의 플리커가 개선될 수 있다.
일 실시예에서, 도 8 및 도 10에 도시된 바와 같이, 제4 트랜지스터(M4)는 제1 초기화 전원(Vint1)과 제3 노드(N3) 사이에 접속되고, 제7 트랜지스터(M7)는 제2 노드(N2)와 제1 초기화 전원(Vint1) 사이에 접속될 수 있다. 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)의 게이트 전극들은 i-1번째 제2 주사선(S2i-1)에 공통으로 접속될 수 있다. 다만, 도 10에 도시된 제4 트랜지스터(M4)의 일 전극은 제7 트랜지스터(M7)를 통해 제1 초기화 전원(Vint1)에 전기적으로 접속될 수 있다.
제4 및 제7 트랜지스터들(M4, M7)이 동시에 턴-온되면, 제2 및 제3 노드들(N2, N3)에 제1 초기화 전원(Vint1)의 전압이 인가될 수 있다. 이 때, 제1 트랜지스터(M1)의 드레인 전압은 제1 초기화 전원(Vint1)의 전압과 유사하고, 제1 트랜지스터(M1)의 소스 전압은 제1 초기화 전원(Vint1)의 전압과 문턱 전압의 차이 수준을 가지므로, 화소(21, 23)의 제1 트랜지스터(M1)는 오프-바이어스 상태를 가질 수 있다.
이와 같이, 도 7 내지 도 10에 따른 화소(20, 21, 22, 23)에 있어서, 제1 트랜지스터(M1)의 게이트 전압 초기화 시 제1 트랜지스터(M1)에 오프-바이어스가 인가됨으로써 초기화 기간과 기입 기간에 제1 트랜지스터(M1)에 유사한 스트레스가 가해질 수 있다. 따라서, 제1 트랜지스터(M1)의 히스테리시스 특성이 개선됨으로써, 저주파 구동 시의 플리커가 개선되고, 고주파 구동 시의 스텝 효율이 향상될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는, 제1 트랜지스터(M1)를 주기적으로 온-바이어스 상태 또는 오프-바이어스 상태로 제어함으로써 제1 트랜지스터(M1)의 히스테리시스 변화 및 편차를 개선할 수 있다. 따라서, 히스테리시스 특성에 의한 저주파 구동에서의 플리커 및 고주파 구동에서의 스텝 효율이 개선되고, 영상 품질이 향상될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 제1 주사 구동부
300: 제2 주사 구동부 500: 발광 구동부
600: 데이터 구동부 700: 타이밍 제어부
800: 전원 공급부 1000: 표시 장치
M1~M8: 트랜지스터 IL1: 제1 전원선
IL2: 제2 전원선 Vint1: 제1 초기화 전원
Vint2: 제2 초기화 전원 10, 20, 21, 22, 23: 화소

Claims (20)

  1. 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들;
    제1 기간 및 제2 기간에 상기 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 제1 기간에 상기 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부;
    상기 제1 기간 및 상기 제2 기간에 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부;
    상기 제1 기간에 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및
    제1 초기화선을 통해 상기 화소들에 제1 초기화 전원을 공급하고, 제2 초기화선을 통해 상기 화소들에 제2 초기화 전원을 공급하는 전원 공급부를 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 전원 공급부는, 제1 주기로 상기 제1 초기화 전원을 하이 레벨과 로우 레벨로 교번하여 출력하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 전원 공급부는, 상기 제1 주기로 상기 제2 초기화 전원을 상기 하이 레벨과 상기 로우 레벨로 교번하여 출력하는, 표시 장치.
  4. 제 2 항에 있어서, 상기 전원 공급부는, 상기 제2 초기화 전원의 하이 레벨을 상기 제1 초기화 전원의 상기 로우 레벨에 중첩하여 출력하고, 상기 제2 초기화 전원의 로우 레벨을 상기 제1 초기화 전원의 상기 하이 레벨에 중첩하여 출력하는, 표시 장치.
  5. 제 4 항에 있어서, 상기 제1 주기는 2 수평주기에 상응하는, 표시 장치.
  6. 제 4 항에 있어서, 상기 화소들 중 i(단, i는 자연수)번째 화소행에 위치하는 화소는,
    발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    상기 데이터선들 중 하나와 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 제1 트랜지스터의 제2 전극에 접속되는 제3 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터;
    상기 제1 노드와 상기 제1 초기화선 사이 또는 상기 제3 노드와 상기 제1 초기화선 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제4 트랜지스터;
    상기 제2 노드와 상기 제1 초기화선 사이에 접속되며, 상기 제2 주사 신호에 의해 턴-온되는 제7 트랜지스터; 및
    상기 발광 소자의 제1 전극과 상기 제2 초기화선 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제8 트랜지스터를 포함하는, 표시 장치.
  7. 제 6 항에 있어서, 상기 i번째 화소행에 위치하는 화소는,
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터; 및
    상기 제3 노드와 상기 발광 소자의 상기 제1 전극 사이에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터를 더 포함하는, 표시 장치.
  8. 제 6 항에 있어서, 제4 트랜지스터와 제7 트랜지스터는 서로 다른 시점에 턴-온되는, 표시 장치.
  9. 제 6 항에 있어서, 상기 제1 초기화 전원이 상기 하이 레벨로 공급될 때, 상기 제4 트랜지스터가 턴-온되고,
    상기 제1 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 제7 트랜지스터가 턴-온되는, 표시 장치.
  10. 제 9 항에 있어서, 상기 제4 트랜지스터의 게이트 전극은 i-2번째 제1 주사선에 접속되는, 표시 장치.
  11. 제 9 항에 있어서, 상기 제7 트랜지스터의 게이트 전극은 i-3번째 제2 주사선에 접속되는, 표시 장치.
  12. 제 6 항에 있어서, 상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 제8 트랜지스터가 턴-온되는, 표시 장치.
  13. 제 12 항에 있어서, 상기 제8 트랜지스터의 게이트 전극은 상기 i번째 제1 주사선에 접속되는, 표시 장치.
  14. 제 12 항에 있어서, 상기 제8 트랜지스터의 게이트 전극은 i-2번째 제1 주사선에 접속되는, 표시 장치.
  15. 제 6 항에 있어서, 상기 제2 초기화선은, 상기 화소들 중 i+1번째 화소행에 위치하는 화소에 포함되는 제4 트랜지스터 및 제7 트랜지스터에 접속되고,
    상기 제1 초기화선은, 상기 i+1번째 화소행에 위치하는 화소의 제8 트랜지스터에 접속되는, 표시 장치.
  16. 제 15 항에 있어서, 상기 제2 초기화 전원이 상기 하이 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 상기 제4 트랜지스터가 턴-온되고,
    상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 상기 제7 트랜지스터가 턴-온되며,
    상기 제2 초기화 전원이 상기 로우 레벨로 공급될 때, 상기 i+1번째 화소행에 위치하는 화소에 포함되는 제8 트랜지스터가 턴-온되는, 표시 장치.
  17. 제 6 항에 있어서, 상기 i번째 화소행과 상기 화소들 중 i+1번째 화소행 사이에 상기 제1 초기화선 및 상기 제2 초기화선 중 하나가 배치되는, 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 초기화선은 상기 i번째 화소행과 상기 i+1번째 화소행 사이에서 상기 화소행 방향으로 연장되며,
    상기 제2 초기화선은 상기 i+1번째 화소행과 상기 화소들 중 i+2번째 화소행 사이에서 상기 화소행 방향으로 연장되는, 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 초기화선은, 상기 i번째 화소행에 위치하는 화소의 제4 및 제7 트랜지스터들, 및 상기 i+1번째 화소행에 위치하는 화소의 제8 트랜지스터에 접속되는, 표시 장치.
  20. 제 18 항에 있어서, 상기 제1 초기화선 및 상기 제2 초기화선은 화소열 방향을 따라 서로 교번하여 배치되는, 표시 장치.
KR1020190178321A 2019-12-30 2019-12-30 표시 장치 KR102715708B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190178321A KR102715708B1 (ko) 2019-12-30 표시 장치
US17/078,088 US11257422B2 (en) 2019-12-30 2020-10-22 Display device having a plurality of initialization power sources
CN202011578410.6A CN113129833A (zh) 2019-12-30 2020-12-28 显示装置
US17/586,711 US11741885B2 (en) 2019-12-30 2022-01-27 Display device having plurality of initialization power sources
US18/231,719 US12118924B2 (en) 2019-12-30 2023-08-08 Display device having plurality of initialization power sources

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178321A KR102715708B1 (ko) 2019-12-30 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240135058A Division KR20240150744A (ko) 2024-10-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20210086801A true KR20210086801A (ko) 2021-07-09
KR102715708B1 KR102715708B1 (ko) 2024-10-14

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217149B2 (en) 2019-11-04 2022-01-04 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217149B2 (en) 2019-11-04 2022-01-04 Samsung Display Co., Ltd. Display device
US11869412B2 (en) 2019-11-04 2024-01-09 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN113129833A (zh) 2021-07-16
US11741885B2 (en) 2023-08-29
US20230386397A1 (en) 2023-11-30
US20220157226A1 (en) 2022-05-19
US11257422B2 (en) 2022-02-22
US20210201764A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
KR102688476B1 (ko) 표시 장치
KR102665185B1 (ko) 표시 장치
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
KR102639309B1 (ko) 표시 장치
KR20210013509A (ko) 표시 장치
JP2023103232A (ja) 画素
CN109545149A (zh) 有机发光显示装置
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
US20210027701A1 (en) Pixel and display device having the same
KR20210019635A (ko) 표시장치 및 표시장치의 구동 방법
US11257422B2 (en) Display device having a plurality of initialization power sources
KR20210148475A (ko) 표시 장치
US7319443B2 (en) Current source circuit, display device using the same and driving method thereof
US11232741B2 (en) Pixel and display device having the same
KR20210081507A (ko) 발광 구동부 및 이를 포함하는 표시 장치
JP2008262143A (ja) 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
KR20190143308A (ko) 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR20210143979A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20210038767A (ko) 표시 장치 및 이의 검사 방법
KR20180085121A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US11610541B1 (en) Pixel of display device
KR20230047280A (ko) 화소 및 이를 포함하는 표시 장치
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal