KR20180085121A - 화소 및 이를 이용한 유기전계발광 표시장치 - Google Patents

화소 및 이를 이용한 유기전계발광 표시장치 Download PDF

Info

Publication number
KR20180085121A
KR20180085121A KR1020170008251A KR20170008251A KR20180085121A KR 20180085121 A KR20180085121 A KR 20180085121A KR 1020170008251 A KR1020170008251 A KR 1020170008251A KR 20170008251 A KR20170008251 A KR 20170008251A KR 20180085121 A KR20180085121 A KR 20180085121A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
organic light
period
voltage
Prior art date
Application number
KR1020170008251A
Other languages
English (en)
Other versions
KR102583838B1 (ko
Inventor
정보용
박준현
서영완
이안수
조강문
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170008251A priority Critical patent/KR102583838B1/ko
Priority to US15/698,420 priority patent/US10388220B2/en
Priority to EP18151515.6A priority patent/EP3349205B1/en
Priority to CN201810039949.0A priority patent/CN108335669B/zh
Publication of KR20180085121A publication Critical patent/KR20180085121A/ko
Application granted granted Critical
Publication of KR102583838B1 publication Critical patent/KR102583838B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명은 표시품질을 향상시킬 수 있도록 한 화소에 관한 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 상기 제 1노드와 제 2노드 사이에 접속되며, 제 i(i는 자연수)주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 2노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되는 제 3트랜지스터와; 데이터선과 상기 제 2노드 사이에 접속되는 제 1커패시터와; 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 1제어선으로 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비한다.

Description

화소 및 이를 이용한 유기전계발광 표시장치{Pixel and Organic Light Emitting Display Device Using the same}
본 발명의 실시예는 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 특히 표시품질을 향상시킬 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기전계발광 표시장치는 데이터선들 및 주사선들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 이와 같은 화소들은 데이터신호에 대응하여 구동 트랜지스터로부터 유기 발광 다이오드로 전류를 공급하면서 소정 휘도의 빛을 생성한다.
한편, 화소는 구동 트랜지스터의 문턱전압 편차를 보상하기 위하여 다수의 트랜지스터, 일례로 6개 이상의 트랜지스터 및 복수의 커패시터를 포함할 수 있다. 화소에 다수의 트랜지스터들이 포함되는 경우 고해상도에 적용하기 어렵다. 따라서, 화소에 포함되는 트랜지스터의 수를 최소화하면서 표시품질을 향상시킬 수 있는 화소가 요구되고 있다.
따라서, 본 발명은 화소에 포함되는 트랜지스터의 수를 최소화하면서 표시품질을 향상시킬 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 상기 제 1노드와 제 2노드 사이에 접속되며, 제 i(i는 자연수)주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 2노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되는 제 3트랜지스터와; 데이터선과 상기 제 2노드 사이에 접속되는 제 1커패시터와; 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 1제어선으로 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비한다.
실시 예에 의한, 상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비한다.
실시 예에 의한, 상기 제 4트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩된다.
실시 예에 의한, 상기 제 3트랜지스터는 제 2제어선으로 제 2제어신호가 공급될 때 턴-온되며, 상기 제 3트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩된다.
실시 예에 의한, 상기 제 3트랜지스터는 제 i+1주사선으로 주사신호가 공급될 때 턴-온된다.
실시 예에 의한, 상기 제 3트랜지스터는 상기 제 i주사선으로 주사신호가 공급될 때 턴-온된다.
실시 예에 의한, 상기 제 1트랜지스터는 N형 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 2트랜지스터 내지 상기 제 4트랜지스터는 N형 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 산화물 반도체 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 2트랜지스터 내지 제 4트랜지스터 중 적어도 하나는 P형 트랜지스터로 형성된다.
본 발명의 다른 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 상기 제 1노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 i주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 유기 발광 다이오드의 애노드전극과 제 1커패시터의 제 1단자 사이에 접속되며, 상기 제 i주사선으로 상기 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 3트랜지스터와 데이터선 사이에 접속되는 상기 제 1커패시터와; 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 1제어선으로 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비한다.
실시 예에 의한, 상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비한다.
실시 예에 의한, 상기 제 4트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩된다.
본 발명의 실시예에 의한 한 프레임기간이 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간으로 나누어 구동되는 유기전계발광 표시장치에 있어서, 주사선들 및 데이터선들과 접속되도록 위치되는 화소들과; 상기 주사선들로 주사신호를 공급하기 위한 주사 구동부와; 상기 화소들과 공통적으로 접속된 제 1제어선으로 제 1제어신호를 공급하기 위한 제어 구동부와; 상기 화소들로 제 1구동전원, 제 2구동전원 및 초기화전원을 공급하기 위한 전원부를 구비하며; 제 i(i는 자연수)번째 수평라인에 위치되는 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 상기 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 상기 제 1노드와 제 2노드 사이에 접속되며, 제 i주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 2노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되는 제 3트랜지스터와; 데이터선과 상기 제 2노드 사이에 접속되는 제 1커패시터와; 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 1제어선으로 상기 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비한다.
실시 예에 의한, 상기 제어 구동부는 상기 초기화기간 동안 상기 제 1제어신호를 공급한다.
실시 예에 의한, 상기 주사 구동부는 상기 초기화기간 및 문턱전압 보상기간 동안 주사선들로 주사신호를 동시에 공급하고, 상기 프로그래밍기간 동안 상기 주사선들로 주사신호를 순차적으로 공급한다.
실시 예에 의한, 상기 전원부는 상기 초기화기간, 문턱전압 보상기간 및 프로그래밍기간 동안 제 1전압의 상기 초기화전원을 공급하고, 상기 발광기간 동안 상기 제 1전압보다 높은 제 2전압의 상기 초기화전원을 공급한다.
실시 예에 의한, 상기 제 1전압은 상기 유기 발광 다이오드가 비발광되도록 설정된다.
실시 예에 의한, 상기 전원부는 상기 문턱전압 보상기간 동안 제 3전압의 상기 제 1구동전원을 공급하고, 그 외의 기간 동안 상기 제 3전압보다 높은 제 4전압의 상기 제 1구동전원을 공급한다.
실시 예에 의한, 상기 제 1전압은 상기 제 3전압보다 높은 전압으로 설정된다.
실시 예에 의한, 제 i번째 수평라인에 위치되는 화소는 상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비한다.
실시 예에 의한, 상기 화소들과 공통적으로 접속되는 제 2제어선을 더 구비하며, 상기 제어 구동부는 상기 초기화기간 및 문턱전압 보상기간 동안 상기 제 2제어선으로 제 2제어신호를 공급한다.
실시 예에 의한, 상기 제 3트랜지스터는 상기 제 2제어신호가 공급될 때 턴-온된다.
실시 예에 의한, 상기 제 3트랜지스터는 제 i+1주사선으로 주사신호가 공급될 때 턴-온된다.
실시 예에 의한, 상기 제 3트랜지스터는 제 i주사선으로 주사신호가 공급될 때 턴-온된다.
실시 예에 의한, 상기 제 1트랜지스터는 N형 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 2트랜지스터 내지 상기 제 4트랜지스터는 N형 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 산화물 반도체 트랜지스터로 형성된다.
실시 예에 의한, 상기 제 2트랜지스터 내지 제 4트랜지스터 중 적어도 하나는 P형 트랜지스터로 형성된다.
본 발명의 실시예에 의한 화소 및 이를 이용한 유기전계발광 표시장치에 의하면 화소에 3개의 트랜지스터가 포함되고, 이에 따라 고해상도 패널에 적용할 수 있다. 또한, 본 발명의 실시예에서는 데이터선과 접속된 커패시터가 유기 발광 다이오드의 애노드전극에 직접적으로 접속되지 않고, 이에 따라 데이터선의 전압 변화에 대응하여 유기 발광 다이오드의 애노드전극 전압이 변경되는 것을 방지할 수 있다. 데이터선의 전압 변화에 대응하여 유기 발광 다이오드의 애노드전극 전압이 변경되지 않으면, 누설전류 등이 화소들에서 대략 동일하게 설정되기 때문에 균일한 휘도의 영상을 표시할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 4는 도 1에 도시된 화소의 다른 실시예를 나타내는 도면이다.
도 5는 도 4에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 6은 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 7은 도 6에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 8은 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 9는 도 8에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 10a 내지 도 10d는 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 11a 내지 도 11d는 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 12는 본 발명의 다른 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 13은 도 12에 도시된 화소의 실시예를 나타내는 도면이다.
도 14는 도 13에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 15a 및 도 15b는 도 12에 도시된 화소의 다른 실시예를 나타내는 도면이다.
도 16a 내지 도 16d는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 17은 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 18은 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 19는 도 18에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 20a 및 도 20b는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 21a 내지 도 21c는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 22는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 23은 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 화소부(100), 주사 구동부(110), 데이터 구동부(120), 제어 구동부(130), 타이밍 제어부(140), 호스트 시스템(150) 및 전원부(160)를 구비한다.
호스트 시스템(150)은 소정의 인터페이스를 통해 영상 데이터(RGB)를 타이밍 제어부(140)로 공급한다. 또한, 호스트 시스템(150)은 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭신호(CLK) 등을 타이밍 제어부(140)로 공급한다.
타이밍 제어부(140)는 호스트 시스템(150)으로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭신호(CLK) 등에 대응하여 주사 구동제어신호(SCS), 데이터 구동제어신호(DCS), 제어 구동제어신호(CCS) 및 타이밍 신호(TS)를 생성한다.
타이밍 제어부(140)에서 생성된 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 제어 구동제어신호(CCS)는 제어 구동부(130)로 공급되고, 타이밍 신호(TS)는 전원부(160)로 공급된다. 그리고, 타이밍 제어부(140)는 외부로부터 공급되는 데이터(RGB)를 재정렬하여 데이터 구동부(120)로 공급한다.
주사 구동제어신호(SCS)에는 주사 스타트 펄스 및 클럭신호들이 포함될 수 있다. 주사 스타트 펄스는 주사신호의 첫 번째 타이밍을 제어한다. 클럭신호들은 주사 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 구동제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
제어 구동제어신호(CCS)는 제어 구동부(130)를 제어한다. 이와 같은 제어 구동제어신호(CCS)에는 적어도 하나의 제어 스타트 펄스가 포함될 수 있다.
타이밍 신호(TS)는 한 프레임의 기간을 구분하는 신호들이 포함될 수 있다. 일례로, 타이밍 신호(TS)에는 도 3에 도시된 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간을 구분하기 위한 신호들이 포함될 수 있다.
주사 구동부(110)는 주사 구동제어신호(SCS)에 대응하여 주사선(S)들로 주사신호를 공급한다. 일례로, 주사 구동부(110)는 도 3에 도시된 바와 같이 초기화기간 및 문턱전압 보상기간 동안 주사선(S)들로 주사신호를 동시에 공급할 수 있다. 그리고, 주사 구동부(110)는 프로그래밍기간 동안 주사선(S)들로 주사신호를 순차적으로 공급할 수 있다. 주사선(S)들로 주사신호가 공급되면 화소들(PXL)이 선택된다. 이를 위하여 주사신호는 화소(PXL)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
추가적으로, 주사 구동부(110)는 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(110)는 화소부(100)를 사이에 두고 양측에 위치될 수 있다.
데이터 구동부(120)는 데이터 구동제어신호(DCS)에 대응하여 데이터선(D)들로 데이터신호를 공급한다. 일례로, 데이터 구동부(120)는 프로그래밍기간 동안 주사선(S)들로 공급되는 주사신호와 동기되도록 데이터선(D)들로 데이터신호를 공급할 수 있다. 데이터선(D)들로 공급된 데이터신호는 주사신호에 의하여 선택된 화소(PXL)들로 공급된다. 또한, 데이터 구동부(120)는 프로그래밍기간을 제외한 나머지 기간(초기화기간, 문턱전압 보상기간, 발광기간) 동안 데이터선(D)들로 소정의 전압을 공급한다. 여기서, 소정의 전압은 데이터 구동부(120)에서 공급될 수 있는 데이터신호의 전압범위 내의 특정 전압으로 설정될 수 있다.
제어 구동부(130)는 제 1제어선(CL1)으로 제 1제어신호를 공급하고, 제 2제어선(CL2)으로 제 2제어신호를 공급한다. 일례로, 제어 구동부(130)는 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호를 공급하고, 초기화기간 및 문턱전압 보상기간 동안 제 2제어선(CL2)으로 제 2제어신호를 공급할 수 있다. 제 1제어선(CL1)으로 제 1제어신호가 공급되고, 제 2제어선(CL2)으로 제 2제어신호가 공급되면 화소(PXL)들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 구동 트랜지스터의 게이트전극이 초기화된다.
제 1제어신호 및 제 2제어신호는 화소(PXL)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다. 추가적으로, 제 1제어선(CL1) 및 제 2제어선(CL2)은 화소(PXL)들에 공통적으로 접속되고, 이에 따라 화소(PXL)들은 동시구동 방식으로 구동될 수 있다.
한편, 도 1에서는 제어 구동부(130)가 주사 구동부(110)와 별도의 구동부로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제어 구동부(130) 및 주사 구동부(110)는 하나의 구동부로 구현될 수 있다.
전원부(160)는 초기화전원(Vint), 제 1구동전원(ELVDD) 및 제 2구동전원(ELVSS)을 생성하여 화소(PXL)들로 공급한다.
전원부(160)는 초기화기간, 문턱전압 보상기간, 프로그래밍기간 동안 화소(PXL)들로 제 1전압(V1)의 초기화전원(Vint)을 공급하고, 발광기간 동안 제 2전압(V2)의 초기화전원(Vint)을 공급한다. 여기서, 제 2전압(V2)은 제 1전압(V1)보다 높은 전압으로 설정된다.
또한, 전원부(160)는 문턱전압 보상기간 동안 화소(PXL)들로 제 3전압(V3)의 제 1구동전원(ELVDD)을 공급하고, 그 외의 기간(즉, 초기화기간, 프로그래밍기간 및 발광기간) 동안 제 4전압(V4)의 제 1구동전원(ELVDD)을 공급한다. 여기서, 제 4전압(V4)은 제 3전압(V3)보다 높은 전압으로 설정된다. 그리고, 제 3전압(V3)은 제 1전압(V1)보다 낮은 전압으로 설정된다.
그리고, 전원부(160)는 한 프레임(1F)기간 동안 화소(PXL)들로 소정전압의 제 2구동전원(ELVSS)을 공급한다. 즉, 제 2구동전원(ELVSS)은 한 프레임(1F) 기간 동안 일정 전압을 유지한다. 제 2구동전원(ELVSS)의 전압은 발광기간 동안 화소(PXL)들이 발광될 수 있도록 제 4전압(V4)보다 낮은 전압으로 설정된다.
화소부(100)는 데이터선(D)들, 주사선(S)들, 제 1제어선(CL1) 및 제 2제어선(CL2)과 접속되도록 위치되는 화소(PXL)들을 구비한다. 화소(PXL)들은 전원부(160)로부터 제 1구동전원(ELVDD), 제 2구동전원(ELVSS) 및 초기화전원(Vint)을 공급받는다.
화소(PXL)들 각각은 프로그래밍기간 동안 데이터선(D)으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소(PXL)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 제 i(i는 자연수)주사선(Si) 및 제 m데이터선(Dm)에 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4), 스토리지 커패시터(Cst) 및 제 1커패시터(C1)를 구비한다.
제 1트랜지스터(M1)(또는 구동 트랜지스터)의 제 1전극은 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
제 2트랜지스터(M2) 및 제 3트랜지스터(M3)는 제 1노드(N1)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 직렬로 접속된다. 즉, 제 2트랜지스터(M2)는 제 1노드(N1)와 제 2노드(N2) 사이에 접속되고, 제 3트랜지스터(M3)는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다.
제 2트랜지스터(M2)의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N1)와 제 2노드(N2)를 전기적으로 접속시킨다.
제 3트랜지스터(M3)의 게이트전극은 제 2제어선(CL2)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2제어선(CL2)으로 제 2제어신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
제 4트랜지스터(M4)는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
스토리지 커패시터(Cst)는 초기화전원(Vint)과 제 1노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압을 저장한다.
제 1커패시터(C1)는 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)의 공통노드인 제 2노드(N2)와 데이터선(Dm) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 데이터선(Dm)의 전압에 대응하여 제 2노드(N2)의 전압을 제어한다.
도 3은 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 3을 참조하면, 한 프레임(1F) 기간은 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간으로 나누어진다.
초기화기간 동안 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극은 초기화전원(Vint)에 의하여 제 1전압(V1)으로 초기화된다.
문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간 동안 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 저장된다.
발광기간 동안 유기 발광 다이오드(OLED)는 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
동작과정을 설명하면, 먼저 초기화기간 동안 모든 주사선(S)들로 주사신호가 공급된다. 그리고, 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호가 공급되고, 제 2제어선(CL2)으로 제 2제어신호가 공급된다.
제 1제어선(CL1)으로 제 1제어신호가 공급되면 화소(PXL)들 각각에 포함된 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
제 2제어선(CL2)으로 제 2제어신호가 공급되면 화소(PXL)들 각각에 포함된 제 3트랜지스터(M3)가 턴-온된다. 주사선(S)들로 주사신호가 공급되면 화소(PXL)들 각각에 포함된 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)가 턴-온되면 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 그러면, 초기화전원(Vint)의 제 1전압(V1)이 제 1노드(N1)로 공급된다. 즉, 초기화기간 동안 화소(PXL)들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 제 1노드(N1)는 초기화전원(Vint)의 제 1전압(V1)으로 초기화된다. 여기서, 제 1전압(V1)은 유기 발광 다이오드(OLED)가 비발광되도록 설정될 수 있다.
문턱전압 보상기간에는 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단된다. 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단되면 제 4트랜지스터(M4)가 턴-오프된다. 그리고, 문턱전압 보상기간 동안 제 1구동전원(ELVDD)은 제 3전압(V3)으로 설정된다. 여기서, 제 3전압(V3)은 제 1전압(V1)보다 낮은 전압으로 설정된다.
문턱전압 보상기간 동안 주사선(S)들로 주사신호의 공급되고, 제 2제어선(CL2)으로 제 2제어신호가 공급된다. 즉, 주사신호 및 제 2제어신호는 초기화기간 및 문턱전압 보상기간 동안 공급을 유지한다.
제 2트랜지스터(M2) 및 제 3트랜지스터(M3)가 턴-온되는 경우, 제 1트랜지스터(M1)는 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 1구동전원(ELVDD)으로 전류가 흐를 수 있도록 다이오드 형태로 접속된다. 그러면, 제 1전압(V1)으로 설정된 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 3전압(V3)으로 설정된 제 1구동전원(ELVDD)으로 전류가 공급된다.
이때, 상술한 바와 같이 제 1트랜지스터(M1)가 다이오드 형태로 접속되기 때문에 제 1노드(N1)의 전압은 제 1구동전원(ELVDD)의 제 3전압(V3)에 제 1트랜지스터(M1)의 절대치 문턱전압을 합한 전압으로 설정된다. 즉, 문턱전압 보상기간 동안 제 1노드(N1)에는 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1노드(N1)에 인가된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
상술한 초기화기간 및 문턱전압 보상기간에는 모든 주사선(S)들로 주사신호가 동시에 공급된다. 따라서, 초기화기간 및 문턱전압 보상기간에 의하여 화소(PXL)들 각각에 포함된 스토리지 커패시터(Cst)에는 자신과 접속된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그리고, 제 1구동전원(ELVDD)은 제 3전압(V3)보다 높은 제 4전압(V4)으로 설정된다.
제 i주사선(Si)으로 주사신호가 공급되면 제 i주사선(Si)과 접속된 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속된다.
데이터선(Dm)으로는 제 i주사선(Si)과 동기되도록 데이터신호가 공급된다. 데이터선(Dm)으로 데이터신호가 공급되면 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2) 및 제 1노드(N1)의 전압이 변경된다. 즉, 제 2트랜지스터(M2)가 턴-온되는 경우 제 1노드(N1)의 전압은 데이터신호의 전압에 대응하여 설정된다. 따라서, 프로그래밍기간 동안 화소(PXL)들 각각에 포함된 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
다시 말하여, 프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그러면, 화소(PXL)들에 각각에 포함된 제 2트랜지스터(M2)가 수평라인 단위로 턴-온되고, 이에 따라 화소(PXL)들 각각에 원하는 데이터신호에 대응되는 전압이 저장될 수 있다.
발광기간에는 초기화전원(Vint)이 제 2전압(V2)으로 설정된다. 초기화전원(Vint)이 제 2전압(V2)으로 설정되면, 즉 초기화전원(Vint)이 제 1전압(V1)에서 제 2전압(V2)으로 상승되면 스토리지 커패시터(Cst)의 커플링에 의하여 제 1노드(N1)의 전압이 상승된다. 이때, 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 4전압(V4)으로 설정된 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 제 4전압(V4) 및 제 2전압(V2)은 화소(PXL)들에서 전류가 공급될 수 있도록 설정될 수 있다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL)들은 한 프레임(1F) 기간 동안 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간을 거치면서 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서 제 1커패시터(C1)는 데이터선(Dm)과 제 2노드(N2) 사이에 접속되고, 이에 따라 화소부(100)에서 균일한 휘도의 영상을 표시할 수 있다.
상세히 설명하면, 제 1커패시터(C1)가 데이터선(Dm)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속되면 프로그래밍기간 동안 데이터선(Dm)으로 공급되는 데이터신호에 의하여 유기 발광 다이오드(OLED)의 애노드전극 전압이 변경된다. 이때, 유기 발광 다이오드(OLED)이 애노드전극 전압 변경에 대응하여 유기 커패시터(Coled)의 충전 전압이 변경된다.
그러면, 제 1구동전원(ELVDD) 및 초기화전원(Vint)으로부터 유기 발광 다이오드(OLED)의 애노드전극으로 공급되는 누설전류의 양이 화소(PXL)들 각각마다 상이하게 설정된다. 이 경우, 화소(PXL)들 각각에 포함된 제 1노드(N1)와 유기 발광 다이오드(OLED)의 애노드전극 사이의 누설전류의 양이 상이하게 설정되고, 이에 따라 동일 데이터신호가 공급되더라도 화소(PXL)들 각각에서 상이한 휘도의 빛이 생성될 수 있다.
반면에, 본원 발명과 같이 제 2노드(N2)와 데이터선(Dm) 사이에 제 1커패시터(C1)가 형성되면 데이터선(Dm)의 전압 변경과 무관하게 화소들(PXL) 각각에서 유기 발광 다이오드(OLED)의 애노드전극이 균일한 전압을 유지한다. 그러면, 제 1노드(N1)와 유기 발광 다이오드(OLED)의 애노드전극 사이의 누설전류의 양이 화소들(PXL) 각각에서 대략 동일하게 설정되고, 이에 따라 동일 데이터신호에 대응하여 화소(PXL)들 각각에서 대략 동일한 휘도의 빛이 생성될 수 있다.
한편, 본 발명의 실시예에서는 데이터선(Dm)으로 공급되는 데이터신호에 대응하여 제 2노드(N2)의 전압이 변경될 수 있다. 여기서, 제 2노드(N2)는 별도의 커패시터에 접속되지 않고(즉, 전압을 유지하지 않기 때문에), 이에 따라 제 1노드(N1)의 전압에 영향을 주지 않는다.
한편, 도 2에서는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터(예를 들면, NMOS)로 형성되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 4트랜지스터(M4) 중 적어도 하나는 P형 트랜지스터(예를 들면, PMOS)로 형성될 수 있다.
도 4는 도 1에 도시된 화소의 다른 실시예를 나타내는 도면이다. 도 4에서 도 2와 동일한 기능을 하는 구성(예를 들면, 화소회로(PC) 등)에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 4트랜지스터(M4(P))를 구비한다.
제 4트랜지스터(M4(P))는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(P))의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4(P))는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4(P))가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
이와 같은 본 발명의 다른 실시예에서는 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 2와 동일하게 설정된다. 다만, 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성되는 경우, 도 5에 도시된 바와 같이 제 1제어선(CL1)으로 공급되는 제 1제어신호의 극성이 반전된다. 즉, 제 1제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
도 6은 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 6에서 도 4와 동일한 기능을 하는 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 제 1트랜지스터(M1), 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3) 및 제 4트랜지스터(M4(P))를 구비한다.
제 2트랜지스터(M2(P))는 제 1노드(N1) 및 제 2노드(N2) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(P))의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2(P))는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N2)와 제 2노드(N2)를 전기적으로 접속시킨다.
이와 같은 본 발명의 또 다른 실시예에서는 제 2트랜지스터(M2(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 4와 동일하게 설정된다. 다만, 제 2트랜지스터(M2(P))가 P형 트랜지스터로 형성되는 경우, 도 7에 도시된 바와 같이 주사선(Si)으로 공급되는 주사신호의 극성이 반전된다. 즉, 주사신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
도 8은 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 8에서는 도 6과 동일한 기능을 하는 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 제 1트랜지스터(M1), 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3(P)) 및 제 4트랜지스터(M4(P))를 구비한다.
제 3트랜지스터(M3(P))는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 3트랜지스터(M3(P))의 게이트전극은 제 2제어선(CL2)에 접속된다. 이와 같은 제 3트랜지스터(M3(P))는 제 2제어선(CL2)으로 제 2제어신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
이와 같은 본 발명의 또 다른 실시예에서는 제 3트랜지스터(M3(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 6과 동일하게 설정된다. 다만, 제 3트랜지스터(M3(P))가 P형 트랜지스터로 형성되는 경우, 도 9에 도시된 바와 같이 제 2제어선(CL2)으로 공급되는 제 2제어신호의 극성이 반전된다. 즉, 제 2제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
한편, 상술한 도 2에는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터로 형성되는 것으로 도시되었다. 여기서, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 산화물 반도체 트랜지스터로 형성될 수 있다. 또한, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
산화물 반도체 트랜지스터는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 산화물 반도체로 형성된다. 여기서, 산화물 반도체는 비정질 또는 결정질로 설정될 수 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리 실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다.
폴리 실리콘 반도체 트랜지스터는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 폴리 실리콘으로 형성된다. 일례로, 폴리 실리콘 반도체 트랜지스터는 LTPS(Low Temperature Poly-Silicon) 트랜지스터로 설정될 수 있다. 폴리 실리콘 반도체 트랜지스터(M(PP))는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
도 10a 내지 도 10d는 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 10a 내지 도 10d의 화소는 도 2의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 10a 내지 도 10d를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 4개의 트랜지스터를 구비한다.
도 10a를 참조하면, 제 1트랜지스터(M1(O))는 산화물 반도체 트랜지스터로 형성되고, 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3(L)) 및 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
도 10b를 참조하면, 제 1트랜지스터(M1(O)) 및 제 2트랜지스터(M2(O))는 산화물 반도체 트랜지스터로 형성되고, 제 3트랜지스터(M3(L)) 및 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
도 10c를 참조하면, 제 1트랜지스터(M1(O)), 제 2트랜지스터(M2(O)) 및 제 3트랜지스터(M3(O))는 산화물 반도체 트랜지스터로 형성되고, 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
도 10d를 참조하면, 제 1트랜지스터(M1(O)), 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
즉, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 산화물 반도체 트랜지스터로 형성될 수 있다. 화소회로(PC)에 포함되는 산화물 반도체 트랜지스터 및/또는 폴리 실리콘 반도체 트랜지스터는 비율은 패널의 해상도, 크기 등을 고려하여 다양하게 설정될 수 있다.
도 11a 내지 도 11d는 도 1에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 11a 내지 도 11d의 화소는 도 2의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 11a 내지 도 11d를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC)는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC)는 4개의 트랜지스터를 구비한다.
도 11a를 참조하면, 제 1트랜지스터(M1(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 11b를 참조하면, 제 1트랜지스터(M1(L)) 및 제 2트랜지스터(M2(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 11c를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)) 및 제 3트랜지스터(M3(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스트로 형성될 수 있다.
도 11d를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3(L)) 및 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
즉, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다. 화소회로(PC)에 포함되는 산화물 반도체 트랜지스터 및/또는 폴리 실리콘 반도체 트랜지스터는 비율은 패널의 해상도, 크기 등을 고려하여 다양하게 설정될 수 있다.
도 12는 본 발명의 다른 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다. 도 12를 설명할 때 도 1과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 12를 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 화소부(100'), 주사 구동부(110), 데이터 구동부(120), 제어 구동부(130'), 타이밍 제어부(140), 호스트 시스템(150) 및 전원부(160)를 구비한다.
제어 구동부(130')는 제 1제어선(CL1)으로 제 1제어신호를 공급한다. 일례로, 제어 구동부(130')는 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호를 공급할 수 있다. 제 1제어선(CL1)으로 제 1제어신호가 공급되면 화소(PXL')들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 구동 트랜지스터의 게이트전극이 초기화된다.
제 1제어신호는 화소(PXL')들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다. 추가적으로, 제 1제어선(CL1)은 화소(PXL')들에 공통적으로 접속되고, 이에 따라 화소(PXL')들은 동시 구동 방식으로 구동될 수 있다.
화소부(100')는 데이터선(D)들, 주사선(S)들 및 제 1제어선(CL1)과 접속되도록 위치되는 화소(PXL')들을 구비한다. 화소(PXL')들은 전원부(160)로부터 제 1구동전원(ELVDD), 제 2구동전원(ELVSS) 및 초기화전원(Vint)을 공급받는다.
화소(PXL')들 각각은 프로그래밍기간 동안 데이터선(D)으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소(PXL')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 전류량에 대응하여 소정 휘도의 빛을 생성한다. 한편, 화소(PXL')들 각각은 회로구조에 대응하여 둘 이상의 주사선(S)과 접속될 수 있다.
도 13은 도 12에 도시된 화소의 실시예를 나타내는 도면이다. 도 13에서는 설명의 편의성을 위하여 제 i주사선(Si) 및 제 m데이터선(Dm)에 접속된 화소를 도시하기로 한다.
도 13을 참조하면, 본 발명의 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC')는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4), 스토리지 커패시터(Cst) 및 제 1커패시터(C1)를 구비한다.
제 1트랜지스터(M1)(또는 구동 트랜지스터)의 제 1전극은 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
제 2트랜지스터(M2)는 제 1노드(N1)와 제 2노드(N2) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N1)와 제 2노드(N2)를 전기적으로 접속시킨다.
제 3트랜지스터(M3')는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 3트랜지스터(M3')의 게이트전극은 제 i+1주사선(Si+1)에 접속된다. 이와 같은 제 3트랜지스터(M3')는 제 i+1주사선(Si+1)으로 주사신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
제 4트랜지스터(M4)는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
스토리지 커패시터(Cst)는 초기화전원(Vint)과 제 1노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압을 저장한다.
제 1커패시터(C1)는 제 2노드(N2)와 데이터선(Dm) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 데이터선(Dm)의 전압에 대응하여 제 2노드(N2)의 전압을 제어한다.
도 14는 도 13에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 14를 참조하면, 한 프레임(1F) 기간은 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간으로 나누어진다.
초기화기간 동안 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극은 초기화전원(Vint)에 의하여 제 1전압(V1)으로 초기화된다.
문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간 동안 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 저장된다.
발광기간 동안 유기 발광 다이오드(OLED)는 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
동작과정을 설명하면, 먼저 초기화기간 동안 모든 주사선(S)들로 주사신호가 공급된다. 그리고, 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호가 공급된다.
제 1제어선(CL1)으로 제 1제어신호가 공급되면 화소(PXL')들 각각에 포함된 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
주사선(S)들로 주사신호가 공급되면 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2) 및 제 3트랜지스터(M3')가 턴-온된다. 제 2트랜지스터(M2) 및 제 3트랜지스터(M3')가 턴-온되면 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 그러면, 초기화전원(Vint)의 제 1전압(V1)이 제 1노드(N1)로 공급된다. 즉, 초기화기간 동안 화소(PXL')들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 제 1노드(N1)는 초기화전원(Vint)의 제 1전압(V1)으로 초기화된다. 여기서, 제 1전압(V1)은 유기 발광 다이오드(OLED)가 비발광되도록 설정될 수 있다.
문턱전압 보상기간에는 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단된다. 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단되면 제 4트랜지스터(M4)가 턴-오프된다. 그리고, 문턱전압 보상기간 동안 제 1구동전원(ELVDD)은 제 3전압(V3)으로 설정된다. 여기서, 제 3전압(V3)은 제 1전압(V1)보다 낮은 전압으로 설정된다.
문턱전압 보상기간 동안 주사선(S)들로 주사신호의 공급되고, 이에 따라 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2) 및 제 3트랜지스터(M3')가 턴-온 상태를 유지한다. 제 2트랜지스터(M2) 및 제 3트랜지스터(M3')가 턴-온되는 경우, 제 1트랜지스터(M1)는 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 1구동전원(ELVDD)으로 전류가 흐를 수 있도록 다이오드 형태로 접속된다. 그러면, 제 1전압(V1)으로 설정된 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 3전압(V3)으로 설정된 제 1구동전원(ELVDD)으로 전류가 공급된다.
이때, 상술한 바와 같이 제 1트랜지스터(M1)가 다이오드 형태로 접속되기 때문에 제 1노드(N1)의 전압은 제 1구동전원(ELVDD)의 제 3전압(V3)에 제 1트랜지스터(M1)의 절대치 문턱전압을 합한 전압으로 설정된다. 즉, 문턱전압 보상기간 동안 제 1노드(N1)에는 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1노드(N1)에 인가된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
상술한 초기화기간 및 문턱전압 보상기간에는 모든 주사선(S)들로 주사신호가 동시에 공급된다. 따라서, 초기화기간 및 문턱전압 보상기간에 의하여 화소(PXL)들 각각에 포함된 스토리지 커패시터(Cst)에는 자신과 접속된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그리고, 제 1구동전원(ELVDD)은 제 3전압(V3)보다 높은 제 4전압(V4)으로 설정된다.
제 i주사선(Si)으로 주사신호가 공급되면 제 i주사선(Si)과 접속된 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속된다.
데이터선(Dm)으로는 제 i주사선(Si)과 동기되도록 데이터신호가 공급된다. 데이터선(Dm)으로 데이터신호가 공급되면 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2) 및 제 1노드(N1)의 전압이 변경된다. 즉, 제 2트랜지스터(M2)가 턴-온되는 경우 제 1노드(N1)의 전압은 데이터신호의 전압에 대응하여 설정된다. 따라서, 프로그래밍기간 동안 화소(PXL')들 각각에 포함된 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
다시 말하여, 프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그러면, 화소(PXL')들에 각각에 포함된 제 2트랜지스터(M2)가 수평라인 단위로 턴-온되고, 이에 따라 화소(PXL')들 각각에 원하는 데이터신호에 대응되는 전압이 저장될 수 있다.
제 i+1주사선(Si+1)으로 주사신호가 공급되면 제 i+1주사선(Si+1)과 접속된 제 3트랜지스터(M3')가 턴-온된다. 이때, 제 2트랜지스터(M2)가 턴-오프 상태로 설정되기 때문에 제 1노드(N1)는 이전기간에 충전된 전압을 안정적으로 유지한다.
발광기간에는 초기화전원(Vint)이 제 2전압(V2)으로 설정된다. 초기화전원(Vint)이 제 2전압(V2)으로 설정되면, 즉 초기화전원(Vint)이 제 1전압(V1)에서 제 2전압(V2)으로 상승되면 스토리지 커패시터(Cst)의 커플링에 의하여 제 1노드(N1)의 전압이 상승된다. 이때, 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 4전압(V4)으로 설정된 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 제 4전압(V4) 및 제 2전압(V2)은 화소(PXL')들에서 전류가 공급될 수 있도록 설정될 수 있다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL')들은 한 프레임(1F) 기간 동안 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간을 거치면서 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서 제 1커패시터(C1)는 데이터선(Dm)과 제 2노드(N2) 사이에 접속되고, 이에 따라 화소부(100')에서 균일한 휘도의 영상을 표시할 수 있다. 즉, 데이터선(Dm)의 전압 변화에 대응하여 유기 커패시터(Coled)의 전압이 변경되지 않고, 이에 따라 균일한 휘도의 영상을 표시할 수 있다. 추가적으로, 데이터선(Dm)의 전압 변화에 대응하여 전압이 변경되는 제 2노드(N2)는 별도의 커패시터에 접속되지 않고(즉, 전압을 유지하지 않기 때문에), 이에 따라 제 1노드(N1)의 전압에 영향을 주지 않는다.
한편, 도 13에서는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터(예를 들면, NMOS)로 형성되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제 2트랜지스터(M2), 제 3트랜지스터(M3') 및 제 4트랜지스터(M4) 중 적어도 하나는 P형 트랜지스터(예를 들면, PMOS)로 형성될 수 있다.
도 15a 및 도 15b는 도 12에 도시된 화소의 다른 실시예를 나타내는 도면이다. 도 15a 및 도 15b의 화소는 도 13의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 15a 및 도 15b를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
도 15a를 참조하면, 화소회로(PC')는 제 1트랜지스터(M1), 제 2트랜지스터M2), 제 3트랜지스터(M3') 및 제 4트랜지스터(M4(P))를 구비한다.
제 4트랜지스터(M4(P))는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(P))의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4(P))는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4(P))가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
도 15a에서는 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 13과 동일하게 설정된다. 다만, 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성되는 경우, 제 1제어선(CL1)으로 공급되는 제 1제어신호의 극성이 반전된다. 즉, 제 1제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
도 15b를 참조하면, 화소회로(PC')는 제 1트랜지스터(M1), 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3'(P)) 및 제 4트랜지스터(M4(P))를 구비한다.
제 2트랜지스터(M2(P))는 제 1노드(N1) 및 제 2노드(N2) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(P))의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2(P))는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N2)와 제 2노드(N2)를 전기적으로 접속시킨다.
제 3트랜지스터(M3'(P))는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 3트랜지스터(M3'(P))의 게이트전극은 제 i+1주사선(Si+1)에 접속된다. 이와 같은 제 3트랜지스터(M3'(P))는 제 i+1주사선(Si+1)으로 주사신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
제 4트랜지스터(M4(P))는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(P))의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4(P))는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4(P))가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
도 15b에서는 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3'(P)) 및 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 13과 동일하게 설정된다. 다만, 제 2트랜지스터(M2(P)) 및 제 3트랜지스터(M3'(P))가 P형 트랜지스터로 형성되는 경우, 주사신호의 극성이 반전된다. 즉, 주사신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
마찬가지로, 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성되는 경우, 제 1제어선(CL1)으로 공급되는 제 1제어신호의 극성이 반전된다. 즉, 제 1제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
한편, 상술한 도 13에서는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터로 형성되는 것으로 도시되었다. 여기서, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 산화물 반도체 트랜지스터로 형성될 수 있다. 또한, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
도 16a 내지 도 16d는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 16a 내지 도 16d의 화소는 도 12의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 16a 내지 도 16d를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC')는 4개의 트랜지스터를 구비한다.
도 16a를 참조하면, 제 1트랜지스터(M1(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3'(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 16b를 참조하면, 제 1트랜지스터(M1(L)) 및 제 2트랜지스터(M2(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 3트랜지스터(M3'(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 16c를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)) 및 제 3트랜지스터(M3'(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 16d를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3'(L)) 및 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
즉, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다. 마찬가지로, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 산화물 반도체 트랜지스터로 형성될 수 있다. 일례로, 도 17에 도시된 바와 같이 제 1트랜지스터(M1(O)) 내지 제 4트랜지스터(M4(O))가 산화물 반도체 트랜지스터로 형성될 수 있다.
화소회로(PC')에 포함되는 산화물 반도체 트랜지스터 및/또는 폴리 실리콘 반도체 트랜지스터는 비율은 패널의 해상도, 크기 등을 고려하여 다양하게 설정될 수 있다.
도 18은 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 18을 설명할 때 도 13과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 본 발명의 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC')는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4), 스토리지 커패시터(Cst) 및 제 1커패시터(C1)를 구비한다.
제 3트랜지스터(M3")는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 3트랜지스터(M3")의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 3트랜지스터(M3")는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
도 19는 도 18에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 19를 참조하면, 한 프레임(1F) 기간은 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간으로 나누어진다.
초기화기간 동안 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극은 초기화전원(Vint)에 의하여 제 1전압(V1)으로 초기화된다.
문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간 동안 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 저장된다.
발광기간 동안 유기 발광 다이오드(OLED)는 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
동작과정을 설명하면, 먼저 초기화기간 동안 모든 주사선(S)들로 주사신호가 공급된다. 그리고, 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호가 공급된다.
제 1제어선(CL1)으로 제 1제어신호가 공급되면 화소(PXL')들 각각에 포함된 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
주사선(S)들로 주사신호가 공급되면 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2) 및 제 3트랜지스터(M3")가 턴-온된다. 제 2트랜지스터(M2) 및 제 3트랜지스터(M3")가 턴-온되면 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 그러면, 초기화전원(Vint)의 제 1전압(V1)이 제 1노드(N1)로 공급된다. 즉, 초기화기간 동안 화소(PXL)들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 제 1노드(N1)는 초기화전원(Vint)의 제 1전압(V1)으로 초기화된다.
문턱전압 보상기간에는 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단된다. 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단되면 제 4트랜지스터(M4)가 턴-오프된다. 그리고, 문턱전압 보상기간 동안 제 1구동전원(ELVDD)은 제 3전압(V3)으로 설정된다.
문턱전압 보상기간 동안 주사선(S)들로 주사신호의 공급되고, 이에 따라 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2) 및 제 3트랜지스터(M3")가 턴-온 상태를 유지한다. 제 2트랜지스터(M2) 및 제 3트랜지스터(M3")가 턴-온되는 경우, 제 1트랜지스터(M1)는 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 1구동전원(ELVDD)으로 전류가 흐를 수 있도록 다이오드 형태로 접속된다. 그러면, 제 1전압(V1)으로 설정된 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 3전압(V3)으로 설정된 제 1구동전원(ELVDD)으로 전류가 공급된다.
이때, 상술한 바와 같이 제 1트랜지스터(M1)가 다이오드 형태로 접속되기 때문에 제 1노드(N1)의 전압은 제 1구동전원(ELVDD)의 제 3전압(V3)에 제 1트랜지스터(M1)의 절대치 문턱전압을 합한 전압으로 설정된다. 즉, 문턱전압 보상기간 동안 제 1노드(N1)에는 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1노드(N1)에 인가된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
상술한 초기화기간 및 문턱전압 보상기간에는 모든 주사선(S)들로 주사신호가 동시에 공급된다. 따라서, 초기화기간 및 문턱전압 보상기간에 의하여 화소(PXL)들 각각에 포함된 스토리지 커패시터(Cst)에는 자신과 접속된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그리고, 제 1구동전원(ELVDD)은 제 3전압(V3)보다 높은 제 4전압(V4)으로 설정된다.
제 i주사선(Si)으로 주사신호가 공급되면 제 i주사선(Si)과 접속된 제 2트랜지스터(M2) 및 제 3트랜지스터(M3")가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속된다. 제 3트랜지스터(M3")가 턴-온되면 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다.
데이터선(Dm)으로는 제 i주사선(Si)과 동기되도록 데이터신호가 공급된다. 데이터선(Dm)으로 데이터신호가 공급되면 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2) 및 제 1노드(N1)의 전압이 변경된다. 즉, 제 2트랜지스터(M2)가 턴-온되는 경우 제 1노드(N1)의 전압은 데이터신호의 전압에 대응하여 설정된다. 따라서, 프로그래밍기간 동안 화소(PXL')들 각각에 포함된 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
다시 말하여, 프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그러면, 화소(PXL')들에 각각에 포함된 제 2트랜지스터(M2)가 수평라인 단위로 턴-온되고, 이에 따라 화소(PXL')들 각각에 원하는 데이터신호에 대응되는 전압이 저장될 수 있다.
발광기간에는 초기화전원(Vint)이 제 2전압(V2)으로 설정된다. 초기화전원(Vint)이 제 2전압(V2)으로 설정되면, 즉 초기화전원(Vint)이 제 1전압(V1)에서 제 2전압(V2)으로 상승되면 스토리지 커패시터(Cst)의 커플링에 의하여 제 1노드(N1)의 전압이 상승된다. 이때, 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 4전압(V4)으로 설정된 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 제 4전압(V4) 및 제 2전압(V2)은 화소(PXL')들에서 전류가 공급될 수 있도록 설정될 수 있다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL')들은 한 프레임(1F) 기간 동안 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간을 거치면서 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서 제 1커패시터(C1)는 데이터선(Dm)과 제 2노드(N2) 사이에 접속되고, 이에 따라 화소부(100')에서 균일한 휘도의 영상을 표시할 수 있다. 즉, 데이터선(Dm)의 전압 변화에 대응하여 유기 커패시터(Coled)의 전압이 변경되지 않고, 이에 따라 균일한 휘도의 영상을 표시할 수 있다. 추가적으로, 데이터선(Dm)의 전압 변화에 대응하여 전압이 변경되는 제 2노드(N2)는 별도의 커패시터에 접속되지 않고(즉, 전압을 유지하지 않기 때문에), 이에 따라 제 1노드(N1)의 전압에 영향을 주지 않는다.
한편, 도 18에서는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터(예를 들면, NMOS)로 형성되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제 2트랜지스터(M2), 제 3트랜지스터(M3") 및 제 4트랜지스터(M4) 중 적어도 하나는 P형 트랜지스터(예를 들면, PMOS)로 형성될 수 있다.
도 20a 및 도 20b는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 20a 및 도 20b의 화소는 도 18의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 20a 및 도 20b를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
도 20a를 참조하면, 화소회로(PC')는 제 1트랜지스터(M1), 제 2트랜지스터M2), 제 3트랜지스터(M3") 및 제 4트랜지스터(M4(P))를 구비한다.
제 4트랜지스터(M4(P))는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(P))의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4(P))는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4(P))가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
도 20a에서는 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 18과 동일하게 설정된다. 다만, 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성되는 경우, 제 1제어선(CL1)으로 공급되는 제 1제어신호의 극성이 반전된다. 즉, 제 1제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
도 20b를 참조하면, 화소회로(PC')는 제 1트랜지스터(M1), 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3"(P)) 및 제 4트랜지스터(M4(P))를 구비한다.
제 2트랜지스터(M2(P))는 제 1노드(N1) 및 제 2노드(N2) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(P))의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2(P))는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N2)와 제 2노드(N2)를 전기적으로 접속시킨다.
제 3트랜지스터(M3"(P))는 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 3트랜지스터(M3'(P))의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 3트랜지스터(M3"(P))는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 2노드(N2)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
제 4트랜지스터(M4(P))는 초기화전원(Vint)과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(P))의 게이트전극은 제 1제어선(CL1)에 접속된다. 이와 같은 제 4트랜지스터(M4(P))는 제 1제어선(CL1)으로 제 1제어신호가 공급될 때 턴-온된다. 제 4트랜지스터(M4(P))가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
도 20b에서는 제 2트랜지스터(M2(P)), 제 3트랜지스터(M3'(P)) 및 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성될 뿐 그 외의 구성 및 동작과정은 도 13과 동일하게 설정된다. 다만, 제 2트랜지스터(M2(P)) 및 제 3트랜지스터(M3'(P))가 P형 트랜지스터로 형성되는 경우, 주사신호의 극성이 반전된다. 즉, 주사신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
마찬가지로, 제 4트랜지스터(M4(P))가 P형 트랜지스터로 형성되는 경우, 제 1제어선(CL1)으로 공급되는 제 1제어신호의 극성이 반전된다. 즉, 제 1제어신호는 게이트 온 전압을 갖도록 로우전압으로 설정될 수 있다.
한편, 상술한 도 18에서는 트랜지스터들(M1 내지 M4)이 N형 트랜지스터로 형성되는 것으로 도시되었다. 여기서, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 산화물 반도체 트랜지스터로 형성될 수 있다. 또한, 트랜지스터들(M1 내지 M4) 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
도 21a 내지 도 21c는 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 21a 내지 도 21c의 화소는 도 12의 화소와 동일한 방법으로 구동되고, 이에 따라 상세한 구동방법의 설명은 생략하기로 한다.
도 21a 내지 도 21c를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC')는 4개의 트랜지스터를 구비한다.
도 21a를 참조하면, 제 1트랜지스터(M1(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3"(O)) 및 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 21b를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)) 및 제 3트랜지스터(M3"(L))는 폴리 실리콘 반도체 트랜지스터로 형성되고, 제 4트랜지스터(M4(O))는 산화물 반도체 트랜지스터로 형성될 수 있다.
도 21c를 참조하면, 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3"(L)) 및 제 4트랜지스터(M4(L))는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
즉, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다. 마찬가지로, 본 발명의 또 다른 실시예에서는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4) 중 적어도 하나의 트랜지스터가 산화물 반도체 트랜지스터로 형성될 수 있다. 일례로, 도 22에 도시된 바와 같이 제 1트랜지스터(M1(O)) 내지 제 4트랜지스터(M4(O))가 산화물 반도체 트랜지스터로 형성될 수 있다.
화소회로(PC')에 포함되는 산화물 반도체 트랜지스터 및/또는 폴리 실리콘 반도체 트랜지스터는 비율은 패널의 해상도, 크기 등을 고려하여 다양하게 설정될 수 있다.
도 23은 도 12에 도시된 화소의 또 다른 실시예를 나타내는 도면이다. 도 23을 설명할 때 도 18과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 23을 참조하면, 본 발명의 실시예에 의한 화소(PXL')는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(PC')를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(PC')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 발광기간 동안 화소회로(PC')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(PC')는 발광기간 동안 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(PC')는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4), 스토리지 커패시터(Cst) 및 제 1커패시터(C1')를 구비한다.
제 2트랜지스터(M2')는 제 1노드(N1)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 2트랜지스터(M2')의 게이트전극 제 i주사선(Si)에 접속된다. 이와 같은 제 2트랜지스터(M2')는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N1)와 유기 발광 다이오드(OLED)의 애노드전극을 전기적으로 접속시킨다.
제 3트랜지스터(M3''')는 유기 발광 다이오드(OLED)의 애노드전극과 제 1커패시터(C1')의 제 1단자 사이에 접속된다. 그리고, 제 3트랜지스터(M3''')의 게이트전극은 제 i주사선(Si)에 접속된다. 이와 같은 제 3트랜지스터(M3''')는 제 i주사선(Si)으로 주사신호가 공급될 때 턴-온되어 유기 발광 다이오드(OLED)의 애노드전극과 제 1커패시터(C1')의 제 1단자를 전기적으로 접속시킨다.
제 1커패시터(C1')의 제 1단자는 제 3트랜지스ㅌ(M3''')에 접속되고, 제 2단자는 데이터선(Dm)에 접속된다.
도 19 및 도 23을 결부하여 동작과정을 설명하면, 먼저 초기화기간 동안 모든 주사선(S)들로 주사신호가 공급된다. 그리고, 초기화기간 동안 제 1제어선(CL1)으로 제 1제어신호가 공급된다.
제 1제어선(CL1)으로 제 1제어신호가 공급되면 화소(PXL')들 각각에 포함된 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 초기화전원(Vint)의 제 1전압(V1)이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
주사선(S)들로 주사신호가 공급되면 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2') 및 제 3트랜지스터(M3''')가 턴-온된다. 제 2트랜지스터(M2')가 턴-온되면 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 그러면, 초기화전원(Vint)의 제 1전압(V1)이 제 1노드(N1)로 공급된다. 즉, 초기화기간 동안 화소(PXL)들 각각에 포함된 유기 발광 다이오드(OLED)의 애노드전극 및 제 1노드(N1)는 초기화전원(Vint)의 제 1전압(V1)으로 초기화된다.
문턱전압 보상기간에는 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단된다. 제 1제어선(CL1)으로 제 1제어신호의 공급이 중단되면 제 4트랜지스터(M4)가 턴-오프된다. 그리고, 문턱전압 보상기간 동안 제 1구동전원(ELVDD)은 제 3전압(V3)으로 설정된다.
문턱전압 보상기간 동안 주사선(S)들로 주사신호의 공급되고, 이에 따라 화소(PXL')들 각각에 포함된 제 2트랜지스터(M2') 및 제 3트랜지스터(M3''')가 턴-온 상태를 유지한다. 제 2트랜지스터(M2')가 턴-온되는 경우, 제 1트랜지스터(M1)는 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 1구동전원(ELVDD)으로 전류가 흐를 수 있도록 다이오드 형태로 접속된다. 그러면, 제 1전압(V1)으로 설정된 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극으로부터 제 3전압(V3)으로 설정된 제 1구동전원(ELVDD)으로 전류가 공급된다.
이때, 상술한 바와 같이 제 1트랜지스터(M1)가 다이오드 형태로 접속되기 때문에 제 1노드(N1)의 전압은 제 1구동전원(ELVDD)의 제 3전압(V3)에 제 1트랜지스터(M1)의 절대치 문턱전압을 합한 전압으로 설정된다. 즉, 문턱전압 보상기간 동안 제 1노드(N1)에는 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 문턱전압 보상기간 동안 스토리지 커패시터(Cst)에는 제 1노드(N1)에 인가된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
상술한 초기화기간 및 문턱전압 보상기간에는 모든 주사선(S)들로 주사신호가 동시에 공급된다. 따라서, 초기화기간 및 문턱전압 보상기간에 의하여 화소(PXL)들 각각에 포함된 스토리지 커패시터(Cst)에는 자신과 접속된 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 저장된다.
한편, 제 3트랜지스터(M3''')가 턴-온되면 유기 발광 다이오드(OLED)의 애노드전극과 제 1커패시터(C1')의 제 1단자가 전기적으로 접속된다. 이때, 데이터선(Dm)으로는 일정전압이 공급되고, 제 1노드(N1)의 전압에 영향을 주지 않는다.
프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그리고, 제 1구동전원(ELVDD)은 제 3전압(V3)보다 높은 제 4전압(V4)으로 설정된다.
제 i주사선(Si)으로 주사신호가 공급되면 제 i주사선(Si)과 접속된 제 2트랜지스터(M2') 및 제 3트랜지스터(M3''')가 턴-온된다. 제 2트랜지스터(M2')가 턴-온되면 제 1노드(N1) 및 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 제 3트랜지스터(M3''')가 턴-온되면 제 1커패시터(C1')의 제 1단자와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다.
데이터선(Dm)으로는 제 i주사선(Si)과 동기되도록 데이터신호가 공급된다. 데이터선(Dm)으로 데이터신호가 공급되면 제 1커패시터(C1')의 커플링에 의하여 제 1노드(N1)의 전압이 변경된다. 즉, 제 2트랜지스터(M2') 및 제 3트랜지스터(M3''')가 턴-온되는 경우 제 1노드(N1)의 전압은 데이터신호의 전압에 대응하여 설정된다. 따라서, 프로그래밍기간 동안 화소(PXL')들 각각에 포함된 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
다시 말하여, 프로그래밍기간에는 주사선(S)들로 주사신호가 순차적으로 공급된다. 그러면, 화소(PXL')들에 각각에 포함된 제 2트랜지스터(M2') 및 제 3트랜지스터(M3''')가 수평라인 단위로 턴-온되고, 이에 따라 화소(PXL')들 각각에 원하는 데이터신호에 대응되는 전압이 저장될 수 있다.
발광기간에는 초기화전원(Vint)이 제 2전압(V2)으로 설정된다. 초기화전원(Vint)이 제 2전압(V2)으로 설정되면, 즉 초기화전원(Vint)이 제 1전압(V1)에서 제 2전압(V2)으로 상승되면 스토리지 커패시터(Cst)의 커플링에 의하여 제 1노드(N1)의 전압이 상승된다. 이때, 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 4전압(V4)으로 설정된 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL')들은 한 프레임(1F) 기간 동안 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간을 거치면서 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서 제 1커패시터(C1')는 데이터선(Dm)과 제 3트랜지스터(M3''') 사이에 접속되고, 이에 따라 화소부(100')에서 균일한 휘도의 영상을 표시할 수 있다. 즉, 데이터선(Dm)의 전압 변화에 대응하여 유기 커패시터(Coled)의 전압이 변경되지 않고, 이에 따라 균일한 휘도의 영상을 표시할 수 있다.
한편, 도 23에 도시된 제 2트랜지스터(M2'), 제 3트랜지스터(M3''') 및 제 4트랜지스터(M4) 중 적어도 하나는 P형 트랜지스터(예를 들면, PMOS)로 형성될 수 있다. 또한 도 23에 도시된 제 1트랜지스터(M1), 제 2트랜지스터(M2'), 제 3트랜지스터(M3''') 및 제 4트랜지스터(M4)는 산화물 반도체 트랜지스터 및/또는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
전술한 발명에 대한 권리범위는 이하의 특허청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등 범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
100 : 화소부 110 : 주사 구동부
120 : 데이터 구동부 130 : 제어 구동부
140 : 타이밍 제어부 150 : 호스트 시스템
160 : 전원부

Claims (31)

  1. 유기 발광 다이오드와;
    제 1노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와;
    상기 제 1노드와 제 2노드 사이에 접속되며, 제 i(i는 자연수)주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 2노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되는 제 3트랜지스터와;
    데이터선과 상기 제 2노드 사이에 접속되는 제 1커패시터와;
    초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 1제어선으로 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하는 화소.
  2. 제 1항에 있어서,
    상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비하는 화소.
  3. 제 1항에 있어서,
    상기 제 4트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩되는 화소.
  4. 제 1항에 있어서,
    상기 제 3트랜지스터는 제 2제어선으로 제 2제어신호가 공급될 때 턴-온되며, 상기 제 3트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩되는 화소.
  5. 제 1항에 있어서,
    상기 제 3트랜지스터는 제 i+1주사선으로 주사신호가 공급될 때 턴-온되는 화소.
  6. 제 1항에 있어서,
    상기 제 3트랜지스터는 상기 제 i주사선으로 주사신호가 공급될 때 턴-온되는 화소.
  7. 제 1항에 있어서,
    상기 제 1트랜지스터는 N형 트랜지스터로 형성되는 화소.
  8. 제 7항에 있어서,
    상기 제 2트랜지스터 내지 상기 제 4트랜지스터는 N형 트랜지스터로 형성되는 화소.
  9. 제 8항에 있어서,
    상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성되는 화소.
  10. 제 8항에 있어서,
    상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 산화물 반도체 트랜지스터로 형성되는 화소.
  11. 제 7항에 있어서,
    상기 제 2트랜지스터 내지 제 4트랜지스터 중 적어도 하나는 P형 트랜지스터로 형성되는 화소.
  12. 유기 발광 다이오드와;
    제 1노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와;
    상기 제 1노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 i주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 유기 발광 다이오드의 애노드전극과 제 1커패시터의 제 1단자 사이에 접속되며, 상기 제 i주사선으로 상기 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와;
    상기 제 3트랜지스터와 데이터선 사이에 접속되는 상기 제 1커패시터와;
    초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 1제어선으로 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하는 화소.
  13. 제 12항에 있어서,
    상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비하는 화소.
  14. 제 12항에 있어서,
    상기 제 4트랜지스터의 턴-온기간은 상기 제 2트랜지스터의 턴-온기간과 적어도 일부 기간 중첩되는 화소.
  15. 한 프레임기간이 초기화기간, 문턱전압 보상기간, 프로그래밍기간 및 발광기간으로 나누어 구동되는 유기전계발광 표시장치에 있어서,
    주사선들 및 데이터선들과 접속되도록 위치되는 화소들과;
    상기 주사선들로 주사신호를 공급하기 위한 주사 구동부와;
    상기 화소들과 공통적으로 접속된 제 1제어선으로 제 1제어신호를 공급하기 위한 제어 구동부와;
    상기 화소들로 제 1구동전원, 제 2구동전원 및 초기화전원을 공급하기 위한 전원부를 구비하며;
    제 i(i는 자연수)번째 수평라인에 위치되는 화소는
    유기 발광 다이오드와;
    제 1노드의 전압에 대응하여 상기 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와;
    상기 제 1노드와 제 2노드 사이에 접속되며, 제 i주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 2노드와 상기 유기 발광 다이오드의 애노드전극 사이에 접속되는 제 3트랜지스터와;
    데이터선과 상기 제 2노드 사이에 접속되는 제 1커패시터와;
    상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 1제어선으로 상기 제 1제어신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하는 유기전계발광 표시장치.
  16. 제 15항에 있어서,
    상기 제어 구동부는 상기 초기화기간 동안 상기 제 1제어신호를 공급하는 유기전계발광 표시장치.
  17. 제 15항에 있어서,
    상기 주사 구동부는 상기 초기화기간 및 문턱전압 보상기간 동안 주사선들로 주사신호를 동시에 공급하고, 상기 프로그래밍기간 동안 상기 주사선들로 주사신호를 순차적으로 공급하는 유기전계발광 표시장치.
  18. 제 15항에 있어서,
    상기 전원부는
    상기 초기화기간, 문턱전압 보상기간 및 프로그래밍기간 동안 제 1전압의 상기 초기화전원을 공급하고, 상기 발광기간 동안 상기 제 1전압보다 높은 제 2전압의 상기 초기화전원을 공급하는 유기전계발광 표시장치.
  19. 제 18항에 있어서,
    상기 제 1전압은 상기 유기 발광 다이오드가 비발광되도록 설정되는 유기전계발광 표시장치.
  20. 제 18항에 있어서,
    상기 전원부는
    상기 문턱전압 보상기간 동안 제 3전압의 상기 제 1구동전원을 공급하고, 그 외의 기간 동안 상기 제 3전압보다 높은 제 4전압의 상기 제 1구동전원을 공급하는 유기전계발광 표시장치.
  21. 제 20항에 있어서,
    상기 제 1전압은 상기 제 3전압보다 높은 전압으로 설정되는 유기전계발광 표시장치.
  22. 제 15항에 있어서,
    제 i번째 수평라인에 위치되는 화소는 상기 제 1노드와 상기 초기화전원 사이에 접속되는 스토리지 커패시터를 더 구비하는 유기전계발광 표시장치.
  23. 제 15항에 있어서,
    상기 화소들과 공통적으로 접속되는 제 2제어선을 더 구비하며, 상기 제어 구동부는 상기 초기화기간 및 문턱전압 보상기간 동안 상기 제 2제어선으로 제 2제어신호를 공급하는 유기전계발광 표시장치.
  24. 제 23항에 있어서,
    상기 제 3트랜지스터는 상기 제 2제어신호가 공급될 때 턴-온되는 유기전계발광 표시장치.
  25. 제 15항에 있어서,
    상기 제 3트랜지스터는 제 i+1주사선으로 주사신호가 공급될 때 턴-온되는 유기전계발광 표시장치.
  26. 제 15항에 있어서,
    상기 제 3트랜지스터는 제 i주사선으로 주사신호가 공급될 때 턴-온되는 유기전계발광 표시장치.
  27. 제 15항에 있어서,
    상기 제 1트랜지스터는 N형 트랜지스터로 형성되는 유기전계발광 표시장치.
  28. 제 27항에 있어서,
    상기 제 2트랜지스터 내지 상기 제 4트랜지스터는 N형 트랜지스터로 형성되는 유기전계발광 표시장치.
  29. 제 28항에 있어서,
    상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 폴리 실리콘 반도체 트랜지스터로 형성되는 유기전계발광 표시장치.
  30. 제 28항에 있어서,
    상기 제 1트랜지스터 내지 상기 제 4트랜지스터 중 적어도 하나는 산화물 반도체 트랜지스터로 형성되는 유기전계발광 표시장치.
  31. 제 27항에 있어서,
    상기 제 2트랜지스터 내지 제 4트랜지스터 중 적어도 하나는 P형 트랜지스터로 형성되는 유기전계발광 표시장치.
KR1020170008251A 2017-01-17 2017-01-17 화소 및 이를 이용한 유기전계발광 표시장치 KR102583838B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170008251A KR102583838B1 (ko) 2017-01-17 2017-01-17 화소 및 이를 이용한 유기전계발광 표시장치
US15/698,420 US10388220B2 (en) 2017-01-17 2017-09-07 Pixel and organic light emitting display device using the same
EP18151515.6A EP3349205B1 (en) 2017-01-17 2018-01-12 Pixel and organic light emitting display device using the same
CN201810039949.0A CN108335669B (zh) 2017-01-17 2018-01-16 像素及使用该像素的有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170008251A KR102583838B1 (ko) 2017-01-17 2017-01-17 화소 및 이를 이용한 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20180085121A true KR20180085121A (ko) 2018-07-26
KR102583838B1 KR102583838B1 (ko) 2023-10-05

Family

ID=60957239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170008251A KR102583838B1 (ko) 2017-01-17 2017-01-17 화소 및 이를 이용한 유기전계발광 표시장치

Country Status (4)

Country Link
US (1) US10388220B2 (ko)
EP (1) EP3349205B1 (ko)
KR (1) KR102583838B1 (ko)
CN (1) CN108335669B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910821A (zh) * 2018-09-17 2020-03-24 三星显示有限公司 显示装置及驱动显示装置的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098442A (ko) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
CN106952618B (zh) * 2017-05-26 2019-11-29 京东方科技集团股份有限公司 显示装置以及像素电路及其控制方法
KR102367752B1 (ko) * 2017-07-26 2022-03-02 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
KR102440973B1 (ko) * 2018-02-01 2022-09-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
KR102542606B1 (ko) * 2018-09-21 2023-06-15 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20100126529A (ko) * 2008-03-19 2010-12-01 글로벌 오엘이디 테크놀러지 엘엘씨 디스플레이 패널
KR20130098613A (ko) * 2012-02-28 2013-09-05 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
KR20140132504A (ko) * 2013-05-08 2014-11-18 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
KR101058110B1 (ko) * 2009-09-16 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR101040786B1 (ko) * 2009-12-30 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101760090B1 (ko) * 2010-08-11 2017-07-21 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20160042284A (ko) 2014-10-08 2016-04-19 삼성디스플레이 주식회사 데이터 전압 보상 회로 및 이를 포함하는 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
KR20100126529A (ko) * 2008-03-19 2010-12-01 글로벌 오엘이디 테크놀러지 엘엘씨 디스플레이 패널
KR20130098613A (ko) * 2012-02-28 2013-09-05 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
KR20140132504A (ko) * 2013-05-08 2014-11-18 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910821A (zh) * 2018-09-17 2020-03-24 三星显示有限公司 显示装置及驱动显示装置的方法
KR20200032303A (ko) * 2018-09-17 2020-03-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
EP3349205B1 (en) 2019-10-30
US20180204510A1 (en) 2018-07-19
CN108335669A (zh) 2018-07-27
US10388220B2 (en) 2019-08-20
EP3349205A1 (en) 2018-07-18
CN108335669B (zh) 2022-04-22
KR102583838B1 (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
JP5074468B2 (ja) 画素及びこれを用いた有機電界発光表示装置
KR102514242B1 (ko) 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102583838B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN109872692B (zh) 像素电路及其驱动方法、显示装置
KR20180114981A (ko) 유기전계발광 표시장치
US11217177B2 (en) Emission driver and display device including the same
KR20180112909A (ko) 유기전계발광 표시장치 및 그의 구동방법
US20130222356A1 (en) Pixel and organic light emitting display using the same
KR20170143049A (ko) 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
US11232741B2 (en) Pixel and display device having the same
KR100812037B1 (ko) 유기전계발광 표시장치
KR20190040849A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR100858613B1 (ko) 유기전계발광 표시장치
KR102510567B1 (ko) 유기발광 표시장치와 그 구동방법
KR100836431B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR100821040B1 (ko) 유기전계발광 표시장치
CN115985246A (zh) 像素电路及其驱动方法、显示面板
KR20190081004A (ko) 유기전계발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right