KR20230148892A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230148892A
KR20230148892A KR1020220047747A KR20220047747A KR20230148892A KR 20230148892 A KR20230148892 A KR 20230148892A KR 1020220047747 A KR1020220047747 A KR 1020220047747A KR 20220047747 A KR20220047747 A KR 20220047747A KR 20230148892 A KR20230148892 A KR 20230148892A
Authority
KR
South Korea
Prior art keywords
scan
transistor
period
line
node
Prior art date
Application number
KR1020220047747A
Other languages
English (en)
Inventor
조대연
박종우
김상길
문지호
최영태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220047747A priority Critical patent/KR20230148892A/ko
Priority to US18/066,981 priority patent/US20230335056A1/en
Priority to CN202310311994.8A priority patent/CN116913215A/zh
Publication of KR20230148892A publication Critical patent/KR20230148892A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 데이터선과 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 제2 노드와 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 제1 전원선과 제1 노드 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터, 제2 노드와 발광 소자의 제1 전극에 대응하는 제4 노드 사이에 접속되며, 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 제4 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제7 트랜지스터, 및 제4 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
한편, 화소들 각각에 포함되는 발광 소자는 장시간 구동 시 전류 스트레스 증가로 인해 발광 소자가 열화될 수 있다. 이때, 화소들 간의 발광 소자의 열화 편차에 의해, 휘도 균일도가 저하될 수 있다.
본 발명의 일 목적은 발광 소자의 열화 편차에 따른 휘도 불균일 현상을 개선(제거)할 수 있는 화소 및 이를 포함하는 표시 장치를 제공하는 데 있다.
본 발명의 실시예들에 의한 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터, 상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제4 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 상기 제4 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제7 트랜지스터, 및 상기 제4 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제5 전원 전압은 상기 제4 전원 전압보다 클 수 있다.
일 실시예에서, 상기 제5 전원 전압의 전압 레벨은 상기 발광 소자의 문턱 전압과 상기 제2 전원 전압을 합한 값보다 작을 수 있다.
일 실시예에서, 상기 제4 주사선과 상기 제5 주사선은 동일한 주사선일 수 있다.
일 실시예에서, 상기 화소는, 상기 제1 노드와 제6 전원 전압을 제공하는 제6 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 하나의 프레임 기간은, 상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되어 상기 데이터선으로 공급되는 데이터 신호가 기입되며, 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제1 구동 기간, 및 상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되지 않으며, 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제2 구동 기간을 포함할 수 있다.
일 실시예에서, 상기 제1 구동 기간은, 상기 제3 트랜지스터로 상기 제3 주사 신호가 공급되고, 상기 제7 트랜지스터 및 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제1 기간, 상기 제1 기간 이후, 상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되는 제2 기간, 상기 제2 기간 이후, 상기 제3 트랜지스터로 상기 제3 주사 신호가 공급되고, 상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되는 제3 기간, 및 상기 제3 기간 이후, 상기 제8 트랜지스터로 상기 제5 주사 신호가 공급되는 제4 기간을 포함할 수 있다.
일 실시예에서, 상기 제1 기간에서 제3 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 클 수 있다.
일 실시예에서, 상기 제3 기간에서 제3 주사 신호의 폭은 상기 제4 주사 신호의 폭보다 클 수 있다.
일 실시예에서, 상기 제2 구동 기간은, 상기 제7 트랜지스터 및 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제5 기간을 포함할 수 있다.
일 실시예에서, 상기 제2 구동 기간은, 상기 제5 기간 이후, 상기 제8 트랜지스터로 상기 제5 주사 신호가 공급되는 제6 기간을 더 포함할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 제1 내지 제5 주사선들, 발광 제어선, 데이터선, 및 제1 내지 제6 전원선들에 접속되는 화소, 상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부, 상기 발광 제어선에 발광 제어 신호를 공급하는 발광 구동부, 상기 데이터선에 데이터 신호를 공급하는 데이터 구동부, 및 상기 제1 내지 제6 전원선들에 제1 내지 제6 전원 전압들을 각각 공급하는 전원 공급부를 포함할 수 있다. 상기 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 상기 제1 전원선으로부터 상기 발광 소자를 통해 상기 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 상기 제3 노드와 상기 제3 전원선 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터, 상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제4 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 상기 제4 노드와 상기 제4 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제7 트랜지스터, 및 상기 제4 노드와 상기 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제5 전원 전압은 상기 제4 전원 전압보다 클 수 있다.
일 실시예에서, 상기 제4 주사선과 상기 제5 주사선은 동일한 주사선일 수 있다.
일 실시예에서, 상기 화소는, 상기 제1 노드와 상기 제6 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 하나의 프레임 기간은 제1 구동 기간 및 제2 구동 기간을 포함할 수 있다. 상기 제1 구동 기간에서, 상기 주사 구동부는 상기 제1 주사선을 통해 상기 제1 주사 신호를 공급하고, 상기 제4 주사선을 통해 상기 제4 주사 신호를 공급할 수 있다. 상기 제2 구동 기간에서, 상기 주사 구동부는 상기 제1 주사선을 통해 상기 제1 주사 신호를 공급하고, 상기 제4 주사 신호를 공급하지 않을 수 있다.
일 실시예에서, 상기 제1 구동 기간은, 상기 주사 구동부가 상기 제1 주사선으로 상기 제1 주사 신호를 공급하고, 상기 제3 주사선으로 상기 제3 주사 신호를 공급하는 제1 기간, 상기 제1 기간 이후, 상기 주사 구동부가 상기 제2 주사선으로 상기 제2 주사 신호를 공급하는 제2 기간, 상기 제2 기간 이후, 상기 주사 구동부가 상기 제3 주사선으로 상기 제3 주사 신호를 공급하고, 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는 제3 기간, 및 상기 제3 기간 이후, 상기 주사 구동부가 상기 제5 주사선으로 상기 제5 주사 신호를 공급하는 제4 기간을 포함할 수 있다.
일 실시예에서, 상기 제1 기간에서 제3 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 크고, 상기 제3 기간에서 제3 주사 신호의 폭은 상기 제4 주사 신호의 폭보다 클 수 있다.
일 실시예에서, 상기 제2 구동 기간은 상기 주사 구동부가 상기 제1 주사선으로 상기 제1 주사 신호를 공급하는 제5 기간을 포함할 수 있다.
일 실시예에서, 상기 제2 구동 기간은 상기 제5 기간 이후 상기 주사 구동부가 상기 제5 주사선으로 상기 제5 주사 신호를 공급하는 제6 기간을 더 포함할 수 있다.
본 발명의 실시예들에 의한 화소 및 이를 포함하는 표시 장치는, 발광 기간 직전의 비발광 기간에서 발광 소자를 프리 차징할 수 있다. 이에 따라, 발광 소자의 열화 편차에 따른 휘도 불균일 현상이 개선(제거)될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 4는 제1 구동 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 5a 및 도 5b는 제2 구동 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이다.
도 6a 내지 도 6c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 7a는 도 3의 화소에 포함되는 발광 소자가 방출하는 광의 휘도 변화를 설명하기 위한 그래프이다.
도 7b는 비교예에 따른 화소에 포함되는 발광 소자가 방출하는 광의 휘도 변화를 설명하기 위한 그래프이다.
도 8은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 9는 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100)(또는, 표시 패널), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600)를 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 전압이 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라고도 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 데이터 구동부(400)의 데이터 신호 출력 주파수 및/또는 데이터 신호 공급을 위하여 주사선(예를 들어, 제4 주사선)으로 공급되는 주사 신호(예를 들어, 제4 주사 신호)의 출력 주파수는 프레임 주파수에 대응하여 변경될 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 60Hz, 120Hz, 240Hz, 360Hz, 480Hz 등)의 주파수일 수 있다. 일 예로, 프레임 주파수가 60Hz인 경우, 각각의 수평라인(화소행)에는 1초에 60회의 제4 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 주사 구동부(200) 및 발광 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(400)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 프레임 주파수(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
한편, 표시 장치(1000)는 다양한 프레임 주파수들로 동작할 수 있다. 저주파수 구동의 경우, 화소 내부의 전류 누설로 인해 플리커 등의 영상 불량이 시인될 수 있다. 또한, 다양한 프레임 주파수로의 구동에 의해 구동 트랜지스터의 바이어스 상태 변화, 히스테리시스 특성 변화에 따른 문턱전압 시프트 등으로 인한 응답 속도 변화에 따라 영상 끌림 등의 잔상이 시인될 수 있다.
영상 품질 개선을 위해 하나의 프레임 기간은 프레임 주파수에 따라 복수의 비발광 기간들 및 발광 기간들을 포함할 수 있다. 예를 들어, 하나의 프레임의 최초의 비발광 기간 및 발광 기간(예를 들어, 제1 비발광 기간 및 제1 발광 기간)은 제1 구동 기간으로 정의될 수 있고, 이후의 비발광 기간 및 발광 기간(예를 들어, 제2 비발광 기간 및 제2 발광 기간)은 제2 구동 기간으로 정의될 수 있다.
예를 들어, 제1 구동 기간에 실질적으로 영상 표시를 위한 데이터 신호가 화소(PX)에 기입되고, 제2 구동 기간에는 화소(PX)의 구동 트랜지스터에 온-바이어스가 인가될 수 있다.
화소부(100)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n, S51 내지 S5n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)을 포함하고, 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n, S51 내지 S5n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다. 화소(PX)들은 전원 공급부(500)로부터 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vint1)(예를 들어, 제1 초기화 전압), 제4 전원 전압(Vint2)(예를 들어, 제2 초기화 전압), 제5 전원 전압(Vpre)(예를 들어, 프리 차징 전압), 및 제6 전원 전압(VEH)(예를 들어, 바이어스 전압)을 공급받을 수 있다.
본 발명의 실시예에서는 화소(PX)의 회로 구조에 대응하여 화소(PX)에 연결되는 신호선들은 다양하게 설정될 수 있다.
타이밍 제어부(600)는 소정의 인터페이스를 통해 AP(Application Processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들(Sync, DE)을 공급받을 수 있다. 타이밍 제어부(600)는 주사 구동부(200), 발광 구동부(300), 및 데이터 구동부(400)의 구동 타이밍을 제어할 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB), 동기신호(Sync, 예를 들어, 수직 동기신호, 수평 동기신호 등), 데이터 인에이블 신호(DE) 및 클럭 신호 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS), 및 제4 제어 신호(PCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급되고, 제4 제어 신호(PCS)는 전원 공급부(500)로 공급될 수 있다. 타이밍 제어부(600)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(400)로 공급할 수 있다.
주사 구동부(200)는 타이밍 제어부(600)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사선들(S11 내지 S1n), 제2 주사선들(S21 내지 S2n), 제3 주사선들(S31 내지 S3n), 제4 주사선들(S41 내지 S4n), 및 제5 주사선들(S51 내지 S5n)로 각각 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 제4 주사 신호, 및 제5 주사 신호를 공급할 수 있다.
제1 내지 제5 주사 신호들은 해당 주사 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 전압(예를 들어, 로우 전압)으로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 발광 제어선들(E1 내지 En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 제어 신호는 발광 제어선들(E1 내지 En)로 순차적으로 공급될 수 있다.
발광 제어 신호는 게이트-오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 주사 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 주사 구동부(200)는 제1 내지 제5 주사 신호들 중 적어도 하나를 각각 공급하는 복수의 주사 구동부들을 포함할 수 있다. 또한, 주사 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(600)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(예를 들어, 데이터 전압)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제4 주사선들(S41 내지 S4n)로 공급되는 제4 주사 신호와 동기되도록 공급될 수 있다.
전원 공급부(500)는 화소(PX)의 구동을 위한 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)을 화소부(100)에 공급할 수 있다. 제2 전원 전압(VSS)의 전압 레벨은 제1 전원 전압(VDD)의 전압 레벨보다 낮을 수 있다. 예를 들어, 제1 전원 전압(VDD)은 양(positive)의 전압이고, 제2 전원 전압(VSS)은 음(negative)의 전압일 수 있다.
전원 공급부(500)는 제3 전원 전압(Vint1)(이하, 제1 초기화 전압이라 함), 제4 전원 전압(Vint2)(이하, 제2 초기화 전압이라 함), 제5 전원 전압(이하, 프리 차징 전압이라 함), 및 제6 전원 전압(이하, 바이어스 전압이라 함)을 화소부(100)에 공급할 수 있다.
초기화 전압(예를 들어, 제1 초기화 전압(Vint1), 제2 초기화 전압(Vint2))은 화소(PX)를 초기화하는 전원 전압일 수 있다. 예를 들어, 초기화 전압에 의해 화소(PX)에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다. 예를 들어, 초기화 전압은 서로 다른 전압 레벨들로 출력되는 제1 초기화 전압(Vint1)과 제2 초기화 전압(Vint2)을 포함할 수 있다.
바이어스 전압(VEH)은 화소(PX)에 포함되는 구동 트랜지스터의 소스 전극 및/또는 드레인 전극에 소정의 바이어스를 공급하기 위한 전압일 수 있다. 예를 들어, 바이어스 전압(VEH)은 양의 전압일 수 있다. 다만, 바이어스 전압(VEH)의 전압 레벨이 이에 한정되는 것은 아니며, 바이어스 전압(VEH)은 음의 전압일 수도 있다.
프리 차징 전압(Vpre)은 화소(PX)에 포함되는 발광 소자(예를 들어, 발광 소자의 기생 커패시터)를 프리 차징(pre-charging)하기 위한 전압일 수 있다. 예를 들어, 프리 차징 전압(Vpre)은 화소(PX)의 발광 기간 직전에 발광 소자로 공급되어, 발광 소자(예를 들어, 발광 소자의 기생 커패시터)가 프리 차징 전압(Vpre)에 의해 프리 차징될 수 있다. 이에 따라, 발광 소자가 빠른 응답 속도로 발광할 수 있으며 발광 소자의 열화에 따른 휘도 불균일 현상이 개선될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부의 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 주사 구동부(200)는 제1 주사 구동부(210), 제2 주사 구동부(220), 제3 주사 구동부(230), 제4 주사 구동부(240), 및 제5 주사 구동부(250)를 포함할 수 있다.
제1 제어 신호(SCS)는 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)을 포함할 수 있다. 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)은 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250)에 각각 공급될 수 있다.
제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다. 제1 내지 제5 주사 신호들은 각각 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)에 기초하여 출력될 수 있다. 예를 들어, 제1 내지 제5 주사 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다.
제1 주사 구동부(210)는 제1 주사 시작 신호(FLM1)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 순차적으로 공급할 수 있다. 제2 주사 구동부(220)는 제2 주사 시작 신호(FLM2)에 응답하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 순차적으로 공급할 수 있다. 제3 주사 구동부(230)는 제3 주사 시작 신호(FLM3)에 응답하여 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 순차적으로 공급할 수 있다. 제4 주사 구동부(240)는 제4 주사 시작 신호(FLM4)에 응답하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 순차적으로 공급할 수 있다. 제5 주사 구동부(250)는 제5 주사 시작 신호(FLM5)에 응답하여 제5 주사선들(S51 내지 S5n)로 제5 주사 신호를 순차적으로 공급할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(PX)를 도시하기로 한다(단, i, j는 자연수). 도 3에 도시된 화소(PX)는 도 1의 화소(PX)와 실질적으로 동일할 수 있다.
도 1 및 도 3을 참조하면, 화소(PX)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 및 제1 커패시터(Cst)(예를 들어, 스토리지 커패시터)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제4 노드(N4)(또는, 제6 트랜지스터(M6))에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량(구동 전류)에 대응하여 소정 휘도의 빛을 생성할 수 있다.
제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 다른 실시예에서, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode) 등과 같이 무기 물질로 형성되는 무기 발광 다이오드(inorganic light emitting diode)일 수 있다. 다른 실시예에서, 발광 소자(LD)는 유기 물질과 무기 물질이 복합적으로 구성된 발광 소자일 수도 있다.
한편, 도 3에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다. 예를 들어, 발광 소자(LD)는 복수의 발광 소자들(예를 들어, 유기 발광 소자들 및/또는 무기 발광 소자들)이 제2 전원선(PL2)과 제4 노드(N4) 사이에 직렬, 병렬, 또는, 직병렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는, 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(M1)는 제3 노드(N3)의 전압에 대응하여 제1 전원 전압(VDD)을 제공하는 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)을 제공하는 제2 전원선(PL2)으로 흐르는 구동 전류(예를 들어, 구동 전류의 전류량)을 제어할 수 있다. 이를 위하여, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다. 예를 들어, 제1 전원 전압(VDD)은 양(positive)의 전압이고, 제2 전원 전압(VSS)은 음(negative)의 전압일 수 있다.
제2 트랜지스터(M2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 노드(N1) 사이에 접속될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(M2)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(예를 들어, 제2 노드(N2))과 게이트 전극(예를 들어, 제3 노드(N3)) 사이에 접속될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제3 주사선(S3i, 이하, 제3 주사선)에 접속될 수 있다. 제3 트랜지스터(M3)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 게이트 전극(예를 들어, 제2 노드(N2)와 제3 노드(N3))을 전기적으로 접속시킬 수 있다. 즉, 제3 주사 신호에 의해 제1 트랜지스터(M1)의 제2 전극(예를 들어, 드레인 전극)과 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(M4)는 제3 노드(N3)와 제1 초기화 전압(Vint1)을 제공하는 제3 전원선(PL3) 사이에 접속될 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제2 주사선(S2i)(이하, 제2 주사선이라 함)에 접속될 수 있다. 제4 트랜지스터(M4)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 초기화 전압(Vint1)을 제3 노드(N3)로 공급할 수 있다. 여기서, 제1 초기화 전압(Vint1)은 데이터선(Dj)으로 공급되는 데이터 신호의 최저 레벨보다 낮은 전압으로 설정될 수 있다.
제2 주사 신호의 공급에 의해 제4 트랜지스터(M4)가 턴-온되어, 제1 트랜지스터(M1)의 게이트 전극(또는, 제3 노드(N3))의 전압이 제1 초기화 전압(Vint1)으로 초기화될 수 있다.
제5 트랜지스터(M5)는 제1 전원선(PL1)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선이라 함)에 접속될 수 있다. 제5 트랜지스터(M5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제5 트랜지스터(M5)가 턴-온되면, 제1 노드(N1)가 제1 전원선(PL1)에 전기적으로 연결될 수 있다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(또는, 제2 노드(N2))과 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4)) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(M6)는 제5 트랜지스터(M5)와 실질적으로 동일하게 제어될 수 있다. 제6 트랜지스터(M6)가 턴-온되면, 제2 노드(N2)와 제4 노드(N4)가 전기적으로 연결될 수 있다.
도 3에서는 제5 트랜지스터(M5)와 제6 트랜지스터(M6)가 동일한 발광 제어선(Ei)에 접속된 것으로 도시되어 있으나, 이는 예시적인 것으로, 본 발명이 이에 제한되는 것이 아니다. 예를 들어, 제5 트랜지스터(M5)와 제6 트랜지스터(M6)는 서로 다른 발광 제어 신호가 공급되는 별도의 발광 제어선들에 각각 접속될 수도 있다.
제7 트랜지스터(M7)는 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4))과 제2 초기화 전압(Vint2)을 제공하는 제4 전원선(PL4) 사이에 접속될 수 있다. 일 실시예에서, 제7 트랜지스터(M7)의 게이트 전극은 i번째 제1 주사선(S1i, 이하, 제1 주사선)에 접속될 수 있다. 제7 트랜지스터(M7)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제2 초기화 전압(Vint2)을 제4 노드(N4)(예를 들어, 발광 소자(LD)의 제1 전극)로 공급할 수 있다.
제1 주사 신호의 공급에 의해 제7 트랜지스터(M7)가 턴-온되어 발광 소자(LD)의 제1 전극으로 제2 초기화 전압(Vint2)이 공급되는 경우, 제2 커패시터(Cpar)(예를 들어, 발광 소자(LD)의 기생 커패시터)가 방전될 수 있다. 발광 소자(LD)의 기생 커패시터(Cpar)에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(PX)의 블랙 표현 능력이 향상될 수 있다.
한편, 제1 초기화 전압(Vint1)과 제2 초기화 전압(Vint2)은 서로 다른 전압 레벨을 가질 수 있다. 즉, 제3 노드(N3)를 초기화하는 전압(즉, 제1 초기화 전압(Vint1))과 제4 노드(N4)를 초기화하는 전압(즉, 제2 초기화 전압(Vint2))은 서로 다르게 설정될 수 있다.
하나의 프레임 기간의 길이가 길어지는 저주파수 구동에서, 제3 노드(N3)로 공급되는 제1 초기화 전압(Vint1)이 지나치게 낮은 경우, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되므로 해당 프레임 기간에서의 제1 트랜지스터(M1)의 문턱 전압이 시프트될 수 있다. 이러한 히스테리시스 특성은 저주파수 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파수 구동의 표시 장치에서는 제2 전원 전압(VSS)보다 높은 제1 초기화 전압(Vint1)이 요구될 수 있다.
그러나, 발광 소자(LD)의 초기화를 위해 제4 노드(N4)에 공급되는 제2 초기화 전압(Vint2)이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터(Cpar)의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 초기화 전압(Vint2)의 전압 레벨은 발광 소자(LD)의 기생 커패시터(Cpar)의 전압을 방전시킬 수 있을 만큼 충분히 낮아야 한다. 예를 들어, 발광 소자(LD)의 문턱 전압을 고려하여, 제2 초기화 전압(Vint2)의 전압 레벨이 발광 소자(LD)의 문턱 전압과 제2 전원 전압(VSS)을 합한 값보다 낮도록, 제2 초기화 전압(Vint2)의 전압 레벨이 설정될 수 있다.
다만, 이는 예시적인 것으로서, 제1 초기화 전압(Vint1)의 전압 레벨과 제2 초기화 전압(Vint2)의 전압 레벨은 다양하게 설정될 수 있다. 예를 들어, 제1 초기화 전압(Vint1)의 전압 레벨과 제2 초기화 전압(Vint2)의 전압 레벨은 실질적으로 동일할 수도 있다.
제8 트랜지스터(M8)는 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4))과 프리 차징 전압(Vpre)을 제공하는 제5 전원선(PL5) 사이에 접속될 수 있다. 제8 트랜지스터(M8)의 게이트 전극은 i번째 제5 주사선(S5i, 이하, 제5 주사선)에 접속될 수 있다. 제8 트랜지스터(M8)는 제5 주사선(S5i)으로 제5 주사 신호가 공급될 때 턴-온되어 프리 차징 전압(Vpre)을 제4 노드(N4)(예를 들어, 발광 소자(LD)의 제1 전극)로 공급할 수 있다.
제5 주사 신호의 공급에 의해 제8 트랜지스터(M8)가 턴-온되어 발광 소자(LD)의 제1 전극으로 프리 차징 전압(Vpre)이 공급되는 경우, 발광 소자(LD)(예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar))가 프리 차징될 수 있다. 이에 따라, 발광 소자(LD)가 빠른 응답 속도로 발광할 수 있으며 발광 소자(LD)의 열화 편차에 따른 휘도 불균일 현상이 개선될 수 있다.
일 실시예에서, 프리 차징 전압(Vpre)의 전압 레벨은 제2 초기화 전압(Vint2)의 전압 레벨보다 높을 수 있다. 프리 차징 전압(Vpre)의 전압 레벨은 발광 소자(LD)의 문턱 전압을 고려하여 설정될 수 있다. 예를 들어, 프리 차징 전압(Vpre)과 제2 전원 전압(VSS)의 차이가 발광 소자(LD)의 문턱 전압을 초과하는 경우, 발광 소자(LD)가 비발광 기간에서 발광하는 문제가 발생할 수 있으므로, 프리 차징 전압(Vpre)의 전압 레벨로 설정될 수 있는 최대값은 발광 소자(LD)의 문턱 전압과 제2 전원 전압(VSS)을 합한 값보다 작을 수 있다. 일 예로, 프리 차징 전압(Vpre)은 제2 초기화 전압(Vint2)의 전압 레벨보다 약 1V 내지 2V 정도 높은 전압 레벨을 가질 수 있다. 다만, 이는 단순히 예시적인 것으로, 프리 차징 전압(Vpre)의 전압 레벨은 다양하게 설정될 수 있다.
일 실시예에서, 제2 트랜지스터(M2)의 게이트 전극에 접속된 제4 주사선(S4i)과 제8 트랜지스터(M8)의 게이트 전극에 접속된 제5 주사선(S5i)은 동일한 주사선일 수 있다. 이 경우, 화소(PX)의 회로 구성이 보다 단순화될 수 있다. 이에 대해서는, 도 8 및 도 9를 참조하여 구체적으로 설명하기로 한다.
제9 트랜지스터(M9)는 제1 노드(N1)(또는, 제1 트랜지스터(M1)의 제1 전극)와 바이어스 전압(VEH)을 제공하는 제6 전원선(PL6) 사이에 접속될 수 있다. 제9 트랜지스터(M9)의 게이트 전극은 제1 주사선(S1i)에 접속될 수 있다.
제9 트랜지스터(M9)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)에 바이어스 전압(VEH)을 공급할 수 있다. 일 실시예에서, 바이어스 전압(VEH)은 블랙 계조의 데이터 신호의 전압 레벨과 유사한 수준의 레벨을 가질 수 있다. 예를 들어, 바이어스 전압(VEH)은 약 5~7V 수준의 전압 레벨을 가질 수 있다.
이에 따라, 제9 트랜지스터(M9)의 턴-온에 의해 제1 트랜지스터(M1)의 제1 전극(예를 들어, 소스 전극)에 소정의 고전압이 인가될 수 있다. 이 때, 제3 트랜지스터(M3)가 턴-오프 상태라면, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태(턴-온될 수 있는 상태)를 가질 수 있다(즉, 온-바이어스됨).
여기서, 제1 노드(N1)에 주기적으로 바이어스 전압(VEH)이 공급됨에 따라, 제1 트랜지스터(M1)의 바이어스 상태가 주기적으로 변하게 되고, 제1 트랜지스터(M1)의 문턱 전압 특성이 변경될 수 있다. 따라서, 저주파수 구동에서 제1 트랜지스터(M1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
제1 커패시터(Cst)(예를 들어, 스토리지 커패시터)는 제1 전원선(PL1)과 제3 노드(N3) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)의 일 전극이 제1 전원선(PL1)에 접속됨에 따라, 스토리지 커패시터(Cst)의 일 전극에는 정전압인 제1 전원 전압(VDD)이 지속적으로 공급될 수 있다. 따라서, 제3 노드(N3)의 전압은 다른 기생 커패시터들에 의한 영향을 받지 않고, 제3 노드(N3)로 직접 공급되는 전압의 전압 레벨로 유지될 수 있다. 즉, 제1 커패시터(Cst)는 제3 노드(N3)에 인가된 전압을 저장할 수 있다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 및 제9 트랜지스터(M9)는 폴리실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 및 제9 트랜지스터(M9)는 액티브층(채널)로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 또한, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 및 제9 트랜지스터(M9)는 P형 트랜지스터(예를 들어, PMOS 트랜지스터)일 수 있다. 이에 따라, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 및 제9 트랜지스터(M9)를 턴-온시키는 게이트-온 전압은 논리 로우 레벨일 수 있다.
폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 N형 산화물 반도체 트랜지스터(예를 들어, NMOS 트랜지스터)일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 턴-온시키는 게이트-온 전압은 논리 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동에 따른 제2 노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
다만, 제1 내지 제9 트랜지스터들(M1 내지 M9)이 이에 제한되는 것은 아니며, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 및 제9 트랜지스터(M9) 중 적어도 하나가 산화물 반도체 트랜지스터로 형성되거나, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4) 중 적어도 하나가 폴리실리콘 반도체 트랜지스터로 형성될 수도 있다.
도 4는 제1 구동 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다. 도 5a 및 도 5b는 제2 구동 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이다.
도 3, 도 4, 도 5a, 및 도 5b를 참조하면, 화소(PX)는 제1 구동 기간(DP1) 또는 제2 구동 기간(DP2)을 통해 동작할 수 있다.
프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간은 제1 구동 기간(DP1)을 포함할 수 있다. 또한, 제2 구동 기간(DP2)은 프레임 주파수에 따라 생략되거나 적어도 1회 진행될 수 있다.
제1 구동 기간(DP1)은 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)을 포함할 수 있다. 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다. 여기서, 제1 및 제2 비발광 기간들(NEP1, NEP2)은 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류의 경로가 차단되는 기간을 의미할 수 있으며, 제1 및 제2 발광 기간들(EP1, EP2)은 상기 구동 전류의 경로가 형성되어 발광 소자(LD)가 구동 전류에 기초하여 발광하는 기간을 의미할 수 있다.
제1 구동 기간(DP1)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간을 포함할 수 있다. 예를 들어, 저주파수 구동으로 정지 영상이 표시되는 경우, 제1 구동 기간(DP1)마다 데이터 신호가 기입될 수 있다. 제2 구동 기간(DP2)에는 데이터 신호가 공급되지 않으며, 화소(PX)의 제1 트랜지스터(M1)를 온-바이어스 상태로 제어하고 발광 소자(LD)를 초기화하기 위해, 제1 주사선(S1i)으로 제1 주사 신호(GB1i)가 공급될 수 있다.
도 4 및 도 5a에 도시된 바와 같이, 제1 비발광 기간(NEP1)은 제1 내지 제4 기간들(P1 내지 P4)을 포함하며, 제2 비발광 기간(NEP2)은 제5 기간(P5)을 포함할 수 있다.
일 실시예에서, 제2 내지 제4 주사선들(S2i, S3i, S4i) 각각으로 공급되는 제2 내지 제4 주사 신호들(GIi, GCi, GWi)은 제1 비발광 기간(NEP1)에만 공급될 수 있다. 한편, 제3 주사 신호(GCi)는 제1 비발광 기간(NEP1) 동안 복수회 공급될 수 있다.
일 실시예에서, 도 4 및 도 5a에 도시된 바와 같이, 제5 주사선(S5i)으로 공급되는 제5 주사 신호(GB2i)는 제1 비발광 기간(NEP1)에만 공급될 수 있다. 다만, 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 도 5b에 도시된 바와 같이, 제5 주사선(S5i)으로 공급되는 제5 주사 신호(GB2i')는 제2 비발광 기간(NEP2)에서도 공급될 수 있다.
일 실시예에서, 제1 주사선(S1i)으로 공급되는 제1 주사 신호(GB1i)는 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 공급될 수 있다.
일 실시예에서, 제1 주사 신호(GB1i)와 제4 주사 신호(GWi) 각각은 제3 주사 신호(GCi)와 적어도 일부 구간에서 중첩할 수 있다.
n형 산화물 반도체 트랜지스터(예를 들어, 제3 트랜지스터(M3), 제4 트랜지스터(M4))로 공급되는 제2 주사 신호(GIi)와 제3 주사 신호(GCi)는 하이 레벨(H)이고, p형 폴리실리콘 반도체 트랜지스터들(예를 들어, 제2 트랜지스터(M2), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9))로 공급되는 제1 주사 신호(GB1i), 제4 주사 신호(GWi), 및 제5 주사 신호(GB2i)는 로우 레벨(L)일 수 있다.
한편, 제1 내지 제5 주사 신호들(GB1i, GCi, GIi, GWi, GB2i)은 주사 구동부(예를 들어, 도 1의 주사 구동부(200))로부터 공급될 수 있다. 일 예로, 제1 내지 제5 주사 신호들(GB1i, GCi, GIi, GWi, GB2i)은 각각 도 2의 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250)로부터 공급될 수 있다.
발광 제어선(Ei)으로 공급되는 발광 제어 신호(EMi)는, 제1 구동 기간(DP1) 중 제1 비발광 기간(NEP1) 동안 하이 레벨(H)(또는, 게이트-오프 레벨)로 유지되며, 제2 구동 기간(DP2) 중 제2 비발광 기간(NEP2) 동안 하이 레벨(H)(또는, 게이트-오프 레벨)로 유지될 수 있다. 이에 따라, 제1 비발광 기간(NEP1)과 제2 비발광 기간(NEP2) 동안 제5 트랜지스터(M5)와 제6 트랜지스터(M6)는 각각 턴-오프 상태를 유지할 수 있다. 이에 따라, 제1 비발광 기간(NEP1)과 제2 비발광 기간(NEP2) 동안 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류의 경로가 차단될 수 있다.
이하, 도 3, 도 4, 도 5a, 및 도 5b를 참조하여 제1 구동 기간(DP1)과 제2 구동 기간(DP2)에 공급되는 주사 신호들(GB1i, GIi, GCi, GWi, GB2i) 및 화소(PX)의 동작을 구체적으로 설명하기로 한다.
먼저, 제1 구동 기간(DP1)에 대하여 설명하기 위해 도 3 및 도 4를 참조하면, 제1 비발광 기간(NEP1) 동안 발광 제어선(Ei)으로 하이 레벨(H)(또는, 게이트-오프 레벨)의 발광 제어 신호(EMi)가 공급될 수 있다. 이에 따라, 제1 비발광 기간(NEP1) 동안 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 턴-오프될 수 있다. 제1 비발광 기간(NEP1)은 제1 내지 제4 기간들(P1 내지 P4)을 포함할 수 있다.
제1 기간(P1)에서, 제3 주사선(S3i)으로 제3 주사 신호(GCi)가 공급되고, 제1 주사선(S1i)으로 제1 주사 신호(GB1i)가 공급될 수 있다. 일 실시예에서, 제3 주사 신호(GCi)가 공급된 후에 제1 주사 신호(GB1i)가 공급될 수 있다. 따라서, 제1 기간(P1)에서 제3 트랜지스터(M3)가 턴-온된 후에 제9 트랜지스터(M9)가 턴-온될 수 있다.
제3 주사 신호(GCi)의 공급 없이 제9 트랜지스터(M9)만이 턴-온되면, 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)로 바이어스 전압(VEH)이 공급될 수 있다. 이때, 고전압의 바이어스 전압(VEH)이 제1 노드(N1)로 인가되어, 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다. 예를 들어, 바이어스 전압(VEH)이 약 5V 이상인 경우, 제1 트랜지스터(M1)는 약 5V 이상의 소스 전압 및 드레인 전압을 가지며, 제1 트랜지스터(M1)의 게이트-소스 전압의 절대값이 증가할 수 있다.
이러한 상태에서 제4 주사 신호(GWi)의 공급에 의해 데이터 신호가 공급되면, 제1 트랜지스터(M1)의 바이어스 상태의 영향에 의해 구동 전류가 의도치 않게 변하며, 영상 휘도가 흔들릴 수 있다(예를 들어, 휘도가 상승함).
이러한 문제점을 해결하기 위해, 제1 기간(P1)에서 주사 구동부(예를 들어, 도 1의 주사 구동부(200))는 제3 주사 신호(GCi)를 제1 주사 신호(GB1i)보다 먼저 공급할 수 있다. 따라서, 제3 트랜지스터(M3)가 제9 트랜지스터(M9)보다 먼저 턴-온될 수 있다. 제3 트랜지스터(M3)의 턴-온에 의해 제2 노드(N2)와 제3 노드(N3)가 도통될 수 있다. 이후, 제9 트랜지스터(M9)가 턴-온되면 바이어스 전압(VEH)이 제1 노드(N1)를 통해 제3 노드(N3)까지 전달될 수 있다. 예를 들어, 제1 노드(N1)와 제3 노드(N3)의 전압차는 제1 트랜지스터(M1)의 문턱 전압 수준으로 감소될 수 있다. 따라서, 제1 기간(P1)에서 제1 트랜지스터(M1)의 게이트-소스 전압의 크기가 매우 낮아질 수 있다. 예를 들어, 제1 트랜지스터(M1)는 오프-바이어스 상태로 설정될 수 있다.
이와 같이, 제1 기간(P1)에서의 데이터 신호 기입 전의 바이어스 전압(VEH)의 공급에 의한 의도치 않은 휘도 상승을 방지하기 위해, 제3 트랜지스터(M3)가 턴-온된 상태에서 제9 트랜지스터(M9)가 턴-온되도록 제1 주사 신호(GB1i) 및 제3 주사 신호(GCi)의 공급이 제어될 수 있다.
일 실시예에서, 제1 기간(P1)에서 제3 주사 신호(GCi)의 폭(예를 들어, 제3 주사 신호(GCi)가 하이 레벨(H)로 공급되는 기간의 폭)은 제1 주사 신호(GB1i)의 폭(예를 들어, 제1 주사 신호(GB1i)가 로우 레벨(L)로 공급되는 기간의 폭)보다 클 수 있다. 예를 들어, 제1 기간(P1)에서 제3 트랜지스터(M3)는 제9 트랜지스터(M9)보다 먼저 턴-온되고, 제9 트랜지스터(M9)가 턴-오프된 후에 제3 트랜지스터(M3)가 턴-오프될 수 있다.
다만, 이는 예시적인 것으로서, 제3 트랜지스터(M3)는 제9 트랜지스터(M9)보다 먼저 턴-오프될 수도 있다.
한편, 제1 기간(P1)에서 제4 전원선(PL4)으로 제2 초기화 전압(Vint2)이 공급될 수 있다. 제1 기간(P1) 중 로우 레벨(L)(또는, 게이트-온 레벨)의 제1 주사 신호(GB1i)가 공급되는 기간에서, 제1 주사 신호(GB1i)에 응답하여 제7 트랜지스터(M7)가 턴-온되고, 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 제2 초기화 전압(Vint2)이 공급될 수 있다. 이에 따라, 발광 소자(LD)의 제1 전극이 제2 초기화 전압(Vint2)에 기초하여 초기화될 수 있다. 즉, 제2 초기화 전압(Vint2)에 의해, 발광 소자(LD)의 기생 커패시터(Cpar)가 방전될 수 있다. 이에 따라, 화소(PX)의 블랙 표현 능력이 향상될 수 있다.
이후, 제2 기간(P2)에서 제2 주사선(S2i)으로 제2 주사 신호(GIi)가 공급될 수 있다. 제2 주사 신호(GIi)에 의해 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면 제1 트랜지스터(M1)의 게이트 전극으로 제1 초기화 전압(Vint1)이 공급될 수 있다. 즉, 제2 기간(P2)에는 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전압(Vint1)에 기초하여 초기화될 수 있다. 따라서, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되며, 히스테리시스 특성이 변할 수 있다(문턱 전압이 시프트됨).
한편, 제2 주사 신호(GIi)의 공급은 제2 기간(P2) 이후에 유지될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제2 주사 신호(GIi)는 제2 기간(P2) 이후의 제3 기간(P3) 중 적어도 일부 구간 동안 하이 레벨(H)(또는, 게이트-온 레벨)을 유지할 수 있다. 다만, 본 발명의 실시예가 이에 제한되는 것은 아니며, 제2 주사 신호(GIi)는 제2 기간(P2)이 끝나는 시점에 대응하여 하이 레벨(H)에서 로우 레벨(L)로 천이할 수도 있다.
이후, 제3 기간(P3)에서 제3 주사선(S3i)으로 제3 주사 신호(GCi)가 공급될 수 있다. 제3 주사 신호(GCi)에 응답하여 제3 트랜지스터(M3)가 다시 턴-온될 수 있다. 제3 기간(P3)에서 제3 주사 신호(GCi)의 일부에 중첩하여 제4 주사선(S4i)으로 제4 주사 신호(GWi)가 공급될 수 있다. 제4 주사 신호(GWi)에 의해 제2 트랜지스터(M2)가 턴-온되고, 데이터 신호가 제1 노드(N1)로 제공될 수 있다.
이때, 턴-온된 제3 트랜지스터(M3)에 의해 제1 트랜지스터(M1)는 다이오드 형태로 접속되며, 데이터 신호 기입 및 문턱 전압 보상이 수행될 수 있다. 한편, 제4 주사 신호(GWi)가 공급되기 전과 제4 주사 신호(GWi)의 공급이 중단된 후에도 제3 주사 신호(GCi)가 공급되므로, 충분한 시간 동안 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다.
이후 제4 기간(P4)에서 제5 주사선(S5i)으로 제5 주사 신호(GB2i)가 공급될 수 있다. 따라서, 제8 트랜지스터(M8)가 턴-온될 수 있다.
제8 트랜지스터(M8)가 턴-온되면, 제5 전원선(PL5)으로 공급되는 프리 차징 전압(Vpre)이 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4))으로 제공될 수 있다. 이에 따라, 발광 소자(LD)가 프리 차징 전압(Vpre)의 전압 레벨로 프리 차징될 수 있다. 예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar)는 프리 차징 전압(Vpre)으로 충전될 수 있다. 이와 같이, 발광 소자(LD)가 발광하는 제1 발광 기간(EP1) 직전의 제4 기간(P4)에서, 발광 소자(LD)를 초기화시키기 위한 제2 초기화 전압(Vint2)의 전압 레벨보다 높은 전압 레벨을 가지는 프리 차징 전압(Vpre)으로 발광 소자(LD)가 프리 차징될 수 있다. 즉, 제1 발광 기간(EP1) 직전에 발광 소자(LD)의 기생 커패시터(Cpar)가 프리 차징되므로, 제1 발광 기간(EP1) 초기에 발광 소자(LD)(또는, 발광 소자(LD)의 기생 커패시터(Cpar))를 충전하기 위해 필요한 전류량이 감소할 수 있다. 이에 따라, 발광 소자(LD)가 빠른 응답 속도로 발광할 수 있다.
한편, 표시 장치(예를 들어, 도 1의 표시 장치(1000))의 장기간 구동에 따라 발광 소자(LD)가 열화되는 경우, 발광 소자(LD)의 기생 커패시터(Cpar)의 커패시턴스가 감소할 수 있다. 이때, 발광 소자(LD) 별로 열화 정도에 차이가 있을 수 있는데, 이와 같은 화소(PX)들 간의 발광 소자(LD)의 열화 편차에 의해 휘도 균일도가 저하될 수 있다. 예를 들어, 발광 소자(LD)의 열화가 상대적으로 진행되지 않은 화소(PX)의 경우 발광 소자(LD)의 기생 커패시터(Cpar)의 커패시턴스 감소량이 상대적으로 작은 반면, 발광 소자(LD)의 열화가 상대적으로 많이 진행된 화소(PX)의 경우 발광 소자(LD)의 기생 커패시터(Cpar)의 커패시턴스 감소량이 상대적으로 클 수 있다. 여기서, 제1 트랜지스터(M1)로부터 발광 소자(LD)로 공급되는 전류량이 상대적으로 작은 저휘도 영역에서는, 발광 소자(LD)(예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar))를 충전시키기 위한 전류량이 상대적으로 작을 수 있다. 이 경우, 발광 소자(LD)의 열화가 상대적으로 진행되지 않은 화소(PX)에서는 발광 소자(LD)의 기생 커패시터(Cpar)의 커패시턴스가 상대적으로 높아 발광 소자(LD)로 공급되는 전류에 의한 충전률이 낮으므로, 발광 소자(LD)에 의해 방출되는 광의 휘도가 상대적으로 낮을 수 있다. 반면, 발광 소자(LD)의 열화가 상대적으로 많이 진행된 화소(PX)에서는 발광 소자(LD)의 기생 커패시터(Cpar)의 커패시턴스가 상대적으로 낮아 발광 소자(LD)로 공급되는 전류량이 상대적으로 낮더라도 충전률이 상대적으로 높을 수 있으므로, 발광 소자(LD)에 의해 방출되는 광의 휘도가 상대적으로 높을 수 있다.
본 발명의 실시예들에 따른 화소(PX)(또는, 화소(PX)를 포함하는 표시 장치(1000))의 경우, 발광 기간(예를 들어, 제1 구동 기간(DP1)의 제1 발광 기간(EP1)) 직전에 제2 초기화 전압(Vint2)의 전압 레벨보다 높은 전압 레벨을 가지는 프리 차징 전압(Vpre)에 의해 발광 소자(LD)(예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar))가 프리 차징됨으로써, 발광 소자(LD)로 공급되는 전류량이 상대적으로 낮은 저휘도 영역에서도 발광 소자(LD)의 열화 편차에 따른 휘도 불균일 현상이 개선될 수 있다.
제4 기간(P4) 이후, 발광 제어선(Ei)으로 발광 제어 신호(EMi)의 공급이 중단(예를 들어, 발광 제어 신호(EMi)가 로우 레벨(L)로 천이함)되어 제1 비발광 기간(NEP1)이 종료되고, 제1 발광 기간(EP1)이 진행될 수 있다. 제1 발광 기간(EP1)에는 제5 및 제6 트랜지스터들(M5, M6)이 턴-온될 수 있다.
제1 발광 기간(EP1)에는 제3 기간(P3)에 기입된 데이터 신호에 대응하는 구동 전류가 발광 소자(LD)로 공급되며, 발광 소자(LD)는 구동 전류에 기초하여 발광할 수 있다.
다음으로, 제2 구동 기간(DP2)에 대하여 설명하기 위해 도 3 및 도 5a를 참조하면, 도 5a에 도시된 바와 같이, 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있으며, 제2 비발광 기간(NEP2)은 제5 기간(P5)을 포함할 수 있다.
일 실시예에서, 제2 구동 기간(DP2)에서 발광 제어 신호(EMi)의 파형은 제1 구동 기간(DP1)에서 발광 제어 신호(EMi)의 파형과 실질적으로 동일할 수 있다.
일 실시예에서, 제2 구동 기간(DP2)에서 제2 내지 제4 주사 신호들(GIi, GCi, GWi)은 공급되지 않을 수 있다. 예를 들어, 제2 구동 기간(DP2)에서 제2 및 제3 주사선들(S2i, S3i) 각각으로 로우 레벨(L)(또는, 게이트-오프 레벨)의 제2 및 제3 주사 신호들(GIi, GCi)이 공급되고, 제4 주사선(S4i)으로 하이 레벨(H)(또는, 게이트-오프 레벨)의 제4 주사 신호(GWi)가 공급될 수 있다. 이에 따라, 제2 구동 기간(DP2)에서 제2 내지 제4 트랜지스터들(M2, M3, M4)은 턴-오프 상태를 유지할 수 있다.
제2 비발광 기간(NEP2) 중 제5 기간(P5)에서 제1 주사선(S1i)으로 제1 주사 신호(GB1i)가 공급될 수 있다. 예를 들어, 제5 기간(P5)에서 제1 주사선(S1i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제1 주사 신호(GB1i)가 공급될 수 있다. 이에 따라, 제7 및 제9 트랜지스터들(M7, M9)이 턴-온될 수 있다.
제5 기간(P5)에서 제7 트랜지스터(M7)가 턴-온되므로, 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 제2 초기화 전압(Vint2)이 공급될 수 있다. 이에 따라, 발광 소자(LD)의 제1 전극이 제2 초기화 전압(Vint2)에 기초하여 초기화될 수 있다.
또한, 제5 기간(P5)에서 제9 트랜지스터(M9)가 턴-온되므로, 제1 트랜지스터(M1)의 제1 전극(또는, 제1 노드(N1))으로 바이어스 전압(VEH)이 공급될 수 있다.
제5 기간(P5) 이후, 발광 제어선(Ei)으로 발광 제어 신호(EMi)의 공급이 중단(예를 들어, 발광 제어 신호(EMi)가 로우 레벨(L)로 천이함)되어 제2 비발광 기간(NEP2)이 종료되고, 제2 발광 기간(EP2)이 진행될 수 있다. 제2 발광 기간(EP2)에는 제5 및 제6 트랜지스터들(M5, M6)이 턴-온될 수 있다.
제2 발광 기간(EP2)에는 제1 구동 기간(DP1)에서 기입된 데이터 신호에 대응하는 구동 전류가 발광 소자(LD)로 공급되며, 발광 소자(LD)는 구동 전류에 기초하여 발광할 수 있다.
일 실시예에서, 제2 구동 기간(DP2)에서 제5 주사 신호(GB2i)는 공급되지 않을 수 있다. 예를 들어, 도 5a에 도시된 바와 같이, 제2 구동 기간(DP2)에서 제5 주사선(S5i)으로 하이 레벨(H)(또는, 게이트-오프 레벨)의 제5 주사 신호(GB2i)가 공급될 수 있다. 이에 따라, 제2 구동 기간(DP2)에서 제8 트랜지스터(M8)는 턴-오프 상태를 유지할 수 있다.
다만, 이는 단순히 예시적인 것으로, 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 도 5b를 더 참조하면, 제2 비발광 기간(NEP2)은 제6 기간(P6)을 더 포함할 수 있다.
제6 기간(P6)에서, 제5 주사선(S5i)으로 로우 레벨(L)(예를 들어, 게이트-온 레벨)의 제5 주사 신호(GB2i')가 공급될 수 있다. 이에 따라, 제6 기간(P6)에서 제5 주사 신호(GB2i')의 공급에 의해 턴-온된 제8 트랜지스터(M8)에 의해, 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 프리 차징 전압(Vpre)이 공급될 수 있다. 이에 따라, 발광 소자(LD)(예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar))가 제2 발광 기간(EP2) 직전의 제6 기간(P6)에서 프리 차징될 수 있다. 여기서, 제6 기간(P6)에서의 화소(PX)의 동작은 도 4를 참조하여 설명한 제4 기간(P4)에서의 화소(PX)의 동작과 실질적으로 동일하거나 유사할 수 있다.
도 6a 내지 도 6c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 1, 도 4, 도 5a, 도 5b, 및 도 6a 내지 도 6c를 참조하면, 표시 장치(1000)는 다양한 프레임 주파수로 구동될 수 있다.
제1 구동 기간(DP1)의 주파수는 프레임 주파수에 대응할 수 있다.
일 실시예에서, 도 6a에 도시된 바와 같이, 제1 프레임(FRa)은 제1 구동 기간(DP1)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1)의 주파수가 240Hz인 경우, 제1 프레임(FRa)은 240Hz로 구동될 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제1 프레임(FRa)의 길이는 약 4.17ms일 수 있다.
일 실시예에서, 도 6b에 도시된 바와 같이, 제2 프레임(FRb)은 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제2 구동 기간(DP2)이 반복될 수 있다. 이 경우, 제2 프레임(FRb)은 120Hz로 구동될 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)의 길이는 약 4.17ms이고, 제2 프레임(FRb)의 길이는 약 8.33ms일 수 있다.
일 실시예에서, 도 6c에 도시된 바와 같이, 제3 프레임(FRc)은 하나의 제1 구동 기간(DP1) 및 복수의 반복되는 제2 구동 기간(DP2)들을 포함할 수 있다. 예를 들어, 제3 프레임(FRc)이 1Hz로 구동되는 경우, 제3 프레임(FRc)의 길이는 약 1초이고, 제3 프레임(FRc) 내에서 제2 구동 기간(DP2)은 약 239회 반복될 수 있다.
이와 같이, 하나의 프레임 내에서의 제2 구동 기간(DP2)의 반복 횟수를 제어함으로써 표시 장치(1000)는 다양한 프레임 주파수(예를 들어, 1Hz 내지 480Hz)로 자유롭게 구동될 수 있다.
도 7a는 도 3의 화소에 포함되는 발광 소자가 방출하는 광의 휘도 변화를 설명하기 위한 그래프이다. 도 7b는 비교예에 따른 화소에 포함되는 발광 소자가 방출하는 광의 휘도 변화를 설명하기 위한 그래프이다.
한편, 도 7a에는 도 3 내지 도 5b를 참조하여 설명한 바와 같이 발광 기간(EP)(예를 들어, 제1 발광 기간(EP1), 제2 발광 기간(EP2)) 직전에 비발광 기간(NEP)(예를 들어, 제1 비발광 기간(NEP1), 제2 비발광 기간(NEP2))에서 발광 소자(LD)를 프리 차징한 경우에서, 시간에 따른 휘도의 세기에 대한 그래프들(G1, G2)이 도시되어 있으며, 도 7b에는 발광 소자(LD)를 프리 차징하지 않은 경우에서, 시간에 따른 휘도의 세기에 대한 그래프들(G1, G2)이 도시되어 있다.
한편, 도 7a와 도 7b에 각각 도시된 제1 그래프(G1)는 표시 장치(예를 들어, 도 1의 표시 장치(1000))가 장기간 구동된 이후 휘도의 세기에 대한 그래프를 나타내며, 도 7a와 도 7b에 각각 도시된 제2 그래프(G2)는 표시 장치(예를 들어, 도 1의 표시 장치(1000))의 초기 구동시 휘도의 세기에 대한 그래프를 나타낸다.
도 7a를 참조하면, 도 1, 도 3 내지 도 5b를 참조하여 설명한 바와 같이 비발광 기간(NEP)에서 화소(PX)에 포함되는 발광 소자(LD)(예를 들어, 발광 소자(LD)의 기생 커패시터(Cpar))가 프리 차징될 수 있다. 이 경우, 표시 장치(1000)가 장기간 구동된 이후의 휘도는 표시 장치(1000)의 초기 구동시 휘도와 실질적으로 동일할 수 있다. 예를 들어, 도 7a에 도시된 바와 같이, 비발광 기간(NEP)과 발광 기간(EP)에서 휘도의 변화를 나타내는 제1 그래프(G1)와 제2 그래프(G2)는 실질적으로 동일한 형태를 나타낼 수 있다.
반면, 도 7b를 참조하면, 비교예와 같이 비발광 기간(NEP)에서 발광 소자를 프리 차징하지 않는 경우, 표시 장치가 장기간 구동된 이후의 휘도는 초기 구동시 휘도와 상이할 수 있다. 예를 들어, 도 3 내지 도 5b를 참조하여 설명한 바와 같이, 발광 소자의 열화에 의해 발광 소자의 기생 커패시터의 커패시턴스가 감소하므로, 상대적으로 적은 전류량에 의해서도 기생 커패시터가 충전되어 발광 소자가 방출하는 광의 휘도가 상대적으로 높을 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 장기간 구동된 이후의 휘도 변화를 나타내는 제1 그래프(G1)와 초기 구동시 휘도 변화를 나타내는 제2 그래프(G2)는 발광 소자로 구동 전류가 공급되는 발광 기간(EP)에서 서로 다른 형태를 나타낼 수 있다. 즉, 동일한 표시 영상에 대하여 장기간 구동시 발광 소자의 기생 커패시터의 커패시턴스 차이에 따라 휘도가 다르게 표시될 수 있으며, 발광 소자의 열화 편차에 따라 화소 별로 휘도가 불균일하게 표시될 수 있다.
도 8은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 한편, 주사 구동부(200_1)가 제5 주사 신호(예를 들어, 도 1을 참조하여 설명한 주사 구동부(200)가 제5 주사선들(S51 내지 S5n)로 공급하는 제5 주사 신호)를 공급하지 않고, 화소부(100_1)에 포함되는 화소(PX_1)가 제5 주사선(예를 들어, 도 1을 참조하여 설명한 제5 주사선(S5i))에 연결되지 않는 점을 제외하면, 도 8의 표시 장치(1000_1)는 도 1을 참조하여 설명한 표시 장치(1000)와 실질적으로 동일하거나 유사하므로, 설명의 편의를 위하여 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 8을 참조하면, 표시 장치(1000_1)는 화소부(100_1)(또는, 표시 패널), 주사 구동부(200_1), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600)를 포함할 수 있다.
화소부(100_1)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)을 포함하고, 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)에 연결되는 화소(PX_1)들을 포함할 수 있다(단, m, n은 1보다 큰 정수).
도 9는 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다. 한편, 제9 트랜지스터(M9_1)의 게이트 전극이 제4 주사선(S4i)에 접속되는 점을 제외하면, 도 9의 화소(PX_1)는 도 3을 참조하여 설명한 화소(PX)와 실질적으로 동일하거나 유사하므로, 설명의 편의를 위하여 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 9에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(PX_1)를 도시하기로 한다(단, i, j는 자연수). 도 9에 도시된 화소(PX_1)는 도 8의 화소(PX_1)와 실질적으로 동일할 수 있다.
도 8 및 도 9를 참조하면, 화소(PX_1)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M7, M8_1, M9), 및 제1 커패시터(Cst)(예를 들어, 스토리지 커패시터)를 포함할 수 있다.
제8 트랜지스터(M8_1)는 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4))과 프리 차징 전압(Vpre)을 제공하는 제5 전원선(PL5) 사이에 접속될 수 있다. 제8 트랜지스터(M8_1)의 게이트 전극은 제4 주사선(S4i)에 접속될 수 있다. 제8 트랜지스터(M8_1)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 프리 차징 전압(Vpre)을 제4 노드(N4)(예를 들어, 발광 소자(LD)의 제1 전극)로 공급할 수 있다.
도 8 및 도 9를 참조하여 설명한 바와 같이, 도 9의 화소(PX_1)의 경우 발광 소자(LD)의 제1 전극(또는, 제4 노드(N4))으로 프리 차징 전압(Vpre)을 공급하는 제8 트랜지스터(M8_1)를 제어하기 위한 별도의 주사선(예를 들어, 도 3을 참조하여 설명한 제5 주사선(S5i))이 생략되므로, 화소(PX_1)의 회로 구성 및 표시 장치(1000_1)에 포함되는 화소부(100_1)의 구성이 보다 단순화될 수 있으며, 표시 장치(1000_1)에 포함되는 주사 구동부(200_1)의 구성 및 동작이 보다 단순화될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100_1: 화소부 200, 200_1: 주사 구동부
210: 제1 주사 구동부 220: 제2 주사 구동부
230: 제3 주사 구동부 240: 제4 주사 구동부
250: 제5 주사 구동부 300: 발광 구동부
400: 데이터 구동부 500: 전원 공급부
600: 타이밍 제어부 1000, 1000_1: 표시 장치
Cst: 제1 커패시터 Cpar: 제2 커패시터
LD: 발광 소자 M1~M9: 트랜지스터
PX, PX_1: 화소

Claims (20)

  1. 발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제4 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제4 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 및
    상기 제4 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 포함하는, 화소.
  2. 제1 항에 있어서, 상기 제5 전원 전압은 상기 제4 전원 전압보다 큰, 화소.
  3. 제2 항에 있어서, 상기 제5 전원 전압의 전압 레벨은 상기 발광 소자의 문턱 전압과 상기 제2 전원 전압을 합한 값보다 작은, 화소.
  4. 제1 항에 있어서, 상기 제4 주사선과 상기 제5 주사선은 동일한 주사선인, 화소.
  5. 제1 항에 있어서,
    상기 제1 노드와 제6 전원 전압을 제공하는 제6 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 화소.
  6. 제5 항에 있어서, 상기 하나의 프레임 기간은,
    상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되어 상기 데이터선으로 공급되는 데이터 신호가 기입되며, 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제1 구동 기간; 및
    상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되지 않으며, 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제2 구동 기간을 포함하는, 화소.
  7. 제6 항에 있어서, 상기 제1 구동 기간은,
    상기 제3 트랜지스터로 상기 제3 주사 신호가 공급되고, 상기 제7 트랜지스터 및 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제1 기간;
    상기 제1 기간 이후, 상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되는 제2 기간;
    상기 제2 기간 이후, 상기 제3 트랜지스터로 상기 제3 주사 신호가 공급되고, 상기 제2 트랜지스터로 상기 제4 주사 신호가 공급되는 제3 기간; 및
    상기 제3 기간 이후, 상기 제8 트랜지스터로 상기 제5 주사 신호가 공급되는 제4 기간을 포함하는, 화소.
  8. 제7 항에 있어서, 상기 제1 기간에서 제3 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 큰, 화소.
  9. 제7 항에 있어서, 상기 제3 기간에서 제3 주사 신호의 폭은 상기 제4 주사 신호의 폭보다 큰, 화소.
  10. 제6 항에 있어서, 상기 제2 구동 기간은,
    상기 제7 트랜지스터 및 상기 제9 트랜지스터로 상기 제1 주사 신호가 공급되는 제5 기간을 포함하는, 화소.
  11. 제10 항에 있어서, 상기 제2 구동 기간은,
    상기 제5 기간 이후, 상기 제8 트랜지스터로 상기 제5 주사 신호가 공급되는 제6 기간을 더 포함하는, 화소.
  12. 제1 내지 제5 주사선들, 발광 제어선, 데이터선, 및 제1 내지 제6 전원선들에 접속되는 화소;
    상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부;
    상기 발광 제어선에 발광 제어 신호를 공급하는 발광 구동부;
    상기 데이터선에 데이터 신호를 공급하는 데이터 구동부; 및
    상기 제1 내지 제6 전원선들에 제1 내지 제6 전원 전압들을 각각 공급하는 전원 공급부를 포함하고,
    상기 화소는,
    발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 상기 제1 전원선으로부터 상기 발광 소자를 통해 상기 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제3 노드와 상기 제3 전원선 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제4 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제4 노드와 상기 제4 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 및
    상기 제4 노드와 상기 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 포함하는, 표시 장치.
  13. 제12 항에 있어서, 상기 제5 전원 전압은 상기 제4 전원 전압보다 큰, 표시 장치.
  14. 제12 항에 있어서, 상기 제4 주사선과 상기 제5 주사선은 동일한 주사선인, 표시 장치.
  15. 제12 항에 있어서, 상기 화소는,
    상기 제1 노드와 상기 제6 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 표시 장치.
  16. 제15 항에 있어서, 상기 하나의 프레임 기간은 제1 구동 기간 및 제2 구동 기간을 포함하며,
    상기 제1 구동 기간에서, 상기 주사 구동부는 상기 제1 주사선을 통해 상기 제1 주사 신호를 공급하고, 상기 제4 주사선을 통해 상기 제4 주사 신호를 공급하며,
    상기 제2 구동 기간에서, 상기 주사 구동부는 상기 제1 주사선을 통해 상기 제1 주사 신호를 공급하고, 상기 제4 주사 신호를 공급하지 않는, 표시 장치.
  17. 제16 항에 있어서, 상기 제1 구동 기간은,
    상기 주사 구동부가 상기 제1 주사선으로 상기 제1 주사 신호를 공급하고, 상기 제3 주사선으로 상기 제3 주사 신호를 공급하는 제1 기간;
    상기 제1 기간 이후, 상기 주사 구동부가 상기 제2 주사선으로 상기 제2 주사 신호를 공급하는 제2 기간;
    상기 제2 기간 이후, 상기 주사 구동부가 상기 제3 주사선으로 상기 제3 주사 신호를 공급하고, 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는 제3 기간; 및
    상기 제3 기간 이후, 상기 주사 구동부가 상기 제5 주사선으로 상기 제5 주사 신호를 공급하는 제4 기간을 포함하는, 표시 장치.
  18. 제17 항에 있어서, 상기 제1 기간에서 제3 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 크고, 상기 제3 기간에서 제3 주사 신호의 폭은 상기 제4 주사 신호의 폭보다 큰, 표시 장치.
  19. 제16 항에 있어서, 상기 제2 구동 기간은 상기 주사 구동부가 상기 제1 주사선으로 상기 제1 주사 신호를 공급하는 제5 기간을 포함하는, 표시 장치.
  20. 제19 항에 있어서, 상기 제2 구동 기간은 상기 제5 기간 이후 상기 주사 구동부가 상기 제5 주사선으로 상기 제5 주사 신호를 공급하는 제6 기간을 더 포함하는, 표시 장치.
KR1020220047747A 2022-04-18 2022-04-18 화소 및 이를 포함하는 표시 장치 KR20230148892A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220047747A KR20230148892A (ko) 2022-04-18 2022-04-18 화소 및 이를 포함하는 표시 장치
US18/066,981 US20230335056A1 (en) 2022-04-18 2022-12-15 Pixel and display device including the same
CN202310311994.8A CN116913215A (zh) 2022-04-18 2023-03-28 像素和包括该像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220047747A KR20230148892A (ko) 2022-04-18 2022-04-18 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230148892A true KR20230148892A (ko) 2023-10-26

Family

ID=88307908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220047747A KR20230148892A (ko) 2022-04-18 2022-04-18 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230335056A1 (ko)
KR (1) KR20230148892A (ko)
CN (1) CN116913215A (ko)

Also Published As

Publication number Publication date
CN116913215A (zh) 2023-10-20
US20230335056A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
CN116434709A (zh) 有机发光显示装置
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20210054114A (ko) 표시 장치
KR20210148475A (ko) 표시 장치
US11232741B2 (en) Pixel and display device having the same
US11462152B2 (en) Pixel and display device having the same
KR20210124599A (ko) 표시 장치
KR20210086801A (ko) 표시 장치
US20230335058A1 (en) Pixel and display device including the same
US20230343295A1 (en) Pixel and display device including the same
KR20220152481A (ko) 표시 장치
KR101552991B1 (ko) 유기 발광 다이오드 표시장치의 구동장치와 그 구동방법
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
US11610541B1 (en) Pixel of display device
US11508314B2 (en) Pixel and display device including the same
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
US11790841B2 (en) Pixel and display device including the same
US11842685B2 (en) Pixel and display device including the same
CN219143765U (zh) 像素和显示装置
KR102665185B1 (ko) 표시 장치
KR20230017970A (ko) 표시 장치 및 이의 구동 방법
KR20240070087A (ko) 발광표시장치
KR20200142646A (ko) 표시 장치