KR20210124599A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210124599A
KR20210124599A KR1020200041664A KR20200041664A KR20210124599A KR 20210124599 A KR20210124599 A KR 20210124599A KR 1020200041664 A KR1020200041664 A KR 1020200041664A KR 20200041664 A KR20200041664 A KR 20200041664A KR 20210124599 A KR20210124599 A KR 20210124599A
Authority
KR
South Korea
Prior art keywords
scan
period
transistor
supplied
signal
Prior art date
Application number
KR1020200041664A
Other languages
English (en)
Inventor
김현준
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200041664A priority Critical patent/KR20210124599A/ko
Priority to US17/035,846 priority patent/US11211011B2/en
Priority to CN202110339145.4A priority patent/CN113496676A/zh
Publication of KR20210124599A publication Critical patent/KR20210124599A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치는, 화소들, 제1 주파수로 제1 주사 신호, 제3 주사 신호, 및 제4 주사 신호를 공급하고 제1 주파수의 약수인 제2 주파수로 제2 주사 신호를 공급하는 주사 구동부, 상기 제2 주파수로 데이터 신호를 공급하는 데이터 구동부, 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부 및 타이밍 제어부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 전계 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.
유기 전계 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기 전계 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
이와 같은 종래의 표시 장치는 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부, 주사 라인들로 주사 신호를 순차적으로 공급하는 주사 구동부, 주사 라인들 및 데이터 라인들에 접속되는 복수의 화소들을 포함하는 표시부를 구비한다.
화소는 주사 라인으로 주사 신호가 공급될 때 선택되어 데이터 라인으로부터 데이터 신호를 공급받는다. 그리고, 화소는 데이터 신호에 대응하는 소정 휘도의 빛을 생성하면서 영상을 표시한다.
최근에는 표시 장치의 구동 효율 향상 및 소비 전력을 최소화하기 위하여 표시 장치를 저주파로 구동하는 방법이 사용된다. 따라서, 표시 장치가 저주파로 구동될 때 표시 품질을 향상시킬 수 있는 방법이 요구된다.
본 발명이 해결하려는 과제는, 구동 주파수가 변하더라도 휘도 차이를 최소화하는 표시 장치를 제공하고자 한다.
또한, 본 발명이 해결하려는 다른 과제는, 데이터 신호 및 영상의 계조와 관계 없이, 구동트랜지스터에 일정 전압의 바이어스를 주기적으로 인가함으로써, 인접 화소들 사이의 온-바이어스 차이(및 계조 차이)로 인한 히스테리시스(문턱 전압 시프트의 차이) 및 히스테리시스 편차에 의한 화면 끌림(고스트 현상)을 개선(제거)하는 표시 장치를 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명의 일 실시예에 따른 표시 장치는, 제1 주사 라인들, 제2 주사 라인들, 제3 주사 라인들, 데이터 라인들, 및 발광 제어 라인들에 접속되는 화소들, 및 초기화 전압을 화소들에 공급하는 초기화 전압 공급부를 포함하되, 화소들 각각은, 발광 다이오드, 제1 전원 라인에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극, 제2 노드에 접속되는 게이트 전극, 및 제3 노드에 접속되는 제2 전극을 포함하는 제1 트랜지스터, 데이터 라인과 제1 노드 사이에 접속되고, 제3 주사 라인에 접속되는 게이트 전극을 포함하는 제2 트랜지스터, 제2 노드와 제3 노드 사이에 접속되고, 제2 주사 라인에 접속되는 게이트 전극을 포함하는 제3 트랜지스터, 및 제3 노드와 제1 초기화 전압 라인 사이에 접속되고, 제1 주사 라인에 접속되는 게이트 전극을 포함하는 제4 트랜지스터를 포함하며, 제4 트랜지스터는, 제1 기간 및 제2 기간 동안 턴-온되고, 초기화 전압 공급부는, 제1 기간 동안 제1 레벨의 제1 초기화 전압을 공급하고, 제2 기간 동안 제1 레벨보다 높은 제2 레벨의 제1 초기화 전압을 공급하는 것을 특징으로 한다.
일 실시예에서, 화소들 각각은, 제1 전원 라인과 제1 노드 사이에 접속되고, 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터, 및 제3 노드와 발광 다이오드의 제1 전극에 접속되는 제4 노드 사이에 접속되고, 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 발광 제어 라인에 턴-오프 레벨의 발광 제어 신호가 공급되고, 발광 제어 신호가 공급된 이후에, 제1 기간 동안 제1 주사 라인에 턴-온 레벨의 제1 주사 신호가 공급되고, 제1 기간과 적어도 일부 중첩되는 기간에, 제2 주사 라인에 턴-온 레벨의 제2 주사 신호가 공급되고, 제1 주사 신호 및 제2 주사 신호가 공급되는 기간에, 제1 레벨의 제1 초기화 전압이 제2 노드에 인가될 수 있다.
일 실시예에서, 제1 기간 및 제2 기간 사이의 기간에, 제3 주사 라인에 턴-온 레벨의 제3 주사 신호가 공급되고, 제3 주사 신호가 공급되는 기간에, 데이터 신호가 제1 노드에 인가될 수 있다.
일 실시예에서, 화소들은 제4 주사 라인들에 접속되고, 화소들 각각은, 제4 노드와 제2 초기화 전압 라인 사이에 접속되고, 제4 주사 라인에 접속되는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 제1 기간 이후에, 제4 주사 라인에 턴-온 레벨의 제4 주사 신호가 공급되고, 제4 주사 신호가 공급되는 기간에, 제2 초기화 전압이 제2 초기화 전압 라인을 통해 제4 노드에 인가될 수 있다.
일 실시예에서, 제4 주사 신호는, 제3 주사 신호와 동일할 수 있다.
일 실시예에서, 제3 주사 신호가 공급되는 기간 이후에, 제2 주사 신호의 공급이 중단되고, 제2 주사 신호의 공급이 중단된 이후에, 제2 기간 동안 턴-온 레벨의 제1 주사 신호가 공급될 수 있다.
일 실시예에서, 제1 초기화 전압은, 제1 주사 신호가 공급될 때에 동기화되어 제1 레벨에서 제2 레벨로 변경될 수 있다.
일 실시예에서, 제3 트랜지스터는 산화물 반도체 트랜지스터이고, 제1 트랜지스터, 제2 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 및 제6 트랜지스터는 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에서, 발광 제어 라인은, 제1 발광 제어 라인과 제2 발광 제어 라인을 포함하고, 화소들 각각은, 제1 전원 라인과 제1 노드 사이에 접속되고, 제1 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터, 및 제3 노드와 발광 다이오드의 제1 전극 사이에 접속되고, 제2 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 제1 발광 제어 라인에 턴-오프 레벨의 제1 발광 제어 신호가 공급되고, 제1 발광 제어 신호가 공급된 이후에, 제1 기간 동안 제1 주사 라인에 턴-온 레벨의 제1 주사 신호가 공급되고, 제1 기간과 적어도 일부 중첩되는 기간에, 제2 주사 라인에 턴-온 레벨의 제2 주사 신호가 공급되고, 제1 기간과 적어도 일부 중첩되는 기간에, 제2 발광 제어 라인에 턴-오프 레벨의 제2 발광 제어 신호가 공급되고, 제2 발광 제어 신호가 공급되지 않고 제1 발광 제어 신호, 제1 주사 신호, 및 제2 주사 신호가 공급되는 기간에, 제1 레벨의 제1 초기화 전압이 제2 노드 및 발광 다이오드의 제1 전극에 인가될 수 있다.
일 실시예에서, 제1 기간 및 제2 기간 사이의 기간에, 제3 주사 라인에 턴-온 레벨의 제3 주사 신호가 공급되고, 제3 주사 신호가 공급되는 기간에 데이터 신호가 제1 노드에 인가될 수 있다.
일 실시예에서, 제3 주사 신호가 공급되는 기간 이후에 제2 주사 신호의 공급이 중단되고, 제2 주사 신호의 공급이 중단된 이후에, 제2 기간 동안 턴-온 레벨의 제1 주사 신호가 공급될 수 있다.
일 실시예에서, 제1 초기화 전압은, 제1 주사 신호가 공급될 때에 동기화되어 제1 레벨에서 제2 레벨로 변경될 수 있다.
일 실시예에서, 제3 트랜지스터 및 제4 트랜지스터는 산화물 반도체 트랜지스터이고, 제1 트랜지스터, 제2 트랜지스터, 제5 트랜지스터, 및 제6 트랜지스터는 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에서, 표시 장치는, 제1 주사 라인들에 제1 주파수로 제1 주사 신호들을 순차적으로 공급하는 제1 서브 주사 구동부, 제2 주사 라인들에 제2 주파수로 제2 주사 신호를 순차적으로 공급하는 제2 서브 주사 구동부, 제3 주사 라인들에 제1 주파수로 제3 주사 신호를 순차적으로 공급하는 제3 서브 주사 구동부, 및 제4 주사 라인들에 제1 주파수로 제4 주사 신호를 순차적으로 공급하는 제4 서브 주사 구동부를 더 포함할 수 있다.
일 실시예에서, 제1 서브 주사 구동부는, 한 프레임 기간 내에 포함된 표시 주사 기간 및 자가 주사 기간에 제1 주사 신호를 공급하고, 제2 서브 주사 구동부는, 표시 주사 기간에 제2 주사 신호를 공급하고, 자가 주사 기간 동안 제2 주사 신호를 공급하지 않으며, 제3 서브 주사 구동부는, 표시 주사 기간 및 자가 주사 기간에 제3 주사 신호를 공급하고, 제4 서브 주사 구동부는, 표시 주사 기간 및 자가 주사 기간에 제4 주사 신호를 공급할 수 있다.
일 실시예에서, 제1 주파수는 제2 주파수의 배수이고, 제2 주파수는 화소들의 영상 리프레시 레이트(Refresh rate)에 대응하는 주파수일 수 있다.
일 실시예에서, 제1 초기화 전압의 제2 레벨은, 제1 전원 라인에 공급되는 제1 전원 전압의 레벨 이상일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예들은 구동 주파수가 변하더라도 휘도 차이를 최소화할 수 있다.
또한, 본 발명의 실시예들은 데이터 신호 및 영상의 계조와 관계 없이, 구동트랜지스터에 일정 전압의 바이어스를 주기적으로 인가함으로써, 인접 화소들 사이의 온-바이어스 차이(및 계조 차이)로 인한 히스테리시스(문턱 전압 시프트의 차이) 및 히스테리시스 편차에 의한 화면 끌림(고스트 현상)을 개선(제거)할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3 및 도 4는 도 2에 도시된 화소의 구동 방법을 설명하기 위한 타이밍도들이다.
도 5 내지 도 10은 영상 리프레시 레이트에 따라 게이트 스타트 펄스들 및 발광 스타트 펄스의 실시예들을 나타내는 타이밍도들이다.
도 11은 영상 리프레시 레이트에 따른 표시 장치의 구동 방법을 설명하기 위한 개념도이다.
도 12는 본 발명의 다른 실시예에 따른 화소의 회로도이다.
도 13 및 도 14는 도 12에 도시된 화소의 구동 방법을 설명하기 위한 타이밍도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예들에 들에 의해 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되지 않고, 서로 다른 다양한 형태로 구현될 것이다. 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 한편, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(1)는 구동 조건에 따라 다양한 영상 리프레시 레이트(Refresh rate, 구동 주파수, 화면 갱신 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 여기서, 영상 리프레시 레이트는 화소(PXnm)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수를 의미할 수 있다. 예를 들어, 영상 리프레시 레이트는 화면 주사율, 화면 재생 빈도수, 화면 갱신 주파수로서, 1초 동안 표시 화면이 재생되는 빈도수를 나타낼 수 있다.
일 실시예에서, 표시 장치(1)는, 구동 조건에 따라 주사 구동부(30)의 출력 주파수 및 이에 대응하는 데이터 구동부(20)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1)는 1Hz 내지 120Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1)는 120Hz 이상의 영상 리프레시 레이트(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
이러한 표시 장치(1)는 타이밍 제어부(10), 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40), 표시부(50), 및 초기화 전압 공급부(60) 등을 포함할 수 있다.
타이밍 제어부(10)는 소정의 인터페이스를 통해 AP(Application Processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 타이밍 신호들(Vsync, Hsync, DE, CLK)을 수신할 수 있다. 여기서, 타이밍 신호들(Vsync, Hsync, DE, CLK)은 예를 들어, 수직 동기 신호(horizontal synchronization signal, Vsync), 수평 동기 신호(vertical synchronization signal, Hsync), 데이터 인에이블 신호(data enable signal, DE), 및 클럭 신호(Clock signal, CLK) 등을 포함할 수 있다.
수직 동기 신호(Vsync)는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작됨을 가리킬 수 있다. 수직 동기 신호(Vsync)의 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다.
수평 동기 신호(Hsync)는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 수평 기간(horizontal period)이 종료되고 새로운 수평 기간이 시작됨을 가리킬 수 있다. 수평 동기 신호(Hsync)의 인접한 펄스들 간의 간격이 1 수평 기간에 해당할 수 있다.
데이터 인에이블 신호(DE)는 특정 수평 기간들에 대해서 인에이블 레벨(Enable level)을 가질 수 있다. 데이터 인에이블 신호(DE)가 인에이블 레벨일 때, 해당 수평 기간들에서 입력 영상 데이터(IRGB)가 공급됨을 가리킬 수 있다.
입력 영상 데이터(IRGB)는 각각의 해당 수평 기간들에서 화소 행 단위로 공급될 수 있다.
타이밍 제어부(10)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(20)로 공급할 수 있다. 구체적으로, 타이밍 제어부(10)는 표시 장치(1)의 사양(specification)에 대응하도록 입력 영상 데이터(IRGB)에 기초하여 계조값들에 대응되는 영상 데이터(RGB)들을 생성하고 영상 데이터(RGB)들을 데이터 구동부(20)에 공급할 수 있다.
그리고, 타이밍 제어부(10)는 표시 장치(1)의 사양에 대응하도록 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40) 등에 공급될 제어 신호들을 생성할 수 있다.
일 실시예에서, 타이밍 제어부(10)는 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 데이터 구동 제어 신호(DCS)를 생성하고 데이터 구동 제어 신호(DCS)를 데이터 구동부(20)로 공급할 수 있다.
데이터 구동부(20)는 재정렬된 영상 데이터(RGB)를 아날로그 형식의 데이터 신호(또는 데이터 전압)로 변환할 수 있다. 구체적으로, 데이터 구동부(20)는 타이밍 제어부(10)로부터 수신한 영상 데이터(RGB)들 및 구동 제어 신호(DCS)를 이용하여 데이터 라인들(DL1, DL2, DLm)로 공급할 데이터 신호들(또는 데이터 전압들)을 생성할 수 있다. 예를 들어, 데이터 구동부(20)는 클럭 신호(CLK)를 이용하여 계조값들을 샘플링하고, 계조값들에 대응하는 데이터 신호들(또는 데이터 전압들)을 화소 행(예를 들어, 동일한 주사 라인에 연결된 화소들) 단위로 데이터 라인들(DL1, DL2, DLm)에 공급할 수 있다.
데이터 구동부(20)는 영상 리프레시 레이트에 대응하여 1 프레임 기간 동안 데이터 라인들(DL1, DL2, DLm)로 데이터 신호를 공급할 수 있다. 데이터 라인들(DL1, DL2, DLm)로 공급되는 데이터 신호는 제2 주사 라인들(GWNL1, GWNLn)로 공급되는 제2 주사 신호 및 제3 주사 라인들(GWPL1, GWPLn)(및/또는 제4 주사 라인들(GBL1, GBLn))로 공급되는 제3 주사 신호(및/또는 제4 주사 신호)와 동기되도록 공급될 수 있다.
한편, 일 실시예에서, 타이밍 제어부(10)는 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 게이트 스타트 펄스(GSP)들 및 클럭 신호(CLK)들을 주사 구동부(30)로 공급할 수 있다. 여기서, 게이트 스타트 펄스(GSP)는 주사 구동부(30)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어하기 위해 사용될 수 있고, 클럭 신호(CLK)는 게이트 스타트 펄스(GSP)를 쉬프트(Shift)하기 위해 사용될 수 있다.
주사 구동부(30)는 타이밍 제어부(10)로부터 클럭 신호(CLK)들, 게이트 스타트 펄스(GSP)들 등을 수신하여 주사 라인들(GIL1, GWNL1, GWPL1, GBL1, GILn, GWNLn, GWPLn, GBLn)에 공급할 주사 신호들을 생성할 수 있다. 여기서 n은 자연수일 수 있다.
주사 구동부(30)는 복수의 서브 주사 구동부들(31, 32, 33, 34)을 포함할 수 있다. 예를 들어, 주사 구동부(30)는 제1 서브 주사 구동부(31), 제2 서브 주사 구동부(32), 제3 서브 주사 구동부(33), 및 제4 서브 주사 구동부(34)의 구성 및 동작으로 구분될 수 있다. 이 경우, 게이트 스타트 펄스(GSP)들은 제1 게이트 스타트 펄스(GSP1), 제2 게이트 스타트 펄스(GSP2), 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4)를 포함할 수 있고, 이때, 게이트 스타트 펄스(GSP)들의 펄스 폭이 다를 수 있으며, 이에 대응하는 주사 신호의 폭도 달라질 수 있다. 한편, 복수의 서브 주사 구동부들(31, 32, 33, 34)은 공통적으로 클럭 신호(CLK)들을 수신할 수 있다.
주사 구동부(30) 및 게이트 스타트 펄스(GSP)의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들 및 발광 구동부(40)들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
일 실시예에서, 제1 서브 주사 구동부(31)는 제1 게이트 스타트 펄스(GSP1) 에 대응하여 제1 주사 라인들(GIL1, GILn)에 제1 주사 신호들을 순차적으로 공급하고, 제2 서브 주사 구동부(32)는 제2 게이트 스타트 펄스(GSP2)에 대응하여 제2 주사 라인들(GWNL1, GWNLn)에 제2 주사 신호들을 순차적으로 공급하고, 제3 서브 주사 구동부(33)는 제3 게이트 스타트 펄스(GSP3)에 대응하여 제3 주사 라인들(GWPL1, GWPLn)에 제3 주사 신호들을 순차적으로 공급하고, 제4 서브 주사 구동부(34)는 제4 게이트 스타트 펄스(GSP4)에 대응하여 제4 주사 라인들(GBL1, GBLn)에 제4 주사 신호들을 순차적으로 공급할 수 있다. 각각의 서브 주사 구동부들(31, 32, 33, 34)은 시프트 레지스터 형태로 연결된 복수의 주사 스테이지들을 포함할 수 있다. 예를 들어, 주사 시작 라인으로 공급되는 게이트 스타트 펄스(GSP)의 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
한편, 일 실시예에서, 제1 서브 주사 구동부(31), 제3 서브 주사 구동부(33), 및 제4 서브 주사 구동부(34)는 표시 장치(1)의 영상 리프레시 레이트와 관계 없이 항상 일정한 제1 주파수로 주사 신호들을 주사 라인들(GIL1, GILn, GWPL1, GWPLn, GBL1, GBLn)에 공급할 수 있다.
일 실시예에서, 제1 주파수는 표시 장치(1)의 영상 리프레시 레이트보다 클 수 있다. 예를 들어, 제1 주파수는 표시 장치(1)의 최대 영상 리프레시 레이트(표시 장치(1)에 설정된 최대 구동 주파수)의 약 2배로 설정될 수 있다. 구체적으로, 표시 장치(1)의 최대 영상 리프레시 레이트가 120Hz인 경우, 제1 주파수는 240Hz로 설정될 수 있다. 따라서, 1 프레임 기간 내에서, 주사 신호들(예를 들어, 제1 주사 신호, 제3 주사 신호, 및 제4 주사 신호)이 주사 라인들(예를 들어, GIL1, GILn, GWPL1, GWPLn, GBL1, GBLn)로 순차적으로 출력되는 스캐닝 동작이 소정 주기로 복수 회 반복될 수 있다.
예를 들어, 표시 장치(1)가 구동 가능한 모든 구동 주파수들에 있어서, 제1 서브 주사 구동부(31), 제3 서브 주사 구동부(33), 및 제4 서브 주사 구동부(34)는 표시 주사 기간(Display scan period) 동안 스캐닝을 1회 수행하며, 자가 주사 기간(Self scan period) 동안 영상 리프레시 레이트에 따라 스캐닝을 적어도 1회 수행할 수 있다. 이때, 영상 리프레시 레이트가 감소하는 경우, 1 프레임 기간 내에서 자가 주사 기간 동안 수행되는 스캐닝 동작의 반복 횟수가 증가할 수 있고, 영상 리프레시 레이트가 증가하는 경우, 1 프레임 기간 내에서 자가 주사 기간 동안 수행되는 스캐닝 동작의 반복 횟수가 감소할 수 있다.
일 실시예에서, 제1 주파수는, 타이밍 제어부(10)로부터 제1 서브 주사 구동부(31), 제3 서브 주사 구동부(33), 및 제4 서브 주사 구동부(34) 각각으로 공급되는 제1 게이트 스타트 펄스(GSP1), 제3 게이트 스타트 펄스(GSP3), 및 제4 게이트 스타트 펄스(GSP4)의 출력 주파수에 상응할 수 있다. 이 경우, 제1 게이트 스타트 펄스(GSP1), 제3 게이트 스타트 펄스(GSP3), 및 제4 게이트 스타트 펄스(GSP4)의 출력 주파수는 동일할 수 있다.
한편, 일 실시예에서, 제2 서브 주사 구동부(32)는 제2 주파수로 제2 주사 신호를 제2 주사 라인들(GWNL1, GWNLn)에 공급할 수 있다.
일 실시예에서, 제2 주파수는, 표시 장치(1)의 영상 리프레시 레이트와 동일한 주파수일 수 있다. 예를 들어, 표시 장치(1)의 영상 리프레시 레이트가 120Hz인 경우, 제2 주파수는 120Hz로 설정될 수 있다. 이 경우, 1 프레임 기간 내에서, 주사 신호(예를 들어, 제2 주사 신호)가 주사 라인들(예를 들어, GWNL1, GWNLn)로 순차적으로 출력되는 스캐닝 동작이 1회 반복될 수 있다. 예를 들어, 표시 장치(1)가 구동 가능한 모든 구동 주파수들에서, 제2 서브 주사 구동부(32)는 표시 주사 기간(Display scan period) 동안 스캐닝을 1회 수행할 수 있다.
일 실시예에서, 제2 주파수는 제1 주파수의 약수로 설정될 수 있으며, 타이밍 제어부(10)로부터 제2 서브 주사 구동부(32)로 공급되는 제2 게이트 스타트 펄스(GSP2)의 출력 주파수에 상응할 수 있다.
일 실시예에서, 영상 리프레시 레이트는 제2 주사 라인들(GWNL1, GWNLn)에 제2 주사 신호들을 공급하는 제2 서브 주사 구동부(32)의 출력 주파수일 수 있다.
한편, 실시예에 따라 제3 서브 주사 구동부(33) 및 제4 서브 주사 구동부(34)는 단일(single) 서브 주사 구동부로 구성될 수 있다. 이 경우, 제3 주사 라인들(GWPL1, GWPLn) 및 제4 주사 라인들(GBL1, GBLn)은 서로 동일한 노드에 연결될 수 있고, 제3 게이트 스타트 펄스(GSP3) 및 제4 게이트 스타트 펄스(GSP4)도 서로 동일할 수도 있다. 제3 서브 주사 구동부(33) 및 제4 서브 주사 구동부(34)가 통합된 서브 주사 구동부가 주사 신호들을 주사 라인들(GWPL1, GBL1, GWPLn, GBLn)에 공급할 수 있다.
한편, 일 실시예에서, 제4 서브 주사 구동부(34)는 화소(PXnm)의 화소 구조에 따라 생략될 수도 있다.
주사 신호는 화소(PXnm)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들어, 턴-온 레벨의 펄스)으로 설정될 수 있다.
일 실시예에서, 주사 신호는 제1 극성 또는 제2 극성의 펄스를 갖는 신호일 수 있다. 이때, 제1 극성 및 제2 극성은 서로 반대 극성일 수 있다.
이하에서 극성이란 펄스의 로직 레벨(Logic level)을 의미할 수 있다. 예를 들어, 펄스가 제1 극성인 경우, 펄스는 하이 레벨(High level)을 가질 수 있다. 제1 극성의 펄스가 N형 트랜지스터의 게이트 전극에 공급되는 경우 N형 트랜지스터가 턴-온될 수 있다. 즉, 제1 극성의 펄스는 N형 트랜지스터에 대해 턴-온 레벨일 수 있다. 여기서 N형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 낮은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, N형 트랜지스터는 NMOS일 수 있다.
또한, 펄스가 제2 극성인 경우, 펄스는 로우 레벨(Low level)을 가질 수 있다. 제2 극성의 펄스가 P형 트랜지스터의 게이트 전극에 공급되는 경우 P형 트랜지스터가 턴-온될 수 있다. 즉, 제2 극성의 펄스는 P형 트랜지스터에 대해 턴-온 레벨일 수 있다. 여기서 P형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 높은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, P형 트랜지스터는 PMOS일 수 있다.
한편, 일 실시예에서, 타이밍 제어부(10)는 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 발광 스타트 펄스(ESP) 및 클럭 신호(CLK)들을 발광 구동부(40)로 공급할 수 있다. 발광 스타트 펄스(ESP)는 발광 제어 신호의 첫 번째 타이밍을 제어하기 위해 사용될 수 있고, 클럭 신호(CLK)는 발광 스타트 펄스(ESP)를 쉬프트하기 위해 사용될 수 있다.
발광 구동부(40)는 타이밍 제어부(10)로부터 클럭 신호(CLK) 및 발광 스타트 펄스(ESP) 등을 수신하여 발광 제어 라인들(EL1, EL2, ELn)에 공급할 발광 제어 신호들을 생성할 수 있다. 예를 들어, 발광 구동부(40)는 발광 제어 라인들(EL1, EL2, ELn)에 순차적으로 발광 제어 신호들을 공급할 수 있다. 예를 들어, 발광 구동부(40)는 시프트 레지스터 형태로 구성될 수 있다.
일 실시예에서, 발광 제어 라인(EL1, EL2, 또는 ELn)이 하나의 수평 라인(화소 행)에 포함된 복수의 화소(PXnm)들 각각에 전기적으로 연결될 수 있다. 이에 대한 설명은 도 2를 참조하여 후술한다.
일 실시예에서, 발광 제어 라인(EL1, EL2, 또는 ELn)이 제1 발광 제어 라인과 제2 발광 제어 라인으로 분리되고, 제1 발광 제어 라인과 제2 발광 제어 라인이 하나의 수평 라인(화소 행)에 포함된 복수의 화소(PXnm)들 각각에 전기적으로 연결될 수 있다. 이에 대한 설명은 도 12를 참조하여 후술한다.
발광 제어 라인들(EL1, EL2, ELn)로 발광 제어 신호가 순차적으로 공급되면 화소(PXnm)들이 수평 라인 단위로 비발광될 수 있다. 이를 위하여 발광 제어 신호는 화소(PXnm)들에 포함된 일부 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들어, 턴-오프 레벨의 펄스)으로 설정될 수 있다.
일 실시예에서, 발광 구동부(40)는 표시 장치(1)의 영상 리프레시 레이트와 관계 없이 항상 일정한 제1 주파수로 발광 제어 신호를 발광 제어 라인들(EL1, EL2, ELn)에 공급할 수 있다. 따라서, 1 프레임 기간 내에서, 발광 제어 라인들(EL1, EL2, ELn) 각각으로 공급되는 발광 제어 신호는 소정 주기마다 반복적으로 공급될 수 있다. 이에 따라, 영상 리프레시 레이트가 감소되는 경우, 1 프레임 기간 내에서 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
주사 구동부(30) 및 발광 구동부(40)는 각각 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(30) 및 발광 구동부(40)는 표시부(50)를 사이에 두고 양측에 위치될 수도 있다. 한편, 주사 구동부(30)가 제1 서브 주사 구동부(31) 내지 제4 서브 주사 구동부(34)로 구분되는 경우, 제1 서브 주사 구동부(31) 내지 제4 서브 주사 구동부(34) 또한 표시부(50)를 사이에 두고 배치될 수도 있다.
표시부(50)는 화소들을 포함한다. 예를 들어, 화소(PXnm)는 대응하는 데이터 라인(DLm), 주사 라인들(GILn, GWNLn, GWPLn, GBLn), 및 발광 제어 라인(ELn)에 연결될 수 있다. 화소(PXnm)들은 외부로부터 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 초기화 전압(VINT)을 공급받을 수 있다.
본 발명의 실시예에서는 화소(PXnm)의 회로 구조에 대응하여 화소(PXnm)에 접속되는 신호 라인들(GIL, GWNL, GWPL, GBL, DL, EL)은 다양하게 설정될 수 있다.
한편, 화소(PXnm)들의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소 행)에 위치된 화소(PXnm)들은 이전 수평 라인(또는 이전 화소 행)에 위치된 주사 라인 및/또는 이후 수평 라인(또는 이후 화소 행)에 위치된 주사 라인과 추가로 접속될 수 있다. 이를 위하여, 표시부(50)에는 도시되지 않은 더미 주사 라인들 및/또는 더미 발광 제어 라인들이 추가로 형성될 수 있다.
초기화 전압 공급부(60)는 타이밍 제어부(10)로부터 제어 신호(미도시)를 입력받아 초기화 전압(VINT)을 표시부(50)에 공급할 수 있다. 구체적으로, 초기화 전압 공급부(60)는 초기화 전압(VINT)을 초기화 전압 라인(미도시)에 공급할 수 있고, 초기화 전압(VINT)은 초기화 전압 라인과 전기적으로 접속된 복수의 화소(PXnm)들 각각에 공급될 수 있다.
일 실시예로, 초기화 전압(VINT)은 후술하는 바와 같이 화소(PXnm)에 포함된 제1 트랜지스터의 게이트 전극을 초기화 하기 위한 전압일 수 있다.
일 실시예로, 초기화 전압(VINT)은 후술하는 바와 같이 화소(PXnm)에 포함된 제1 트랜지스터가 온-바이어스(on-bias) 상태를 가지도록 하기 위한 바이어스 전압일 수 있다.
일 실시예로, 초기화 전압(VINT)은 후술하는 바와 같이 화소(PXnm)에 포함된 발광 다이오드의 애노드를 초기화 하기 위한 전압일 수 있다.
한편, 도시되지 않았지만, 표시 장치(1)는 메모리를 더 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2에서는 설명의 편의를 위하여 n번째 수평 라인에 위치되며, m번째 데이터 라인(DLm)과 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 화소(PXnm)는 트랜지스터들(Tr1 내지 Tr7), 스토리지 커패시터(Cst), 및 발광 다이오드(LD) 등을 포함할 수 있다.
제1 트랜지스터(Tr1)는 데이터 신호에 기초하여 구동 전류를 제어할 수 있다. 이러한 제1 트랜지스터(Tr1)는 구동 트랜지스터(Driving transistor)로 명명될 수 있다. 제1 트랜지스터(Tr1)의 제1 전극은 제1 노드(N1)에 접속될 수 있고, 제1 트랜지스터(Tr1)의 제2 전극은 제3 노드(N3)에 접속될 수 있으며, 제1 트랜지스터(Tr1)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(Tr1)는 제2 노드(N2)의 전압에 대응하여 제1 전원 전압(ELVDD)의 제1 전원 라인(ELVDDL), 제5 트랜지스터(Tr5), 제1 트랜지스터(Tr1), 제6 트랜지스터(Tr6), 발광 다이오드(LD), 및 제2 전원 전압(ELVSS)의 제2 전원 라인(ELVSSL) 으로 흐르는 구동 전류량을 제어할 수 있다. 이를 위하여, 제1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(Tr2)는 제3 주사 라인(GWPLn)으로 공급되는 제3 주사 신호에 기초하여 데이터 신호를 공급받을 화소(PXnm)를 선택할 수 있다. 이러한 제2 트랜지스터(Tr2)는 스캐닝 트랜지스터(Scanning transistor)로 명명될 수 있다. 제2 트랜지스터(Tr2)는 데이터 라인(DLm)과 제1 노드(N1) 사이에 접속될 수 있다. 즉, 제2 트랜지스터(Tr2)의 제1 전극이 데이터 라인(DLm)에 접속될 수 있고, 제2 트랜지스터(Tr2)의 제2 전극이 제1 노드(N1)에 접속될 수 있으며, 제2 트랜지스터(Tr2)의 게이트 전극은 제3 주사 라인(GWPLn)에 접속될 수 있다. 제2 트랜지스터(Tr2)는 제3 주사 라인(GWPLn)으로 턴-온 레벨의 펄스를 갖는 제3 주사 신호가 공급될 때 턴-온되어 데이터 라인(DLm)과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(Tr3)는 제1 트랜지스터(Tr1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2) 사이에 접속될 수 있다. 즉, 제3 트랜지스터(Tr3)의 제1 전극이 제2 노드(N2)에 접속될 수 있고, 제3 트랜지스터(Tr3)의 제2 전극이 제3 노드(N3)에 접속될 수 있으며, 제3 트랜지스터(Tr3)의 게이트 전극은 제2 주사 라인(GWNLn)에 접속될 수 있다. 제3 트랜지스터(Tr3)는 제2 주사 라인(GWNLn)으로 턴-온 레벨의 펄스를 갖는 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(Tr1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2)를 전기적으로 접속시킬 수 있다. 제3 트랜지스터(Tr3)가 턴-온되면, 제1 트랜지스터(Tr1)는 다이오드 형태로 접속될 수 있다. 이에 따라, 제1 트랜지스터(Tr1)에 대한 데이터 기입 및 문턱 전압 보상이 함께 수행될 수 있다.
제4 트랜지스터(Tr4)는 제3 노드(N3)와 제1 초기화 전압 라인(VINTL1) 사이에 접속될 수 있다. 즉, 제4 트랜지스터(Tr4)의 제1 전극이 제3 노드(N3)에 접속될 수 있고, 제4 트랜지스터(Tr4)의 제2 전극이 제1 초기화 전압 라인(VINTL1)에 접속될 수 있으며, 제4 트랜지스터(Tr4)의 게이트 전극은 제1 주사 라인(GILn)에 접속될 수 있다. 제4 트랜지스터(Tr4)는 제1 주사 라인(GILn)으로 턴-온 레벨의 펄스를 갖는 제1 주사 신호가 공급될 때 턴-온되어 제1 초기화 전압 라인(VINTL1)을 통해 인가되는 제1 초기화 전압을 제3 노드(N3)로 공급할 수 있다.
여기서, 도 3 및 도 4를 참조하여 후술하는 바와 같이, 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)가 턴-온되면, 제3 노드(N3)에 인가된 제1 초기화 전압이 제1 트랜지스터(Tr1)의 게이트 전극에 인가될 수 있으며, 이때, 제1 트랜지스터(Tr1)의 게이트 전극에 인가되는 제1 초기화 전압은 로우 레벨의 전압일 수 있다. 이에 따라, 제1 트랜지스터(Tr1)의 게이트 전극이 초기화될 수 있다.
한편, 도 3 및 도 4를 참조하여 후술하는 바와 같이, 제3 트랜지스터(Tr3)가 턴-오프되고 제4 트랜지스터(Tr4)의 턴-온되면, 초기화 전압이 바이어스 전압으로써 제1 트랜지스터(Tr1)의 드레인 전극(및 소스 전극)에 인가될 수 있다. 이때, 제1 트랜지스터(Tr1)의 드레인 전극(및 소스 전극)에 인가되는 초기화 전압은 하이 레벨의 전압일 수 있다. 이 경우, 제1 트랜지스터(Tr1)가 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스됨).
제5 트랜지스터(Tr5)는 제1 전원 라인(ELVDDL)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(Tr5)의 게이트 전극은 발광 제어 라인(ELn)에 접속될 수 있다. 제5 트랜지스터(Tr5)는 발광 제어 라인(ELn)으로 발광 제어 신호가 공급될 때 턴-오프될 수 있고 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(Tr6)는 제1 트랜지스터(Tr1)의 제2 전극(즉, 제3 노드(N3))과 발광 다이오드(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속될 수 있다. 제6 트랜지스터(Tr6)의 게이트 전극은 발광 제어 라인(ELn)에 접속될 수 있다. 제6 트랜지스터(Tr6)는 발광 제어 라인(ELn)으로 발광 제어 신호가 공급될 때 턴-오프될 수 있고 그 외의 경우에 턴-온될 수 있다. 따라서, 제5 트랜지스터(Tr5)와 제6 트랜지스터(Tr6)는 동시에 제어될 수 있다.
제7 트랜지스터(Tr7)는 발광 다이오드(LD)의 제1 전극(즉, 제4 노드(N4))과 제1 초기화 전압 사이에 접속될 수 있다. 제7 트랜지스터(Tr7)의 게이트 전극은 제4 주사 라인(GBLn)에 접속될 수 있다. 제7 트랜지스터(Tr7)는 제4 주사 라인(GBLn)으로 턴-온 레벨의 펄스를 갖는 제4 주사 신호가 공급될 때 턴-온되어 제2 초기화 전압 라인(VINTL2)을 통해 인가되는 제2 초기화 전압을 발광 다이오드(LD)의 제1 전극(즉, 제4 노드(N4))으로 공급한다.
여기서, 도 3 및 도 4를 참조하여 후술하는 바와 같이, 제7 트랜지스터(Tr7)가 턴-온되어 제2 초기화 전압이 제2 초기화 라인(VINTL2)을 통해 발광 다이오드(LD)의 제1 전극(즉, 제4 노드(N4))에 인가되므로, 이에 따라, 발광 다이오드(LD)의 제1 전극이 초기화될 수 있다.
일 실시예에서, 제2 초기화 전압은 제1 초기화 전압과 동일할 수 있다. 예를 들어, 제1 초기화 전압과 제2 초기화 전압은 로우 레벨의 전압일 수 있다.
일 실시예에서, 제2 초기화 전압은 n+1 번째 화소 행에 인가되는 제1 초기화 전압과 동일할 수 있다.
발광 다이오드(LD)의 제1 전극(예를 들어, 애노드 전극)은 제4 노드(N4)에 접속될 수 있고, 발광 다이오드(LD)의 제2 전극(예를 들어, 캐소드 전극)은 제2 전원 전압(ELVSS)의 제2 전원 라인(ELVSSL)에 접속될 수 있다. 발광 다이오드(LD)는 제1 트랜지스터(Tr1)로부터 공급되는 전류량에 대응하여 소정 휘도로 발광할 수 있다.
일 실시예에서, 발광 다이오드(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 다이오드(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 다이오드(LD)는 복수의 무기 발광 소자들이 제2 전원 라인(ELVSSL)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
일반적으로, 제1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)보다 클 수 있다. 다만, 발광 다이오드(LD)의 발광을 방지하는 등의 특수한 상황에서는 제2 전원 전압(ELVSS)이 제1 전원 전압(ELVDD)보다 크게 설정될 수도 있다.
한편, 발광 다이오드(LD)의 제1 전극에 제2 초기화 전압이 공급되면, 발광 다이오드(LD)의 기생 커패시터(미도시)가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(PXnm)의 블랙 표현 능력이 향상될 수 있다.
스토리지 커패시터(Cst)는 제1 전원 라인(ELVDDL)에 인가되는 제1 전원 전압(ELVDD)과 제2 노드(N2)에 인가되는 전압의 전위차에 대응되는 전하량을 충전할 수 있다. 스토리지 커패시터(Cst)는 제1 전원 라인(ELVDDL)과 제2 노드(N2) 사이에 접속될 수 있다. 구체적으로, 스토리지 커패시터(Cst)의 제1 전극은 제1 전원 라인(ELVDDL)에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 전극은 제2 노드(N2)에 연결될 수 있다.
일 실시예에서, 트랜지스터들(Tr1 내지 Tr7)은 N형 트랜지스터 및 P형 트랜지스터의 조합으로 구성될 수도 있다. 여기서, N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다.
예를 들면, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 및 제7 트랜지스터(Tr7)는 P형 트랜지스터이고, 제3 트랜지스터(Tr3)는 N형 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 한편, 트랜지스터가 기판에 실장되는 경우에 N형 트랜지스터의 사이즈는 P형 트랜지스터의 사이즈보다 클 수 있으므로, 제4 트랜지스터(Tr4)가 P형 트랜지스터로 설계되면, 제4 트랜지스터(Tr4)가 N형 트랜지스터로 설계되는 경우와 비교할 때, 화소 회로의 집적화를 구현할 수 있는 장점이 있다. 또한, P형 트랜지스터로 설계된 제4 트랜지스터(Tr4)를 포함하는 화소는 고해상도, 대화면의 표시 장치(1)에 적용될 수 있는 장점이 있다.
일 실시예에서, N형 트랜지스터는 산화물 반도체 트랜지스터일 수 있고, P형 트랜지스터는 폴리실리콘 반도체 트랜지스터일 수 있다. 예를 들어, 제3 트랜지스터(Tr3)는 IGZO(In-Ga-Zn-Oxygen) 등의 산화물(Oxide)로 형성된 활성층을 포함할 수 있다. 즉, 제3 트랜지스터(Tr3)는 산화물 반도체 트랜지스터일 수 있다. 그리고, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4) 내지 제7 트랜지스터(Tr7)는 LTPS(Low Temperature Poly-Silicon) 공정을 통해 형성된 활성층(채널)을 포함할 수 있다. 즉, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4) 내지 제7 트랜지스터(Tr7)는 폴리실리콘 반도체 트랜지스터일 수 있다.
한편, 제1 트랜지스터(Tr1)가 P형 트랜지스터인 경우, 가변하는 구동 주파수에 따라 해당 프레임 기간에서의 제1 트랜지스터(Tr1)의 히스테리시스 변화에 의해 휘도차가 사용자에게 시인될 수 있다. 특히, 1 프레임 기간의 길이가 길어지는 저주파 구동에서, 제2 노드(N2)로 공급되는 제1 초기화 전압이 지나치게 낮은 경우, 해당 프레임 기간에서의 제1 트랜지스터(Tr1)의 히스테리시스 변화가 심해질 수 있다. 이러한 히스테리시스는 저주파 구동에서 플리커 현상을 야기할 수 있다.
이러한 문제점을 개선하기 위해, 본 발명의 실시예들에 따른 화소(PXnm) 및 이를 포함하는 표시 장치(1)는, 제4 트랜지스터(Tr4)를 이용하여, 일정한 전압의 바이어스 전압을 제1 트랜지스터(Tr1)의 드레인 전극(및/또는 소스 전극)에 주기적으로 인가할 수 있다. 따라서, 인접한 화소들 사이의 계조 차이로 인한 히스테리시스 편차가 제거되고, 이로 인한 화면 끌림이 저감(제거)될 수 있다.
이하에서는 본 발명의 일 실시예에 따른 화소의 구동 방법을 타이밍도를 이용하여 구체적으로 설명한다.
도 3 및 도 4는 도 2에 도시된 화소의 구동 방법을 설명하기 위한 타이밍도들이다. 구체적으로, 도 3은 표시 주사 기간에서의 화소의 구동 방법을 설명하기 위한 타이밍도이고, 도 4는 자가 주사 기간에서의 화소의 구동 방법을 설명하기 위한 타이밍도이다.
도 2를 참조하여 전술한 바와 동일하게, 도 3 및 도 4에서도 설명의 편의를 위하여 n번째 수평 라인에 위치되며, m번째 데이터 라인(DLm)과 접속된 화소를 기준으로 그 화소의 구동 방법을 설명한다.
도 2 및 도 3을 참조하면, 화소(PXnm)는 표시 주사 기간 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 여기서, 표시 주사 기간은 출력 영상에 실제로 대응하는 데이터 신호(DV(n-1), DV(n), DV(n+1))가 기입되는 기간을 포함할 수 있다.
일 실시예에서, 제2 주사 신호(GWNn)의 턴-온 레벨의 전압은 하이 레벨의 전압으로 정의될 수 있고, 제1 주사 신호(GIn), 제3 주사 신호(GWPn), 및 제4 주사 신호(GBn) 각각의 턴-온 레벨의 전압은 로우 레벨의 전압으로 정의될 수 있다. 한편, 발광 제어 신호(En)의 턴-온 레벨의 전압은 로우 레벨의 전압으로 정의될 수 있다. 다만, 이는 예시적인 것으로서, 주사 신호들 및 발광 제어 신호의 펄스 폭들 및 로직 레벨들이 이에 한정되는 것은 아니며, 화소 구조, 트랜지스터들의 타입 등에 따라 변경될 수있다.
먼저, 발광 제어 라인(ELn)으로 발광 제어 신호(En)가 공급될 수 있다. 여기서, 발광 제어 신호(En)의 펄스 폭은 제1 시점(t1)부터 제12 시점(t12)까지 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 발광 제어 신호(En)에 의해 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-오프된다. 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-오프되는 기간 동안에는 발광 소자(LD)에 대한 구동 전류의 공급이 중단된다.
발광 제어 신호(En)가 공급된 이후에, 제1 주사 신호(GIn)가 공급될 수 있다. 제1 주사 신호(GIn)의 펄스 폭은 소정의 제1 기간(예를 들어, 제2 시점(t2)부터 제5 시점(t5)까지의 기간) 동안 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 한편, 제1 주사 신호(GIn)에 의해 제4 트랜지스터(Tr4)가 턴-온된다.
제1 주사 신호(GIn)가 공급된 이후에, 제2 주사 신호(GWNn)가 공급될 수 있다. 제2 주사 신호(GWNn)의 펄스 폭은 소정의 기간(예를 들어, 제3 시점(t3)부터 제8 시점(t8)까지의 기간) 동안 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 한편, 제2 주사 신호(GWNn)에 의해 제3 트랜지스터(Tr3)가 턴-온된다.
여기서, 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)가 턴-온되면, 전술한 바와 같이, 제1 초기화 전압(VINT1)이 제1 초기화 전압 라인(VINTL1)을 통해 제2 노드(N2)에 인가되므로, 제1 트랜지스터(Tr1)의 게이트 전극이 초기화될 수 있다. 이때, 제1 트랜지스터(Tr1)의 게이트 전극에 인가되는 제1 초기화 전압(VINT1)은 예를 들어, 제2 전원 전압(ELVSS)과 동일할 수 있다. 하지만, 이에 한정되는 것은 아니다.
제2 주사 신호(GWNn)가 공급된 이후에, 제1 주사 신호(GIn)의 공급이 제5 시점(t5)에서 중단된다. 즉, 턴-온 레벨(예를 들어, 로우 레벨)의 제1 주사 신호(GIn)가 제5 시점(t5)에 턴-오프 레벨(예를 들어, 하이 레벨)로 변경된다. 이 경우, 제4 트랜지스터(Tr4)가 턴-오프된다.
한편, 제6 시점(t6)에 제3 주사 신호(GWPn) 및 제4 주사 신호(GBn)가 공급될 수 있다. 제3 주사 신호(GWPn) 및 제4 주사 신호(GBn) 각각의 펄스 폭은 소정의 기간(예를 들어, 제6 시점(t6)부터 제7 시점(t7)까지의 기간) 동안 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 한편, 제3 주사 신호(GWPn)에 의해 제2 트랜지스터(Tr2)가 턴-온된다. 제2 트랜지스터(Tr2)가 턴-온되면, 데이터 라인(DLm)을 통해 n번째 데이터 신호(DV(n))가 제1 노드(N1)로 공급될 수 있다. 제3 트랜지스터(Tr3)는 턴-온된 상태이므로, 제1 트랜지스터(Tr1)는 다이오드 접속된다. 제1 트랜지스터(Tr1)가 다이오드 접속되면, 제1 트랜지스터(Tr1)의 문턱 전압(Threshold voltage)이 보상되는 효과가 있다.
한편, 제4 주사 신호(GBn)에 의해 제7 트랜지스터(Tr7)가 턴-온된다. 제7 트랜지스터(Tr7)가 턴-온되면, 제4 노드(N4)에 제2 초기화 전압(VINT2)이 공급될 수 있다. 이 경우, 제2 초기화 전압(VINT2)는 로우 레벨의 전압일 수 있다. 따라서, 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)의 전압이 초기화되고, 발광 소자(LD)에 형성된 기생 커패시터의 전압이 방전(제거)될 수 있다. 즉, 제6 시점(t6)부터 제7 시점(t7)까지의 기간은 데이터 기입 및 발광 다이오드 초기화 기간 일 수 있다.
제3 주사 신호(GWPn) 및 제4 주사 신호(GBn) 각각의 공급이 제7 시점(t7)에서 중단될 수 있다. 이 경우, 제2 트랜지스터(Tr2) 및 제7 트랜지스터(Tr7)가 턴-오프된다.
제2 주사 신호(GWNn)의 공급이 제8 시점(t8)에서 중단된다. 이 경우, 제3 트랜지스터(Tr3)는 턴-오프된다.
제2 주사 신호(GWNn)의 공급이 중단된 이후에, 제1 주사 신호(GIn)가 공급될 수 있다. 이 경우, 제1 주사 신호(GIn)의 펄스 폭은 소정의 제2 기간(예를 들어, 제9 시점(t9)부터 제11 시점(t11)까지의 기간) 동안 유지될 수 있다. 한편, 제1 초기화 전압(VINT1)이 제1 주사 신호(GIn)가 공급되는 시점(예를 들어, 제9 시점(t9))에 동기화되어 소정의 하이 레벨의 전압으로 증가될 수 있다. 일 실시예로, 제1 초기화 전압(VINT1)의 하이 레벨은 제9 시점(t9)에서 제1 전원 전압(ELVDD)의 레벨 이상으로 증가될 수 있다. 제1 주사 신호(GIn)에 의해 제4 트랜지스터(Tr4)가 턴-온된다. 제3 트랜지스터(Tr3)가 턴-오프되고 제4 트랜지스터(Tr4)가 턴-온되면, 소정의 고전압(증가된 제1 초기화 전압)이 바이어스 전압으로써 제3 노드(N3)에 인가된다. 이 경우, 제1 트랜지스터(Tr1)가 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스됨).
한편, n번째 화소행에 배치되는 모든 화소들의 제1 트랜지스터(Tr1)들은 증가된 제1 초기화 전압에 의해 온-바이어스되므로, 바이어스 차이가 제거될 수 있다. 따라서, 화소들의 히스테리시스 차이가 제거(저감)될 수 있다.
제4 트랜지스터(Tr4)의 턴-온 기간과 제2 트랜지스터(Tr2) 및 제7 트랜지스터(Tr7) 각각의 턴-온 기간은 중첩되지 않을 수 있다. 즉, 발광 다이오드(LD)의 초기화 기간과 바이어스 기간이 서로 분리될 수 있다.
한편, 제11 시점(t11)에 제1 주사 신호(GIn)의 공급이 중단되고, 이때, 제4 트랜지스터(Tr4)는 턴-오프된다. 그리고, 소정의 고전압(증가된 제1 초기화 전압)도 발광 제어 신호(En)의 공급이 중단되는 시점(예를 들어, 제12 시점(t12))에 동기화 되어 소정의 로우 레벨의 전압으로 감소될 수 있다. 이 경우, 제1 초기화 전압(VINT1)은 제2 전원 전압(ELVSS)과 동일한 전압일 수 있다.
이후, 제12 시점(t12)에 발광 제어 신호(En)의 공급이 중단되며, 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-온된다. 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-온되면, 데이터 신호(DV(n))에 기초하여 생성된 구동 전류가 발광 소자(LD)에 공급되며, 발광 소자(LD)는 이에 대응하는 휘도로 발광할 수 있다. 즉, 제12 시점(t12) 이후에 대응되는 기간은 발광 기간일 수 있다.
일 실시예에서, 1 프레임은 표시 주사 기간을 포함할 수 있다. 표시 주사 기간은 초기화 기간(예를 들어, 제2 시점(t2)부터 제5 시점(t5)까지의 기간), 데이터 기입 및 발광 다이오드 초기화 기간(예를 들어, 제6 시점(t6)부터 제7 시점(t7)까지의 기간), 바이어스 기간(예를 들어, 제9 시점(t9)부터 제11 시점(t11)까지의 기간), 및 발광 기간(예를 들어, 제12 시점(t12) 이후에 대응되는 기간)을 포함할 수 있다. 여기서, 표시 주사 기간에서 발광 기간을 제외한 나머지 기간들(초기화 기간, 데이터 기입 및 발광 다이오드 초기화 기간, 및 바이어스 기간)은 화소(PXnm)의 비발광 기간일 수 있다.
한편, 도 2 및 도 4를 참조하면, 1 프레임은 영상 프레임 레이트에 따라 적어도 하나의 자가 주사 기간을 포함할 수 있다.
일 실시예에서, 자가 주사 기간의 동작은 제2 주사 신호(GWNn) 및 데이터 신호(DV(n))가 공급되지 않는 점을 제외하면 표시 주사 기간의 동작과 실질적으로 동일하다. 자가 주사 기간에 데이터 구동부(20)는 표시부(50)에 다양한 데이터 신호들(DV(n-1), DV(n), DV(n+1))을 공급하지 않음으로써, 소비 전력이 더욱 저감될 수 있다.
예를 들면, 자가 주사 기간은 발광 다이오드 초기화 기간(예를 들어, 제6 시점(t6)부터 제7 시점(t7)까지의 기간), 바이어스 기간(예를 들어, 제9 시점(t9)부터 제11 시점(t11)까지의 기간), 및 발광 기간(예를 들어, 제12 시점(t12) 이후에 대응되는 기간)을 포함할 수 있다.
자가 주사 기간 동안 제3 트랜지스터(Tr3)는 턴-오프 상태를 유지하므로, 제1 트랜지스터(Tr1)의 게이트 전극에 인가되는 전압(즉, 제2 노드(N2)에 인가되는 전압)은 자가 주사 기간의 구동에 의한 영향을 받지 않는다. 즉, 표시 주사 기간에 저장된 데이터 신호는 전압을 유지할 수 있다.
발광 제어 신호(En), 제1 주사 신호(GIn), 제3 주사 신호(GWPn), 제4 주사 신호(GBn)는 영상 리프레시 레이트과 무관하게 제1 주파수로 공급된다. 제2 주사 신호(GWNn)는 영상 리프레시 레이트에 대응되는 제2 주파수로 공급된다.
다시 말하면, 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4) 내지 제7 트랜지스터(Tr7)는 제1 주파수로 구동되고, 제3 트랜지스터(Tr3)는 제1 주파수보다 작은 제2 주파수로 구동된다.
따라서, 영상 리프레시 레이트가 변하는 경우에도, 바이어스 기간의 온-바이어스 인가는 항상 주기적으로 수행될 수 있다. 따라서, 다양한 영상 리프레시 레이트에 대해서 제1 트랜지스터(Tr1)의 히스테리시스 변화가 최소화됨으로써 이에 따른 플리커가 개선될 수 있다.
도 4를 참조하면, 제2 주사 신호(GWNn)는 턴-오프 레벨(예를 들어, 로우 레벨)의 전압일 수 있다. 한편, 제2 시점(t2)부터 제5 시점(t5)까지 턴-온 레벨(예를 들어, 로우 레벨)의 제1 주사 신호(GIn)가 공급된다. 제3 트랜지스터(Tr3)는 턴-오프되고 제4 트랜지스터(Tr4)는 턴-온되면, 제1 초기화 전압(VINT1)이 제3 노드(N3)에 인가되어 제3 노드(N3)는 초기화될 수 있다.
한편, 제5 시점(t5) 이후에 제1 주사 신호(GIn)의 공급이 중단되고, 제6 시점(t6)부터 제7 시점(t7)까지, 턴-온 레벨(예를 들어, 로우 레벨)의 제3 주사 신호(GWPn) 및 제4 주사 신호(GBn)가 공급된다. 제2 트랜지스터(Tr2)가 턴-온되면, 기준 전압(Vref)이 데이터 라인(DLm)을 통해 제1 노드(N1)에 인가된다. 이때 기준 전압(Vref)은 데이터 구동부(20)에 의해 공급되는 전압일 수 있다. 그리고, 제7 트랜지스터(Tr7)가 턴-온되면, 제2 초기화 전압(VINT2)이 제2 초기화 라인(VINTL2)을 통해 제4 노드(N4)에 인가된다. 이에 따라 제1 노드(N1) 및 제4 노드(N4)는 초기화될 수 있다. 이때, 제2 초기화 전압(VINT2)은 로우 레벨의 전압일 수 있다.
도 4에서는 제3 주사 신호(GWPn)가 제6 시점(t6)부터 제7 시점(t7)까지 공급되는 것으로 도시되어 있으나, 도 4에 도시된 바와 달리 자가 주사 기간에 제3 주사 신호(GWPn)가 공급되지 않을 수 있고, 이 경우, 기준 전압(Vref)도 데이터 라인(DLm)에 공급되지 않을 수 있다.
한편, 제9 시점(t9)부터 제11 시점(t11)까지 턴-온 레벨(예를 들어, 로우 레벨)의 제1 주사 신호(GIn)가 공급되고, 제1 주사 신호(GIn)가 공급되는 제9 시점(t9)에 동기화되어 제1 초기화 전압(VINT1)은 소정의 하이 레벨의 전압으로 증가될 수 있다. 일 실시예로, 제1 초기화 전압(VINT1)은 제9 시점(t9)에 제1 전원 전압(ELVDD)보다 큰 전압으로 증가될 수 있다. 제3 트랜지스터(Tr3)가 턴-오프되고 제4 트랜지스터(Tr4)가 턴-온되면, 소정의 고전압(증가된 제1 초기화 전압)이 바이어스 전압으로써 제1 트랜지스터(Tr1)의 드레인 전극(및 소스 전극)(즉, 제3 노드(N3))에 인가된다. 이 경우, 제1 트랜지스터(Tr1)가 온-바이어스(on-bias) 상태를 가질 수 있다.
도 5 내지 도 10은 영상 리프레시 레이트에 따라 게이트 스타트 펄스들 및 발광 스타트 펄스의 실시예들을 나타내는 타이밍도들이고, 도 11은 영상 리프레시 레이트에 따른 표시 장치(1)의 구동 방법을 설명하기 위한 개념도이다.
도 5 내지 도 10을 참조하면, 제1 주사 신호(GI), 제3 주사 신호(GWP), 및 제4 주사 신호(GB) 각각을 생성하기 위한 제1 게이트 스타트 펄스(GSP1), 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4) 각각의 출력 주파수는 영상 리프레시 레이트(RR)(또는 구동 주파수)와 관계없이 제1 주파수로 일정할 수 있다. 예를 들어, 제1 게이트 스타트 펄스(GSP1), 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4) 각각의 출력 주파수는 표시 장치(1)의 최대 영상 리프레시 레이트(RR)의 2배로 설정될 수 있다.
또한, 발광 제어 신호(En)을 생성하기 위한 발광 스타트 펄스(ESP)의 출력 주파수도 영상 리프레시 레이트(RR)(또는 구동 주파수)와 관계없이 제1 주파수로 일정할 수 있다. 발광 스타트 펄스(ESP)의 출력 주파수는 표시 장치(1)의 최대 영상 리프레시 레이트(RR)의 2배로 설정될 수 있다.
한편, 제2 주사 신호(GWN)을 생성하기 위한 제2 게이트 스타트 펄스(GSP2)의 출력 주파수는 영상 리프레시 레이트(RR)에 따라 달라질 수 있다.
일 실시예에서, 타이밍 제어부(10)는 제2 게이트 스타트 펄스(GSP2)를 영상 리프레시 레이트(RR)와 동일한 주파수(예를 들어, 제2 주파수)로 출력할 수 있다.
일 실시예에서, 발광 스타트 펄스(ESP)의 펄스 폭은 게이트 스타트 펄스들(GSP1 내지 GSP4)의 펄스 폭보다 클 수 있다.
일 실시예에서, 표시 주사 기간(DSP)에는 발광 스타트 펄스(ESP) 및 게이트 스타트 펄스들(GSP1 내지 GSP4)이 모두 출력될 수 있다. 예를 들어, 표시 주사 기간(DSP) 동안 화소(PXnm)들 각각은 도 3에 도시된 구동을 수행할 수 있다. 표시 주사 기간(DSP)에 화소(PXnm)들 각각은 표시될 영상에 상응하는 데이터 신호들을 저장할 수 있다.
일 실시예에서, 자가 주사 기간(SSP)에는 발광 스타트 펄스(ESP), 제1 게이트 스타트 펄스(GSP1), 제3 게이트 스타트 펄스(GSP3), 및 제4 게이트 스타트 펄스(GSP4)가 출력될 수 있다. 예를 들어, 자가 주사 기간(SSP) 동안 화소(PXnm)들 각각은 도 4에 도시된 구동을 수행할 수 있다.
표시 주사 기간(DSP) 및 자가 주사 기간(SSP)에 화소(도 2의 PXnm)들 각각의 제1 트랜지스터(도 2의 Tr1)의 제1 전극 및/또는 제2 전극에 바이어스 인가를 위한 소정의 고전압(예를 들어, 증가된 제1 초기화 전압)이 공급될 수 있다.
일 실시예에서, 하나의 표시 주사 기간(DSP)과 하나의 자가 주사 기간(SSP)의 길이는 실질적으로 동일할 수 있다. 다만, 한 프레임 기간에 포함되는 자가 주사 기간(SSP)들의 개수는 영상 리프레시 레이트(RR)에 따라 결정될 수 있다.
도 5 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 절반일 수 있다. 따라서, 120Hz의 영상 리프레시 레이트(RR)에 대하여, 1 프레임 기간은 하나의 표시 주사 기간(DSP) 및 하나의 자가 주사 기간(SSP)을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 표시 장치(1)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 프레임 기간 동안 화소(PXnm)들은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
도 6 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 1/3일 수 있다. 따라서, 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 두 개의 자가 주사 기간(SSP)들을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 이때, 화소(PXnm)들은 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
도 7 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 1/4일 수 있다. 따라서, 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 3개의 자가 주사 기간(SSP)들을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 이때, 화소(PXnm)들은 발광 및 비발광을 교번하여 4회씩 반복할 수 있다.
도 8 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 48Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 1/5일 수 있다. 따라서, 48Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 4개의 자가 주사 기간(SSP)들을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 이때, 화소(PXnm)들은 발광 및 비발광을 교번하여 5회씩 반복할 수 있다.
도 9 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 30Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 1/8일 수 있다. 따라서, 30Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 7개의 자가 주사 기간(SSP)들을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 이때, 화소(PXnm)들은 발광 및 비발광을 교번하여 8회씩 반복할 수 있다.
도 10 및 도 11을 참조하여 예를 들면, 표시 장치(1)가 24Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제2 게이트 스타트 펄스(GSP2)의 수는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))의 수의 1/10일 수 있다. 따라서, 24Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 9개의 자가 주사 기간(SSP)들을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제1 게이트 스타트 펄스(GSP1)(또는 제3 게이트 스타트 펄스(GSP3), 제4 게이트 스타트 펄스(GSP4))와 동일한 주파수로 공급될 수 있다. 이때, 화소(PXnm)들은 발광 및 비발광을 교번하여 10회씩 반복할 수 있다.
전술한 바와 유사한 방식으로 표시 장치(1)는 한 프레임 기간에 포함되는 자가 주사 기간(SSP)의 개수를 조절함으로써 60Hz, 30Hz, 24Hz, 12Hz, 8Hz, 6Hz, 5Hz, 4Hz, 3Hz, 2Hz, 1Hz 등의 구동 주파수로 구동될 수 있다. 다시 말하면, 표시 장치(1)는 제1 주파수의 약수에 해당하는 주파수들로 다양한 영상 리프레시 레이트(RR)들을 지원할 수 있다.
또한, 구동 주파수가 감소할수록 자가 주사 기간(SSP)의 개수가 증가됨으로써, 표시부(50)에 포함되는 제1 트랜지스터(Tr1)들 각각에 일정한 크기의 온-바이어스가 주기적으로 인가될 수 있다. 따라서, 저주파수 구동에서의 휘도 감소, 플리커(깜빡임), 화면 끌림이 개선될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 화소의 회로도이다.
도 12에서도 도 2를 참조하여 전술한 바와 같이 설명의 편의를 위하여 n번째 수평 라인에 위치되며, m번째 데이터 라인(DLm)과 접속된 화소를 도시하기로 한다. 그리고, 이하에서는 도 2에 도시된 바와 동일한 구성에 대해서는 그 설명을 생략하고 차이점을 중심으로 설명하기로 한다.
도 12를 참조하면, 도 12에 도시된 화소(PXnm)는 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 제1 발광 제어 라인(ELn1)과 제2 발광 제어 라인(ELn2), 제1 초기화 전압 라인(VINTL1), 주사 라인들(GILn, GWNLn, GWPLn), 및 데이터 라인(DLm)에 접속될 수 있다.
이러한 화소(PXnm)는 트랜지스터들(Tr1 내지 Tr6), 스토리지 커패시터(Cst), 및 발광 다이오드(LD) 등을 포함할 수 있다.
제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 및 제3 트랜지스터(Tr3)와, 스토리지 커패시터(Cst), 및 발광 다이오드(LD)는 도 2에 도시된 바와 동일하므로, 그 설명을 생략한다.
제4 트랜지스터(Tr4)는 제3 노드(N3)와 제1 초기화 전압 라인(VINTL1) 사이에 접속될 수 있다. 즉, 제4 트랜지스터(Tr4)의 제1 전극이 제3 노드(N3)에 접속될 수 있고, 제4 트랜지스터(Tr4)의 제2 전극이 제1 초기화 전압 라인(VINTL1)에 접속될 수 있으며, 제4 트랜지스터(Tr4)의 게이트 전극은 제1 주사 라인(GILn)에 접속될 수 있다. 제4 트랜지스터(Tr4)는 제1 주사 라인(GILn)으로 턴-온 레벨의 펄스를 갖는 제1 주사 신호가 공급될 때 턴-온되어 제1 초기화 전압 라인(VINTL1)을 통해 인가되는 제1 초기화 전압을 제3 노드(N3)로 공급할 수 있다.
여기서, 도 2 내지 도 4를 참조하여 전술한 바와 같이, 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)가 턴-온되면, 제1 트랜지스터(Tr1)의 게이트 전극이 제3 노드(N3)에 인가된 제1 초기화 전압에 의해 초기화될 수 있다.
한편, 도 2 내지 도 4를 참조하여 전술한 바와 같이, 제3 트랜지스터(Tr3)가 턴-오프되고 제4 트랜지스터(Tr4)의 턴-온되면, 소정의 고전압(증가된 제1 초기화 전압(VINT))이 바이어스 전압으로써 제1 트랜지스터(Tr1)의 드레인 전극(및 소스 전극)(즉, 제3 노드(N3))에 인가된다. 이 경우, 제1 트랜지스터(Tr1)가 온-바이어스(on-bias) 상태를 가질 수 있다.
제5 트랜지스터(Tr5)는 제1 전원 라인(ELVDDL)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(Tr5)의 게이트 전극은 제1 발광 제어 라인(ELn1)에 접속될 수 있다. 제5 트랜지스터(Tr5)는 제1 발광 제어 라인(ELn1)으로 제1 발광 제어 신호가 공급될 때 턴-오프될 수 있고 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(Tr6)는 제1 트랜지스터(Tr1)의 제2 전극(즉, 제3 노드(N3))과 발광 다이오드(LD)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(Tr6)의 게이트 전극은 제2 발광 제어 라인(ELn2)에 접속될 수 있다. 제6 트랜지스터(Tr6)는 제2 발광 제어 라인(ELn2)으로 제2 발광 제어 신호가 공급될 때 턴-오프될 수 있고 그 외의 경우에 턴-온될 수 있다.
일 실시예에서, 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)는 IGZO(In-Ga-Zn-Oxygen) 등의 산화물(Oxide)로 형성된 활성층을 포함할 수 있다. 즉, 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)는 산화물 반도체 트랜지스터일 수 있다. 그리고, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 및 제7 트랜지스터(Tr7)는 LTPS(Low Temperature Poly-Silicon) 공정을 통해 형성된 활성층(채널)을 포함할 수 있다. 즉, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 및 제7 트랜지스터(Tr7)는 폴리실리콘 반도체 트랜지스터일 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 화소의 구동 방법을 타이밍도를 이용하여 구체적으로 설명한다.
도 13 및 도 14는 도 12에 도시된 화소의 구동 방법을 설명하기 위한 타이밍도들이다. 구체적으로, 도 13은 표시 주사 기간에서의 화소의 구동 방법을 설명하기 위한 타이밍도이고, 도 14는 자가 주사 기간에서의 화소의 구동 방법을 설명하기 위한 타이밍도이다.
도 12를 참조하여 전술한 바와 동일하게, 도 13 및 도 14에서도 설명의 편의를 위하여 n번째 수평 라인에 위치되며, m번째 데이터 라인(DLm)과 접속된 화소를 기준으로 그 화소의 구동 방법을 설명한다.
도 12 및 도 13을 참조하면, 화소(PXnm)는 표시 주사 기간 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 여기서, 표시 주사 기간은 출력 영상에 실제로 대응하는 데이터 신호(DV(n-1), DV(n), DV(n+1))가 기입되는 기간을 포함할 수 있다.
일 실시예에서, 제1 주사 신호(GIn), 및 제2 주사 신호(GWNn) 각각의 턴-온 레벨의 전압은 하이 레벨의 전압으로 정의될 수 있고, 제3 주사 신호(GWPn)의 턴-온 레벨의 전압은 로우 레벨의 전압으로 정의될 수 있다. 한편, 발광 제어 신호들(En1, En2)의 턴-온 레벨의 전압은 로우 레벨이 전압으로 정의될 수 있다.
다만, 이는 예시적인 것으로서, 주사 신호들 및 발광 제어 신호들의 펄스 폭들 및 로직 레벨들이 이에 한정되는 것은 아니며, 화소 구조, 트랜지스터들의 타입 등에 따라 변경될 수 있다.
먼저, 제1 발광 제어 라인(ELn1)으로 제1 발광 제어 신호(En1)가 공급될 수 있다. 여기서, 제1 발광 제어 신호(En1)의 펄스 폭은 제1 시점(t1)부터 제9 시점(t9)까지 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1 발광 제어 신호(En1)에 의해 제5 트랜지스터(Tr5)가 턴-오프된다. 제5 트랜지스터(Tr5)가 턴-오프되는 기간 동안에는 발광 소자(LD)에 대한 구동 전류의 공급이 중단된다.
제1 발광 제어 신호(En1)가 공급된 이후에, 제1 주사 신호(GIn)가 공급될 수 있다. 제1 주사 신호(GIn)의 펄스 폭은 소정의 기간(예를 들어, 제2 시점(t2)부터 제4 시점(t4)까지의 기간) 동안 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 한편, 제1 주사 신호(GIn)에 의해 제4 트랜지스터(Tr4)가 턴-온된다.
한편, 제1 주사 신호(GIn)가 공급되는 시점(예를 들어, 제2 시점(t2))에 동기화되어 제2 주사 신호(GWNn)가 공급될 수 있다. 여기서, 제2 주사 신호(GWNn)는 제2 시점(t2)부터 제7 시점(t7)까지 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 제2 주사 신호(GWNn)에 의해 제3 트랜지스터(Tr3)가 턴-온된다.
한편, 제2 발광 제어 신호(En2)는 특정 시점(예를 들어, 제3 시점(t3))까지 공급되지 않을 수 있다. 이 경우, 제6 트랜지스터(Tr6)가 턴-온 상태일 수 있다.
여기서, 제3 트랜지스터(Tr3), 제4 트랜지스터(Tr4), 및 제6 트랜지스터(Tr6)가 턴-온되면, 제1 트랜지스터(Tr1)의 게이트 전극 및 발광 다이오드(LD)의 제1 전극이 제1 초기화 전압(VINT1)에 의해 초기화된다. 이때, 제1 초기화 전압(VINT1)은 예를 들어, 제2 전원 전압(ELVSS)과 동일할 수 있다. 하지만, 이에 한정되는 것은 아니다. 제2 시점(t2)부터 제3 시점(t3)까지의 기간은 초기화 기간일 수 있다.
제3 시점(t3)에서 제2 발광 제어 신호(En2)는 공급될 수 있다. 제2 발광 제어 신호(En2)의 펄스 폭은 제3 시점(t3)부터 제9 시점(t9)까지 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다. 제2 발광 제어 신호(En2)에 의해 제6 트랜지스터(Tr6)가 턴-오프된다.
제2 발광 제어 신호(En2)가 공급되는 시점(예를 들어, 제3 시점(t3)) 이후에 제1 주사 신호(GIn)의 공급이 중단된다. 이 경우, 제4 트랜지스터(tr4)는 턴-오프된다.
제1 주사 신호(GIn)의 공급이 중단되는 시점(예를 들어, 제4 시점(t4)) 이후에, 제3 주사 신호(GWPn)가 공급될 수 있다. 제3 주사 신호(GWPn)의 펄스 폭은 소정의 기간(예를 들어, 제5 시점(t5)부터 제6 시점(t6)까지의 기간) 동안 유지될 수 있다. 하지만, 이에 한정되는 것은 아니다.
한편, 제3 주사 신호(GWPn)에 의해 제2 트랜지스터(Tr2)가 턴-온된다. 제2 트랜지스터(Tr2)가 턴-온되면, 데이터 라인(DLm)을 통해 n번째 데이터 신호(DV(n))가 제1 노드(N1)로 공급될 수 있다. 제3 트랜지스터(Tr3)는 턴-온된 상태이므로, 제1 트랜지스터(Tr1)는 다이오드 접속된다. 즉, 제5 시점(t5)부터 제6 시점(t6)까지의 기간은 데이터 기입 및 문턱전압 보상 기간일 수 있다.
제3 주사 신호(GWPn)의 공급이 제6 시점(t6)에서 중단된다. 이 경우, 제2 트랜지스터(Tr2)가 턴-오프된다. 그리고, 제2 주사 신호(GWNn)의 공급이 제7 시점(t7)에서 중단된다. 이 경우, 제3 트랜지스터(Tr3)는 턴-오프된다.
제2 주사 신호(GWNn)의 공급이 중단되는 시점(예를 들어, 제7 시점(t7)) 이후에, 제1 주사 신호(GIn)가 공급될 수 있고, 제1 주사 신호(GIn)가 공급되는 시점(예를 들어, 제8 시점(t8))에 동기화되어 제1 초기화 전압(VINT1)이 소정의 하이 레벨의 전압으로 증가될 수 있다. 일 실시예로, 제1 초기화 전압(VINT1)의 하이 레벨은 제8 시점(t8)에서 제1 전원 전압(ELVDD)의 레벨 이상으로 증가될 수 있다. 한편, 제1 주사 신호(GIn)에 의해 제4 트랜지스터(Tr4)가 턴-온된다. 제3 트랜지스터(Tr3)가 턴-오프되고 제4 트랜지스터(Tr4)가 턴-온되면, 소정의 고전압(증가된 제1 초기화 전압)이 바이어스 전압으로써 제3 노드(N3)에 인가된다. 이 경우, 제1 트랜지스터(Tr1)가 온-바이어스(on-bias) 상태를 가질 수 있다.
한편, n번째 화소행에 배치되는 모든 화소들의 제1 트랜지스터(Tr1)들은 증가된 제1 초기화 전압에 의해 온-바이어스되므로, 바이어스 차이가 제거될 수 있다. 따라서, 화소들의 히스테리시스 차이가 제거(저감)될 수 있다.
한편, 제9 시점(t9)에 발광 제어 신호들(En1, En2), 주사 신호들 (GIn, GWNn)의 공급이 중단되고 소정의 고전압(증가된 제1 초기화 전압)도 소정의 로우 레벨의 전압으로 감소될 수 있다. 이 경우, 제1 초기화 전압(VINT1)은 제2 전원 전압(ELVSS)과 동일한 전압일 수 있다.
제9 시점(t9) 이후에 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-온된다. 제5 트랜지스터(Tr5) 및 제6 트랜지스터(Tr6)가 턴-온되면, 데이터 신호(DV(n))에 기초하여 생성된 구동 전류가 발광 소자(LD)에 공급되며, 발광 소자(LD)는 이에 대응하는 휘도로 발광할 수 있다. 즉, 제9 시점(t9) 이후에 대응되는 기간은 발광 기간일 수 있다.
일 실시예에서, 1 프레임은 표시 주사 기간을 포함할 수 있다. 표시 주사 기간은 초기화 기간(예를 들어, 제2 시점(t2)부터 제3 시점(t3)까지의 기간), 데이터 기입 및 문턱전압 보상 기간(예를 들어, 제5 시점(t5)부터 제6 시점(t6)까지의 기간), 바이어스 기간(예를 들어, 제8 시점(t8)부터 제9 시점(t9)까지의 기간)), 및 발광 기간(예를 들어, 제9 시점(t9) 이후에 대응되는 기간)을 포함할 수 있다. 여기서, 표시 주사 기간에서 발광 기간을 제외한 나머지 기간들(초기화 기간, 데이터 기입 및 발광 다이오드 초기화 기간, 및 바이어스 기간)은 화소(PXnm)의 비발광 기간일 수 있다.
한편, 도 12 및 도 14를 참조하면, 1 프레임은 영상 프레임 레이트에 따라 적어도 하나의 자가 주사 기간을 포함할 수 있다.
일 실시예에서, 도 14에 도시된 자가 주사 기간의 동작은 제2 주사 신호(GWNn), 제3 주사 신호(GWPn), 기준 전압(도 4에 도시된 Vref), 및 데이터 신호(DV(n))가 공급되지 않는 점을 제외하면 도 13에 도시된 표시 주사 기간의 동작과 실질적으로 동일하다. 자가 주사 기간에 데이터 구동부(20)는 표시부(50)에 데이터 신호들(DV(n-1), DV(n), DV(n+1))을 공급하지 않음으로써, 소비 전력이 더욱 저감될 수 있다.
도 14에서는 제3 주사 신호(GWPn)가 공급되지 않는 것으로 도시되어 있으나, 도 14에 도시된 바와 다르고 도 4에 도시된 바와 유사하게, 제6 시점(t6)부터 제7 시점(t7)까지, 턴-온 레벨(예를 들어, 로우 레벨)의 제3 주사 신호(GWPn)가 공급될 수 있으며, 제2 트랜지스터(Tr2)가 턴-온 레벨(예를 들어, 로우 레벨)의 제3 주사 신호(GWPn)에 의해 턴-온되면, 기준 전압(Vref)이 데이터 라인(DLm)을 통해 제1 노드(N1)에 인가될 수 있다. 이때 기준 전압(Vref)은 데이터 구동부(20)에 의해 공급되는 전압일 수 있다.
일 실시예에서, 발광 제어 신호들(En1, En2), 제1 주사 신호(GIn), 제3 주사 신호(GWPn)는 영상 리프레시 레이트과 무관하게 제1 주파수로 공급되고, 제2 주사 신호(GWNn)는 영상 리프레시 레이트에 대응되는 제2 주파수로 공급된다.
다시 말하면, 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4) 내지 제6 트랜지스터(Tr6)는 제1 주파수로 구동되고, 제3 트랜지스터(Tr3)는 제1 주파수보다 작은 제2 주파수로 구동된다.
따라서, 영상 리프레시 레이트가 변하는 경우에도, 바이어스 기간의 온-바이어스 인가는 항상 주기적으로 수행될 수 있다. 따라서, 다양한 영상 리프레시 레이트에 대해서 제1 트랜지스터(Tr1)의 히스테리시스 변화가 최소화됨으로써 이에 따른 플리커가 개선될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예들은 구동 주파수가 변하더라도 휘도 차이를 최소화할 수 있다.
또한, 본 발명의 실시예들은 데이터 신호 및 영상의 계조와 관계 없이, 구동트랜지스터에 일정 전압의 바이어스를 주기적으로 인가함으로써, 인접 화소들 사이의 온-바이어스 차이(및 계조 차이)로 인한 히스테리시스(문턱 전압 시프트의 차이) 및 히스테리시스 편차에 의한 화면 끌림(고스트 현상)을 개선(제거)할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술일 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 타이밍 제어부
20: 데이터 구동부 30: 주사 구동부
40: 발광 구동부 50: 표시부
60: 초기화 전압 공급부
ELVDD: 제1 전원 전압 ELVSS: 제2 전원 전압
VINT: 초기화 전압 PX: 화소
Tr: 트랜지스터 LD: 발광 구동부
Cst: 스토리지 커패시터
GIL: 제1 주사 라인 GI: 제1 주사 신호
GWNL: 제2 주사 라인 GWN: 제2 주사 신호
GWPL: 제3 주사 라인 GWP: 제3 주사 신호
GBL: 제4 주사 라인 GB: 제4 주사 신호

Claims (20)

  1. 제1 주사 라인들, 제2 주사 라인들, 제3 주사 라인들, 데이터 라인들, 및 발광 제어 라인들에 접속되는 화소들; 및
    초기화 전압을 상기 화소들에 공급하는 초기화 전압 공급부를 포함하되,
    상기 화소들 각각은,
    발광 다이오드;
    제1 전원 라인에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극, 제2 노드에 접속되는 게이트 전극, 및 제3 노드에 접속되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 데이터 라인과 상기 제1 노드 사이에 접속되고, 상기 제3 주사 라인에 접속되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드와 상기 제3 노드 사이에 접속되고, 상기 제2 주사 라인에 접속되는 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제3 노드와 제1 초기화 전압 라인 사이에 접속되고, 상기 제1 주사 라인에 접속되는 게이트 전극을 포함하는 제4 트랜지스터를 포함하며,
    상기 제4 트랜지스터는, 제1 기간 및 제2 기간 동안 턴-온되고,
    상기 초기화 전압 공급부는, 상기 제1 기간 동안 제1 레벨의 제1 초기화 전압을 공급하고, 상기 제2 기간 동안 상기 제1 레벨보다 높은 제2 레벨의 상기 제1 초기화 전압을 공급하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 화소들 각각은,
    상기 제1 전원 라인과 상기 제1 노드 사이에 접속되고, 상기 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제3 노드와 상기 발광 다이오드의 제1 전극에 접속되는 제4 노드 사이에 접속되고, 상기 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 제어 라인에 턴-오프 레벨의 발광 제어 신호가 공급되고,
    상기 발광 제어 신호가 공급된 이후에, 상기 제1 기간 동안 상기 제1 주사 라인에 턴-온 레벨의 제1 주사 신호가 공급되고,
    상기 제1 기간과 적어도 일부 중첩되는 기간에, 상기 제2 주사 라인에 상기 턴-온 레벨의 제2 주사 신호가 공급되고,
    상기 제1 주사 신호 및 상기 제2 주사 신호가 공급되는 기간에, 상기 제1 레벨의 상기 제1 초기화 전압이 상기 제2 노드에 인가되는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 기간 및 제2 기간 사이의 기간에, 상기 제3 주사 라인에 상기 턴-온 레벨의 제3 주사 신호가 공급되고,
    상기 제3 주사 신호가 공급되는 기간에, 상기 데이터 신호가 상기 제1 노드에 인가되는 것을 특징으로 하는 표시 장치.
  5. 제2 항에 있어서,
    상기 화소들은 제4 주사 라인들에 접속되고,
    상기 화소들 각각은,
    상기 제4 노드와 상기 제2 초기화 전압 라인 사이에 접속되고, 상기 제4 주사 라인에 접속되는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 기간 이후에, 상기 제4 주사 라인에 상기 턴-온 레벨의 제4 주사 신호가 공급되고,
    상기 제4 주사 신호가 공급되는 기간에, 제2 초기화 전압이 상기 제2 초기화 전압 라인을 통해 상기 제4 노드에 인가되는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제4 주사 신호는, 상기 제3 주사 신호와 동일한 것을 특징으로 하는 표시 장치.
  8. 제4 항에 있어서,
    상기 제3 주사 신호가 공급되는 기간 이후에, 상기 제2 주사 신호의 공급이 중단되고,
    상기 제2 주사 신호의 공급이 중단된 이후에, 상기 제2 기간 동안 상기 턴-온 레벨의 상기 제1 주사 신호가 공급되는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 초기화 전압은,
    상기 제1 주사 신호가 공급될 때에 동기화되어 상기 제1 레벨에서 상기 제2 레벨로 변경되는 것을 특징으로 하는 표시 장치.
  10. 제2 항에 있어서,
    상기 제3 트랜지스터는 산화물 반도체 트랜지스터이고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 폴리실리콘 반도체 트랜지스터인 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 발광 제어 라인은,
    제1 발광 제어 라인과 제2 발광 제어 라인을 포함하고,
    상기 화소들 각각은,
    상기 제1 전원 라인과 상기 제1 노드 사이에 접속되고, 상기 제1 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제3 노드와 상기 발광 다이오드의 제1 전극 사이에 접속되고, 상기 제2 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 발광 제어 라인에 턴-오프 레벨의 제1 발광 제어 신호가 공급되고,
    상기 제1 발광 제어 신호가 공급된 이후에, 상기 제1 기간 동안 상기 제1 주사 라인에 상기 턴-온 레벨의 제1 주사 신호가 공급되고,
    상기 제1 기간과 적어도 일부 중첩되는 기간에, 상기 제2 주사 라인에 상기 턴-온 레벨의 제2 주사 신호가 공급되고,
    상기 제1 기간과 적어도 일부 중첩되는 기간에, 상기 제2 발광 제어 라인에 턴-오프 레벨의 제2 발광 제어 신호가 공급되고,
    상기 제2 발광 제어 신호가 공급되지 않고 상기 제1 발광 제어 신호, 상기 제1 주사 신호, 및 상기 제2 주사 신호가 공급되는 기간에, 상기 제1 레벨의 상기 제1 초기화 전압이 상기 제2 노드 및 상기 발광 다이오드의 상기 제1 전극에 인가되는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 기간 및 상기 제2 기간 사이의 기간에, 상기 제3 주사 라인에 상기 턴-온 레벨의 제3 주사 신호가 공급되고,
    상기 제3 주사 신호가 공급되는 기간에 상기 데이터 신호가 상기 제1 노드에 인가되는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제3 주사 신호가 공급되는 기간 이후에 상기 제2 주사 신호의 공급이 중단되고,
    상기 제2 주사 신호의 공급이 중단된 이후에, 상기 제2 기간 동안 상기 턴-온 레벨의 상기 제1 주사 신호가 공급되는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 초기화 전압은,
    상기 제1 주사 신호가 공급될 때에 동기화되어 상기 제1 레벨에서 상기 제2 레벨로 변경되는 것을 특징으로 하는 표시 장치.
  16. 제11 항에 있어서,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 산화물 반도체 트랜지스터이고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 폴리실리콘 반도체 트랜지스터인 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 주사 라인들에 제1 주파수로 제1 주사 신호들을 순차적으로 공급하는 제1 서브 주사 구동부;
    상기 제2 주사 라인들에 제2 주파수로 제2 주사 신호를 순차적으로 공급하는 제2 서브 주사 구동부;
    상기 제3 주사 라인들에 상기 제1 주파수로 제3 주사 신호를 순차적으로 공급하는 제3 서브 주사 구동부; 및
    상기 제4 주사 라인들에 상기 제1 주파수로 제4 주사 신호를 순차적으로 공급하는 제4 서브 주사 구동부를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 서브 주사 구동부는, 한 프레임 기간 내에 포함된 표시 주사 기간 및 자가 주사 기간에 상기 제1 주사 신호를 공급하고,
    상기 제2 서브 주사 구동부는, 상기 표시 주사 기간에 상기 제2 주사 신호를 공급하고, 상기 자가 주사 기간 동안 상기 제2 주사 신호를 공급하지 않으며,
    상기 제3 서브 주사 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 제3 주사 신호를 공급하고,
    상기 제4 서브 주사 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 제4 주사 신호를 공급하는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 주파수는 상기 제2 주파수의 배수이고,
    상기 제2 주파수는 상기 화소들의 영상 리프레시 레이트(Refresh rate)에 대응하는 주파수인 것을 특징으로 하는 표시 장치.
  20. 제1 항에 있어서,
    상기 제1 초기화 전압의 상기 제2 레벨은, 상기 제1 전원 라인에 공급되는 제1 전원 전압의 레벨 이상인 것을 특징으로 하는 표시 장치.
KR1020200041664A 2020-04-06 2020-04-06 표시 장치 KR20210124599A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200041664A KR20210124599A (ko) 2020-04-06 2020-04-06 표시 장치
US17/035,846 US11211011B2 (en) 2020-04-06 2020-09-29 Display device for improving display quality
CN202110339145.4A CN113496676A (zh) 2020-04-06 2021-03-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200041664A KR20210124599A (ko) 2020-04-06 2020-04-06 표시 장치

Publications (1)

Publication Number Publication Date
KR20210124599A true KR20210124599A (ko) 2021-10-15

Family

ID=77922318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200041664A KR20210124599A (ko) 2020-04-06 2020-04-06 표시 장치

Country Status (3)

Country Link
US (1) US11211011B2 (ko)
KR (1) KR20210124599A (ko)
CN (1) CN113496676A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404005B2 (en) 2020-04-29 2022-08-02 Samsung Display Co., Ltd. Display device
US12008961B2 (en) 2022-07-13 2024-06-11 Samsung Display Co., Ltd. Display device and electronic apparatus including the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158918A (ko) * 2021-05-24 2022-12-02 삼성디스플레이 주식회사 표시 장치
EP4300471A4 (en) * 2021-07-30 2024-03-06 Boe Technology Group Co Ltd PIXEL CIRCUIT AND CONTROL METHOD THEREOF AND DISPLAY DEVICE
KR20230043298A (ko) * 2021-09-23 2023-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
KR20230092487A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN114446241B (zh) * 2022-02-28 2023-07-21 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN115188325A (zh) * 2022-08-08 2022-10-14 上海天马微电子有限公司 一种显示面板及显示装置
CN115331626A (zh) * 2022-09-07 2022-11-11 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576535B2 (en) 2013-01-17 2017-02-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
KR20150019592A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 화소, 화소 구동 방법 및 이를 이용한 표시장치
CN104485071B (zh) 2014-12-22 2017-08-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
US10311782B2 (en) 2016-06-15 2019-06-04 Apple Inc. Light-emitting diode display with reduced leakage
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106558287B (zh) 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
KR102309599B1 (ko) * 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
US10304378B2 (en) 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
CN107610651B (zh) 2017-10-31 2019-11-08 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
KR102450894B1 (ko) * 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR102665185B1 (ko) 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210013509A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR20210050050A (ko) 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404005B2 (en) 2020-04-29 2022-08-02 Samsung Display Co., Ltd. Display device
US12008961B2 (en) 2022-07-13 2024-06-11 Samsung Display Co., Ltd. Display device and electronic apparatus including the same

Also Published As

Publication number Publication date
CN113496676A (zh) 2021-10-12
US11211011B2 (en) 2021-12-28
US20210312868A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US11056049B2 (en) Display device
US11830438B2 (en) Display device
KR20210124599A (ko) 표시 장치
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR100592646B1 (ko) 발광 표시장치 및 그의 구동방법
US20220028333A1 (en) Pixel and a display device having the same
KR20210054114A (ko) 표시 장치
US11232741B2 (en) Pixel and display device having the same
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR102423662B1 (ko) 표시패널
US11217179B2 (en) Scan driver and display device including the same
KR20210086801A (ko) 표시 장치
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
US11158265B2 (en) Scan driver and display device including the same
KR100836431B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
CN112735332A (zh) 显示设备
KR20220022526A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
US11790841B2 (en) Pixel and display device including the same
US20230419877A1 (en) Display device and driving method thereof
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
KR20240038869A (ko) 표시 장치 및 이의 구동 방법
KR20230043284A (ko) 구동 컨트롤러, 표시 장치 및 그것의 구동 방법
KR20190031026A (ko) 시프트레지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal