KR102423662B1 - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR102423662B1
KR102423662B1 KR1020170143919A KR20170143919A KR102423662B1 KR 102423662 B1 KR102423662 B1 KR 102423662B1 KR 1020170143919 A KR1020170143919 A KR 1020170143919A KR 20170143919 A KR20170143919 A KR 20170143919A KR 102423662 B1 KR102423662 B1 KR 102423662B1
Authority
KR
South Korea
Prior art keywords
signal
thin film
driving control
film transistor
disposed
Prior art date
Application number
KR1020170143919A
Other languages
English (en)
Other versions
KR20190048735A (ko
Inventor
유재성
김선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143919A priority Critical patent/KR102423662B1/ko
Priority to CN201811267335.4A priority patent/CN109727580B/zh
Priority to US16/176,400 priority patent/US10559264B2/en
Publication of KR20190048735A publication Critical patent/KR20190048735A/ko
Application granted granted Critical
Publication of KR102423662B1 publication Critical patent/KR102423662B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예는 영상이 표시되는 표시영역과 상기 표시영역의 외곽인 비표시영역을 포함하는 표시패널에 있어서, 상기 비표시영역 중 수평방향으로 상기 표시영역의 양측에 대응한 제 1 외곽영역 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부를 포함하는 표시패널을 제공한다. 여기서, 상기 제 1 외곽영역에 배치되는 상기 제 1 게이트구동부는 상기 복수의 화소 중 상기 수평방향으로 연속 배열되는 화소들로 이루어진 각 수평라인에 제 1 구동제어신호를 공급하는 제 1 신호블록과, 상기 각 수평라인에 상기 제 1 구동제어신호와 상이한 펄스로 이루어진 제 2 구동제어신호를 공급하는 제 2 신호블록을 포함하고, 상기 제 2 외곽영역에 배치되는 상기 제 2 게이트구동부는 상기 제 2 신호블록과, 상기 각 수평라인에 상기 제 1 및 제 2 구동제어신호와 상이한 펄스로 이루어진 제 3 구동제어신호를 공급하는 제 3 신호블록을 포함한다.

Description

표시패널{DISPLAY PANEL}
본 발명은 게이트구동부를 포함하는 표시패널에 관한 것이다.
표시장치(Display Device)는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이에 표시장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.
표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
이러한 표시장치는 영상이 표시되는 표시영역과 표시영역의 외곽인 비표시영역을 포함하는 표시패널과, 표시패널을 구동하는 구동부를 포함하는 것이 일반적이다.
표시패널은 표시영역에 정의되는 복수의 화소영역에 대응한 복수의 화소, 수평방향으로 배열된 화소들로 이루어진 각 수평라인에 대응하는 스캔라인 및 수직방향으로 배열된 화소들로 이루어진 각 수직라인에 대응하는 데이터라인을 포함할 수 있다. 여기서, 스캔라인과 데이터라인의 교차로 인해, 복수의 화소에 대응하는 복수의 화소영역이 표시영역에 정의될 수 있다.
구동부는 각 수평라인에 구동제어신호를 공급하는 게이트구동부, 각 수직라인에 데이터신호 및 전원신호를 공급하는 데이터구동부, 및 게이트구동부와 데이터구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함할 수 있다.
여기서, 게이트구동부는 둘 이상의 수평라인에 순차적으로 구동제어신호를 공급하기 위한 것이므로, 데이터구동부에 비해 간단한 회로로 구현되는 것이 일반적이다.
이에 따라, 표시패널에 연결되는 별도의 회로기판에 실장된 집적회로 칩(IC(Integrated circuit)-chip)로 구현되는 데이터구동부와 달리, 게이트구동부는 표시패널에 내장되는 회로로 구현될 수 있다. 이와 같이 하면, 표시장치의 구조가 간단해질 수 있으므로, 제조 공정이 용이해질 수 있고, 제조시간 및 비용이 감소될 수 있는 장점이 있다.
그러나, 표시패널이 게이트구동부를 내장하는 경우, 게이트구동부가 배치되는 영역만큼 표시패널의 비표시영역이 넓어짐에 따라, 표시장치의 베젤의 너비가 감소되는 데에 한계가 있는 문제점이 있다.
더불어, 표시장치의 대면적화에 따라 배선저항이 커짐으로써, 배선저항으로 인한 신호왜곡이 발생되고, 그로 인해 영역 별 휘도 편차가 발생될 수 있는 문제점이 있다.
이를 방지하기 위하여, 게이트구동부가 표시패널의 비표시영역 중 수평방향으로 표시영역의 양측에 대응하는 영역에 배치될 수 있다. 이와 같이 하면, 구동제어신호가 스캔라인의 양측에서 공급될 수 있으므로, 배선저항으로 인한 신호왜곡이 발생되는 영역이 감소될 수 있고, 그로 인해 영역 간 휘도 편차가 감소될 수 있는 장점이 있다. 그러나, 게이트구동부가 배치되는 영역이 2배 정도 넓어짐에 따라, 표시장치의 베젤의 너비가 증가되는 단점이 있다.
특히, 유기발광표시장치의 경우, 유기발광소자에 구동전류를 공급하는 박막트랜지스터의 문턱전압을 보상하기 위한 보상회로를 포함할 수 있다. 이 경우, 보상회로의 구동을 위한 별도의 구동제어신호가 각 화소에 공급되어야 하므로, 게이트구동부가 각 수평라인에 공급하는 구동제어신호의 개수가 증가된다. 이로써, 보상회로를 구비함에 따라, 게이트구동부의 구조가 복잡해지고, 게이트구동부가 배치되는 영역의 너비가 증가되는 문제점이 있다.
또한, 영역 별 휘도 편차를 방지하기 위해서 표시영역의 양측에 두 개의 게이트구동부가 배치되므로, 게이트구동부로 인해 베젤의 너비가 급격히 증가될 수 있는 문제점이 있다.
본 발명은 게이트구동부의 너비를 줄일 수 있으면서도 영역 간 휘도편차를 최소화할 수 있는 표시패널을 제공하기 위한 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 예시는 영상이 표시되는 표시영역과 상기 표시영역의 외곽인 비표시영역을 포함하는 표시패널에 있어서, 상기 표시영역에 정의된 복수의 화소영역에 대응하는 복수의 화소, 및 상기 비표시영역 중 수평방향으로 상기 표시영역의 양측에 대응한 제 1 외곽영역 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부를 포함하는 표시패널을 제공한다.
여기서, 상기 제 1 외곽영역에 배치되는 상기 제 1 게이트구동부는 상기 복수의 화소 중 상기 수평방향으로 연속 배열되는 화소들로 이루어진 각 수평라인에 제 1 구동제어신호를 공급하는 제 1 신호블록과, 상기 각 수평라인에 상기 제 1 구동제어신호와 상이한 펄스로 이루어진 제 2 구동제어신호를 공급하는 제 2 신호블록을 포함하고, 상기 제 2 외곽영역에 배치되는 상기 제 2 게이트구동부는 상기 제 2 신호블록과, 상기 각 수평라인에 상기 제 1 및 제 2 구동제어신호와 상이한 펄스로 이루어진 제 3 구동제어신호를 공급하는 제 3 신호블록을 포함한다.
상기 제 1 및 제 2 신호블록에 의해 상기 제 1 및 제 2 구동제어신호는 소정의 기간 동안 각각의 턴온레벨로 공급되고, 상기 제 2 구동제어신호는 상기 소정의 기간이 종료되기 전에 상기 제 1 구동제어신호보다 먼저 턴오프레벨로 변동된다. 여기서, 상기 제 3 구동제어신호는 상기 소정의 기간 동안 턴오프레벨로 공급된다.
상기 복수의 화소 중 제 i 번째 수평라인(i는 1 이상 N 이하의 자연수, N은 수평라인의 개수)에 배치된 어느 하나의 화소는, 유기발광소자, 상기 복수의 화소에 제 1 구동전원을 공급하는 제 1 구동전원라인과 상기 복수의 화소에 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 제 1 및 제 2 전극 중 상기 제 1 구동전원라인에 대응하는 어느 하나에 연결된 제 1 노드와, 상기 제 1 박막트랜지스터의 게이트전극에 연결된 제 2 노드 사이에 배치되는 제 2 박막트랜지스터, 상기 제 2 노드와, 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터, 상기 복수의 화소에 초기화전원을 공급하는 초기화전원라인과 상기 제 3 노드 사이에 배치되는 제 3 박막트랜지스터, 상기 복수의 화소에 데이터신호를 공급하는 데이터라인과, 상기 제 1 박막트랜지스터의 제 1 및 제 2 전극 중 다른 나머지 하나에 연결된 제 4 노드 사이에 배치되는 제 4 및 제 5 박막트랜지스터, 상기 제 4 노드와 상기 유기발광소자 사이에 배치되는 제 6 박막트랜지스터, 및 상기 제 1 구동전원라인과 상기 제 1 노드 사이에 배치되는 제 7 박막트랜지스터를 포함할 수 있다.
여기서, 상기 제 2 박막트랜지스터는 상기 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터와 상이한 도전형으로 이루어지고, 상기 제 2 박막트랜지스터는 제 i 샘플링스캔신호에 기초하여 턴온되며, 상기 제 3 박막트랜지스터는 제 i 스위칭스캔신호에 기초하여 턴온된다. 그리고, 상기 제 4 및 제 5 박막트랜지스터 중 어느 하나는 상기 제 i 스위칭스캔신호에 기초하여 턴온되고, 다른 나머지 하나는 제 i+1 스위칭스캔신호에 기초하여 턴온된다. 이 경우, 상기 제 1 및 제 2 구동제어신호 중 어느 하나는 상기 각 수평라인의 샘플링스캔신호이고, 다른 나머지 하나는 상기 각 수평라인의 스위칭스캔신호이다.
상기 어느 하나의 화소에 상기 데이터신호가 공급되는 기간 동안, 상기 제 i 샘플링스캔신호 및 상기 제 i 스위칭스캔신호는 각각의 턴온레벨로 공급되고, 상기 데이터신호가 공급되는 기간이 종료되기 전에, 상기 제 i 샘플링스캔신호는 상기 제 i 스위칭스캔신호보다 먼저 턴오프레벨로 변동되는 경우, 상기 제 1 신호블록은 상기 각 수평라인의 스위칭스캔신호를 공급하고, 상기 제 2 신호블록은 상기 각 수평라인의 샘플링스캔신호를 공급한다.
또는, 상기 어느 하나의 화소에 상기 데이터신호가 공급되는 기간 동안, 상기 제 i 샘플링스캔신호 및 상기 제 i 스위칭스캔신호는 턴온레벨로 공급되고, 상기 데이터신호가 공급되는 기간이 종료되기 전에, 상기 제 i 스위칭스캔신호는 상기 제 i 샘플링스캔신호보다 먼저 턴오프레벨로 변동되는 경우, 상기 제 1 신호블록은 상기 각 수평라인의 샘플링스캔신호를 공급하고, 상기 제 2 신호블록은 상기 각 수평라인의 스위칭스캔신호를 공급한다.
상기 제 6 박막트랜지스터는 제 i 에미션신호에 기초하여 턴온되고, 상기 제 7 박막트랜지스터는 제 i+1 에미션신호에 기초하여 턴온되며, 상기 제 3 신호블록에서 공급되는 제 3 구동제어신호는 상기 각 수평라인의 에미션신호이다.
여기서, 상기 제 2 게이트구동부의 상기 제 3 신호블록은 상기 제 1 게이트구동부의 상기 제 1 신호블록보다 적은 면적의 영역에 배치될 수 있고, 상기 제 2 게이트구동부의 제 2 신호블록은 상기 제 1 게이트구동부의 제 2 신호블록보다 넓은 면적의 영역에 배치될 수 있다.
상기 제 2 신호블록은 각 수평라인에 대응하는 버퍼부를 포함하고, 상기 제 2 게이트구동부의 제 2 신호블록의 버퍼부는 상기 제 1 게이트구동부의 제 2 신호블록의 버퍼부보다 넓은 면적의 영역에 배치될 수 있다.
상기 버퍼부는 제 1 게이트구동전원과 상기 제 1 게이트구동전원보다 낮은 전위의 제 2 게이트구동전원 사이에 직렬로 연결되는 제 1 및 제 2 버퍼트랜지스터를 포함하며, 상기 제 2 게이트구동부의 제 2 신호블록에 구비되는 제 1 및 제 2 버퍼트랜지스터는 상기 제 1 게이트구동부의 제 2 신호블록에 구비되는 제 1 및 제 2 버퍼트랜지스터보다 넓은 채널폭으로 이루어질 수 있다.
상기 제 1 및 제 2 게이트구동부 각각의 상기 제 2 신호블록은 상기 제 2 구동제어신호의 생성을 위한 소정의 클럭신호에 따라 상기 제 1 신호블록의 출력신호를 반전하여 상기 제 2 구동제어신호를 생성하고, 소정의 싱크신호에 기초하여 상기 제 2 구동제어신호를 상기 각 수평라인에 출력할 수 있다.
본 발명의 일실시예에 따른 표시패널은 각 수평라인에 복수의 구동제어신호를 공급하고, 비표시영역 중 표시영역의 양측에 대응한 제 1 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부를 포함한다. 여기서, 제 1 게이트구동부는 제 1 및 제 2 구동제어신호에 대응하는 제 1 및 제 2 신호블록을 포함하고, 제 2 게이트구동부는 제 2 및 제 3 구동제어신호에 대응하는 제 2 및 제 3 신호블록을 포함한다.
이와 같이, 제 1 및 제 2 게이트구동부가 제 1, 제 2 및 제 3 구동제어신호에 대응하는 제 1, 제 2 및 제 3 신호블록을 모두 포함하지 않으므로, 비표시영역 중 표시영역의 양측에 대응한 제 1 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부가 단순화됨으로써, 제 1 및 제 2 게이트구동부로 인한 표시장치의 베젤의 너비가 증가되는 것이 방지될 수 있다.
더불어, 제 1, 제 2 및 제 3 구동제어신호 중 신호왜곡에 의한 영역 별 휘도편차를 가장 큰 폭으로 발생되는 어느 하나, 즉 제 2 구동제어신호는 제 1 및 제 2 게이트구동부에 구비된 제 2 신호블록에 의해 각 수평라인의 양측으로부터 공급됨으로써, 영역 별 휘도 편차가 최소화될 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 유기발광표시장치를 나타낸 도면이다.
도 2는 도 1의 제 1 및 제 2 게이트구동부 및 표시영역을 나타낸 도면이다.
도 3은 도 1에 도시된 복수의 화소 중 제 i 번째 수평라인에 배치되는 어느 하나의 화소에 대응한 등가회로를 나타낸 도면이다.
도 4는 도 3의 구동제어신호들의 파형을 나타낸 도면이다.
도 5, 도 6 및 도 7은 도 4의 이니셜기간, 어드레싱기간 및 에미션기간 동안 하나의 화소에 대응한 등가회로에서의 전류방향을 나타낸 도면이다.
도 8은 도 4의 구동제어신호들을 공급하는 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 9는 본 발명의 제 2 실시예에 따른 도 3의 구동제어신호들의 파형을 나타낸 도면이다.
도 10은 도 9의 구동제어신호들을 공급하는 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 11은 도 8 및 도 10에 도시된 제 1 및 제 2 게이트구동부의 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
도 12는 본 발명의 제 3 실시예에 따른 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 13은 도 12에 도시된 제 1 및 제 2 게이트구동부의 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
도 14는 본 발명의 제 4 실시예에 따른 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 15는 도 14에 도시된 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하, 본 발명의 각 실시예에 따른 표시패널에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
먼저, 도 1 및 도 2을 참조하여, 본 발명의 제 1 실시예에 따른 유기발광표시장치와, 그에 구비되는 표시패널에 대해 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 유기발광표시장치를 나타낸 도면이다. 도 2는 도 1의 제 1 및 제 2 게이트구동부 및 표시영역을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광표시장치는 영상이 표시되는 표시영역(AA) 및 표시영역(AA)의 외곽인 비표시영역을 포함하는 표시패널(10)과, 표시패널(10)의 데이터라인(14)을 구동하는 데이터구동부(12)와, 표시패널(10)의 비표시영역에 배치되고 표시패널(10)의 스캔라인(15)을 구동하는 게이트구동부(13a, 13b)와, 데이터구동부(12) 및 게이트구동부(13a, 13b) 각각의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 포함한다.
표시패널(10)은 표시영역(AA)에 정의된 복수의 화소영역에 대응하는 복수의 화소(PXL)와, 비표시영역 중 수평방향으로 표시영역(AA)의 양측에 대응한 제 1 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부(13a, 13b)를 포함한다.
그리고, 표시패널(10)은 복수의 화소(PXL) 중 수평방향으로 나란하게 배열되는 화소들로 이루어진 각 수평라인에 대응한 스캔라인(15)과, 복수의 화소(PXL) 중 수직방향으로 나란하게 배열되는 화소들로 이루어진 각 수직라인에 대응한 데이터라인(14)을 더 포함한다. 이때, 스캔라인(15)과 데이터라인(14)의 교차에 의해, 표시영역(AA)에 매트릭스 형태로 배열된 복수의 화소영역이 정의된다.
각 수평라인에 대응하는 스캔라인(15)은 서로 다른 펄스로 이루어진 복수의 구동제어신호를 공급하는 복수의 스캔라인을 포함할 수 있다.
도 1에 상세히 도시되지 않았으나, 각 수평라인에 대응하는 스캔라인(15)은 제 1 구동제어신호(SC1)를 공급하는 제 1 스캔라인, 제 2 구동제어신호(SC2)를 공급하는 제 2 스캔라인 및 제 3 구동제어신호(EM)를 공급하는 에미션라인을 포함할 수 있다.
그리고, 표시패널(10)은 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과, 제 1 구동전원(VDD)보다 낮은 전위의 제 2 구동전원(VSS)을 공급하는 제 2 구동전원라인과, 초기화전원(VINT)을 공급하는 초기화전원라인을 더 포함한다. 여기서, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 초기화전원(VINT)은 데이터구동부(12)에 의해 공급될 수 있다. 그리고, 초기화전원(VINT)은 유기발광소자의 동작개시전압보다 낮은 전위로 설정된다.
타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하고, 재정렬된 디지털 비디오 데이터(RGB')를 데이터구동부(12)에 공급한다.
그리고, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터구동부(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트구동부(13a, 13b)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 공급한다.
데이터구동부(12)는 데이터 제어신호(DDC)에 기초하여 재정렬된 디지털 비디오 데이터(RGB')를 아날로그 데이터전압으로 변환한다. 그리고, 데이터구동부(12)는 재정렬된 디지털 비디오 데이터(RGB')에 기초하여 각 수평기간 동안 데이터라인(15)을 통해 화소들에 데이터신호(VDATA)를 공급한다.
제 1 및 제 2 게이트구동부(13a, 13b)는 게이트 제어신호(GDC)에 기초하여 각 수평라인에 대응하는 복수의 구동제어신호(SC1, SC2, EM)를 공급한다.
도 2에 도시한 바와 같이, 제 1 게이트구동부(13a)는 수평방향을 기준으로 비표시영역 중 표시영역(AA)의 일측(도 2의 좌측)에 접하는 제 1 외곽영역에 배치된다. 이러한 제 1 게이트구동부(13a)는 복수의 화소(PXL) 중 수평방향으로 연속 배열되는 화소들로 이루어진 각 수평라인에 제 1 구동제어신호(SC1) 및 제 2 구동제어신호(SC2)를 공급한다.
이를 위해, 제 1 게이트구동부(13a)는 각 수평라인에 제 1 구동제어신호(SC1)를 공급하는 제 1 신호블록(131)과, 각 수평라인에 제 1 구동제어신호(SC1)와 상이한 펄스로 이루어진 제 2 구동제어신호(SC2)를 공급하는 제 2 신호블록(132a)을 포함한다.
일 예로, 복수의 화소(PXL)가 N개의 수평라인에 배열될 수 있다. 이 경우, 각 수평라인의 좌측에 배치된 제 1 게이트구동부(13a)는 제 i 번째 수평라인(PXL(i, 1), PXL(i, 2), ~ PXL(i, M)) (i는 1 이상 N 이하의 자연수, N은 수평라인의 개수)에 대응하는 제 1 구동제어신호(SC1(i)) 및 제 2 구동제어신호(SC2(i)를 공급하기 위한 제 1 신호블록(131) 및 제 2 신호블록(132b)을 포함한다.
그리고, 제 2 게이트구동부(13b)는 수평방향을 기준으로 비표시영역 중 표시영역(AA)의 다른 일측(도 1의 우측)에 접하는 제 2 외곽영역에 배치된다. 이러한 제 2 게이트구동부(13b)는 복수의 화소(PXL) 중 수평방향으로 연속 배열되는 화소들로 이루어진 각 수평라인에 제 2 구동제어신호(SC2) 및 제 3 구동제어신호(EM)를 공급한다. 이를 위해, 제 2 게이트구동부(13b)는 각 수평라인에 제 2 구동제어신호(SC2)를 공급하는 제 2 신호블록(도 2의 132b)과, 각 수평라인에 제 1 및 제 2 구동제어신호(SC1, SC2)와 상이한 펄스로 이루어진 제 3 구동제어신호(EM)를 공급하는 제 3 신호블록(도 2의 133)을 포함한다.
일 예로, 각 수평라인의 우측에 배치된 제 2 게이트구동부(13b)는 제 i 번째 수평라인(PXL(i, 1), PXL(i, 2), ~ PXL(i, M))에 대응하는 제 2 구동제어신호(SC2(i) 및 제 3 구동제어신호(EM)를 공급하기 위한 제 2 신호블록(132b) 및 제 3 신호블록(133)을 포함한다.
이와 같이 본 발명의 제 1 실시예에 따르면, 서로 다른 펄스로 이루어진 제 1, 제 2 및 제 3 구동제어신호(SC1, SC2, EM) 중 제 2 구동제어신호(SC2)만이 제 1 및 제 2 게이트구동부(13a, 13b)에 의해 각 수평라인의 양측으로부터 공급되고, 나머지 제 1 및 제 3 구동제어신호(SC1, EM)는 각 수평라인의 어느 일측으로부터 공급된다.
이때, 제 1 및 제 2 게이트구동부(13a, 13b)에 의해 각 수평라인의 양측으로부터 공급되는 제 2 구동제어신호(SC2)는 제 1 및 제 3 구동제어신호(SC1, EM)에 비해 영역 간 화질 편차에 대한 영향력이 큰 신호로 선택된다. 즉, 제 2 구동제어신호(SC2)는 배선저항에 의한 신호 왜곡에 따른 영역 간 화질 편차가 가장 크게 발생되는 신호로 선택된다.
예시적으로, 소정의 기간 동안 제 1 및 제 2 구동제어신호(SC1, SC2)는 턴온레벨로 공급되고, 제 3 구동제어신호(SC3)는 턴오프레벨로 공급될 수 있다. 그리고, 제 2 구동제어신호(SC2)가 소정의 기간이 종료되기 전에 제 1 구동제어신호(SC1)보다 먼저 턴오프레벨로 변동되는 경우, 제 2 구동제어신호(SC2)의 왜곡으로 인한 영역 간 화질편차는 제 1 구동제어신호(SC1)의 왜곡으로 인한 영역 간 화질편차보다 큰 폭으로 발생된다.
이에 따라, 본 발명의 제 1 실시예에 따르면, 신호 왜곡에 따른 영역 간 화질편차를 크게 유발하는 제 2 구동제어신호(SC2)는 제 1 및 제 2 게이트구동부(13a, 13b)에 의해 각 수평라인의 양측으로부터 공급된다. 이로써, 신호 왜곡에 따른 영역 간 화질편차가 최소화될 수 있다.
그리고, 제 2 구동제어신호(SC2)를 제외한 제 1 및 제 3 구동제어신호(SC1, EM)는 각 수평라인의 어느 일측으로부터 공급됨으로써, 제 1 및 제 2 게이트구동부(13a, 13b)의 구조를 단순화시킬 수 있다.
이와 같이 하면, 비표시영역 중 수평방향을 기준으로 표시영역(AA)의 양측에 배치되는 제 1 및 제 2 게이트구동부(13a, 13b)가 제 1, 제 2 및 제 3 구동제어신호를 모두 공급하는 경우에 비해, 제 1 및 제 2 게이트구동부(13a, 13b)의 구조가 간단해질 수 있으므로, 제 1 및 제 2 게이트구동부(13a, 13b)가 배치되는 제 1 및 제 2 외곽영역의 면적이 감소될 수 있다. 이로써, 제 1 및 제 2 게이트구동부(13a, 13b)에 의한 베젤의 너비가 증가되는 것이 최소화될 수 있다.
다음, 도 3 내지 도 8을 참조하여, 본 발명의 제 1 실시예에 따른 표시패널에 대한 일 예시를 설명한다.
도 3은 도 1에 도시된 복수의 화소 중 제 i 번째 수평라인에 배치되는 어느 하나의 화소에 대응한 등가회로를 나타낸 도면이다. 도 4는 도 3의 구동제어신호들의 파형을 나타낸 도면이다. 도 5, 도 6 및 도 7은 도 4의 이니셜기간, 어드레싱기간 및 에미션기간 동안 하나의 화소에 대응한 등가회로에서의 전류방향을 나타낸 도면이다. 도 8은 도 4의 구동제어신호들을 공급하는 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기발광표시장치에 있어서, 복수의 화소(PXL) 각각은 유기발광소자(OLED), 제 1 내지 제 7 박막트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 스토리지 커패시터(Cst)를 포함한다.
각 화소(PXL)에 있어서, 제 1, 제 4 및 제 5 박막트랜지스터(T1, T4, T5)와 스토리지 커패시터(Cst)는 각 영상프레임 동안 유기발광소자(OLED)에 구동전류를 공급하기 위한 화소구동회로를 구현하고, 나머지 제 2, 제 3, 제 6 및 제 7 박막트랜지스터(T2, T3, T6, T7)은 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 보상회로를 구현한다.
그리고, 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 저온성장폴리실리콘반도체물질(LTPS; Low Temperature Poly Silicon)의 액티브층을 포함하는 구조이고, 다른 나머지 일부는 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 구조이다.
예시적으로, 제 1 박막트랜지스터(T1)는 유기발광소자(OLED)에 공급되는 구동전류를 발생시키는 소자이다. 이에 따라, 제 1 박막트랜지스터(T1)는 이전 영상프레임의 휘도에 따른 문턱전압의 변동폭이 상대적으로 작은 산화물반도체물질의 액티브층을 포함하는 구조로 이루어질 수 있다. 이와 같이 하면, 제 1 박막트랜지스터(T1)의 문턱전압 변동에 따른 복원잔상문제가 방지될 수 있다.
그리고, 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 제 2 박막트랜지스터(T2)는 누설전류의 크기가 상대적으로 작은 산화물반도체물질의 액티브층을 포함하는 구조로 이루어질 수 있다. 이와 같이 하면, 하나의 영상프레임 동안 제 2 박막트랜지스터(T2)의 누설전류로 인한 휘도의 변동폭이 감소될 수 있다. 이로써, 각 영상프레임의 휘도 변동으로 인해, 저속구동 시 영상프레임의 교체가 시인되는 플리커 불량이 방지될 수 있다.
더불어, 저온성장폴리실리콘반도체물질(LTPS)의 액티브층을 포함하는 박막트랜지스터와 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 박막트랜지스터는 서로 다른 도전형의 MOS구조로 이루어질 수 있다.
예시적으로, 공정 상 용이성을 위하여, 저온성장폴리실리콘반도체물질(LTPS)의 액티브층을 포함하는 박막트랜지스터는 PMOS로 이루어지고, 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 박막트랜지스터는 NMOS로 이루어질 수 있다.
유기발광소자(OLED)는 애노드전극과 캐소드전극, 및 이들 사이에 배치되는 유기발광층(미도시)을 포함한다. 예시적으로, 유기발광층은 정공주입층, 정공수송층, 발광층 및 전자수송층을 포함한다. 또는, 유기발광층은 전자주입층을 더 포함할 수 있다.
제 1 박막트랜지스터(T1)는 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과 제 1 구동전원(VDD)보다 낮은 전위의 제 2 구동전원(VSS)을 공급하는 제 2 구동전원라인 사이에 유기발광소자(OLED)와 직렬로 연결된다.
제 1 박막트랜지스터(T1)의 게이트전극은 제 2 노드(ND2)를 통해 스토리지 커패시터(Cst)에 연결된다. 제 1 박막트랜지스터(T1)의 제 1 및 제 2 전극(소스전극 및 드레인전극) 중 어느 하나는 제 1 구동전원(VDD)에 대응한 제 1 노드(ND1)에 연결되며, 다른 나머지 하나는 유기발광소자(OLED)에 대응한 제 4 노드(ND4)에 연결된다.
이러한 제 1 박막트랜지스터(T1)는 스토리지 커패시터(Cst)로부터 공급되는 턴온신호에 기초하여 턴온하면, 유기발광소자(OLED)를 위한 구동전류를 공급한다.
제 2 박막트랜지스터(T2)는 제 1 노드(ND1) 및 제 2 노드(ND2) 사이에 연결된다. 여기서, 제 2 노드(ND2)는 제 1 박막트랜지스터(T1)의 게이트전극에 연결되고, 제 1 노드(ND1)는 제 1 박막트랜지스터(T1)의 제 1 및 제 2 전극 중 제 1 구동전원(VDD)에 대응한 어느 하나에 연결된다. 이에 따라, 제 2 박막트랜지스터(T2)는 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 것이다.
제 i 번째 수평라인에 배치되는 어느 하나의 화소에 있어서, 제 2 박막트랜지스터(T2)는 제 i 샘플링스캔신호(SP(i))에 기초하여 턴온된다.
제 3 박막트랜지스터(T3)는 초기화전원(VINT)을 공급하는 초기화전원라인 및 제 3 노드(ND3) 사이에 연결된다.
이러한 제 3 박막트랜지스터(T3)는 제 i 스위칭스캔신호(SW(i))에 기초하여 턴온되면, 제 3 노드(ND3)에 초기화전원(VINT)을 공급한다.
여기서, 제 3 박막트랜지스터(T3)는 제 2 박막트랜지스터(T2)와 동일한 기간 동안 턴온된다. 그러나, 제 2 및 제 3 박막트랜지스터(T2, T3)는 서로 상이한 도전형으로 이루어지므로, 서로 다른 턴온레벨의 구동제어신호에 의해 턴온된다. 이에 따라, 제 2 박막트랜지스터(T2)의 턴온 구동을 위한 제 i 스위칭스캔신호(SW(i)) 및 제 3 박막트랜지스터(T3)의 턴온 구동을 위한 제 i 샘플링스캔신호(SP(i))가 개별적으로 각 수평라인의 화소(PXL)에 공급된다.
제 4 및 제 5 박막트랜지스터(T4, T5)는 제 1 박막트랜지스터(T1)과 유기발광소자(OLED) 사이의 제 4 노드(ND4) 및 데이터신호(VDATA)를 공급하는 데이터라인 사이에 상호 직렬로 연결된다.
구체적으로, 제 4 박막트랜지스터(T4)는 데이터신호(VDATA)를 공급하는 데이터라인과 제 5 박막트랜지스터(T5) 사이에 배치되고, 제 5 박막트랜지스터(T5)는 제 4 박막트랜지스터(T4)와 제 4 노드(ND4) 사이에 배치된다.
이러한 제 4 및 제 5 박막트랜지스터(T4, T5) 중 어느 하나(도 3의 제 5 박막트랜지스터(T5))는 제 i 스위칭스캔신호(SW(i))에 기초하여 턴온되고, 다른 나머지 하나(도 3의 제 4 박막트랜지스터(T4))는 제 i+1 스위칭스캔신호(SW(i+1))에 기초하여 턴온된다.
예시적으로, 제 5 박막트랜지스터(T5)는 제 i 번째 수평라인에 대응하는 제 i 스위칭스캔신호(SW(i))에 기초하여 턴온되고, 제 4 박막트랜지스터(T4)는 제 i 번째 수평라인보다 후단인 제 i+1 수평라인에 대응하는 제 i+1 스위칭스캔신호(SW(i+1))에 기초하여 턴온된다. 이러한 제 4 및 제 5 박막트랜지스터(T4, T5)가 모두 턴온되면, 제 4 노드(ND4)에 데이터신호(VDATA)가 공급된다.
스토리지 커패시터(Cst)는 제 1 박막트랜지스터(T1)의 게이트전극에 연결된 제 2 노드(ND2) 및 유기발광소자(OLED)의 애노드전극에 연결된 제 3 노드(ND3) 사이에 배치된다.
제 6 박막트랜지스터(T6)는 제 4 노드(ND4)과 제 3 노드(ND3) 사이에 연결된다. 이러한 제 6 박막트랜지스터(T6)는 제 i 번째 수평라인에 대응하는 제 i 에미션신호(EM(i))에 기초하여 턴온되면, 제 1 박막트랜지스터(T1)에 의한 구동전류를 유기발광소자(OLED)에 공급하기 위한 전류경로를 발생시킨다.
제 7 박막트랜지스터(T7)는 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과 제 1 노드(ND1) 사이에 연결된다. 이러한 제 7 박막트랜지스터(T7)는 제 i+1 번째 수평라인에 대응하는 제 i+1 에미션신호(EM(i+1))에 기초하여 턴온되면, 제 1 노드(ND1)에 제 1 구동전원(VDD)을 공급한다.
도 4에 도시한 바와 같이, 각 영상프레임의 이니셜 기간(Initial) 동안 제 i 스위칭스캔신호(SW(i)), 제 i 샘플링스캔신호(SP(i)) 및 제 i+1 에미션신호(EM(i+1))는 각각의 턴온레벨로 공급된다. 예시적으로, 스위칭스캔신호(SW) 및 에미션신호(EM)의 턴온레벨은 PMOS 트랜지스터에 대응하는 로우레벨일 수 있고, 샘플링스캔신호(SP)의 턴온레벨은 NMOS 트랜지스터에 대응하는 하이레벨일 수 있다.
이에, 도 5에 도시한 바와 같이, 이니셜 기간(Initial) 동안 제 3 및 제 5 박막트랜지스터(T3, T5)는 제 i 스위칭스캔신호(SW(i))에 기초하여 턴온된다. 이로써, 턴온된 제 3 박막트랜지스터(T3)를 통해 제 3 노드(ND3)에 초기화전원(VINT)이 공급된다.
그리고, 제 2 박막트랜지스터(T2)가 제 i 샘플링스캔신호(SP(i))에 의해 턴온되며, 제 7 박막트랜지스터(T7)가 제 i+1 에미션신호(EM(i+1))에 의해 턴온된다. 이에 따라, 턴온된 제 2 및 제 7 박막트랜지스터(T2, T7)를 통해 제 2 노드(ND2)에 제 1 구동전원(VDD)과 제 1 박막트랜지스터(T1)의 문턱전압(Vth) 간의 차전압(VDD-Vth)이 공급된다.
그리고, 턴온된 제 2 박막트랜지스터(T2)에 의해, 제 1 박막트랜지스터(T1)의 게이트전극의 전위가 문턱전압(Vth)에 인접하게 되므로, 제 1 박막트랜지스터(T1)가 턴온된다.
이어서, 도 3에 도시한 바와 같이, 각 영상프레임의 어드레싱 기간(Addressing) 동안 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i))는 각각의 턴온레벨을 유지하고, 제 i 에미션신호(EM(i))는 턴오프레벨을 유지한다. 반면, 제 i+1 에미션신호(EM(i+1))는 턴오프레벨로 공급되고, 제 i+1 스위칭스캔신호(SW(i+1))는 턴온레벨로 공급된다.
이에, 도 6에 도시한 바와 같이, 어드레싱 기간(Addressing) 동안 제 3 박막트랜지스터(T3)는 턴온레벨로 유지되는 제 i 스위칭스캔신호(SW(i))에 의해 턴온상태를 유지하므로, 제 3 노드(ND3)에 대한 초기화전원(VINT)의 공급이 유지된다.
그리고, 제 2 박막트랜지스터(T2)는 턴온레벨로 유지되는 제 i 샘플링스캔신호(SP(i))에 의해 턴온상태를 유지한다. 반면, 제 7 박막트랜지스터(T7)는 턴오프레벨의 제 i+1 에미션신호(EM(i+1))에 의해 턴오프된다.
더불어, 제 4 박막트랜지스터(T4)가 제 i+1 스위칭스캔신호(SW(i+1))에 의해 턴온되고, 제 3 및 제 5 박막트랜지스터(T3, T5)는 턴온레벨로 유지되는 제 i 스위칭스캔신호(SW(i))에 의해 턴온상태를 유지한다.
이와 같이 턴온상태의 제 4 및 제 5 박막트랜지스터(T4, T5)를 통해, 제 1 노드(ND4)에 데이터신호(VDATA)가 공급된다.
그리고, 제 2 박막트랜지스터(T2)의 턴온상태에 의해, 제 1 박막트랜지스터(T1)가 턴온되므로, 제 1 및 제 2 박막트랜지스터(T1, T2)를 경유하는 전류경로를 통해, 제 2 노드(ND2)에 데이터신호(VDATA)와 제 1 박막트랜지스터(T1)의 문턱전압(Vth) 간의 차전압(VDATA-Vth)이 공급된다.
이에, 제 2 노드(ND2)의 전위는 초기화 기간(Initial)에서의 전압(VDD-Vth)에서 어드레싱 기간(Addressing)에서 공급되는 전압(VDATA-Vth)만큼 차감된다.
그리고, 스토리지 커패시터(Cst)에 제 2 노드(ND2)와 제 3 노드(ND3) 간의 차전압(VDD-VDATA)이 충전된다.
도 3에 도시한 바와 같이, 어드레싱 기간(Addressing) 동안 변동된 제 i+1 에미션신호(EM(i+1))와 제 i+1 스위칭스캔신호(SW(i+1))가 각각의 레벨을 유지하는 홀딩기간(Holding)이 마련된다.
즉, 홀딩기간(Holding) 동안, 제 i+1 에미션신호(EM(i+1))는 어드레싱 기간(Addressing)에 의한 턴오프레벨을 유지하고, 제 i+1 스위칭스캔신호(SW(i+1))는 어드레싱 기간(Addressing)에 의한 턴온레벨을 유지한다.
반면, 홀딩기간(Holding) 동안, 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i))는 각각의 턴오프레벨로 변동되고, 제 i 에미션신호(EM(i))는 턴온레벨로 변동된다.
이러한 홀딩기간(Holding)으로 인해, 제 i+1 에미션신호(EM(i+1))가 제 i 에미션신호(EM(i))와 동일한 펄스폭의 신호로 마련될 수 있고, 제 i+1 스위칭스캔신호(SW(i+1))가 제 i 스위칭스캔신호(SW(i))와 동일한 펄스폭의 신호로 마련될 수 있다. 이에 따라, 제 4 박막트랜지스터(T4) 및 제 7 박막트랜지스터(T7)에 대응한 구동제어신호를 공급하는 별도의 신호블록이 불필요하므로, 게이트구동부(13a, 13b)의 구조가 단순화될 수 있다.
이어서, 도 3의 도시와 같이, 각 영상프레임의 에미션 기간(Emission) 동안 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i))는 각각의 턴오프레벨을 유지하고, 제 i 에미션신호(EM(i))는 턴온레벨을 유지한다. 그리고, 제 i+1 스위칭스캔신호(SW(i+1))는 턴오프레벨로 공급되고, 제 i+1 에미션신호(EM(i+1))는 턴온레벨로 공급된다.
이때, 도 7에 도시한 바와 같이, 제 7 박막트랜지스터(T7)가 턴온레벨의 제 i+1 에미션신호(EM(i+1))에 의해 턴온되고, 제 6 박막트랜지스터(T6)가 턴온레벨을 유지하는 제 i 에미션신호(EM(i))에 의해 턴온된다. 이로써, 제 6 박막트랜지스터(T6), 제 1 박막트랜지스터(T1) 및 제 7 박막트랜지스터(T7)를 포함하는 전류경로를 통해, 유기발광소자(OLED)에 구동전류가 공급된다. 이때, 구동전류의 크기는 데이터신호(VDATA)에 대응한다.
이상과 같이, 본 발명의 제 1 실시예에 따르면, 각 화소(PXL)는 데이터신호(VDATA)를 공급하는 데이터라인과 제 1 박막트랜지스터(T1) 사이에 상호 직렬로 연결된 제 4 및 제 5 박막트랜지스터(T4, T5)를 배치한다.
그리고, 본 발명의 일 실시예에 따르면, 각 영상 프레임은 어드레싱 기간(Addressing)과 에미션 기간(Emission) 사이의 홀딩기간(Holding)을 더 포함할 수 있다.
제 4 및 제 5 박막트랜지스터(T4, T5) 중 어느 하나(제 5 박막트랜지스터(T5))에 대응한 구동제어신호는, 초기화전원(VINT)을 공급하기 위한 제 3 박막트랜지스터(T3)와 마찬가지로, 초기화 기간(Initial) 및 어드레싱 기간(Addressing) 동안 턴온레벨로 공급되는 제 i 스위칭스캔신호(SW(i))로 선택될 수 있다.
그리고, 제 4 및 제 5 박막트랜지스터(T4, T5) 중 나머지 다른 하나(제 4 박막트랜지스터(T4))에 대응한 구동제어신호는 어드레싱 기간(Addressing) 동안 턴온레벨로 공급되면서도, 제 i 스위칭스캔신호(SW(i))와 동일한 펄스폭을 갖는 제 i+1 스위칭스캔신호(SW(i+1))로 선택될 수 있다.
이로써, 어드레싱 기간(Addressing) 동안 제 4 및 제 5 박막트랜지스터(T2, T3)를 턴온시키기 위한 구동제어신호를 공급하는 신호블록이 별도로 마련될 필요가 없으므로, 게이트구동부(13a, 13b)가 단순화될 수 있는 장점이 있다.
그리고, 제 6 박막트랜지스터(T6)에 대응한 구동제어신호는 어드레싱 기간(Addressing) 동안 턴오프레벨로 공급되면서도, 제 i 에미션신호(EM(i))와 동일한 펄스폭을 갖는 제 i+1 에미션신호(EM(i+1))로 선택될 수 있다.
이로써, 어드레싱 기간(Addressing) 동안 제 6 박막트랜지스터(T6)를 턴오프시키기 위한 구동제어신호를 공급하는 신호블록이 별도로 마련될 필요가 없으므로, 게이트구동부(13a, 13b)가 단순화될 수 있는 장점이 있다.
따라서, 본 발명의 제 1 실시예에 따르면, 각 화소(PXL)에 공급되는 복수의 구동제어신호가 각 수평라인에 대응하는 세 개의 신호블록에 의해 공급될 수 있으므로, 게이트구동부의 구조가 더욱 단순화될 수 있는 장점이 있다.
한편, 도 4에 도시된 바와 같이, 제 1 실시예에 따르면, 어드레싱 기간(Addressing) 동안 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i))는 각각의 턴온레벨로 공급된다. 그리고, 도 4에서 일점쇄선으로 나타낸 바와 같이, 어드레싱 기간(Addressing)이 종료되기 전에, 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i)) 중 제 i 샘플링스캔신호(SP(i))가 제 i 스위칭스캔신호(SW(i))보다 먼저 턴오프레벨로 변동된다. 이에 따라, 샘플링스캔신호(SP)의 신호왜곡은 스위칭스캔신호(SW)의 신호왜곡보다 영역 간 화질 편차를 더 큰 폭으로 발생시키므로, 스위칭스캔신호(SW)와 달리 샘플링스캔신호(SP)는 각 수평라인의 양측으로부터 공급될 필요가 있다.
그러므로, 도 8에 도시한 바와 같이, 제 1 실시예에 따르면, 샘플링스캔신호(SP)는 제 1 및 제 2 게이트구동부(13a, 13b)에 모두 구비된 제 2 신호블록(132a, 132b)에 의해 공급되고, 스위칭스캔신호(SW)는 제 1 게이트구동부(13a)에 구비된 제 1 신호블록(131)에 의해 공급되며, 에미션신호(EM)는 제 2 게이트구동부(13b)에 구비된 제 3 신호블록(133)에 의해 공급될 수 있다.
이상과 같이, 본 발명의 제 1 실시예에 따르면, 각 수평라인에 공급되는 복수의 구동제어신호 중 영역 간 휘도편차를 가장 큰 폭으로 발생시키는 어느 하나의 구동제어신호는 각 수평라인의 양측으로부터 공급되고, 다른 나머지 구동제어신호들은 각 수평라인의 어느 일측으로부터 공급한다.
이와 같이 하면, 표시패널(10)의 비표시영역 중 표시영역(AA)의 양측에 대응한 제 1 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부(13a, 13b)가 간소화될 수 있으므로, 제 1 및 제 2 게이트구동부(13a, 13b)의 면적이 감소될 수 있고, 그로 인해 표시장치의 베젤의 너비가 감소될 수 있다.
또한, 각 수평라인에 공급되는 복수의 구동제어신호 중 영역 간 휘도편차를 가장 큰 폭으로 발생시키는 어느 하나의 구동제어신호는 각 수평라인의 양측으로부터 공급됨에 따라, 제 1 및 제 2 게이트구동부(13a, 13b)의 간소화에 의해 영역 간 휘도편차가 증가되는 것이 최소화될 수 있다.
한편, 본 발명의 제 1 실시예와 달리, 어드레싱 기간(Addressing)이 종료되기 전에, 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i)) 중 제 i 스위칭스캔신호(SW(i))가 제 i 샘플링스캔신호(SP(i))보다 먼저 턴오프레벨로 변동될 수도 있다.
도 9는 본 발명의 제 2 실시예에 따른 도 3의 구동제어신호들의 파형을 나타낸 도면이다. 도 10은 도 9의 구동제어신호들을 공급하는 제 1 및 제 2 게이트구동부를 나타낸 도면이다.
도 9에 도시한 바와 같이, 본 발명의 제 2 실시예에 따르면, 어드레싱 기간(Addressing)이 종료되기 전에, 제 i 스위칭스캔신호(SW(i)) 및 제 i 샘플링스캔신호(SP(i)) 중 제 i 샘플링스캔신호(SP(i))가 제 i 스위칭스캔신호(SW(i))보다 먼저 턴오프레벨로 변동된다.
이 경우, 스위칭스캔신호(SW)의 신호왜곡이 샘플링스캔신호(SP)의 신호왜곡보다 영역 간 화질 편차를 더 큰 폭으로 발생시킬 것으로 예상된다. 이에, 제 2 실시예에 따르면, 스위칭스캔신호(SW)는 각 수평라인의 양측으로부터 공급하고, 샘플링스캔신호(SP)는 각 수평라인의 어느 일측으로부터 공급된다.
즉, 도 10에 도시한 바와 같이, 제 2 실시예에 따르면, 스위칭스캔신호(SW)는 제 1 및 제 2 게이트구동부(13a, 13b)에 모두 구비된 제 2 신호블록(132a, 132b)에 의해 공급되고, 샘플링스캔신호(SP)는 제 1 게이트구동부(13a)에 구비된 제 1 신호블록(131)에 의해 공급되며, 에미션신호(EM)는 제 2 게이트구동부(13b)에 구비된 제 3 신호블록(133)에 의해 공급될 수 있다.
이상과 같이, 제 2 실시예는 제 1 및 제 2 신호블록(131) (132a, 132b)에서 공급되는 신호가 상이하다는 점을 제외하고는 제 1 실시예와 동일하므로, 이하에서 중복 설명을 생략한다.
한편, 본 발명의 각 실시예에 따르면, 제 1 및 제 2 게이트구동부(13a, 13b)에 구비되는 각 신호블록은 각 수평라인에 구동제어신호를 출력하는 버퍼부를 포함한다.
도 11은 도 8 및 도 10에 도시된 제 1 및 제 2 게이트구동부의 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
도 11에 도시된 바와 같이, 제 1 및 제 2 게이트구동부(13a, 13b)의 제 2 신호블록(132a, 132b) 각각은 N개의 수평라인을 순차적으로 선택하는 레지스터부(210) 및 각 수평라인의 스캔라인에 연결되는 버퍼부(221, 222)를 포함한다.
제 1 게이트구동부(13a)에 배치된 버퍼부(221)는 제 1 게이트구동전원(VGH)과 제 1 게이트구동전원(VGH)보다 낮은 전위의 제 2 게이트구동전원(VGL) 사이에 직렬로 연결되는 제 1 및 제 2 버퍼트랜지스터(T11, T12)를 포함한다.
마찬가지로, 제 2 게이트구동부(13b)에 배치된 버퍼부(222) 또한 제 1 게이트구동전원(VGH)과 제 2 게이트구동전원(VGL) 사이에 직렬로 연결되는 제 1 및 제 2 버퍼트랜지스터(T21, T22)를 포함한다.
그런데, 에미션신호(EM)를 공급하는 신호블록은 스위칭스캔신호(SW) 및 샘플링스캔신호(SP)를 공급하는 신호블록에 비해 간단한 구조로 이루어지는 것이 일반적이다.
이에 따라, 제 3 실시예에 따르면, 제 1 및 제 2 게이트구동부(13a, 13b) 중 어느 하나에만 배치되는 신호블록들 중 에미션신호(EM)를 공급하는 신호블록은 다른 신호블록보다 적은 면적의 영역에 배치될 수 있다.
도 12는 본 발명의 제 3 실시예에 따른 제 1 및 제 2 게이트구동부를 나타낸 도면이다. 도 13은 도 12에 도시된 제 1 및 제 2 게이트구동부의 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
도 12에 도시한 바와 같이, 본 발명의 제 3 실시예에 따르면, 제 2 게이트구동부(13b)에 배치되고 에미션신호(EM)를 공급하는 제 3 신호블록(133)은 제 1 게이트구동부(13a)에만 배치되는 제 1 신호블록(131)보다 적은 면적의 영역에 배치된다.
그리고, 제 3 신호블록(133)이 배치되는 면적이 작아진 만큼, 제 2 게이트구동부(13b)의 제 2 신호블록(132b)은 제 1 게이트구동부(13a)의 제 2 신호블록(132a)보다 넓은 면적에 배치된다.
이에 따라, 도 13에 도시한 바와 같이, 제 2 게이트구동부(13b)의 제 2 신호블록(132b')의 버퍼부(222')는 제 1 게이트구동부(13a)의 제 2 신호블록(132a)의 버퍼부(221)보다 넓은 면적에 배치될 수 있다.
즉, 제 2 게이트구동부(13b)의 제 2 신호블록(132b')의 버퍼부(222')에 구비된 제 1 및 제 2 버퍼트랜지스터(T21', T22')는 제 1 게이트구동부(13a)의 제 2 신호블록(132a)의 버퍼부(221)에 구비된 제 1 및 제 2 버퍼트랜지스터(T11, T12)보다 넓은 채널폭으로 이루어질 수 있다. 여기서, 채널폭은 트랜지스터의 소스전극과 드레인전극 사이의 이격거리에 대응될 수 있다.
이와 같이 하면, 각 수평라인의 어느 일측에서만 공급되는 구동제어신호의 왜곡에 의한 영역 별 휘도편차가 보상될 수 있는 장점이 있다.
즉, 제 1 신호블록(131)이 제 1 게이트구동부(13a)에 배치됨에 따라 제 1 신호블록(131)에 의한 제 1 구동제어신호(SC1)가 제 2 게이트구동부(13b)에 인접한 영역에서 왜곡됨으로써, 영역 간 휘도편차가 발생될 수 있다.
그러나, 제 3 실시예에 따르면, 제 2 게이트구동부(13b)의 제 2 신호블록(132b')의 버퍼부(222')가 제 1 게이트구동부(13a)의 제 2 신호블록(132a)의 버퍼부(221)보다 넓은 채널폭의 버퍼트랜지스터를 포함함에 따라, 제 2 게이트구동부(13b)에 의한 제 2 구동제어신호(SC2)가 제 1 게이트구동부(13a)에 의한 제 1 구동제어신호(SC1)보다 강한 세기로 출력될 수 있다.
이러한 제 1 및 제 2 게이트구동부(13a, 13b)에 의한 제 2 구동제어신호의 출력 세기 차이에 의해, 제 1 구동제어신호(SC1)에 의한 영역 간 휘도편차가 보상될 수 있다.
이상과 같이, 제 3 실시예는 제 1 및 제 2 게이트구동부(13a, 13b)의 제 2 신호블록(132a, 132b')에 구비되는 버퍼부(221, 222')가 서로 상이한 채널폭의 버퍼트랜지스터로 이루어지는 점을 제외하고는 제 1 및 제 2 실시예와 동일하므로, 이하에서 중복 설명을 생략한다.
한편, 각 수평라인에 대응하는 스위칭스캔신호(SW)와 샘플링스캔신호(SP)는 서로 다른 도전형의 트랜지스터에 대응하고, 초기화기간(Initial) 및 어드레싱 기간(Addressing) 동안 각각의 턴온레벨로 공급된다. 즉, 스위칭스캔신호(SW)와 샘플링스캔신호(SP)는 상호 반전된 신호이다.
이에 따라, 제 1 및 제 2 게이트구동부(13a, 13b)의 제 2 신호블록(132a, 132b)은 제 1 게이트구동부(13a)의 제 1 신호블록(131)의 출력신호를 반전하여 구동제어신호를 생성할 수 있다.
도 14는 본 발명의 제 4 실시예에 따른 제 1 및 제 2 게이트구동부를 나타낸 도면이다. 도 15는 도 14에 도시된 제 2 신호블록에 대한 일 예시를 나타낸 도면이다.
도 14에 도시한 바와 같이, 본 발명의 제 4 실시예에 따르면, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b")은 제 1 게이트구동부(13a')의 제 1 신호블록(131)의 출력신호를 수신하고, 제 1 신호블록(131)의 출력신호에 기초하여 제 2 구동제어신호(SC2)를 생성한다.
이때, 제 2 게이트구동부(13b")의 제 2 신호블록(132b")이 제 1 신호블록(131)으로부터 이격된 거리는 제 1 게이트구동부(13a')의 제 2 신호블록(132a')이 제 1 신호블록(131)으로부터 이격된 거리보다 표시영역(AA)의 너비만큼 더 길다. 이에 따라, 제 1 신호블록(131)의 출력신호(SC1)가 제 2 게이트구동부(13b")의 제 2 신호블록(132b")에 전달되는 데에 소요되는 시간은 제 1 게이트구동부(13a')의 제 2 신호블록(132a')에 전달되는 데에 소요되는 시간보다 지연된다.
그로 인해, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b")은 서로 다른 시점에 제 2 구동제어신호(SC2)를 출력할 수 있는 문제점이 있다.
이를 방지하기 위하여, 본 발명의 제 4 실시예에 따르면, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b")은 소정의 싱크신호에 기초하여 제 2 구동제어신호(SC2)를 출력한다.
즉, 도 15에 도시한 바와 같이, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b")은 제 1 게이트구동부(13a')에 배치된 제 1 신호블록(131)의 출력신호(SC1) 및 소정의 클럭신호(clk)에 기초하여 제 2 구동제어신호(SC2)를 생성하고, 소정의 싱크신호(Sync)에 기초하여 제 2 구동제어신호(SC2)를 출력한다.
도 15에 도시된 바와 같이, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b") 각각은 제 1 및 제 2 게이트구동전원(VGH, VGL) 사이에 상호 직렬 연결되는 제 1, 제 2 및 제 3 버퍼트랜지스터(T31, T32, T33)와, 제 1 및 제 2 게이트구동전원(VGH, VGL) 사이에 상호 직렬 연결되는 제 4 및 제 5 버퍼트랜지스터(T34, T35)를 포함한다.
여기서, 제 4 버퍼트랜지스터(T34)는 클럭신호(clk)에 기초하여 턴온하고, 제 5 버퍼트랜지스터(T35)는 제 1 신호블록(131)의 출력신호(SC1(i))에 기초하여 턴온한다.
그리고, 제 1 버퍼트랜지스터(T31)는 제 4 및 제 5 버퍼트랜지스터(T34, T35) 사이의 노드에 연결된 커패시터(C)의 충전전압에 기초하여 턴온하고, 제 2 버퍼트랜지스터(T32)는 제 1 신호블록(131)의 출력신호(SC1(i))에 기초하여 턴온한다.
또한, 제 3 버퍼트랜지스터(T33)는 싱크신호(Sync)에 기초하여 턴온한다.
이러한 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b") 각각은 제 2 구동제어신호의 생성을 위한 소정의 클럭신호(clk)에 따라 제 1 신호블록(131)의 출력신호(SC1(i))를 반전하여 제 2 구동제어신호(SC2(i))를 생성하고, 싱크신호(Sync)에 기초하여 제 2 구동제어신호(SC2(i))를 출력한다.
이로써, 제 1 및 제 2 게이트구동부(13a', 13b")의 제 2 신호블록(132a', 132b")은 싱크신호(Sync)에 대응하는 시점에 제 2 구동제어신호(SC2(i))를 출력할 수 있다. 그러므로, 제 2 신호블록(132a', 132b")이 제 1 신호블록(131)의 출력신호(SC1(i))에 기초하여 제 2 구동제어신호를 생성함으로써 비교적 간단한 구조로 구현될 수 있으면서도, 제 2 구동제어신호(SC2(i))가 각 수평라인의 양측에 공급되는 시점이 동일해질 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10: 표시패널 AA: 표시영역
PXL: 화소 12: 데이터구동부
13a, 13b: 게이트구동부 11: 타이밍 컨트롤러
VDD, VSS: 제 1, 제 2 구동전원 VINT: 초기화전원
SC1, SC2, EM: 제 1, 제 2, 제 3 구동제어신호
131: 제 1 신호블록 132a, 132b: 제 2 신호블록
133: 제 3 신호블록 SW: 스위칭스캔신호
SP: 샘플링스캔신호 EM: 에미션신호
VDATA: 데이터신호 OLED: 유기발광소자
Cst: 스토리지 커패시터
ND1, ND2, ND3, ND4: 제 1, 제 2, 제 3, 제 4 노드

Claims (12)

  1. 영상이 표시되는 표시영역과 상기 표시영역의 외곽인 비표시영역을 포함하는 표시패널에 있어서,
    상기 표시영역에 정의된 복수의 화소영역에 대응하는 복수의 화소; 및
    상기 비표시영역 중 수평방향으로 상기 표시영역의 양측에 대응한 제 1 외곽영역 및 제 2 외곽영역에 배치되는 제 1 및 제 2 게이트구동부를 포함하고,
    상기 제 1 외곽영역에 배치되는 상기 제 1 게이트구동부는 상기 복수의 화소 중 상기 수평방향으로 연속 배열되는 화소들로 이루어진 각 수평라인에 제 1 구동제어신호를 공급하는 제 1 신호블록과, 상기 각 수평라인에 상기 제 1 구동제어신호와 상이한 펄스로 이루어진 제 2 구동제어신호를 공급하는 제 2 신호블록을 포함하고,
    상기 제 2 외곽영역에 배치되는 상기 제 2 게이트구동부는 상기 제 2 신호블록과, 상기 각 수평라인에 상기 제 1 및 제 2 구동제어신호와 상이한 펄스로 이루어진 제 3 구동제어신호를 공급하는 제 3 신호블록을 포함하고,
    상기 제 1 게이트구동부와 상기 제2 게이트구동부는 서로 중첩되지 않는 적어도 하나의 구동제어신호를 상기 각 수평라인에 공급하는 표시패널.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 신호블록에 의해 상기 제 1 및 제 2 구동제어신호는 소정의 기간 동안 각각의 턴온레벨로 공급되고,
    상기 제 2 구동제어신호는 상기 소정의 기간이 종료되기 전에 상기 제 1 구동제어신호보다 먼저 턴오프레벨로 변동되는 표시패널.
  3. 제 2 항에 있어서,
    상기 제 3 구동제어신호는 상기 소정의 기간 동안 턴오프레벨로 공급되는 표시패널.
  4. 제 1 항에 있어서,
    상기 복수의 화소 중 제 i 번째 수평라인(i는 1 이상 N 이하의 자연수, N은 수평라인의 개수)에 배치된 어느 하나의 화소는,
    유기발광소자;
    상기 복수의 화소에 제 1 구동전원을 공급하는 제 1 구동전원라인과 상기 복수의 화소에 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터;
    상기 제 1 박막트랜지스터의 제 1 및 제 2 전극 중 상기 제 1 구동전원라인에 대응하는 어느 하나에 연결된 제 1 노드와, 상기 제 1 박막트랜지스터의 게이트전극에 연결된 제 2 노드 사이에 배치되는 제 2 박막트랜지스터;
    상기 제 2 노드와, 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터;
    상기 복수의 화소에 초기화전원을 공급하는 초기화전원라인과 상기 제 3 노드 사이에 배치되는 제 3 박막트랜지스터;
    상기 복수의 화소에 데이터신호를 공급하는 데이터라인과, 상기 제 1 박막트랜지스터의 제 1 및 제 2 전극 중 다른 나머지 하나에 연결된 제 4 노드 사이에 배치되는 제 4 및 제 5 박막트랜지스터;
    상기 제 4 노드와 상기 유기발광소자 사이에 배치되는 제 6 박막트랜지스터; 및
    상기 제 1 구동전원라인과 상기 제 1 노드 사이에 배치되는 제 7 박막트랜지스터를 포함하는 표시패널.
  5. 제 4 항에 있어서,
    상기 제 2 박막트랜지스터는 상기 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터와 상이한 도전형으로 이루어지고,
    상기 제 2 박막트랜지스터는 제 i 샘플링스캔신호에 기초하여 턴온되며,
    상기 제 3 박막트랜지스터는 제 i 스위칭스캔신호에 기초하여 턴온되고,
    상기 제 4 및 제 5 박막트랜지스터 중 어느 하나는 상기 제 i 스위칭스캔신호에 기초하여 턴온되고, 다른 나머지 하나는 제 i+1 스위칭스캔신호에 기초하여 턴온되며,
    상기 제 1 및 제 2 구동제어신호 중 어느 하나는 상기 각 수평라인의 샘플링스캔신호이고, 다른 나머지 하나는 상기 각 수평라인의 스위칭스캔신호인 표시패널.
  6. 제 5 항에 있어서,
    상기 어느 하나의 화소에 상기 데이터신호가 공급되는 기간 동안, 상기 제 i 샘플링스캔신호 및 상기 제 i 스위칭스캔신호는 각각의 턴온레벨로 공급되고,
    상기 데이터신호가 공급되는 기간이 종료되기 전에, 상기 제 i 샘플링스캔신호는 상기 제 i 스위칭스캔신호보다 먼저 턴오프레벨로 변동되며,
    상기 제 1 신호블록은 상기 각 수평라인의 스위칭스캔신호를 공급하고,
    상기 제 2 신호블록은 상기 각 수평라인의 샘플링스캔신호를 공급하는 표시패널.
  7. 제 6 항에 있어서,
    상기 어느 하나의 화소에 상기 데이터신호가 공급되는 기간 동안, 상기 제 i 샘플링스캔신호 및 상기 제 i 스위칭스캔신호는 턴온레벨로 공급되고,
    상기 데이터신호가 공급되는 기간이 종료되기 전에, 상기 제 i 스위칭스캔신호는 상기 제 i 샘플링스캔신호보다 먼저 턴오프레벨로 변동되며,
    상기 제 1 신호블록은 상기 각 수평라인의 샘플링스캔신호를 공급하고,
    상기 제 2 신호블록은 상기 각 수평라인의 스위칭스캔신호를 공급하는 표시패널.
  8. 제 5 항에 있어서,
    상기 제 6 박막트랜지스터는 제 i 에미션신호에 기초하여 턴온되고,
    상기 제 7 박막트랜지스터는 제 i+1 에미션신호에 기초하여 턴온되며,
    상기 제 3 신호블록에서 공급되는 제 3 구동제어신호는 상기 각 수평라인의 에미션신호인 표시패널.
  9. 제 8 항에 있어서,
    상기 제 2 게이트구동부의 상기 제 3 신호블록은 상기 제 1 게이트구동부의 상기 제 1 신호블록보다 적은 면적의 영역에 배치되고,
    상기 제 2 게이트구동부의 제 2 신호블록은 상기 제 1 게이트구동부의 제 2 신호블록보다 넓은 면적의 영역에 배치되는 표시패널.
  10. 제 9 항에 있어서,
    상기 제 2 신호블록은 각 수평라인에 대응하는 버퍼부를 포함하고,
    상기 제 2 게이트구동부의 제 2 신호블록의 버퍼부는 상기 제 1 게이트구동부의 제 2 신호블록의 버퍼부보다 넓은 면적의 영역에 배치되는 표시패널.
  11. 제 10 항에 있어서,
    상기 버퍼부는 제 1 게이트구동전원과 상기 제 1 게이트구동전원보다 낮은 전위의 제 2 게이트구동전원 사이에 직렬로 연결되는 제 1 및 제 2 버퍼트랜지스터를 포함하며,
    상기 제 2 게이트구동부의 제 2 신호블록에 구비되는 제 1 및 제 2 버퍼트랜지스터는 상기 제 1 게이트구동부의 제 2 신호블록에 구비되는 제 1 및 제 2 버퍼트랜지스터보다 넓은 채널폭으로 이루어지는 표시패널.
  12. 제 5 항에 있어서,
    상기 제 1 및 제 2 게이트구동부 각각의 상기 제 2 신호블록은 상기 제 2 구동제어신호의 생성을 위한 소정의 클럭신호에 따라 상기 제 1 신호블록의 출력신호를 반전하여 상기 제 2 구동제어신호를 생성하고, 소정의 싱크신호에 기초하여 상기 제 2 구동제어신호를 상기 각 수평라인에 출력하는 표시패널.
KR1020170143919A 2017-10-31 2017-10-31 표시패널 KR102423662B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170143919A KR102423662B1 (ko) 2017-10-31 2017-10-31 표시패널
CN201811267335.4A CN109727580B (zh) 2017-10-31 2018-10-29 显示面板
US16/176,400 US10559264B2 (en) 2017-10-31 2018-10-31 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143919A KR102423662B1 (ko) 2017-10-31 2017-10-31 표시패널

Publications (2)

Publication Number Publication Date
KR20190048735A KR20190048735A (ko) 2019-05-09
KR102423662B1 true KR102423662B1 (ko) 2022-07-20

Family

ID=66244246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143919A KR102423662B1 (ko) 2017-10-31 2017-10-31 표시패널

Country Status (3)

Country Link
US (1) US10559264B2 (ko)
KR (1) KR102423662B1 (ko)
CN (1) CN109727580B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480483B1 (ko) * 2018-04-04 2022-12-26 삼성디스플레이 주식회사 전압값 설정 장치 및 전압값 설정 방법
WO2021012161A1 (zh) * 2019-07-22 2021-01-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN114512098B (zh) * 2020-12-28 2023-11-21 武汉天马微电子有限公司 显示装置
KR20230020163A (ko) * 2021-08-03 2023-02-10 엘지디스플레이 주식회사 화소 및 이를 포함하는 표시장치
KR20230068004A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796397B1 (ko) 2002-04-26 2008-01-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
KR101152445B1 (ko) 2006-08-31 2012-06-01 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
WO2014061231A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 ゲートドライバ集積回路およびそれを用いた画像表示装置
US20170337877A1 (en) 2016-05-19 2017-11-23 Samsung Display Co., Ltd. Display device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768047B1 (ko) * 2005-11-30 2007-10-18 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
KR101352322B1 (ko) 2006-10-02 2014-01-22 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
KR101415571B1 (ko) * 2007-10-15 2014-07-07 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
CN101996564B (zh) * 2010-11-23 2012-11-07 友达光电股份有限公司 栅极驱动电路及其设置方法
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI587259B (zh) * 2012-03-23 2017-06-11 友達光電股份有限公司 顯示單元的驅動方法及其驅動電路
KR102009388B1 (ko) * 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
CN104167195B (zh) * 2014-08-26 2016-08-17 昆山龙腾光电有限公司 栅极驱动电路单元及其显示面板
CN104536176B (zh) * 2014-12-25 2017-07-14 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN105989794B (zh) * 2015-01-29 2018-10-02 上海和辉光电有限公司 Oled显示装置
CN105989797B (zh) * 2015-02-06 2018-10-02 上海和辉光电有限公司 扫描控制线驱动模块以及显示装置
CN104865737B (zh) * 2015-06-15 2017-07-25 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN105244005B (zh) * 2015-11-24 2018-01-09 厦门天马微电子有限公司 阵列基板、触控显示装置及其驱动方法
KR102448362B1 (ko) * 2015-12-29 2022-09-27 엘지디스플레이 주식회사 액정 표시 장치
KR102526292B1 (ko) 2015-12-31 2023-05-02 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치
CN205281093U (zh) * 2016-01-07 2016-06-01 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107293259B (zh) * 2016-03-29 2019-07-12 乐金显示有限公司 有机发光二极管显示器
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치
KR102613863B1 (ko) * 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
CN106708320B (zh) * 2016-12-27 2020-10-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR102440978B1 (ko) * 2017-10-31 2022-09-08 삼성디스플레이 주식회사 표시장치 및 이의 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796397B1 (ko) 2002-04-26 2008-01-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
US20080084365A1 (en) 2002-04-26 2008-04-10 Toshiba Matsushita Display Technology Co., Ltd. Drive method of el display panel
KR101152445B1 (ko) 2006-08-31 2012-06-01 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
WO2014061231A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 ゲートドライバ集積回路およびそれを用いた画像表示装置
US20170337877A1 (en) 2016-05-19 2017-11-23 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10559264B2 (en) 2020-02-11
CN109727580B (zh) 2021-12-03
CN109727580A (zh) 2019-05-07
US20190130843A1 (en) 2019-05-02
KR20190048735A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
US10418388B2 (en) Gate driver circuit and display device using the same
US9454935B2 (en) Organic light emitting diode display device
KR102423662B1 (ko) 표시패널
US10424243B2 (en) Organic light emitting diode display
KR102623352B1 (ko) 유기발광표시장치 및 그의 구동방법
EP3447758B1 (en) Display device comprising a gate driver circuit, and method of driving the display device
US9179137B2 (en) Gate driver and organic light emitting diode display including the same
US9105213B2 (en) Organic light emitting diode display and method of driving the same
KR102345423B1 (ko) 유기발광표시장치 및 그의 구동방법
US8139002B2 (en) Organic light emitting diode display and driving method thereof
KR20210054114A (ko) 표시 장치
KR20170078978A (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
EP3349205B1 (en) Pixel and organic light emitting display device using the same
KR20210124599A (ko) 표시 장치
KR20140041253A (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
KR20160055432A (ko) 유기발광다이오드 표시장치
US20120162177A1 (en) Pixel and organic light emitting display device using the same
KR20100090137A (ko) 표시 장치및 그 구동 방법
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
US9491829B2 (en) Organic light emitting diode display and method of driving the same
US8810488B2 (en) Display device and method for driving the same
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR102462529B1 (ko) 유기발광표시장치
KR100836431B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102625440B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant