KR20230143650A - 픽셀 회로 및 이를 포함하는 표시 장치 - Google Patents

픽셀 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230143650A
KR20230143650A KR1020220042208A KR20220042208A KR20230143650A KR 20230143650 A KR20230143650 A KR 20230143650A KR 1020220042208 A KR1020220042208 A KR 1020220042208A KR 20220042208 A KR20220042208 A KR 20220042208A KR 20230143650 A KR20230143650 A KR 20230143650A
Authority
KR
South Korea
Prior art keywords
transistor
signal
node
electrode
light emitting
Prior art date
Application number
KR1020220042208A
Other languages
English (en)
Inventor
손성민
송재진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220042208A priority Critical patent/KR20230143650A/ko
Priority to US18/094,684 priority patent/US11961456B2/en
Publication of KR20230143650A publication Critical patent/KR20230143650A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

픽셀 회로는 발광 소자, 제1 트랜지스터, 제7-1 트랜지스터 및 제7-2 트랜지스터를 포함한다. 상기 제1 트랜지스터는 상기 발광 소자에 구동 전류를 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 상기 발광 소자의 제1 전극에 초기화 전압을 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 직렬로 연결된다. 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널의 표시 품질을 향상시킬 수 있다.

Description

픽셀 회로 및 이를 포함하는 표시 장치 {PIXEL CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것으로, 발광 소자의 제1 전극에 커플링을 발생시켜 가변 주파수 구동에서 표시 패널의 표시 품질을 향상시키는 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.
가변 주파수 구동을 지원하는 표시 장치에서는 구동 스위칭 소자의 바이어스 정도에 따른 휘도 편차가 발생할 수 있고, 상기 휘도 편차에 의해 플리커가 발생하거나, 구동 주파수의 변화가 사용자에게 시인되는 문제가 발생할 수 있다.
본 발명의 목적은 가변 주파수 구동을 지원하는 표시 장치에서 발광 소자의 제1 전극에 커플링을 발생시켜 표시 품질을 향상시키는 픽셀 회로를 제공하는 것이다.
본 발명의 목적은 상기 픽셀 회로를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀 회로는 발광 소자, 제1 트랜지스터, 제7-1 트랜지스터 및 제7-2 트랜지스터를 포함한다. 상기 제1 트랜지스터는 상기 발광 소자에 구동 전류를 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 상기 발광 소자의 제1 전극에 초기화 전압을 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 직렬로 연결된다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터일 수 있다. 상기 제7-1 트랜지스터는 N형 트랜지스터일 수 있다. 상기 제7-2 트랜지스터는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다. 상기 제7-1 트랜지스터는 산화물 박막 트랜지스터일 수 있다. 상기 제7-2 트랜지스터는 산화물 박막 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제7-1 트랜지스터의 제어 전극에 인가되는 제1 제어 신호는 상기 제7-2 트랜지스터의 제어 전극에 인가되는 제2 제어 신호와 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 제어 신호는 현재 스테이지의 에미션 신호일 수 있다. 상기 제2 제어 신호는 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 제어 신호가 N 스테이지의 에미션 신호일 때, 상기 제2 제어 신호는 N+2 스테이지의 에미션 신호일 수 있다. N은 자연수이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀 회로는 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터, 현재 스테이지의 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터, 상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터, 상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터, 및 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호가 인가되는 제어 전극, 상기 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터를 포함한다. 상기 발광 소자의 제2 전극에는 제2 전원 전압이 인가된다.
본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 제1 전원 전압이 인가되는 제1 단 및 상기 제1 노드에 연결되는 제2 단을 포함하는 스토리지 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 데이터 기입 게이트 신호가 인가되는 제1 단 및 상기 제1 노드에 연결되는 제2 단을 포함하는 부스트 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터일 수 있다. 상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터는 상기 제1 전원 전압이 인가되는 제2 제어 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 어드레스 스캔 구간의 커플링 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 로우 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 로우 레벨을 갖고, 상기 보상 게이트 신호는 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호는 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 어드레스 스캔 구간의 데이터 초기화 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 하이 레벨을 갖고, 상기 보상 게이트 신호는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호는 상기 하이 레벨을 가질 수 있다. 상기 어드레스 스캔 구간의 데이터 기입 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 상기 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호는 하이 레벨을 가지며, 상기 데이터 기입 게이트 신호는 로우 레벨의 펄스를 가질 수 있다.
본 발명의 일 실시예에 있어서, 셀프 스캔 구간의 커플링 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 로우 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 로우 레벨을 갖고, 상기 보상 게이트 신호는 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호는 하이 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 셀프 스캔 구간의 데이터 초기화 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호는 상기 하이 레벨을 가질 수 있다. 상기 셀프 스캔 구간의 데이터 기입 구간에서, 상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 상기 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호는 로우 레벨의 펄스를 가질 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀 회로는 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터, 현재 스테이지의 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터, 상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터, 상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터, 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호가 인가되는 제어 전극, 상기 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터를 포함한다. 상기 발광 소자의 제2 전극에는 제2 전원 전압이 인가된다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터일 수 있다. 상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 N형 트랜지스터일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 제1 트랜지스터, 제7-1 트랜지스터 및 제7-2 트랜지스터를 포함한다. 상기 제1 트랜지스터는 상기 발광 소자에 구동 전류를 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 상기 발광 소자의 제1 전극에 초기화 전압을 인가한다. 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 직렬로 연결된다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터일 수 있다. 상기 제7-1 트랜지스터는 N형 트랜지스터일 수 있다. 상기 제7-2 트랜지스터는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제7-1 트랜지스터의 제어 전극에 인가되는 제1 제어 신호는 상기 제7-2 트랜지스터의 제어 전극에 인가되는 제2 제어 신호와 상이할 수 있다.
이와 같은 픽셀 회로 및 이를 포함하는 표시 장치에 따르면, 상기 픽셀은 상기 발광 소자의 상기 제1 전극에 발광 소자 초기화 전압을 인가하며 직렬로 연결되는 제1 발광 소자 초기화 스위칭 소자 및 제2 발광 소자 초기화 스위칭 소자를 포함한다. 상기 제1 발광 소자 초기화 스위칭 소자 및 상기 제2 발광 소자 초기화 스위칭 소자는 서로 다른 제어 신호에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자의 제어 신호로 인한 커플링을 발생시킬 수 있다.
상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다. 따라서, 상기 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 구동 주파수를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 4는 도 1의 표시 패널의 가변 주파수 구동을 나타내는 개념도이다.
도 5는 어드레스 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 6은 셀프 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 7은 비교예에 따른 픽셀의 휘도를 나타내는 파형도이다.
도 8은 도 7의 A 부분을 나타내는 확대 파형도이다.
도 9는 도 3의 픽셀의 휘도를 나타내는 파형도이다.
도 10은 도 9의 B 부분을 나타내는 확대 파형도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GIL, GCL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EML) 및 상기 게이트 라인들(GWL, GIL, GCL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EML) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GIL, GCL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EML)은 상기 제1 방향(D1)으로 연장된다.
상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GIL, GCL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GIL, GCL)에 출력할 수 있다. 상기 게이트 신호들은 데이터 초기화 게이트 신호, 보상 게이트 신호 및 데이터 기입 게이트 신호를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
본 발명의 일 실시예에서, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.
상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EML)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EML)에 출력할 수 있다.
본 발명의 일 실시예에서, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.
도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.
도 2는 도 1의 표시 패널(100)의 구동 주파수를 나타내는 개념도이다.
도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 가변 주파수로 구동될 수 있다. 제1 주파수를 갖는 제1 프레임(FR1)은 제1 액티브 구간(AC1) 및 제1 블랭크 구간(BL1)을 포함할 수 있다. 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 프레임(FR2)은 제2 액티브 구간(AC2) 및 제2 블랭크 구간(BL2)을 포함할 수 있다. 상기 제1 주파수 및 상기 제2 주파수와 다른 제3 주파수를 갖는 제3 프레임(FR3)은 제3 액티브 구간(AC3) 및 제3 블랭크 구간(BL3)을 포함할 수 있다.
상기 제1 액티브 구간(AC1)은 상기 제2 액티브 구간(AC2)과 동일한 길이를 갖고, 상기 제1 블랭크 구간(BL1)은 상기 제2 액티브 구간(BL2)과 상이한 길이를 가질 수 있다.
상기 제2 액티브 구간(AC2)은 상기 제3 액티브 구간(AC3)과 동일한 길이를 갖고, 상기 제2 블랭크 구간(BL2)은 상기 제3 액티브 구간(BL3)과 상이한 길이를 가질 수 있다.
가변 주파수를 지원하는 표시 장치는 픽셀에 데이터 전압이 라이팅되는 데이터 라이팅 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 셀프 스캔 구간을 포함할 수 있다. 상기 데이터 라이팅 구간은 상기 액티브 구간(AC1, AC2, AC3) 내에 배치될 수 있다. 상기 셀프 스캔 구간은 상기 블랭크 구간(BL1, BL2, BL3) 내에 배치될 수 있다.
도 3은 도 1의 표시 패널(100)의 픽셀을 나타내는 회로도이다.
도 1 내지 도 3을 참조하면, 상기 픽셀 회로는 발광 소자(EE), 구동 스위칭 소자(T1), 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 구동 스위칭 소자(T1)는 상기 발광 소자(EE)에 구동 전류를 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 발광 소자(EE)의 제1 전극에 초기화 전압(VAINT)을 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 직렬로 연결된다.
예를 들어, 상기 구동 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 N형 트랜지스터일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 산화물(oxide) 박막 트랜지스터일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 산화물 박막 트랜지스터일 수 있다.
상기 제1 발광 소자 초기화 스위칭 소자(T7-1)의 제어 전극에 인가되는 제1 제어 신호(EM[N])는 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)의 제어 전극에 인가되는 제2 제어 신호(EM[N+P])와 상이할 수 있다. 예를 들어, 상기 제1 제어 신호는 현재 스테이지의 에미션 신호(EM[N])일 수 있다. 상기 제2 제어 신호는 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호(EM[N+P])일 수 있다. 예를 들어, 상기 제1 제어 신호가 N 스테이지의 에미션 신호(EM[N])일 때, 상기 제2 제어 신호는 N+2 스테이지의 에미션 신호(EM[N+P])일 수 있다. 여기서, N은 자연수이다.
상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 서로 다른 제어 신호(EM[N], EM[N+P])에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자(EE)의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자의 제어 신호(EM[N])로 인한 커플링을 발생시킬 수 있다. 상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다.
상기 픽셀의 구조에 대해 구체적으로 설명하면, 상기 픽셀 회로는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 현재 스테이지의 에미션 신호(EM[N])가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터(T7-1), 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호(EM[N+P])가 인가되는 제어 전극, 상기 초기화 전압(VAINT)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터(T7-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(T1)는 상기 제1 트랜지스터(T1)일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 상기 제7-1 트랜지스터(T7-1)일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 제7-2 트랜지스터(T7-2)일 수 있다.
여기서, 상기 발광 소자(EE)의 상기 제1 전극은 애노드 전극이고, 상기 발광 소자(EE)의 상기 제2 전극은 캐소드 전극일 수 있다.
상기 픽셀 회로는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 단 및 상기 제1 노드(N1)에 연결되는 제2 단을 포함하는 스토리지 캐패시터(CST)를 더 포함할 수 있다. 예를 들어, 상기 스토리지 캐패시터(CST)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극의 전압을 안정적으로 유지하는 역할을 할 수 있다
본 실시예에서, 상기 픽셀 회로는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제1 단 및 상기 제1 노드(N1)에 연결되는 제2 단을 포함하는 부스트 캐패시터(CBOOST)를 더 포함할 수 있다.
상기 픽셀 회로는 서로 다른 타입의 스위칭 소자들을 포함할 수 있다. 예를 들어, 상기 제1 트랜지스터(T1), 상기 제2 트랜지스터(T2), 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6)는 P형 트랜지스터일 수 있다. 상기 제3 트랜지스터(T3), 상기 제4 트랜지스터(T4), 상기 제7-1 트랜지스터(T7-1) 및 상기 제7-2 트랜지스터(T7-2)는 N형 트랜지스터일 수 있다.
상기 제3 트랜지스터(T3) 및 상기 제4 트랜지스터(T4)를 N형 트랜지스터로 형성하여, 상기 구동 스위칭 소자(T1)의 상기 제어 전극 및 상기 출력 전극의 전류 리키지가 감소될 수 있다. 상기 구동 스위칭 소자(T1)의 상기 제어 전극 및 상기 출력 전극의 전류 리키지가 감소되면, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하거나, 상기 구동 주파수의 변화가 사용자에게 시인되는 문제를 방지할 수 있다. 결과적으로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치의 표시 품질을 향상시킬 수 있다.
본 실시예에서, 상기 제7-2 트랜지스터(T7-2)의 입력 전극에 인가되는 발광 소자 초기화 전압(VAINT)은 상기 제4 트랜지스터(T4)의 입력 전극에 인가되는 초기화 전압(VINT)과 상이할 수 있다. 상기 발광 소자(EE)의 상기 애노드 전극을 초기화하기 위한 전압(VAINT)과 상기 구동 스위칭 소자(T1)의 제어 전극을 초기화하기 위한 전압(VINT)의 레벨을 다르게 설정하여, 상기 발광 소자(EE)의 상기 애노드 전극의 초기화 및 상기 구동 스위칭 소자(T1)의 초기화의 정확도를 높일 수 있다.
도 4는 도 1의 표시 패널(100)의 가변 주파수 구동을 나타내는 개념도이다. 도 5는 어드레스 스캔 구간(AS)에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다. 도 6은 셀프 스캔 구간(SS)에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 1 내지 도 6을 참조하면, 상기 표시 패널(100)은 가변 주파수로 구동 될 수 있고, 예를 들어, 최대 120Hz로 구동될 수 있다.
예를 들어, 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 구간(P1) 내지 제8 구간(P8)은 어드레스 스캔 구간(AS)일 수 있다.
예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 어드레스 스캔 구간(AS)과 셀프 스캔 구간(SS)의 비율은 1:1일 수 있다. 예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 상기 제1 구간(P1), 상기 제3 구간(P3), 상기 제5 구간(P5) 및 상기 제7 구간(P7)은 상기 어드레스 스캔 구간(AS)이고, 상기 제2 구간(P2), 상기 제4 구간(P4), 상기 제6 구간(P6) 및 상기 제8 구간(P8)은 상기 셀프 스캔 구간(SS)일 수 있다.
예를 들어, 상기 표시 패널(100)이 30Hz로 구동될 때, 어드레스 스캔 구간(AS)과 셀프 스캔 구간(SS)의 비율은 1:3일 수 있다. 예를 들어, 상기 표시 패널(100)이 30Hz로 구동될 때, 상기 제1 구간(P1) 및 상기 제5 구간(P5)은 상기 어드레스 스캔 구간(AS)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 셀프 스캔 구간(SS)일 수 있다.
예를 들어, 상기 표시 패널(100)이 15Hz로 구동될 때, 어드레스 스캔 구간(AS)과 셀프 스캔 구간(SS)의 비율은 1:7일 수 있다. 예를 들어, 상기 표시 패널(100)이 15Hz로 구동될 때, 상기 제1 구간(P1)은 상기 어드레스 스캔 구간(AS)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제5 구간(P5), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 셀프 스캔 구간(SS)일 수 있다.
도 5를 참조하면, 상기 어드레스 스캔 구간(AS)의 커플링 구간(DR1)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 로우 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 하이 레벨을 가질 수 있다.
상기 어드레스 스캔 구간(AS)의 상기 커플링 구간(DR1)에서는 EM[N] 신호가 하이 레벨을 가지므로 상기 제7-1 트랜지스터(T7-1)가 턴 온되는 반면, EM[N+P] 신호가 로우 레벨을 가지므로 상기 제7-2 트랜지스터(T7-2)는 턴 온되지 않는다.
상기 어드레스 스캔 구간(AS)의 상기 커플링 구간(DR1)에서 EM[N] 신호의 라이징에 의해 상기 발광 소자(EE)의 애노드 전극의 전압(ANODE)이 커플링되어 라이징될 수 있다.
이후 상기 EM[N+P] 신호가 하이 레벨로 라이징되면, 상기 제7-1 트랜지스터(T7-1)와 상기 제7-2 트랜지스터(T7-2)가 모두 턴 온되면서 상기 발광 소자(EE)의 애노드 전극의 전압(ANODE)이 상기 초기화 전압(VAINT)으로 떨어지게 된다.
즉, 본 실시예에서는 상기 제7-2 트랜지스터(T7-2)가 상기 제7-1 트랜지스터(T7-1)에 비해 늦게 턴 온되므로, 상기 제7-1 트랜지스터(T7-1)가 턴 온될 때, 상기 발광 소자(EE)의 애노드 전극의 전압(ANODE)이 커플링을 허용하게 된다.
상기 어드레스 스캔 구간(AS)의 데이터 초기화 구간(DR2)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 하이 레벨을 갖고, 상기 보상 게이트 신호(GC)는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 상기 하이 레벨을 가질 수 있다.
상기 어드레스 스캔 구간(AS)의 상기 데이터 초기화 구간(DR2)에서는 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제4 트랜지스터(T4)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 제어 전극에 상기 제2 초기화 전압(VINT)을 인가하여 상기 구동 스위칭 소자(T1)의 제어 전극을 초기화 한다.
상기 어드레스 스캔 구간(AS)의 데이터 기입 구간(DR3)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 상기 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 하이 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 로우 레벨의 펄스를 가질 수 있다.
상기 어드레스 스캔 구간(AS)의 상기 데이터 기입 구간(DR3)에서는 상기 데이터 초기화 게이트 신호(GI)가 로우 레벨로 감소하므로 상기 제4 트랜지스터(T4)는 턴 오프되고, 상기 보상 게이트 신호(GC)에 의해 상기 제3 트랜지스터(T3)가 턴 온된다.
이후 상기 어드레스 스캔 구간(AS)의 상기 데이터 기입 구간(DR3) 내에서 상기 데이터 기입 게이트 신호(GW)가 로우 레벨의 펄스를 가질 때, 상기 제2 트랜지스터(T2), 상기 제1 트랜지스터(T1) 및 상기 제3 트랜지스터(T3)가 모두 턴 온되며, 상기 데이터 전압(VDATA)이 상기 제2 트랜지스터(T2), 상기 제1 트랜지스터(T1) 및 상기 제3 트랜지스터(T3)를 통해 상기 제1 트랜지스터(T1)의 제어 전극에 인가된다.
이후 상기 에미션 신호(EM[N])가 로우 레벨로 떨어지면, 상기 발광 소자(EE)는 상기 제1 트랜지스터(T1)의 제어 전극에 인가된 상기 데이터 전압(DATA)에 의해 결정되는 구동 전류를 기초로 발광하게 된다.
상기 셀프 스캔 구간(SS)에서의 신호들의 파형은 상기 초기화 게이트 신호(GI)가 로우 레벨만을 갖고, 상기 보상 게이트 신호(GC)가 로우 레벨만을 갖는 것을 제외하면, 상기 어드레스 스캔 구간(AS)에서의 신호들의 파형과 동일하다.
또한, 상기 셀프 스캔 구간(SS)에서는 상기 데이터 전압(VDATA) 대신에 바이어스 전압이 상기 제2 트랜지스터(T2)의 상기 입력 전극에 인가될 수 있다.
예를 들어, 셀프 스캔 구간(SS)의 커플링 구간(DR1)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 로우 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 하이 레벨을 가질 수 있다.
상기 셀프 스캔 구간(SS)의 데이터 초기화 구간(DR2)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 상기 하이 레벨을 가질 수 있다.
상기 셀프 스캔 구간(SS)의 상기 데이터 초기화 구간(DR2)에서는 상기 구동 스위칭 소자(T1)의 제어 전극의 초기화 동작이 수행되지 않을 수 있다.
상기 셀프 스캔 구간(SS)의 데이터 기입 구간(DR3)에서, 상기 현재 스테이지의 상기 에미션 신호(EM[N])는 상기 하이 레벨을 갖고, 상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호(EM[N+P])는 상기 하이 레벨을 가지며, 상기 데이터 초기화 게이트 신호(GI)는 상기 로우 레벨을 갖고, 상기 보상 게이트 신호(GC)는 상기 로우 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 로우 레벨의 펄스를 가질 수 있다.
상기 셀프 스캔 구간(SS)의 상기 데이터 기입 구간(DR3)에서는 상기 제3 트랜지스터(T3)는 턴 온되지 않는다. 반면, 상기 제2 트랜지스터(T2)는 상기 데이터 기입 게이트 신호(GW)의 로우 레벨의 펄스에 의해 턴 온되며, 상기 제2 노드(N2)에 바이어스 전압을 인가할 수 있다.
상기 셀프 스캔 구간(SS)에서 상기 제2 노드(N2)에 인가되는 바이어스 전압이 적절하게 설정되는 경우, 상기 셀프 스캔 구간(SS)에서 픽셀이 상기 어드레스 스캔 구간(AS)에서와 유사한 휘도를 나타낼 수 있다. 반면, 상기 제2 노드(N2)에 인가되는 바이어스 전압이 적절하지 않은 경우, 상기 셀프 스캔 구간(SS)에서 픽셀이 상기 어드레스 스캔 구간(AS)에서와 상이한 휘도를 나타내면서 이러한 휘도 차가 플리커를 발생시킬 수 있다.
도 7은 비교예에 따른 픽셀의 휘도를 나타내는 파형도이다. 도 8은 도 7의 A 부분을 나타내는 확대 파형도이다. 도 9는 도 3의 픽셀의 휘도를 나타내는 파형도이다. 도 10은 도 9의 B 부분을 나타내는 확대 파형도이다.
도 7 및 도 8은 상기 픽셀이 서로 다른 타이밍에 턴 온되며, 직렬로 연결되는 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함하지 않으며, 상기 에미션 신호(EM[N])와 상기 발광 소자(EE)의 애노드 전극의 커플링이 발생하지 않는 경우를 예시한다.
도 8을 보면, 상기 셀프 스캔 구간(SS)의 구간에서 상기 구동 스위칭 소자(T1)의 바이어스 전압에 따라 상기 픽셀이 제1 커브(CVA1), 제2 커브(CVA2) 및 제3 커브(CVA3)를 나타낼 수 있다. 즉, 상기 픽셀이 제1 바이어스 전압에 대해서는 제1 커브(CVA1)의 휘도를 나타내고, 제2 바이어스 전압에 대해서는 제2 커브(CVA2)의 휘도를 나타내며, 제3 바이어스 전압에 대해서는 제3 커브(CVA3)의 휘도를 나타낼 수 있다. 즉, 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따라 휘도 차가 발생하며, 이러한 휘도 차가 사용자에게 플리커로 시인될 수 있다. 또한, 상기 구동 주파수에 따라 상기 바이어스 전압의 최적값이 달라지므로, 가변 주파수를 지원하는 표시 장치에서는 여러 구동 주파수에서 플리커를 발생시키지 않는 적절한 바이어스 전압을 선택하는 것이 불가능할 수 있다.
도 9 및 도 10은 상기 픽셀이 서로 다른 타이밍에 턴 온되며, 직렬로 연결되는 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함하며, 상기 에미션 신호(EM[N])와 상기 발광 소자(EE)의 애노드 전극의 커플링이 발생하는 본 실시예의 휘도 파형을 나타낸다.
도 10을 보면, 상기 셀프 스캔 구간(SS)의 구간에서 상기 구동 스위칭 소자(T1)의 바이어스 전압에 따라 상기 픽셀이 제4 커브(CVB1), 제5 커브(CVB2) 및 제6 커브(CVB3)를 나타낼 수 있다. 즉, 상기 픽셀이 제1 바이어스 전압에 대해서는 제4 커브(CVB1)의 휘도를 나타내고, 제2 바이어스 전압에 대해서는 제5 커브(CVB2)의 휘도를 나타내며, 제3 바이어스 전압에 대해서는 제6 커브(CVB3)의 휘도를 나타낼 수 있다. 즉, 본 실시예에서도 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따라 휘도 차가 발생할 수 있다. 그러나, 본 발명의 경우에는 상기 에미션 신호(EM[N])와 상기 발광 소자(EE)의 애노드 전극의 커플링이 발생하므로, 상기 커플링에 의해 상기 픽셀의 휘도가 크게 라이징하는 구간을 갖는다. 본 실시예에서는 상기 커플링의 영향으로 인해 상기 바이어스 정도에 따른 휘도 편차의 영향이 상대적으로 감소하게 되며, 상기 바이어스 정도에 따른 휘도 편차 및 구동 주파수에 따른 휘도 편차가 사용자에게 플리커로 시인되지 않는다.
본 실시예에 따르면, 상기 픽셀은 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(VAINT)을 인가하며 직렬로 연결되는 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 서로 다른 제어 신호에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자(EE)의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)의 제어 신호로 인한 커플링을 발생시킬 수 있다.
상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다. 따라서, 상기 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널(100)의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로는 제1 트랜지스터(T1)가 제2 제어 전극을 더 포함하는 것을 제외하면, 도 3의 픽셀 회로와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 11을 참조하면, 상기 픽셀 회로는 발광 소자(EE), 구동 스위칭 소자(T1), 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 구동 스위칭 소자(T1)는 상기 발광 소자(EE)에 구동 전류를 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 발광 소자(EE)의 제1 전극에 초기화 전압(VAINT)을 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 직렬로 연결된다.
예를 들어, 상기 구동 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 N형 트랜지스터일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.
상기 픽셀의 구조에 대해 구체적으로 설명하면, 상기 픽셀 회로는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 현재 스테이지의 에미션 신호(EM[N])가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터(T7-1), 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호(EM[N+P])가 인가되는 제어 전극, 상기 초기화 전압(VAINT)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터(T7-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(T1)는 상기 제1 트랜지스터(T1)일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 상기 제7-1 트랜지스터(T7-1)일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 제7-2 트랜지스터(T7-2)일 수 있다.
본 실시예에서, 상기 제1 트랜지스터(T1)는 상기 제1 전원 전압(ELVDD)이 인가되는 제2 제어 전극을 더 포함할 수 있다. 상기 제1 트랜지스터(T1)는 상기 제1 전원 전압(ELVDD)이 인가되는 제2 제어 전극을 더 포함하므로, 상기 제1 트랜지스터(T1)의 동작의 안정성을 향상시킬 수 있다.
본 실시예에 따르면, 상기 픽셀 회로는 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(VAINT)을 인가하며 직렬로 연결되는 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 서로 다른 제어 신호에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자(EE)의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)의 제어 신호로 인한 커플링을 발생시킬 수 있다.
상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다. 따라서, 상기 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널(100)의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로는 부스트 캐패시터를 포함하지 않는 것을 제외하면, 도 3의 픽셀 회로와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 10 및 도 12를 참조하면, 상기 픽셀 회로는 발광 소자(EE), 구동 스위칭 소자(T1), 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 구동 스위칭 소자(T1)는 상기 발광 소자(EE)에 구동 전류를 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 발광 소자(EE)의 제1 전극에 초기화 전압(VAINT)을 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 직렬로 연결된다.
예를 들어, 상기 구동 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 N형 트랜지스터일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.
상기 픽셀의 구조에 대해 구체적으로 설명하면, 상기 픽셀 회로는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 현재 스테이지의 에미션 신호(EM[N])가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터(T7-1), 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호(EM[N+P])가 인가되는 제어 전극, 상기 초기화 전압(VAINT)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터(T7-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(T1)는 상기 제1 트랜지스터(T1)일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 상기 제7-1 트랜지스터(T7-1)일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 제7-2 트랜지스터(T7-2)일 수 있다.
본 실시예에서, 상기 픽셀 회로는 상기 데이터 기입 게이트 신호(GW)가 인가되는 노드 및 상기 제1 노드(N1) 사이에 부스트 캐패시터(CBOOST)를 포함하지 않을 수 있다.
본 실시예에 따르면, 상기 픽셀 회로는 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(VAINT)을 인가하며 직렬로 연결되는 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 서로 다른 제어 신호에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자(EE)의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)의 제어 신호로 인한 커플링을 발생시킬 수 있다.
상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다. 따라서, 상기 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널(100)의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 픽셀 회로는 구동 스위칭 소자의 제어 전극을 초기화하는 초기화 전압과 발광 소자의 제1 전극을 초기화하는 초기화 전압이 동일한 것을 제외하면, 도 3의 픽셀 회로와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 10 및 도 13을 참조하면, 상기 픽셀 회로는 발광 소자(EE), 구동 스위칭 소자(T1), 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 구동 스위칭 소자(T1)는 상기 발광 소자(EE)에 구동 전류를 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 발광 소자(EE)의 제1 전극에 초기화 전압(VINT)을 인가한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 직렬로 연결된다.
예를 들어, 상기 구동 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 N형 트랜지스터일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 N형 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.
상기 픽셀의 구조에 대해 구체적으로 설명하면, 상기 픽셀 회로는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 현재 스테이지의 에미션 신호(EM[N])가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 상기 현재 스테이지의 상기 에미션 신호(EM[N])가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터(T7-1), 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호(EM[N+P])가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터(T7-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(T1)는 상기 제1 트랜지스터(T1)일 수 있다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)는 상기 제7-1 트랜지스터(T7-1)일 수 있다. 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 상기 제7-2 트랜지스터(T7-2)일 수 있다.
본 실시예에서, 상기 제7-2 트랜지스터(T7-2)의 입력 전극에 인가되는 발광 소자 초기화 전압(VAINT)은 상기 제4 트랜지스터(T4)의 입력 전극에 인가되는 초기화 전압(VINT)과 동일할 수 있다.
본 실시예에 따르면, 상기 픽셀 회로는 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(VAINT)을 인가하며 직렬로 연결되는 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 제2 발광 소자 초기화 스위칭 소자(T7-2)를 포함한다. 상기 제1 발광 소자 초기화 스위칭 소자(T7-1) 및 상기 제2 발광 소자 초기화 스위칭 소자(T7-2)는 서로 다른 제어 신호에 의해 서로 다른 타이밍에 턴 온되므로, 상기 발광 소자(EE)의 상기 제1 전극에 상기 제1 발광 소자 초기화 스위칭 소자(T7-1)의 제어 신호로 인한 커플링을 발생시킬 수 있다.
상기 커플링에 의해 가변 주파수 구동을 지원하는 표시 장치의 상기 구동 스위칭 소자(T1)의 바이어스 정도에 따른 상기 픽셀의 휘도 편차의 영향을 감소시킬 수 있다. 따라서, 상기 가변 주파수 구동을 지원하는 표시 장치에서 상기 픽셀의 휘도 편차를 감소시켜 플리커를 감소시키고 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims (20)

  1. 발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터; 및
    상기 발광 소자의 제1 전극에 초기화 전압을 인가하며, 직렬로 연결되는 제7-1 트랜지스터 및 제7-2 트랜지스터를 포함하는 것을 특징으로 하는 픽셀 회로.
  2. 제1항에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터이고,
    상기 제7-1 트랜지스터는 N형 트랜지스터이며,
    상기 제7-2 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  3. 제2항에 있어서, 상기 제1 트랜지스터는 LTPS (low temperature polysilicon) 박막 트랜지스터이고,
    상기 제7-1 트랜지스터는 산화물 박막 트랜지스터이며,
    상기 제7-2 트랜지스터는 산화물 박막 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  4. 제1항에 있어서, 상기 제7-1 트랜지스터의 제어 전극에 인가되는 제1 제어 신호는 상기 제7-2 트랜지스터의 제어 전극에 인가되는 제2 제어 신호와 상이한 것을 특징으로 하는 픽셀 회로.
  5. 제4항에 있어서, 상기 제1 제어 신호는 현재 스테이지의 에미션 신호이고, 상기 제2 제어 신호는 상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호인 것을 특징으로 하는 픽셀 회로.
  6. 제5항에 있어서, 상기 제1 제어 신호가 N 스테이지의 에미션 신호일 때, 상기 제2 제어 신호는 N+2 스테이지의 에미션 신호인 것을 특징으로 하는 픽셀 회로 (N은 자연수).
  7. 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
    현재 스테이지의 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터;
    상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터;
    상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터; 및
    상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터를 포함하고,
    상기 발광 소자의 제2 전극에는 제2 전원 전압이 인가되는 것을 특징으로 하는 픽셀 회로.
  8. 제7항에 있어서,
    상기 제1 전원 전압이 인가되는 제1 단 및 상기 제1 노드에 연결되는 제2 단을 포함하는 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  9. 제8항에 있어서,
    상기 데이터 기입 게이트 신호가 인가되는 제1 단 및 상기 제1 노드에 연결되는 제2 단을 포함하는 부스트 캐패시터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  10. 제7항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터이고,
    상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  11. 제7항에 있어서, 상기 제1 트랜지스터는 상기 제1 전원 전압이 인가되는 제2 제어 전극을 더 포함하는 것을 특징으로 하는 픽셀 회로.
  12. 제7항에 있어서, 어드레스 스캔 구간의 커플링 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 로우 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 로우 레벨을 갖고,
    상기 보상 게이트 신호는 로우 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  13. 제12항에 있어서, 상기 어드레스 스캔 구간의 데이터 초기화 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 하이 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 하이 레벨을 갖고,
    상기 보상 게이트 신호는 상기 로우 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 상기 하이 레벨을 갖고,
    상기 어드레스 스캔 구간의 데이터 기입 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 상기 하이 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고,
    상기 보상 게이트 신호는 하이 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 로우 레벨의 펄스를 갖는 것을 특징으로 하는 픽셀 회로.
  14. 제7항에 있어서, 셀프 스캔 구간의 커플링 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 로우 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 로우 레벨을 갖고,
    상기 보상 게이트 신호는 로우 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 하이 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  15. 제14항에 있어서, 상기 셀프 스캔 구간의 데이터 초기화 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 하이 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고,
    상기 보상 게이트 신호는 상기 로우 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 상기 하이 레벨을 갖고,
    상기 셀프 스캔 구간의 데이터 기입 구간에서,
    상기 현재 스테이지의 상기 에미션 신호는 상기 하이 레벨을 갖고,
    상기 현재 스테이지의 다음 스테이지들 중 하나의 상기 에미션 신호는 상기 하이 레벨을 가지며,
    상기 데이터 초기화 게이트 신호는 상기 로우 레벨을 갖고,
    상기 보상 게이트 신호는 상기 로우 레벨을 가지며,
    상기 데이터 기입 게이트 신호는 로우 레벨의 펄스를 갖는 것을 특징으로 하는 픽셀 회로.
  16. 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
    현재 스테이지의 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터;
    상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터;
    상기 현재 스테이지의 상기 에미션 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제7-1 트랜지스터;
    상기 현재 스테이지의 다음 스테이지들 중 하나의 에미션 신호가 인가되는 제어 전극, 상기 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제7-2 트랜지스터를 포함하고,
    상기 발광 소자의 제2 전극에는 제2 전원 전압이 인가되는 것을 특징으로 하는 픽셀 회로.
  17. 제16항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터이고,
    상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제7-1 트랜지스터 및 상기 제7-2 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 픽셀 회로.
  18. 픽셀을 포함하는 표시 패널;
    게이트 신호를 상기 픽셀에 제공하는 게이트 구동부;
    데이터 전압을 상기 픽셀에 제공하는 데이터 구동부; 및
    에미션 신호를 상기 픽셀에 제공하는 에미션 구동부를 포함하고,
    상기 픽셀은
    발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터; 및
    상기 발광 소자의 제1 전극에 초기화 전압을 인가하며, 직렬로 연결되는 제7-1 트랜지스터 및 제7-2 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터이고,
    상기 제7-1 트랜지스터는 N형 트랜지스터이며,
    상기 제7-2 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.
  20. 제18항에 있어서, 상기 제7-1 트랜지스터의 제어 전극에 인가되는 제1 제어 신호는 상기 제7-2 트랜지스터의 제어 전극에 인가되는 제2 제어 신호와 상이한 것을 특징으로 하는 표시 장치.
KR1020220042208A 2022-04-05 2022-04-05 픽셀 회로 및 이를 포함하는 표시 장치 KR20230143650A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220042208A KR20230143650A (ko) 2022-04-05 2022-04-05 픽셀 회로 및 이를 포함하는 표시 장치
US18/094,684 US11961456B2 (en) 2022-04-05 2023-01-09 Pixel circuit and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220042208A KR20230143650A (ko) 2022-04-05 2022-04-05 픽셀 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230143650A true KR20230143650A (ko) 2023-10-13

Family

ID=88193355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220042208A KR20230143650A (ko) 2022-04-05 2022-04-05 픽셀 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11961456B2 (ko)
KR (1) KR20230143650A (ko)

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101171188B1 (ko) * 2005-11-22 2012-08-06 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100752380B1 (ko) * 2005-12-20 2007-08-27 삼성에스디아이 주식회사 유기전계발광표시장치의 화소 회로
KR100938101B1 (ko) * 2007-01-16 2010-01-21 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
KR101682690B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102096622B1 (ko) 2013-08-19 2020-04-03 삼성디스플레이 주식회사 유기발광 표시장치
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102547079B1 (ko) * 2016-12-13 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102622312B1 (ko) * 2016-12-19 2024-01-10 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102353894B1 (ko) * 2017-04-19 2022-01-21 삼성디스플레이 주식회사 유기발광 표시장치
KR102462008B1 (ko) 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102498274B1 (ko) * 2017-12-06 2023-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102415275B1 (ko) * 2018-01-02 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102602275B1 (ko) * 2018-03-30 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102527847B1 (ko) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 표시 장치
KR20200016425A (ko) * 2018-08-06 2020-02-17 삼성디스플레이 주식회사 유기발광 표시 장치
CN112868223B (zh) * 2018-10-27 2022-06-10 华为技术有限公司 传感器和显示设备
KR20210027628A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN110660360B (zh) * 2019-10-12 2021-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR20210080781A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR20210083827A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 전계 발광 표시장치
US20230117774A1 (en) * 2020-03-02 2023-04-20 Sharp Kabushiki Kaisha Display device and production method therefor
CN111383596A (zh) * 2020-03-25 2020-07-07 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法
CN111445863B (zh) * 2020-05-14 2021-09-14 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
US20220199656A1 (en) * 2020-06-30 2022-06-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof and display device
CN112002281B (zh) * 2020-09-01 2022-08-09 云谷（固安）科技有限公司 像素电路驱动方法
CN112435630A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板
CN112509517B (zh) * 2020-11-26 2022-07-12 合肥维信诺科技有限公司 像素电路的驱动方法、显示面板
KR20220090924A (ko) * 2020-12-23 2022-06-30 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 전계 발광 표시 장치
CN112735314B (zh) * 2020-12-30 2023-01-13 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN115148153A (zh) * 2021-05-17 2022-10-04 上海天马微电子有限公司 显示面板和显示装置
CN113314073B (zh) * 2021-05-17 2022-04-08 上海天马微电子有限公司 显示面板及显示装置
CN115731831A (zh) * 2021-08-25 2023-03-03 乐金显示有限公司 显示装置
KR20230046712A (ko) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 게이트 구동회로와 이를 포함한 표시장치
KR20230081422A (ko) * 2021-11-30 2023-06-07 엘지디스플레이 주식회사 전원 공급회로 및 그를 포함하는 표시장치

Also Published As

Publication number Publication date
US11961456B2 (en) 2024-04-16
US20230316989A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20200081616A (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR102527847B1 (ko) 표시 장치
CN112513963A (zh) 显示面板及显示装置
KR20200058847A (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US11610538B2 (en) Display apparatus
KR20210124599A (ko) 표시 장치
CN112449714A (zh) 显示面板、显示装置及驱动方法
KR20200088545A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10692431B2 (en) Gate driver, display apparatus having the same and method of driving display panel using the same
US20210142725A1 (en) Electroluminescent display panel having the emission driving circuit
KR20230044091A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN220105999U (zh) 显示设备
KR20230001618A (ko) 화소 및 표시 장치
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
US10825382B2 (en) Display apparatus and method of driving the same
CN115223477A (zh) 像素、包括其的显示装置和显示装置的驱动方法
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN114067746A (zh) 显示装置
KR20210035370A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN219738517U (zh) 显示面板
KR20240038869A (ko) 표시 장치 및 이의 구동 방법
US20230395030A1 (en) Display apparatus and method of driving the same
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치