KR20220158918A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220158918A
KR20220158918A KR1020210066447A KR20210066447A KR20220158918A KR 20220158918 A KR20220158918 A KR 20220158918A KR 1020210066447 A KR1020210066447 A KR 1020210066447A KR 20210066447 A KR20210066447 A KR 20210066447A KR 20220158918 A KR20220158918 A KR 20220158918A
Authority
KR
South Korea
Prior art keywords
voltage
bias voltage
scan
data
display area
Prior art date
Application number
KR1020210066447A
Other languages
English (en)
Inventor
김순동
권상안
양진욱
윤창노
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210066447A priority Critical patent/KR20220158918A/ko
Priority to US17/657,807 priority patent/US11574584B2/en
Priority to CN202210563468.6A priority patent/CN115394238A/zh
Publication of KR20220158918A publication Critical patent/KR20220158918A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 데이터선들과 스캔선들 각각에 연결된 화소들을 포함하고, 제1 표시 영역 및 제1 표시 영역에 인접한 제2 표시 영역을 포함하는 표시 패널. 데이터선들에 데이터 전압 및 바이어스 전압을 제공하는 데이터 구동부, 스캔선들에 스캔 신호를 제공하는 스캔 구동부, 및 입력 영상 데이터 및 제어 신호를 수신하고, 동작 모드에 따라 데이터 구동부 및 스캔 구동부를 제어하는 타이밍 제어부를 포함한다.
동작 모드는, 제1 표시 영역 및 제2 표시 영역을 노말 주파수로 구동하는 제1 모드, 및 제1 표시 영역은 노말 주파수와 동일하거나 낮은 제1 주파수로 구동하고, 제2 표시 영역은 제1 주파수보다 낮은 제2 주파수로 구동하는 제2 모드를 포함하고, 제2 모드는, 제2 표시 영역에 블랙 영상을 표시하기 위한 기준 전압을 기입하는 액티브 프레임 및 기준 전압을 유지하고, 제2 표시 영역에 포함된 화소들에 바이어스 전압을 인가하는 복수의 블랭크 프레임들을 포함하고, 데이터 구동부는, 블랭크 프레임들에 바이어스 전압을 가변하여 제공하는 것을 특징으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 스캔선들, 데이터선들 및 화소들을 포함한다. 구동부는 스캔선들에 스캔 신호를 순차적으로 제공하는 스캔 구동부 및 데이터선들에 데이터 신호를 제공하는 데이터 구동부를 포함한다. 화소들 각각은 해당 스캔선을 통해 제공되는 스캔 신호에 응답하여 해당 데이터선을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광할 수 있다.
표시 장치는, 소비 전력의 감소시키기 위해, 일부 프레임 영상만 표시하거나 표시 패널의 일부만을 구동시킬 수 있다.
표시 패널의 일부 영역만 동영상을 표시하고, 나머지 영역에서는 블랙 영상을 표시하는 경우, 두 영역 간 구동 트랜지스터에 인가되는 스트레스 차이로 인해 문턱 전압의 편차가 발생할 수 있다. 이 경우, 두 영역 간의 휘도 차가 발생하게 되어, 표시 패널의 전체 영역에 영상을 표시하는 경우 사용자에게 잔상으로 시인될 수 있다.
본 발명의 일 목적은 표시 패널의 블랙 영상을 표시하는 영역에 잔상이 발생하는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 데이터선들과 스캔선들 각각에 연결된 화소들을 포함하고, 제1 표시 영역 및 상기 제1 표시 영역에 인접한 제2 표시 영역을 포함하는 표시 패널, 상기 데이터선들에 데이터 전압 및 바이어스 전압을 제공하는 데이터 구동부, 상기 스캔선들에 스캔 신호를 제공하는 스캔 구동부, 및 입력 영상 데이터 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동부 및 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함한다.
상기 동작 모드는, 상기 제1 표시 영역 및 상기 제2 표시 영역을 노말 주파수로 구동하는 제1 모드, 및 상기 제1 표시 영역은 상기 노말 주파수와 동일하거나 낮은 제1 주파수로 구동하고, 상기 제2 표시 영역은 상기 제1 주파수보다 낮은 제2 주파수로 구동하는 제2 모드를 포함하고, 상기 제2 모드는, 상기 제2 표시 영역에 블랙 영상을 표시하기 위한 기준 전압을 기입하는 액티브 프레임 및 상기 기준 전압을 유지하고, 상기 제2 표시 영역에 포함된 화소들에 상기 바이어스 전압을 인가하는 복수의 블랭크 프레임들을 포함하고, 상기 데이터 구동부는, 상기 블랭크 프레임들에 상기 바이어스 전압을 가변하여 제공하는 것을 특징으로 한다.
상기 데이터 구동부는, 상기 데이터선들로 상기 데이터 전압을 제공하는 복수의 출력 버퍼들을 포함할 수 있다.
상기 출력 버퍼는 상기 액티브 프레임에서 상기 데이터선에 상기 데이터 전압을 제공하고, 상기 블랭크 프레임들에서 상기 데이터선에 상기 바이어스 전압을 제공할 수 있다.
상기 출력 버퍼는, 상기 블랭크 프레임들마다 제1 바이어스 전압 및 상기 제1 바이어스 전압과 상이한 제2 바이어스 전압을 교번하여 인가할 수 있다.
상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압일 수 있다.
상기 데이터 구동부는, 상기 데이터선들로 상기 바이어스 전압을 제공하는 하나의 공통 버퍼를 더 포함할 수 있다.
상기 데이터선들 중 동일한 데이터선에 연결되는 상기 출력 버퍼 및 상기 공통 버퍼는 양자 택일적으로 상기 데이터선과 연결될 수 있다.
상기 공통 버퍼는, 상기 블랭크 프레임들마다 제1 바이어스 전압 및 상기 제1 바이어스 전압과 상이한 제2 바이어스 전압을 교번하여 인가할 수 있다.
상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압일 수 있다.
상기 공통 버퍼는, 첫 번째 블랭크 프레임 내지 특정 블랭크 프레임까지 제1 바이어스 전압에서 제2 바이어스 전압으로 단계적으로 감소되는 바이어스 전압들을 제공하고, 상기 특정 블랭크 프레임 내지 마지막 블랭크 프레임까지 상기 제2 바이어스 전압에서 상기 제1 바이어스 전압으로 단계적으로 증가하는 바이어스 전압들을 제공할 수 있다.
상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압일 수 있다.
상기 타이밍 제어부는, 상기 제1 바이어스 전압과 상기 제2 바이어스 전압 간의 전압 차이를 상기 블랭크 프레임들의 프레임 수의 절반값으로 나누어, 상기 블랭크 프레임들 중 인접하는 프레임들 간의 전압 차이로 산출할 수 있다.
상기 타이밍 제어부는, 상기 입력 영상 데이터를 이용하여, 현재 프레임의 데이터 및 이전 프레임의 데이터를 차 연산하고, 상기 차 연산한 결과가 기준 값 이하인 영역을 상기 제2 표시 영역으로 결정하고, 상기 제2 표시 영역의 시작 라인에 대한 정보를 생성하는 영역 결정부를 포함할 수 있다.
상기 타이밍 제어부는, 스캔 클럭 신호들을 생성하고, 상기 제2 표시 영역의 시작 라인에 대한 정보에 기초하여 상기 스캔 클럭 신호들의 적어도 하나의 펄스를 마스킹하는 클럭 신호 생성부를 포함할 수 있다.
상기 화소들 각각은, 발광 소자, 제1 구동 전원과 결합되는 제1 노드에 연결되는 제1 전극과 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 상기 데이터선에 연결되는 제1 전극과 상기 제1 노드에 연결되는 제2 전극을 포함하며, 제1 스캔 신호에 응답하여 턴-온되는 제2 트랜지스터, 상기 제2 노드에 연결되는 제1 전극과 상기 제1 트랜지스터의 게이트 전극에 대응되는 제3 노드에 연결되는 제2 전극을 포함하며, 제2 스캔 신호에 응답하여 턴-온되는 제3 트랜지스터, 상기 제3 노드에 연결되는 제1 전극과 제1 초기화 전원 사이에 연결되는 제2 전극을 포함하며, 제3 스캔 신호에 응답하여 턴-온되는 제4 트랜지스터, 상기 제1 구동 전원에 연결되는 제1 전극과 상기 제1 노드에 연결되는 제2 전극을 포함하며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터, 상기 제2 노드에 연결되는 제1 전극과 상기 발광 소자의 제1 전극 에 연결되는 제2 전극을 포함하며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 및 상기 발광 소자의 제1 전극에 연결되는 제1 전극과 제2 초기화 전원 에 연결되는 제2 전극을 포함하며, 제4 스캔 신호에 응답하여 턴-온되는 제7 트랜지스터를 포함할 수 있다.
상기 제1 구동 전원과 상기 제3 노드 사이에 배치되는 저장 커패시터를 더 포함할 수 있다.
상기 데이터선은, 상기 액티브 프레임 동안 상기 데이터 전압을 제공하고, 상기 블랭크 프레임 동안 상기 바이어스 전압을 제공할 수 있다.
상기 데이터 구동부는 상기 제1 트랜지스터의 상기 제1 전극에 상기 바이어스 전압을 제공할 수 있다.
상기 스캔 구동부는, 상기 제1 모드 및 상기 제2 모드의 상기 액티브 프레임에서, 상기 화소에 상기 발광 제어 신호가 제공되는 동안, 상기 제3 스캔 신호가 공급된 후에, 상기 제1 스캔 신호, 상기 제2 스캔 신호, 및 상기 제4 스캔 신호를 중첩되게 공급할 수 있다.
상기 스캔 구동부는, 상기 제2 모드의 상기 블랭크 프레임에서, 상기 제1 스캔 신호만 공급하고, 상기 제2 스캔 신호, 상기 제3 스캔 신호, 및 상기 제4 스캔 신호는 미공급할 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 구동 트랜지스터에 인가되는 바이어스 전압을 고정하지 않고 일정 주기로 변경함으로써, 표시 패널의 블랙 정지 영상을 표시하는 영역에 잔상이 발생하는 것을 방지할 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3은 도 1의 표시 장치의 구동 모드들의 일 실시예를 나타내는 도면이다.
도 4a 및 도 4b는 제2 모드에서 스캔 구동부의 마스킹 동작을 설명하는 파형도이다.
도 5는 도 1의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 회로도이다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 실시예를 나타내는 블록도이다.
도 7은 도 1의 데이터 구동부에 포함된 출력 버퍼의 일 실시예를 나타내는 회로도이다.
도 8은 도 1의 표시 장치의 동작을 설명하는 파형도이다.
도 9는 제1 모드에서 동작의 일 실시예를 나타내는 파형도이다.
도 10a는 제2 모드의 액티브 프레임에서 동작의 일 실시예를 나타내는 파형도이다.
도 10b는 제2 모드의 블랭크 프레임에서 동작의 일 실시예를 나타내는 파형도이다.
도 11a 및 도 11b는 도 8에 도시된 표시 장치의 동작의 문제점을 설명하기 위한 도면이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 동작 및 효과를 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 동작 및 효과를 설명하기 위한 도면이다.
도 14 내지 도 16은 소스 버퍼를 이용하여 바이어스 전압을 인가하는 실시예를 설명하기 위한 도면이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다. 도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600)를 포함할 수 있다.
표시 패널(100)은 스캔선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)을 포함하고, 스캔선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수).
화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다. 화소(PX)들은 전원 공급부(500)로부터 제1 구동 전원(VDD), 제2 구동 전원(VSS), 및 초기화 전원(VINT)의 전압들을 공급받을 수 있다. 화소(PX)들 각각은 데이터선들(D1 내지 Dm)을 통해 데이터 신호(데이터 전압) 또는 바이어스 전압을 공급받을 수 있다. 일 실시예에 따르면, 화소(PX)는 도 3에서 후술할 제1 모드 및 제2 모드의 액티브 프레임에서 데이터선들(D1 내지 Dm)을 통해 데이터 신호(데이터 전압)를 공급받고, 제2 모드의 블랭크 프레임들에서 데이터선들(D1 내지 Dm)을 통해 바이어스 전압을 공급받을 수 있다.
본 발명의 실시예에서는 화소(PX)의 회로 구조에 대응하여 화소(PX)에 연결되는 신호선들은 다양하게 설정될 수 있다.
타이밍 제어부(600)는 소정의 인터페이스를 통해 AP(Application Processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들(Sync, DE)을 공급받을 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB), 동기신호(Sync, 예를 들어, 수직 동기신호, 수평 동기신호, 등), 데이터 인에이블 신호(DE) 및 클럭 신호 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS), 및 제4 제어 신호(PCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 스캔 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급되고, 제4 제어 신호(PCS)는 전원 공급부(500)로 공급될 수 있다. 타이밍 제어부(600)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(400)로 공급할 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB)를 이용하여 제1 모드 또는 제2 모드로 동작할지 여부를 판단할 수 있다. 여기서, 제1 모드 및 제2 모드는 타이밍 제어부(600)(또는, 표시 장치(1000))의 동작 모드일 수 있다. 제1 모드 및 제2 모드에 대해서는 도 3을 참조하여 자세히 후술한다.
타이밍 제어부(600)는 제3 제어 신호(DCS)를 이용하여, 제1 모드 및 제2 모드의 액티브 프레임에서 데이터선들(D1 내지 Dm)로 데이터 신호가 공급되고, 제2 모드의 블랭크 프레임들에서 데이터선들(D1 내지 Dm)로 바이어스 전압이 공급되도록 제어할 수 있다.
스캔 구동부(200)는 타이밍 제어부(600)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 스캔선들(S11 내지 S1n), 제2 스캔선들(S21 내지 S2n), 제3 스캔선들(S31 내지 S3n), 및 제4 스캔선들(S41 내지 S4n)로 각각 제1 스캔 신호, 제2 스캔 신호, 제3 스캔 신호, 및 제4 스캔 신호를 공급할 수 있다.
제1 내지 제4 스캔 신호들은 해당 스캔 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 전압(예를 들어, 로우 전압)으로 설정될 수 있다. 스캔 신호를 수신하는 트랜지스터는 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 스캔 신호의 게이트-온 전압은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 스캔 신호의 게이트-온 전압은 논리 하이 레벨일 수 있다. 이하, "스캔 신호가 공급된다"는 의미는, 스캔 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 발광 제어선들(E1 내지 En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 제어 신호는 발광 제어선들(E1 내지 En)로 순차적으로 공급될 수 있다.
발광 제어 신호는 게이트-오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 스캔 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 스캔 구동부(200)는 제1 내지 제4 스캔 신호들 중 적어도 하나를 각각 공급하는 복수의 스캔 구동부들을 포함할 수 있다. 또한, 스캔 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(600)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환할 수 있다.
데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호(즉, 데이터 전압) 또는 바이어스 전압을 공급할 수 있다. 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호(즉, 데이터 전압) 또는 바이어스 전압은 제1 스캔선들(S11 내지 S1n)로 공급되는 제1 스캔 신호와 동기되도록 공급될 수 있다. 이 때, 바이어스 전압은 화소(PX)에 포함되는 구동 트랜지스터의 소스 전극 및/또는 드레인 전극에 바이어스 상태를 형성하기 위한 전압일 수 있다. 바이어스 전압은 양의 전압일 수 있다. 다만, 바이어스 전압 레벨은 이에 한정되는 것은 아니며, 바이어스 전압은 음의 전압일 수도 있다.
전원 공급부(500)는 화소(PX)의 구동을 위한 제1 구동 전원(VDD)의 전압 및 제2 구동 전원(VSS)의 전압을 표시 패널(100)에 공급할 수 있다. 제2 구동 전원(VSS)의 전압 레벨은 제1 구동 전원(VDD)의 전압 레벨보다 낮을 수 있다. 예를 들어, 제1 구동 전원(VDD)의 전압은 양의 전압이고, 제2 구동 전원(VSS)의 전압은 음의 전압일 수 있다.
전원 공급부(500)는 초기화 전원(VINT)의 전압을 표시 패널(100)에 공급할 수 있다. 초기화 전원(VINT)은 서로 다른 전압 레벨들로 출력되는 초기화 전원들(예를 들어, 도 5의 VINT1, VINT2)을 포함할 수도 있다. 초기화 전원(VINT)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 초기화 전원(VINT)의 전압에 의해 화소(PX)에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다. 초기화 전원(VINT)은 음의 전압일 수 있다.
도 2는 도 1의 표시 장치에 포함되는 스캔 구동부의 일 실시예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 스캔 구동부(200)는 제1 스캔 구동부(220), 제2 스캔 구동부(240), 제3 스캔 구동부(260), 및 제4 스캔 구동부(280)를 포함할 수 있다.
제1 제어 신호(SCS)는 제1 내지 제4 스캔 시작 신호들(FLM1 내지 FLM4)을 포함할 수 있다. 제1 내지 제4 스캔 시작 신호들(FLM1 내지 FLM4)은 제1 내지 제4 스캔 구동부들(220, 240, 260, 280)에 각각 공급될 수 있다.
제1 내지 제4 스캔 시작 신호들(FLM1 내지 FLM4)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다. 제1 내지 제4 스캔 신호들은 각각 제1 내지 제4 스캔 시작 신호들(FLM1 내지 FLM4)에 기초하여 출력될 수 있다. 예를 들어, 제1 내지 제4 스캔 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다.
제1 스캔 구동부(220)는 제1 스캔 시작 신호(FLM1)에 응답하여 제1 스캔선들(S11 내지 S1n)로 제1 스캔 신호를 순차적으로 공급할 수 있다. 제2 스캔 구동부(240)는 제2 스캔 시작 신호(FLM2)에 응답하여 제2 스캔선들(S21 내지 S2n)로 제2 스캔 신호를 순차적으로 공급할 수 있다. 제3 스캔 구동부(260)는 제3 스캔 시작 신호(FLM3)에 응답하여 제3 스캔선들(S31 내지 S3n)로 제3 스캔 신호를 순차적으로 공급할 수 있다. 제4 스캔 구동부(280)는 제4 스캔 시작 신호(FLM4)에 응답하여 제4 스캔선들(S41 내지 S4n)로 제4 스캔 신호를 순차적으로 공급할 수 있다.
도 3은 도 1의 표시 장치의 구동 모드들의 일 실시예를 나타내는 도면이다. 도 4a 및 도 4b는 제2 모드에서 스캔 구동부의 마스킹 동작을 설명하는 파형도이다.
도 1 및 도 3을 참조하면, 일 실시예에 따른 표시 장치(1000)는 동작 모드에 따라 다르게 동작할 수 있다. 동작 모드는 제1 모드(MODE1) 및 제2 모드(MODE2)를 포함할 수 있다. 제1 모드(MODE1)는 정상 모드이며, 제1 모드(MODE1)에서 표시 장치(1000)는 표시 패널(100) 전체에 대응하는 제1 영상(IMAGE1)을 표시할 수 있다. 제2 모드(MODE2)는 부분 구동 모드이며, 제2 모드(MODE2)에서 표시 장치(1000)는 표시 패널(100)의 제1 표시 영역(DA1)에 제2 영상(IMAGE2)(예를 들어, 동영상)을 표시하며, 표시 패널(100)의 제2 표시 영역(DA2)에 제3 영상(IMAGE3)(예를 들어, 정지 영상, 또는 저주파 영상)을 표시하거나 영상을 표시하지 않을 수 있다.
일 실시예에 따르면, 표시 장치(1000)는 제1 모드(MODE1)동안 구동 주파수를 노말 주파수(예: 120Hz)로 설정할 수 있다. 따라서 표시 장치(1000)는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 모두 노말 주파수로 구동할 수 있다. 표시 장치(1000)는 제2 모드(MODE2) 동안 제2 영상(IMAGE2)이 표시되는 제1 표시 영역(DA1)을 노말 주파수와 동일하거나 낮은 제1 주파수(예: 120Hz, 118Hz, 110Hz, 102Hz, 90Hz, 80Hz)로 구동하고, 제3 영상(IMAGE3)이 표시되는 제2 표시 영역(DA2)을 제1 주파수보다 낮은 제2 주파수(예: 1Hz, 2Hz, 10Hz, 18Hz, 30Hz, 40Hz)로 구동할 수 있다.
따라서, 타이밍 제어부(600)는, 제1 모드(MODE1)에서 표시 패널(100) 전체에 제1 영상(IMAGE1)을 표시하기 위해 스캔 구동부(200), 데이터 구동부(400) 및 발광 구동부(300) 각각이 정상적으로 동작하도록 제어할 수 있다. 이와 달리, 타이밍 제어부(600)는, 제2 모드(MODE2)에서 표시 패널(100)의 제1 표시 영역(DA1)에만 제2 영상(IMAGE2)을 표시하기 위해 스캔 구동부(200), 데이터 구동부(400) 및 발광 구동부(300)가 부분적으로 동작하도록 제어할 수 있다. 예를 들어, 타이밍 제어부(600)의 제어에 따라, 제1 표시 영역(DA1)에 대응하는 제1 화소행에 연결된 스캔선(SL1)(예: S11, S21, S31, S41) 내지 제k-1 화소행에 연결된 스캔선(단, k는 양의 정수)에만 스캔 신호가 제공되고, 제k 화소행에 연결된 스캔선(SLk) 내지 제n 화소행에 연결된 스캔선들(SLn)(예: S2n, S3n, S4n)에는 스캔 신호(즉, GC[i], GI[i], GB[i], 도 5 참조)가 제공되지 않을 수 있다. 단, 제k 화소행에 연결된 스캔선(SLk) 내지 제n 화소행에 연결된 스캔선들(SLn) 중 제1 스캔선들(S11 내지 S1n)에는 화소(PX)에 바이어스 전압을 제공하기 위해 제1 스캔 신호(GW[i], 도 5 참조)가 제공될 수 있다.
한편, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 고정될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 표시 장치(1000)가 폴더블 표시 장치로 구현되는 경우, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 폴딩 축을 기준으로 구분되며, 기 설정될 수 있다. 다른 예로, 표시 장치(1000)가 롤러블(또는, 슬라이더블) 표시 장치로 구현되고, (제1 표시 영역(DA1)에 대응하여) 동영상과 (제2 표시 영역(DA2)에 대응하여) 블랙 영상을 표시하는 경우, 제1 및 제2 표시 영역(DA1, DA2)들의 크기(또는, 제1 및 제2 표시 영역(DA1, DA2)들간의 경계, k의 값)는 가변될 수도 있다.
일 실시예에 따른 타이밍 제어부(600)는 입력 영상 데이터(IRGB)에 근거해서 표시 패널(100)을 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)으로 구분하고, 제2 표시 영역(DA2)의 시작을 나타내는 적어도 하나의 마스킹 신호를 출력할 수 있다. 적어도 하나의 마스킹 신호는 제1 제어 신호 (SCS)에 포함될 수 있다.
도 1 내지 도 4a를 참조하면, 타이밍 제어부(600)는 하나의 프레임 구간 중 일부 구간에서 스캔 클럭 신호(CLK1, CLK2)에 포함된 펄스들 중 적어도 하나를 마스킹할 수 있다. 여기서, 하나의 프레임 구간은 하나의 프레임 영상을 표시하는 구간일 수 있다. 프레임 구간 중 일부 구간은 제k 화소행에 연결된 스캔선(SLk)에 스캔 신호가 공급되는 시점 또는, 이를 포함하는 구간일 수 있다.
예를 들어, 스캔 클럭 신호(CLK1, CLK2)는 제1 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-오프 시키는 턴-오프 전압 레벨, 논리 하이 레벨)을 가지되 주기적으로 제2 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-온 시키는 턴-온 전압 레벨, 논리 로우 레벨)로 천이(transition)되는 펄스 파형을 가지며, 타이밍 제어부(600)는 일부 구간에서 스캔 클럭 신호(CLK1, CLK2)의 제2 전압 레벨로의 천이를 생략(skip)할 수 있다. 즉, 스캔 클럭 신호(CLK1, CLK2)는 주기적으로 턴-온 전압 레벨을 가지는 펄스들을 가지며, 타이밍 제어부(600)는 일부 구간에서 스캔 클럭 신호(CLK1, CLK2)의 적어도 하나의 펄스를 마스킹, 제거 또는 생략할 수 있다. 따라서, 스캔 클럭 신호(CLK1, CLK2)는 일부 구간에서 제2 전압 레벨 대신 제1 전압 레벨을 가질 수 있다. 이 때, 제2 스캔 클럭 신호(CLK2)는 제1 스캔 클럭 신호(CLK1)가 1 수평 시간(1H)(또는, 제1 스캔 클럭 신호(CLK1)의 반주기)만큼 쉬프트된 신호일 수 있다. 도 4a에서는 제2 스캔 클럭 신호(CLK2)의 하나의 펄스를 마스킹한 실시예를 도시하였다.
이 경우, 스캔 구동부(200)는 하나의 프레임 구간 중 일부 구간 전까지 제1 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-온 시키는 턴-온 전압 레벨, 논리 하이 레벨, 도 5의 GC[i])을 가지는 펄스 형태의 스캔 신호(SCAN)를 순차적으로 출력하다가, 하나의 프레임 구간 중 일부 구간에서(또한, 일부 구간 이후에서), 제2 전압 레벨만(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-오프 시키는 턴-오프 전압 레벨, 논리 로우 레벨, 도 5의 GC[i])을 가지는 스캔 신호(SCAN)를 출력할 수 있다. 따라서, 표시 패널(100)의 일부 영역(즉, 하나의 프레임 구간 중 일부 구간 전까지의 구간에 대응하는 영역) 내 화소들만이 선택될 수 있다.
타이밍 제어부(600)의 스캔 클럭 신호(CLK1, CLK2)에 대한 부분적인 마스킹 동작만으로, 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn) 중 일부에만 스캔 신호(SCAN)(즉, 제1 전압 레벨을 가지는 펄스 형태의 스캔 신호)가 인가될 수 있다. 따라서, 표시 장치(1000)는 별도의 회로 구성의 추가없이, 표시 패널(100)을 부분 구동시키고, 소비 전력을 감소시킬 수 있다.
한편, 도 4b에 도시된 바와 같이, 타이밍 제어부(600)는 하나의 프레임 구간 중 일부 구간에서 별도의 마스킹 신호(MSK)를 제공하여, 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn) 중 일부에만 스캔 신호(SCAN)(즉, 제1 전압 레벨을 가지는 펄스 형태의 스캔 신호)를 인가할 수도 있다. 이 경우, 스캔 클럭 신호(CLK1, CLK2)는 제1 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-오프 시키는 턴-오프 전압 레벨, 논리 하이 레벨)을 가지되 주기적으로 제2 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-온 시키는 턴-온 전압 레벨, 논리 로우 레벨)로 천이(transition)되는 펄스 파형을 그대로 유지할 수 있다.
도 5는 도 1의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 회로도이다. 이 때, 화소(PX)는 제i 행, 제j 열(단, i, j는 자연수)에 배치되는 화소이다.
도 1 내지 도 5를 참조하면, 화소(PX)는 발광 소자(LD) 및 발광 소자(LD)에 연결되는 화소 회로(PXC)를 포함할 수 있다.
발광 소자(LD)의 애노드 전극은 화소 회로(PXC)에 연결되고, 캐소드 전극은 제2 구동 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 화소 회로(PXC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 구동 전원(VSS)과 제6 트랜지스터(T6) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
화소 회로(PXC)는 데이터 전압(Vdata)에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 저장 커패시터(Cst)를 구비할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전원(VDD)에 전기적으로 연결되는 제1 노드(N1)에 결합되는 제1 전극(또는, 소스 전극)과 발광 소자(LD)의 애노드 전극에 전기적으로 연결되는 제2 노드(N2)에 결합되는 제2 전극(또는, 드레인 전극)을 포함할 수 있다. 제1 트랜지스터(T1)는 구동 전류를 생성하여 발광 소자(LD)에 제공할 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 결합될 수 있다. 제1 트랜지스터(T1)는 화소(PX)의 구동 트랜지스터로서 기능한다.
제2 트랜지스터(T2)는 제j 데이터선(DLj)과 결합되는 제1 전극, 제1 노드(N1)에 결합되는 제2 전극, 및 제1 스캔 신호(GW[i])를 수신하는 게이트 전극을 포함할 수 있다. 이 때, 제1 모드(MODE1) 및 제2 모드(MODE2)의 액티브 프레임에서 제2 트랜지스터(T2)가 턴 온되면, 데이터 전압(Vdata)이 제1 노드(N1)로 공급되고, 제2 모드(MODE2)의 블랭크 프레임에서 제2 트랜지스터(T2)가 턴 온되면, 바이어스 전압(Vbs)이 제1 노드(N1)로 공급될 수 있다.
제3 트랜지스터(T3)는 제2 노드(N2)에 결합되는 제1 전극과 제3 노드(N3)에 결합되는 제2 전극, 및 제2 스캔 신호(GC[i])를 수신하는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(GC[i])에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제3 노드(N3)를 전기적으로 연결시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 연결될 수 있다. 즉, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)에 대한 데이터 전압(Vdata) 기입 및 문턱 전압 보상을 수행하는 역할을 할 수 있다.
저장 커패시터(Cst)는 제1 구동 전원(VDD)과 제3 노드(N3) 사이에 연결될 수 있다. 저장 커패시터(Cst)는 데이터 전압(Vdata) 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)는 제3 노드(N3)에 결합되는 제1 전극과 제1 초기화 전원(VINT1)에 결합되는 제2 전극, 및 제3 스캔 신호(GI[i])를 수신하는 게이트 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(GI[i])가 공급될 때 턴-온되어 제3 노드(N3)로 제1 초기화 전원(VINT1)의 전압을 공급할 수 있다. 이에 따라, 제3 노드(N3)의 전압, 즉, 제1 트랜지스터(T1)의 게이트 전압이 제1 초기화 전원(VINT1)의 전압으로 초기화될 수 있다. 일 실시예에서, 제1 초기화 전원(VINT1)은 데이터 전압(Vdata)의 최저 전압보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)에 결합되는 제1 전극과 제1 노드(N1)에 결합되는 제2 전극, 및 발광 제어 신호(EM[i])를 수신하는 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제2 노드(N2)에 결합되는 제1 전극과 발광 소자(LD)의 애노드 전극에 결합되는 제2 전극, 및 발광 제어 신호(EM[i])를 수신하는 게이트 전극을 포함할 수 있다.
제5 및 제6 트랜지스터들(T5, T6)은 발광 제어 신호(EM[i])의 게이트-온 기간에서 턴-온되고, 게이트-오프 기간에서 턴-오프될 수 있다.
제7 트랜지스터(T7)는 발광 소자(LD)의 애노드 전극에 결합되는 제1 전극과 제2 초기화 전원(VINT2)에 결합되는 제2 전극, 및 제4 스캔 신호(GB[i])를 수신하는 게이트 전극을 포함할 수 있다.
제7 트랜지스터(T7)는 제4 스캔 신호(GB[i])가 공급될 때 턴-온되어 제2 초기화 전원(VINT2)의 전압을 발광 소자(LD)의 애노드 전극으로 공급할 수 있다. 추가적으로, 트랜지스터들(T2, T3, T4, T7)에 접속되는 스캔선은 다양하게 변경될 수 있다. 예를 들어, 제7 트랜지스터(T7)는 제1i-1 스캔 라인(GW[i-1]) 또는 제1i+1 스캔 라인(GW[i+1])에 접속되어 구동될 수 있다.
일 실시예에서, 제1 제2, 제5, 제6, 및 제7 트랜지스터들(T1, T2, T5, T6, T7)은 각각 P타입의 LTPS(Low-Temperature Poly-Silicon) 박막 트랜지스터이고, 제3 및 제4 트랜지스터들(T3, T4)은 각각 N타입의 산화물 반도체 박막 트랜지스터일 수 있다. N타입의 산화물 반도체 박막 트랜지스터가 P타입의 LTPS 박막 트랜지스터보다 전류 누설 특성이 좋기 때문에, 스위칭 트랜지스터들인 제3 및 제4 트랜지스터들(T3, T4)이 N타입의 산화물 반도체 박막 트랜지스터로 형성될 수 있다.
이에 따라, 제3 및 제4 트랜지스터들(T3, T4)에서의 누설 전류가 크게 감소되고, 30Hz 미만의 낮은 주파수로 화소 구동 및 영상 표시가 가능해진다. 즉, 저전력 구동 모드에서의 소비 전력이 저감될 수 있다.
한편, 상술한 설명에서는 제3 및 제4 트랜지스터들(T3, T4)만이 N타입 산화물 반도체 박막 트랜지스터로 형성되는 것으로 기재하였지만, 본 발명이 이에 한정되지는 않는다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 실시예를 나타내는 블록도이다.
도 1, 도 2 및 도 6을 참조하면, 타이밍 제어부(600)는 영역 결정부(610), 및 클럭 신호 생성부(620)를 포함할 수 있다. 영역 결정부(610), 및 클럭 신호 생성부(620) 각각은 논리 회로로 구현될 수 있다.
영역 결정부(610)는 입력 영상 데이터(IRGB)에 포함된 현재 프레임 데이터 및 이전 프레임 데이터를 비교하여 정지 영상이 표시되거나 블랙 영상이 표시되는 제2 표시 영역(DA2)을 결정할 수 있다. 예를 들어, 영역 결정부(610)는 현재 프레임 데이터 및 이전 프레임 데이터를 차 연산하고, 차 연산 결과가 기준 값 이하인 영역을 제2 표시 영역(DA2)으로 결정할 수 있다. 영역 결정부(610)는 제2 표시 영역(DA2)에 대한 정보(S_DA2) 또는 제2 표시 영역(DA2)의 시작 라인에 대한 정보(L_START)(예를 들어, 제k 화소행에 연결된 스캔선(SLk)에 대한 정보)를 생성할 수 있다.
클럭 신호 생성부(620)는 스캔 클럭 신호들(CLK1, CLK2)을 생성하되, 제2 표시 영역(DA2)에 대한 정보(S_DA2)(또는, 시작 라인에 대한 정보(L_START))에 기초하여 스캔 클럭 신호들(CLK1, CLK2)의 적어도 하나의 펄스를 마스킹할 수 있다. 도 4a를 참조하여 예를 들면, 클럭 신호 생성부(620)는 제5 화소행에 연결된 스캔선에 제공되는 스캔 신호(SCAN[5])를 생성하는 제2 스캔 클럭 신호(CLK2)를 마스킹할 수 있다. 이와 같이, 타이밍 제어부(600)는 스캔 클럭 신호들(CLK1, CLK2) 중 적어도 하나를 마스킹 하는 시점만을 조절함으로써, 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn) 중 일부 및 이에 대응하는 일부 화소(PX)들만을 선택 구동시킬 수 있다.
도 7은 도 1의 데이터 구동부에 포함된 출력 버퍼의 일 실시예를 나타내는 회로도이다.
도 1 및 도 7을 참조하면, 데이터 구동부(400)는 출력 버퍼(410) 및 공통 버퍼(AMP_G)를 포함할 수 있다.
출력 버퍼(410)는 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4), 및 스위치들(SW1 내지 SW8)을 포함할 수 있다.
제1 소스 버퍼(AMP_S1)는 제1 스위치(SW1)를 통해 제1 출력단(OT1)에 연결되고, 예를 들어, 제1 출력단(OT1)은 제1 데이터선(DL1)에 연결될 수 있다. 제2 스위치(SW2)는 공통 버퍼(AMP_G)의 출력단 및 제1 출력단(OT1) 사이에 연결될 수 있다.
유사하게, 제2 소스 버퍼(AMP_S2)는 제3 스위치(SW3)를 통해 제2 출력단(OT2)에 연결되고, 예를 들어, 제2 출력단(OT2)은 제2 데이터선(DL2, 도 1 참조)에 연결될 수 있다. 제4 스위치(SW4)는 공통 버퍼(AMP_G)의 출력단 및 제2 출력단(OT2) 사이에 연결될 수 있다.
제3 소스 버퍼(AMP_S3)는 제5 스위치(SW5)를 통해 제3 출력단(OT3)에 연결되고, 예를 들어, 제3 출력단(OT3)은 제3 데이터선(DL3)에 연결될 수 있다. 제6 스위치(SW6)는 공통 버퍼(AMP_G)의 출력단 및 제3 출력단(OT3) 사이에 연결될 수 있다.
제4 소스 버퍼(AMP_S4)는 제7 스위치(SW7)를 통해 제4 출력단(OT4)에 연결되고, 예를 들어, 제4 출력단(OT4)은 제4 데이터선(DL4)에 연결될 수 있다. 제8 스위치(SW8)는 공통 버퍼(AMP_G)의 출력단 및 제4 출력단(OT4) 사이에 연결될 수 있다.
소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)과, 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 양자 택일적으로 동작할 수 있다. 즉, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)이 턴-온되면 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-오프되고, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)이 턴-오프되면 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-온될 수 있다.
공통 버퍼(AMP_P)는 출력단(OT1, OT2, OT3, OT4)에 바이어스 전압(Vbs)을 제공할 수 있다. 바이어스 전압(Vbs)은 제1 트랜지스터(T1, 도 5 참조)(또는, 구동 트랜지스터)의 온 바이어스 값을 결정할 수 있다. 일 실시예에 따르면, 바이어스 전압(Vbs)은 블랙 계조에 대응하는 전압일 수 있다. 예를 들어, 바이어스 전압(Vbs)은 약 5~7V 전압 레벨을 가질 수 있다. 다만, 바이어스 전압(Vbs)은 이에 한정되는 것은 아니며, 바이어스 전압은 화이트 계조에 대응하는 전압일 수도 있다. 예를 들어, 바이어스 전압(Vbs)은 약 3~4V 전압 레벨을 가질 수 있다.
도 8은 도 1의 표시 장치의 동작을 설명하는 파형도이다.
도 3, 도 7 및 도 8을 참조하면, 수직 동기 신호(VSYNC), 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn)에 인가된 스캔 신호(예: GW[i], GC[i], GI[i], GB[i]), 데이터 전압(Vdata), 소스 버퍼(AMP_S) 및 공통 버퍼(AMP_G)의 온-오프 동작, 및 바이어스 전압(Vbs)이 도시되어 있다. 수직 동기 신호(VSYNC)는 동기 신호(Sync)에 포함되고, 프레임 구간의 시작을 정의할 수 있다.
표시 장치(1000)가 제1 모드(MODE1)로 동작하는 경우, 로우 레벨의 펄스를 가지는 스캔 신호(예: GW[i], GC[i], GI[i], GB[i])가 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn)에 순차적으로 인가되며, 유효한 값(예를 들어, 블랙 계조값이 아닌 다른 다양한 계조값들에 대응하는 전압 레벨)을 가지는 데이터 전압(Vdata)이 데이터선들에 인가될 수 있다. 이 때, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)은 턴-온되고, 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-오프될 수 있다. 이에 따라 표시 패널(100)의 전체 영역(즉, 제1 및 제2 표시 영역들(DA1, DA2))에서 제1 영상(IMAGE1)이 정상적으로 표시될 수 있다.
한편, 표시 장치(1000)가 제2 모드(MODE2)로 동작하는 경우, 제2 모드(MODE2)는 하나의 액티브 프레임(ACT) 및 복수의 블랭크 프레임들(BLK)을 포함할 수 있다. 액티브 프레임(ACT)은 제1 표시 영역(DA1)에 제2 영상(IMAGE2)을 표시하기 위한 데이터 전압(Vdata)을 인가하고, 제2 표시 영역(DA2)에 제3 영상(IMAGE3)을 표시하기 위한 기준 전압(즉, 블랙 계조값에 대응하는 전압 레벨)을 기입하는 기간에 해당한다. 블랭크 프레임(BLK)은 액티브 프레임(ACT)에서 제2 표시 영역(DA2)에 기입된 기준 전압을 유지하고, 화소(PX)에 바이어스 전압을 인가하는 기간에 해당한다.
표시 장치(1000)가 제2 모드(MODE2)의 액티브 프레임(ACT)에 해당하는 경우, 로우 레벨의 펄스를 가지는 스캔 신호(예: GW[i], GC[i], GI[i], GB[i])가 제1 화소행에 연결된 스캔선(SL1) 내지 제n 화소행에 연결된 스캔선(SLn)에 순차적으로 인가되며, 제1 화소행에 연결된 스캔선(SL1) 내지 제k-1 화소행에 연결된 스캔선(SLk-1)에 대응하여 유효한 값을 가지는 데이터 전압(Vdata)이 데이터선들에 인가되며, 제k 화소행에 연결된 스캔선(SLk) 내지 제n 화소행에 연결된 스캔선(SLn)에 대응하여 기준 전압(즉, 블랙 계조값에 대응하는 전압 레벨)을 가지는 데이터 전압(Vdata)이 데이터선들에 인가될 수 있다. 이 때, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)은 턴-온되고, 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-오프될 수 있다. 이에 따라, 제1 표시 영역(DA1)은 제2 영상(IMAGE2)(예를 들어, 동영상)을 표시하고, 제2 표시 영역(DA2)은 제3 영상(IMAGE3)(예를 들어, 블랙 영상)을 표시할 수 있다.
또한, 표시 장치(1000)가 제2 모드(MODE2)의 블랭크 프레임들(BLK)에 해당하는 경우, 로우 레벨의 펄스를 가지는 스캔 신호(예: GW[i], GC[i], GI[i], CB[i])가 제1 화소행에 연결된 스캔선(SL1) 내지 제k-1 화소행에 연결된 스캔선(SLk-1)에만 순차적으로 인가되며, 제1 화소행에 연결된 스캔선(SL1) 내지 제k-1 화소행에 연결된 스캔선(SLk-1)에 대응하여 유효한 값을 가지는 데이터 전압(Vdata)이 데이터선들에 인가되어, 제1 표시 영역(DA1)에서 제2 영상(IMAGE2)을 표시할 수 있다. 이 때, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)은 턴-온되고, 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-오프될 수 있다.
표시 장치(1000)가 제2 모드(MODE2)의 블랭크 프레임들(BLK)에 해당하는 경우, 제k 화소행에 연결된 스캔선(SLk) 내지 제n 화소행에 연결된 스캔선(SLn)에는 제1 스캔 신호(GW[i])를 제외한 제2 스캔 신호(GC[i]), 제3 스캔 신호(GI[i]), 및 제4 스캔 신호(GB[i])가 인가되지 않을 수 있다. 이 때, 소스 버퍼들(AMP_S1, AMP_S2, AMP_S3, AMP_S4)과 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW1, SW3, SW5, SW7)은 턴-오프되고, 공통 버퍼(AMP_P)와 출력단(OT1, OT2, OT3, OT4) 사이에 배치된 스위치들(SW2, SW4, SW6, SW8)은 턴-온될 수 있다. 이에 따라, 제1 스캔 신호(GW[i])가 제2 트랜지스터(T2, 도 5 참조)에 인가되는 경우, 데이터 전압(Vdata)이 아닌 바이어스 전압(Vbs)이 데이터선들에 인가될 수 있다.
예를 들어, 제1 모드(MODE1)에서 표시 장치(1000)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 구동 주파수는 120Hz일 수 있다. 제1 모드(MODE1)에서 1초 동안 표시 장치(1000)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에는 제1 프레임 내지 제120 프레임의 제1 영상(IMAGE1)이 표시될 수 있다. 제2 모드(MODE2)에서 기본 구동 주파수가 120Hz이고, 블랭크 프레임(BLK) 주파수가 1Hz인 경우, 1초 동안 표시 장치(1000)의 제1 표시 영역(DA1)에는 제1 프레임 내지 제120 프레임에서 제2 영상(IMAGE2)이 표시되고, 제2 표시 영역(DA2)에는 제1 프레임에서만 제3 영상(IMAGE3)이 표시되고 나머지 프레임에서 유지될 수 있다. 즉, 제2 모드(MODE2)에서 1초 동안 제1 표시 영역(DA1)에는 120 프레임에 대응하는 제2 영상(IMAGE2)이 표시되고, 제2 표시 영역(DA2)에는 1 프레임에 대응하는 제3 영상(IMAGE3)이 표시된다. 제2 모드(MODE2)의 블랭크 프레임(BLK)에서 제2 표시 영역(DA2)에는 영상을 표시하지 않으므로 전력 소비는 감소될 수 있다. 또한 제2 모드(MODE2)에서 제1 표시 영역(DA1)에는 구동 주파수와 동일한 120Hz의 영상이 표시되므로 표시 장치(1000)의 표시 품질 저하는 최소화하면서 전력 소비는 감소될 수 있다. 제1 및 제2 영상들(IMAGE1, IMAGE2)은 동영상이고, 제3 영상(IMAGE3)은 정지 영상일 수 있다.
도 9는 제1 모드에서 동작의 일 실시예를 나타내는 파형도이다. 도 10a는 제2 모드의 액티브 프레임에서 동작의 일 실시예를 나타내는 파형도이다. 도 10b는 제2 모드의 블랭크 프레임에서 동작의 일 실시예를 나타내는 파형도이다.
도 5, 도 8, 및 도 9를 참조하여, 제1 모드(MODE1)에 공급되는 스캔 신호들(GW[i], GC[i], GI[i], GB[i]) 및 화소(PX)의 동작을 구체적으로 설명하기로 한다. 이 때, 화소(PX)는 데이터 기입 기간(WP) 동안, 발광 제어선(Ei)으로 발광 제어 신호(EM[i])를 제공받을 수 있다.
본 발명의 일 실시예에 따르면, 제1 모드(MODE1)에서, 발광 제어 신호(EM[i])가 제공되는 동안, 제3 스캔 신호(GI[i])가 공급된 후에 제1 스캔 신호(GW[i]), 제2 스캔 신호(GC[i]) 및 제4 스캔 신호(GB[i])가 중첩되게 공급될 수 있다.
우선, 데이터 기입 기간(WP)에 제3 스캔 신호(GI[i])가 공급되는 경우 제4 트랜지스터(T4)가 턴-온되어 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있다.
이후, 제1 스캔 신호(GW[i])가 공급되는 경우, 제2 트랜지스터(T2)가 턴-온되어 제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)에 데이터선(DLj)으로부터 데이터 전압(Vdata)이 공급될 수 있다.
또한, 제1 스캔 신호(GW[i]) 및 제2 스캔 신호(GC[i])에 동기하여 데이터 전압(Vdata)이 화소(PX)에 공급되며, 저장 커패시터(Cst)에 저장될 수 있다. 화소(PX)는 제1 발광 기간(EP1) 동안 저장 커패시터(Cst)에 저장된 데이터 전압(Vdata)에 대응하는 계조로 발광할 수 있다. 이에 따라 표시 패널(100)의 전체 영역(즉, 제1 및 제2 표시 영역들(DA1, DA2), 도 3 참조)에서 제1 영상(IMAGE1)이 정상적으로 표시될 수 있다.
또한, 제4 스캔 신호(GB[i])가 공급되는 경우, 제7 트랜지스터(T7)가 턴-온되어, 발광 소자(LD)의 애노드 전극에 제2 초기화 전원(VINT2)의 전압이 제공될 수 있다. 이로 인해, 발광 소자(LD)에 발생할 수 있는 기생 커패시턴스를 방전시킴으로써 블랙 계조의 표현이 향상될 수 있다.
도 5, 도 8, 도 9 및 도 10a를 참조하면, 제2 모드(MODE2)의 액티브 프레임(ACT)은 제1 화소행에 연결된 스캔선(SL1) 내지 제k-1 화소행에 연결된 스캔선(SLk-1)에 스캔 신호들(GW[i], GC[i], GI[i], GB[i])이 공급되는 동안은 도 9에 도시된 제1 모드(MODE1)에서 화소(PX)의 동작과 실질적으로 동일하며, 제k 화소행에 연결된 스캔선(SLk) 내지 제n 화소행에 연결된 스캔선(SLn)에 스캔 신호들(GW[i], GC[i], GI[i], GB[i])이 공급되는 동안은 스캔 신호에 대응되는 데이터 전압(Vdata)이 유효한 값(예를 들어, 블랙 계조값이 아닌 다른 다양한 계조값들에 대응하는 전압 레벨)을 가지는 데이터 전압(Vdata)이 아니라 기준 전압(즉, 블랙 계조값에 대응하는 전압 레벨)이라는 점에서만 도 9에 도시된 제1 모드(MODE1)에서 화소(PX)의 동작과 차이가 있으므로 중복되는 설명은 생략한다. 이에 따라, 제2 모드(MODE2)의 액티브 프레임(ACT)에서, 제1 표시 영역(DA1)은 제2 영상(IMAGE2)(예를 들어, 동영상)을 표시하고, 제2 표시 영역(DA2)은 제3 영상(IMAGE3)(예를 들어, 블랙 영상)을 표시할 수 있다.
한편, 도 5, 도 8, 및 도 10b를 참조하면, 제2 모드(MODE2)의 블랭크 프레임(BLK)은 바이어스 기간(BP) 및 제2 발광 기간(EP2)을 포함할 수 있다. 바이어스 기간(BP)은 비발광 기간에 해당할 수 있다. 이 때, 화소(PX)는 바이어스 기간(BP) 동안, 발광 제어선(Ei)으로 발광 제어 신호(EM[i])를 제공받을 수 있다.
바이어스 기간(BP)에 제1 스캔 신호(GW[i])만 공급되고, 제2 스캔 신호(GC[i]), 제3 스캔 신호(GI[i]), 및 제4 스캔 신호(GB[i])는 공급되지 않을 수 있다. 예를 들어, 제2 스캔 신호(GC[i]), 제3 스캔 신호(GI[i]) 및 제4 스캔 신호(GB[i])는 논리 로우 레벨을 가질 수 있다. 바이어스 기간(BP)은 제2 트랜지스터(T2)만이 턴 온되어 제1 트랜지스터(T1)의 소스 전극에 소정의 전압을 공급함으로써 제1 트랜지스터(T1)의 온 바이어스 상태를 유지하는 기간을 의미할 수 있다. 이에, 액티브 프레임(ACT)은 기입 기간으로, 블랭크 프레임(BLK)은 유지(holding) 기간으로 이해될 수 있다.
블랭크 프레임(BLK)의 발광 제어 신호(EM[i])가 제공되는 동안에는 데이터선(DLj, 도 5 참조)으로 바이어스 전압(Vbs)이 공급될 수 있다. 바이어스 전압(Vbs)은 제1 트랜지스터(T1)의 온 바이어스 값을 결정할 수 있다. 예를 들어, 제1 스캔 신호(GW[i])가 공급되는 경우, 제1 트랜지스터(T1)의 소스 전극(즉, 제1 노드(N1))으로 바이어스 전압(Vbs)이 공급될 수 있다. 일 실시예에 따르면, 바이어스 전압(Vbs)은 블랙 계조에 대응하는 전압일 수 있다. 예를 들어, 바이어스 전압(Vbs)은 약 5~7V 수준일 수 있다.
도 11a 및 도 11b는 도 8에 도시된 표시 장치의 동작의 문제점을 설명하기 위한 도면이다. 이 때, 도 11a는 설명의 편의를 위해, 도 8의 파형도에서 제2 모드(MODE2)의 소스 버퍼들(AMP_S) 및 공통 버퍼들(AMP_G)의 온-오프 상태 및 바이어스 전압(Vbs)의 레벨만을 도시하였다.
도 5, 도 7, 도 11a 및 도 11b를 참조하면, 표시 장치(1000)는 제2 모드(MODE2)의 블랭크 프레임들(BLK) 각각에서 소스 버퍼(AMP_S)가 턴-오프되고, 공통 버퍼(AMP_G)가 턴-온되므로, 데이터선(DLj)에 바이어스 전압(Vbs)을 제공할 수 있다. 이에 따라, 제2 표시 영역(DA2)에 포함되는 제1 트랜지스터들(T1)의 소스 전극(또는, 제1 노드(N1))에 바이어스 전압(Vbs)이 제공되며, 그 결과 제1 트랜지스터(T1)의 히스테리시스가 저감될 수 있다. 히스테리시스가 저감되는 경우 데이터 전압 증감에 따른 응답 속도가 개선되어 정확한 계조 표현이 가능하다.
다만, 도 11a에 도시된 실시예에 따르면, 바이어스 전압(Vbs)은, 전체 블랭크 프레임들(BLK) 동안 고정된 전압 레벨인 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖는다. 이와 같이, 제1 트랜지스터(T1)의 소스 전극에 지속적으로 동일한 레벨의 바이어스 전압(Vbs)이 인가되는 경우, 제1 트랜지스터(T1)의 특성 곡선(또는, 문턱 전압)이 쉬프트되고, 이러한 쉬프트 현상이 강화될 수 있다. 쉬프트된 문턱 전압으로 인해 화소(PX)는 원하는 계조와 상이한 계조로 표시될 수 있다. 즉, 도 11b에 도시된 바와 같이, 표시 장치(1000)가 제2 모드(MODE2)로 장시간 동작하는 경우, 제2 영상(IMAGE2)(예를 들어, 동영상)을 표시하는 제1 표시 영역(DA1)과 제3 영상(IMAGE3)(예를 들어, 블랙 영상)을 표시하는 제2 표시 영역(DA2) 각각에 포함된 제1 트랜지스터들(T1)간에 문턱 전압 편차가 발생할 수 있다. 이로 인해, 표시 장치(1000)가 다시 제1 모드(MODE1)로 동작 시 제1 영상(IMAGE1)을 표시하는 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 동일한 계조의 데이터 전압(Vdata)이 인가되더라도 다른 계조를 표현할 수 있고, 결과적으로 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 간의 휘도차(또는, 잔상)가 발생될 수 있다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 동작 및 효과를 설명하기 위한 도면이다.
도 12a 및 도 12b를 참조하면, 도 12a에 도시된 실시예는 바이어스 전압(Vbs)이 블랭크 프레임(BLK)마다 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0)) 및 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))으로 토글링(또는, 스윙)된다는 점에서, 바이어스 전압(Vbs)이 모든 블랭크 프레임(BLK)에서 고정된 제1 바이어스 전압을 갖는 도 11a 및 도 11b에 도시된 실시예와 차이점이 있다. 따라서, 중복되는 내용은 생략하고, 차이점 위주로 설명한다.
도 12a에 도시된 실시예에 따르면, 액티브 프레임(ACT)에서는 공통 버퍼(AMP_G)가 턴-오프되어 바이어스 전압(Vbs)이 인가되지 않을 수 있다. 이후, 첫 번째 블랭크 프레임(BLK)(예: 2 Frame)에서는 제1 트랜지스터(T1)의 소스 전극에 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖는 바이어스 전압(Vbs)이 인가되고, 두 번째 블랭크 프레임(BLK)(예: 3 Frame)에서는 제1 트랜지스터(T1)의 소스 전극에 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))을 갖는 바이어스 전압(Vbs)이 인가될 수 있다. 이후 블랭크 프레임(BLK)(즉, 3 내지 120 Frames)에서는 이와 유사하게, 프레임마다 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0)) 및 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))이 교번하여 제1 트랜지스터(T1)의 소스 전극에 인가될 수 있다.
이와 같이, 제1 트랜지스터(T1)의 소스 전극에 프레임마다 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0)) 및 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))이 교번하여 인가되는 경우, 제1 트랜지스터(T1)의 특성 곡선(또는, 문턱 전압)이 일 방향으로 쉬프트되지 않고, 제1 바이어스 전압 및 제2 바이어스 전압에 대응하여 반복적으로 반대 방향으로 쉬프트됨으로써, 제1 트랜지스터(T1)의 특성곡선이 일정 상태로 초기화될 수 있다. 다시 말해, 제2 표시 영역(DA2)에 포함된 화소들(PX, 도 5 참조) 각각에 포함된 제1 트랜지스터(T1)는 중간 계조를 표현한 상태로 초기화될 수 있다.
도 12b에 도시된 바와 같이, 표시 장치(1000)가 제2 모드(MODE2)로 장시간 동작하는 경우에도, 제2 영상(IMAGE2)(예를 들어, 동영상)을 표시하는 제1 표시 영역(DA1)과 제3 영상(IMAGE3)(예를 들어, 블랙 영상)을 표시하는 제2 표시 영역(DA2) 각각에 포함된 제1 트랜지스터들(T1)간에 문턱 전압 편차가 최소화될 수 있다. 이로 인해, 표시 장치(1000)가 다시 제1 모드(MODE1)로 동작 시 제1 영상(IMAGE1)을 표시하는 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 동일한 계조의 데이터 전압(Vdata)이 인가 시 실질적으로 동일한 계조를 표현할 수 있고, 결과적으로 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 간의 휘도차(또는, 잔상)가 발생되지 않을 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 동작 및 효과를 설명하기 위한 도면이다.
도 13을 참조하면, 도 13에 도시된 실시예는 바이어스 전압(Vbs)이 첫 번째 블랭크 프레임(BLK)(예: 2 Frame) 내지 특정 블랭크 프레임(BLK)(예: 61 Frame)까지 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))에서 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))으로 단계적으로 감소하고, 특정 블랭크 프레임(BLK)(예: 61 Frame) 내지 마지막 블랭크 프레임(BLK)(예: 120 Frame)까지 제2 바이어스 전압에서 제1 바이어스 전압으로 단계적으로 증가하는 구성이라는 점에서, 바이어스 전압(Vbs)이 블랭크 프레임(BLK)마다 제1 바이어스 전압 및 제2 바이어스 전압으로 토글링(또는, 스윙)되는 도 12a 및 도 12b에 도시된 실시예와 차이점이 있다.
타이밍 제어부(600)(또는, 데이터 구동부(400))는 인접하는 블랭크 프레임(BLK) 간의 바이어스 전압(Vbs) 차이를 블랭크 프레임(BLK)의 프레임 수에 대응하여 산출할 수 있다. 일 실시예에 따르면, 타이밍 제어부(600)(또는, 데이터 구동부(400))는 블랙 계조에 대응되는 전압(V0)과 화이트 계조에 대응되는 전압(V255) 사이의 전압 차이를 블랭크 프레임(BLK)의 프레임 수의 절반 값으로 나누어 인접하는 블랭크 프레임(BLK) 간의 바이어스 전압(Vbs) 차이를 산출할 수 있다. 따라서, 두 번째 블랭크 프레임(BLK)(예: 3 Frame)의 제3 바이어스 전압(Va)은, 첫 번째 블랭크 프레임(BLK)(예: 2 Frame)의 바이어스 전압(V0)으로부터 인접하는 블랭크 프레임들(BLK)간 전압 차이(약 4 계조에 해당하는 전압)를 반영하여, 4 계조에 대응되는 전압(V4)을 가질 수 있다.
다만, 상기한 제2 모드(MODE2)의 바이어스 전압(Vbs)의 변경 실시예는 예시적인 것으로서 이에 한정되지 않는다. 예를 들어, 제2 모드(MODE2)의 바이어스 전압(Vbs)은 첫 번째 블랭크 프레임(BLK)(예: 2 Frame) 내지 마지막 블랭크 프레임(BLK)(예: 120 Frame)동안 단계적으로 증감하는 구간을 복수회 가질 수 있다.
이로 인해, 도 12a 및 도 12b에 도시된 실시예와 실질적으로 동일한 효과를 기대할 수 있으며, 나아가 블랙 계조에 대응되는 전압(V0)과 화이트 계조에 대응되는 전압(V255) 사이의 급격한 변동으로 인한 플리커 현상 발생을 더 방지할 수 있다.
도 14 내지 도 16은 소스 버퍼를 이용하여 바이어스 전압을 인가하는 실시예를 설명하기 위한 도면이다. 이 때, 도 14는 도 1의 데이터 구동부에 포함된 출력 버퍼의 다른 예를 나타내는 회로도이다. 도 15는 도 12a에 도시된 표시 장치의 동작과 대응되는 파형도이고, 도 16은 도 13에 도시된 표시 장치의 동작과 대응되는 파형도이다.
도 1 및 도 14를 참조하면, 데이터 구동부(400)는 출력 버퍼(410_1)를 포함할 수 있다. 도 7에 도시된 실시예와 달리, 공통 버퍼(AMP_G)를 미포함하므로, 출력 버퍼(410_1)는 소스 버퍼(AMP_S1, AMP_S2, AMP_S3, AMP_S4)와 공통 버퍼(AMP_G) 각각에서 출력되는 전압을 택일적으로 선택하는 스위치들(SW1 내지 SW8)을 포함하지 않을 수 있다.
제1 소스 버퍼(AMP_S1)는 제1 출력단(OT1)에 연결되고, 예를 들어, 제1 출력단(OT1)은 제1 데이터선(DL1)에 연결될 수 있다. 제2 소스 버퍼(AMP_S2)는 제2 출력단(OT1)에 연결되고, 예를 들어, 제2 출력단(OT2)은 제2 데이터선(DL2)에 연결될 수 있다. 제3 소스 버퍼(AMP_S3)는 제3 출력단(OT3)에 연결되고, 예를 들어, 제3 출력단(OT3)은 제3 데이터선(DL3)에 연결될 수 있다. 제4 소스 버퍼(AMP_S4)는 제4 출력단(OT4)에 연결되고, 예를 들어, 제4 출력단(OT4)은 제4 데이터선(DL4)에 연결될 수 있다.
도 12a, 도 14, 및 도 15를 참조하면, 도 15에 도시된 실시예는 소스 버퍼(AMP_S)가 시분할을 통해 화소(PX, 도 5 참조)에 데이터 전압(Vdata) 및 데이터 전압(Vdata)을 바이어스 전압(Vbs)으로서 제공하는 구성이라는 점에서, 소스 버퍼(AMP_S)가 화소(PX, 도 5 참조)에 데이터 전압(Vdata)을 제공하고, 공통 버퍼(AMP_G)가 바이어스 전압(Vbs)을 제공하는 구성인 도 12a에 도시된 실시예와 차이점이 있다. 중복되는 내용은 생략하고 차이점을 위주로 설명한다.
일 실시예에 따른 표시 장치(1000, 도 1 참조)는 제2 모드(MODE2)의 블랭크 프레임(BLK)에서 제3 영상(IMAGE3)이 표시되는 기간에 제공되는 데이터 전압(Vdata)을 바이어스 전압(Vbs)으로서, 화소(PX)(또는 제1 트랜지스터(T1)의 제1 전극, 도 5 참조)에 제공할 수 있다. 즉, 표시 장치(1000)는 데이터 전압(Vdata)을 시분할하여, 바이어스 전압(Vbs)으로 사용할 수 있다.
결과적으로, 첫 번째 블랭크 프레임(BLK)(예: 2 Frame)에서 바이어스 전압(Vbs)은 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖고, 두 번째 블랭크 프레임(BLK)(예: 3 Frame)에서 바이어스 전압(Vbs)은 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))을 갖고, 세 번째 블랭크 프레임(BLK)(예: 4 Frame)에서 바이어스 전압(Vbs)은 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖고, 마지막 블랭크 프레임(BLK)(예: 120 Frame)에서 바이어스 전압(Vbs)은 제1 바이어스 전압 (예: 블랙 계조에 대응되는 전압(V0))을 가질 수 있다.
도 12a에 도시된 실시예와 마찬가지로, 첫 번째 블랭크 프레임(BLK)(즉, 2 Frame)에서는 제1 트랜지스터(T1)의 소스 전극에 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖는 바이어스 전압(Vbs)이 인가되고, 두 번째 블랭크 프레임(BLK)(즉, 3 Frame)에서는 제1 트랜지스터(T1)의 소스 전극에 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))을 갖는 바이어스 전압(Vbs)이 인가될 수 있다. 이후 블랭크 프레임(BLK)(즉, 3 내지 120 Frames)에서는 이와 유사하게, 프레임마다 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0)) 및 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))이 교번하여 제1 트랜지스터(T1)의 소스 전극에 인가될 수 있다.
이로 인해, 공통 버퍼(AMP_G)없이 간이하게, 도 12a 및 도 12b에 도시된 실시예와 실질적으로 동일한 효과를 기대할 수 있다.
도 13 및 도 16을 참조하면, 도 16에 도시된 실시예는 소스 버퍼(AMP_S)가 시분할을 통해 화소(PX, 도 5 참조)에 데이터 전압(Vdata) 및 데이터 전압(Vdata)을 바이어스 전압(Vbs)으로서 제공하는 구성이라는 점에서, 소스 버퍼(AMP_S)가 화소(PX, 도 5 참조)에 데이터 전압(Vdata)을 제공하고, 공통 버퍼(AMP_G)가 바이어스 전압(Vbs)을 제공하는 구성인 도 13에 도시된 실시예와 차이점이 있다. 중복되는 내용은 생략하고 차이점을 위주로 설명한다.
일 실시예에 따른 표시 장치(1000, 도 1 참조)는 제2 모드(MODE2)의 블랭크 프레임(BLK)에서 제3 영상(IMAGE3)이 표시되는 기간에 제공되는 데이터 전압(Vdata)을 바이어스 전압(Vbs)으로서, 화소(PX)(또는 제1 트랜지스터(T1)의 제1 전극, 도 5 참조)에 제공할 수 있다. 즉, 표시 장치(1000)는 데이터 전압(Vdata)을 시분할하여, 바이어스 전압(Vbs)으로 사용할 수 있다.
결과적으로, 첫 번째 블랭크 프레임(BLK)(예: 2 Frame)에서 바이어스 전압(Vbs)은 제1 바이어스 전압(예: 블랙 계조에 대응되는 전압(V0))을 갖고, 두 번째 블랭크 프레임(BLK)(예: 3 Frame)에서 바이어스 전압(Vbs)은 제3 바이어스 전압(예: 4 계조에 대응되는 전압(V4))을 갖고, 특정 블랭크 프레임(BLK)(예: 61 Frame)에서 바이어스 전압(Vbs)은 제2 바이어스 전압(예: 화이트 계조에 대응되는 전압(V255))을 갖고, 마지막 블랭크 프레임(BLK)(예: 120 Frame)에서 바이어스 전압(Vbs)은 제1 바이어스 전압 (예: 블랙 계조에 대응되는 전압(V0))을 가질 수 있다.
이 때, 도 13에 도시된 실시예와 마찬가지로 인접하는 블랭크 프레임(BLK) 간의 바이어스 전압(Vbs)(또는, 데이터 전압(Vdata)) 차이는 블랭크 프레임(BLK)의 프레임 수에 대응하여 변경될 수 있다. 일 실시예에 따르면, 블랙 계조에 대응되는 전압(V0)과 화이트 계조에 대응되는 전압(V255) 사이의 전압 차이를 블랭크 프레임(BLK)의 프레임 수의 절반 값으로 나누어 인접하는 블랭크 프레임(BLK) 간의 바이어스 전압(Vbs) 차이를 산출할 수 있다. 예를 들어, 두 번째 블랭크 프레임(BLK)(예: 3 Frame)의 제3 바이어스 전압(Va)은, 첫 번째 블랭크 프레임(BLK)(예: 2 Frame)의 바이어스 전압(V0)으로부터 인접하는 블랭크 프레임들(BLK)간 전압 차이(약 4 계조에 해당하는 전압)를 반영하여, 4 계조에 대응되는 전압(V4)을 가질 수 있다.
이로 인해, 공통 버퍼(AMP_G)없이 간이하게, 도 13에 도시된 실시예와 실질적으로 동일한 효과를 기대할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1000: 표시 장치 100: 표시 패널
200: 스캔 구동부 300: 발광 구동부
400: 데이터 구동부 500: 전원 공급부
600: 타이밍 제어부 Vbs: 바이어스 전압
AMP_S: 소스 버퍼 AMP_G: 공통 버퍼
MODE1, MODE2: 제1 및 제2 모드

Claims (20)

  1. 데이터선들과 스캔선들 각각에 연결된 화소들을 포함하고, 제1 표시 영역 및 상기 제1 표시 영역에 인접한 제2 표시 영역을 포함하는 표시 패널;
    상기 데이터선들에 데이터 전압 및 바이어스 전압을 제공하는 데이터 구동부;
    상기 스캔선들에 스캔 신호를 제공하는 스캔 구동부; 및
    입력 영상 데이터 및 제어 신호를 수신하고, 동작 모드에 따라 상기 데이터 구동부 및 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함하되,
    상기 동작 모드는, 상기 제1 표시 영역 및 상기 제2 표시 영역을 노말 주파수로 구동하는 제1 모드, 및 상기 제1 표시 영역은 상기 노말 주파수와 동일하거나 낮은 제1 주파수로 구동하고, 상기 제2 표시 영역은 상기 제1 주파수보다 낮은 제2 주파수로 구동하는 제2 모드를 포함하고,
    상기 제2 모드는, 상기 제2 표시 영역에 블랙 영상을 표시하기 위한 기준 전압을 기입하는 액티브 프레임 및 상기 기준 전압을 유지하고, 상기 제2 표시 영역에 포함된 화소들에 상기 바이어스 전압을 인가하는 복수의 블랭크 프레임들을 포함하고,
    상기 데이터 구동부는, 상기 블랭크 프레임들에 상기 바이어스 전압을 가변하여 제공하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 데이터 구동부는, 상기 데이터선들로 상기 데이터 전압을 제공하는 복수의 출력 버퍼들을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 출력 버퍼는 상기 액티브 프레임에서 상기 데이터선에 상기 데이터 전압을 제공하고, 상기 블랭크 프레임들에서 상기 데이터선에 상기 바이어스 전압을 제공하는 표시 장치.
  4. 제3 항에 있어서,
    상기 출력 버퍼는, 상기 블랭크 프레임들마다 제1 바이어스 전압 및 상기 제1 바이어스 전압과 상이한 제2 바이어스 전압을 교번하여 인가하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압인 표시 장치.
  6. 제2 항에 있어서,
    상기 데이터 구동부는, 상기 데이터선들로 상기 바이어스 전압을 제공하는 하나의 공통 버퍼를 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 데이터선들 중 동일한 데이터선에 연결되는 상기 출력 버퍼 및 상기 공통 버퍼는 양자 택일적으로 상기 데이터선과 연결되는 표시 장치.
  8. 제6 항에 있어서,
    상기 공통 버퍼는, 상기 블랭크 프레임들마다 제1 바이어스 전압 및 상기 제1 바이어스 전압과 상이한 제2 바이어스 전압을 교번하여 인가하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압인 표시 장치.
  10. 제6 항에 있어서,
    상기 공통 버퍼는, 첫 번째 블랭크 프레임 내지 특정 블랭크 프레임까지 제1 바이어스 전압에서 제2 바이어스 전압으로 단계적으로 감소되는 바이어스 전압들을 제공하고, 상기 특정 블랭크 프레임 내지 마지막 블랭크 프레임까지 상기 제2 바이어스 전압에서 상기 제1 바이어스 전압으로 단계적으로 증가하는 바이어스 전압들을 제공하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 바이어스 전압은 블랙 계조에 대응되는 전압이고, 상기 제2 바이어스 전압은 화이트 계조에 대응하는 전압인 표시 장치.
  12. 제10 항에 있어서,
    상기 타이밍 제어부는, 상기 제1 바이어스 전압과 상기 제2 바이어스 전압 간의 전압 차이를 상기 블랭크 프레임들의 프레임 수의 절반값으로 나누어, 상기 블랭크 프레임들 중 인접하는 프레임들 간의 전압 차이로 산출하는 표시 장치.
  13. 제1 항에 있어서,
    상기 타이밍 제어부는, 상기 입력 영상 데이터를 이용하여, 현재 프레임의 데이터 및 이전 프레임의 데이터를 차 연산하고, 상기 차 연산한 결과가 기준 값 이하인 영역을 상기 제2 표시 영역으로 결정하고, 상기 제2 표시 영역의 시작 라인에 대한 정보를 생성하는 영역 결정부를 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 타이밍 제어부는, 스캔 클럭 신호들을 생성하고, 상기 제2 표시 영역의 시작 라인에 대한 정보에 기초하여 상기 스캔 클럭 신호들의 적어도 하나의 펄스를 마스킹하는 클럭 신호 생성부를 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 화소들 각각은,
    발광 소자;
    제1 구동 전원과 결합되는 제1 노드에 연결되는 제1 전극과 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 데이터선에 연결되는 제1 전극과 상기 제1 노드에 연결되는 제2 전극을 포함하며, 제1 스캔 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드에 연결되는 제1 전극과 상기 제1 트랜지스터의 게이트 전극에 대응되는 제3 노드에 연결되는 제2 전극을 포함하며, 제2 스캔 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제3 노드에 연결되는 제1 전극과 제1 초기화 전원 사이에 연결되는 제2 전극을 포함하며, 제3 스캔 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 구동 전원에 연결되는 제1 전극과 상기 제1 노드에 연결되는 제2 전극을 포함하며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 제2 노드에 연결되는 제1 전극과 상기 발광 소자의 제1 전극 에 연결되는 제2 전극을 포함하며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 및
    상기 발광 소자의 제1 전극에 연결되는 제1 전극과 제2 초기화 전원 에 연결되는 제2 전극을 포함하며, 제4 스캔 신호에 응답하여 턴-온되는 제7 트랜지스터를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 구동 전원과 상기 제3 노드 사이에 배치되는 저장 커패시터를 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 데이터선은, 상기 액티브 프레임 동안 상기 데이터 전압을 제공하고, 상기 블랭크 프레임 동안 상기 바이어스 전압을 제공하는 표시 장치.
  18. 제17 항에 있어서,
    상기 데이터 구동부는 상기 제1 트랜지스터의 상기 제1 전극에 상기 바이어스 전압을 제공하는 표시 장치.
  19. 제18 항에 있어서,
    상기 스캔 구동부는, 상기 제1 모드 및 상기 제2 모드의 상기 액티브 프레임에서, 상기 화소에 상기 발광 제어 신호가 제공되는 동안, 상기 제3 스캔 신호가 공급된 후에, 상기 제1 스캔 신호, 상기 제2 스캔 신호, 및 상기 제4 스캔 신호를 중첩되게 공급하는 표시 장치.
  20. 제19 항에 있어서,
    상기 스캔 구동부는, 상기 제2 모드의 상기 블랭크 프레임에서, 상기 제1 스캔 신호만 공급하고, 상기 제2 스캔 신호, 상기 제3 스캔 신호, 및 상기 제4 스캔 신호는 미공급하는 표시 장치.
KR1020210066447A 2021-05-24 2021-05-24 표시 장치 KR20220158918A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210066447A KR20220158918A (ko) 2021-05-24 2021-05-24 표시 장치
US17/657,807 US11574584B2 (en) 2021-05-24 2022-04-04 Display device
CN202210563468.6A CN115394238A (zh) 2021-05-24 2022-05-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210066447A KR20220158918A (ko) 2021-05-24 2021-05-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20220158918A true KR20220158918A (ko) 2022-12-02

Family

ID=84102858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210066447A KR20220158918A (ko) 2021-05-24 2021-05-24 표시 장치

Country Status (3)

Country Link
US (1) US11574584B2 (ko)
KR (1) KR20220158918A (ko)
CN (1) CN115394238A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092487A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR20240003374A (ko) * 2022-06-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN116030761B (zh) * 2023-02-13 2024-05-31 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN116229872A (zh) * 2023-02-24 2023-06-06 昆山国显光电有限公司 显示面板及其驱动方法、计算机可读存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022519B1 (ko) * 2013-05-13 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TW201506873A (zh) * 2013-08-02 2015-02-16 Integrated Solutions Technology Inc 有機發光顯示器的驅動電路以及偏移電壓調整單元
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
JP6831080B2 (ja) * 2017-08-15 2021-02-17 ケント ディスプレイズ インコーポレイテッド ユーザ調節で選択的に消去可能な電子イーライタ
KR20210124599A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210125657A (ko) 2020-04-08 2021-10-19 삼성디스플레이 주식회사 표시장치
KR102670818B1 (ko) * 2020-04-21 2024-06-03 삼성디스플레이 주식회사 표시 장치
KR20220030459A (ko) 2020-09-01 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Also Published As

Publication number Publication date
US11574584B2 (en) 2023-02-07
US20220375400A1 (en) 2022-11-24
CN115394238A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US12033567B2 (en) Display device
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102509795B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102678855B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102333868B1 (ko) Oled 표시 장치
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR20200142646A (ko) 표시 장치
KR102527847B1 (ko) 표시 장치
KR20220158918A (ko) 표시 장치
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20210148475A (ko) 표시 장치
KR20210124599A (ko) 표시 장치
US11183106B2 (en) Display device
KR102366197B1 (ko) 표시장치 및 그 구동 방법
KR20200088545A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
KR20220014367A (ko) 화소 및 이를 포함하는 표시 장치
US11990091B2 (en) Display apparatus and method of driving the same
KR20230076916A (ko) 표시 장치 및 이의 구동 방법
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR20230017970A (ko) 표시 장치 및 이의 구동 방법
US11508314B2 (en) Pixel and display device including the same
KR102498990B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination