TW201506873A - 有機發光顯示器的驅動電路以及偏移電壓調整單元 - Google Patents

有機發光顯示器的驅動電路以及偏移電壓調整單元 Download PDF

Info

Publication number
TW201506873A
TW201506873A TW102127753A TW102127753A TW201506873A TW 201506873 A TW201506873 A TW 201506873A TW 102127753 A TW102127753 A TW 102127753A TW 102127753 A TW102127753 A TW 102127753A TW 201506873 A TW201506873 A TW 201506873A
Authority
TW
Taiwan
Prior art keywords
unit
operational amplifier
output
coupled
transistor
Prior art date
Application number
TW102127753A
Other languages
English (en)
Inventor
Chia-Cheng Lei
Original Assignee
Integrated Solutions Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Solutions Technology Inc filed Critical Integrated Solutions Technology Inc
Priority to TW102127753A priority Critical patent/TW201506873A/zh
Priority to CN201310351054.8A priority patent/CN104347027A/zh
Priority to US14/070,515 priority patent/US20150035813A1/en
Publication of TW201506873A publication Critical patent/TW201506873A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45125—Complementary PI types having parallel inputs and being supplied in parallel
    • H03F3/45134—Folded cascode stages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提供一種有機發光顯示器的驅動電路以及偏移電壓調整單元。偏移電壓調整單元適用於驅動電路中具有差動輸入級、偏壓級以及輸出級的運算放大器。偏移電壓調整單元耦接於偏壓級與接地端之間，且包括電阻串以及多個拴鎖單元。電阻串具有第一端、第二端與耦接於第一端與第二端之間的多個電阻，且各該電阻之間串聯形成多個接點。該些拴鎖單元分別對應耦接於該些接點與接地端之間。該些拴鎖單元根據一控制信號依序導通，以調整偏壓級產生的偏壓電流。該些拴鎖單元於接收到一栓鎖信號時，進入一拴鎖狀態，以校正運算放大器的輸出偏移電壓。

Description

有機發光顯示器的驅動電路以及偏移電壓調整單元
本發明有關於一種運算放大器，且特別是一種用於校正運算放大器偏移電壓的偏移電壓調整單元以及使用其的有機發光顯示器的驅動電路。
運算放大器因具備高輸入阻抗、低輸出阻抗的特性且可透過電路設計實現各類電路功能，例如比較器(comparator)、放大器(amplifier)、緩衝器(buffer)、濾波器(filter)、類比至數位轉換器(analog to digital converter，ADC)、數為類比轉換器(digital to analog converter，DAC)等，而被電路設計者應用於顯示器，例如液晶顯示器(Liquid Crystal Display，LCD)或有機發光顯示器(Organic Light Emitting Display，OLED)的驅動電路設計，例如用於驅動電路中傳輸影像資料的源極驅動器電路。然而，由於半導體製程及積體電路技術的限制、製程變異(例如，積體電路參數變異)以及工作環境(例如工作電壓、溫度)等因素，運算放大器的輸出電壓會於運作時產生偏移電壓(Offset Voltage)，亦稱之為零點飄移，進而產生共模信號影響輸出。
具體地說，當運算放大器的正、反相輸入信號皆為零電壓準位時，運算放大器的輸出電壓並不為零電壓準位，且為一隨時間變化之電壓信號。因此，當運算放大器發生零點飄移時，其輸出會影響後端電路的運作。舉例來說，當運算放大器作為緩衝器，且用於驅動有機發光顯示器的畫素陣列的驅動電路時，若運算放 大器的輸出電壓發生偏移現象，則會導致驅動顯示面板的灰階電壓發生偏壓，進而影響顯示品質。
請參照圖1A~圖1D，圖1A~圖1D分別繪示習知運算放大器補償電路的電路圖，以解決運算放大器的輸出電壓偏移問題。
圖1A繪示一種利用自動歸零補償技術(Auto-zero technology)的自動歸零補償放大器電路。所述自動歸零補償運算放大器電路主要是利用電容C1儲存以迴授方式偵測到的偏移電壓，而後再對輸入信號進行補償，以消除偏移電壓造成的影響。然而自動歸零補償技術需要使用較大的電容，以防止開關電路切換所額外造成的誤差。圖1B繪示一種斬波穩零放大器(chopper amplifier)電路，其是利用快速切換開關將一直流偏壓轉換為一高頻交流信號，而後再利用一低通濾波電路濾除此高頻交流信號。斬波穩零放大器雖可消除直流偏壓，並降低斬波穩零放大器中互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)電路運作時產生的閃爍雜訊(Flicker Noise)，但高速切換開關會大幅增加電路的功耗。
而圖1C繪示一般常用類比式偏壓消除電路(Analog offset cancellation)架構，其是透過額外設置多個大電容儲存補償電壓以及類比控制電路以消除運算放大器的偏移電壓。圖1D則繪示另一種數位式偏壓消除電路(digital offset cancellation)，以數位控制方式補償偏移電壓。然而不論是類比式偏壓消除電路或是數位式偏壓消除電路接需要較大電路面積設置額位補償電路，故於實務上當應用大型電路，例如有機發光顯示器的驅動電路仍會占用相當大的晶片面積，同時亦會增加整體電路的功耗。
有鑒於此，本發明實施例提供一種偏移電壓調整單元以及有機發光顯示器的驅動電路，此偏移電壓調整單元可內建於驅動電路的運算放大器，且可主動根據運算放大器的輸出電壓，調整配 置運算放大器的偏壓電路產生的偏壓電流，以校正運算放大器因環境溫度、電源電壓或製程因素產生的輸出偏移電壓。
本發明實施例提供一種有機發光顯示器的驅動電路，此驅動電路適用於驅動一有機發光顯示器。所述驅動電路包括數位類比轉換單元、控制單元以及輸出單元。控制單元耦接於數位類比轉換單元。輸出單元具有多個緩衝單元，且各該緩衝單元包括運算放大器以及校正單元。運算放大器具有差動輸入級、偏壓級、輸出級以及偏移電壓調整單元。偏移電壓調整單元耦接於偏壓級與接地端之間，且偏移電壓調整單元包括一電阻串與多個耦接於電阻串的拴鎖單元。偏移電壓調整單元用以調整該偏壓級產生的一偏壓電流。校正單元耦接於該些拴鎖單元與運算放大器的輸出端之間。校正單元根據運算放大器的輸出的一輸出電壓控制該些拴鎖單元以調整偏壓級產生的偏壓電流。所述控制單元在一驅動週期中插入一校正期間，並控制單元在校正期間中致能校正單元以進行一校正程序。而在完成校正程序後，校正單元會使該些拴鎖單元進入一拴鎖狀態，以校正運算放大器的一輸出偏移電壓。
在本發明其中一個實施例中，上述電阻串具有第一端與第二端，且第一端與第二端分別接偏壓級。第一端與第二端之間串聯耦接多個電阻，且各該電阻之間串聯形成多個接點。該些拴鎖單元分別對應耦接於該些接點與該接地端之間。
在校正期間，校正單元依序使該些拴鎖單元的其中之一導通導通，以調整該偏壓電流，以使所述輸出偏移電壓趨近於零電壓準位，進而校正運算放大器的輸出偏移電壓。
在本發明其中一個實施例中，當校正單元偵測到運算放大器輸出的該輸出電壓由高電壓準位轉換為低電壓準位或由低電壓準位轉換為高電壓準位時，校正單元輸出一栓鎖信號使該些拴鎖單元進入拴鎖狀態，以使所選擇的該些拴鎖單元其中之一維持導通。
本發明實施例提供一種偏移電壓調整單元，此偏移電壓調整 單元適用於一運算放大器。所述運算放大器具有差動輸入級、偏壓級以及輸出級。偏移電壓調整單元耦接於偏壓級與接地端之間。偏移電壓調整單元包括電阻串以及多個拴鎖單元。電阻串具有第一端與第二端，且第一端與第二端分別耦接於偏壓級。所述第一端與第二端之間串聯耦接多個電阻，且各該電阻之間串聯形成多個接點。多個拴鎖單元分別對應耦接於該些接點與接地端之間。該些拴鎖單元根據一控制信號依序導通，以調整偏壓級產生的一偏壓電流。該些拴鎖單元並於接收到一栓鎖信號時，進入一拴鎖狀態以校正運算放大器的一輸出偏移電壓。
在本發明其中一個實施例中。上述各該拴鎖單元包括第一電晶體、第二電晶體以及儲存電容。第一電晶體的源極耦接用以接受控制信號，且第一電晶體的閘極用以接受栓鎖信號。第二電晶體的汲極耦接於該些電阻之間相對應的該接點。第二電晶體的源極耦接於接地端。第二電晶體的閘極耦接於第一電晶體的汲極。所述儲存電容是耦接於第二電晶體的閘極與接地端之間。
綜上所述，本發明實施例提供一種偏移電壓調整單元以及有機發光顯示器的驅動電路，此偏移電壓調整單元可用於校正運算放大器因操作環境溫度、供應電源電壓或電晶體製程因素產生的輸出偏移電壓。偏移電壓調整單元可主動根據運算放大器的輸出電壓，逐步調整配置運算放大器的偏壓電路產生的偏壓電流，以精確地校正運算放大器運作產生的輸出偏移電壓。同時，偏移電壓調整單元另可於校正過程記錄運算放大器的校正設定，穩定運算放大器的運作。
藉此，可避免輸出偏移電壓影響有機發光顯示面板的運作，提高有機發光顯示器的顯示品質。偏移電壓調整單元可內建於運算放大器，故可不需額外設置補償電路。從而，可大幅度地節省驅動電路所需的晶片面積，並降低整體驅動電路的功耗。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下 有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
IN‧‧‧輸入信號
C1、Cc、C+、C-‧‧‧電容
Vos‧‧‧電壓源
OUT‧‧‧輸出信號
OUT+‧‧‧正相輸出信號
OUT-‧‧‧反相輸出信號
SAR‧‧‧連續漸進暫存器
DA‧‧‧數位類比轉換器
1‧‧‧有機發光顯示器
10‧‧‧驅動電路
11‧‧‧電阻串單元
13‧‧‧數位類比轉換單元
15‧‧‧控制單元
17‧‧‧輸出單元
170‧‧‧緩衝單元
171‧‧‧校正單元
1711‧‧‧偵測單元
1713‧‧‧栓鎖控制電路
173‧‧‧緩衝電路
OA‧‧‧運算放大器
1731‧‧‧差動輸入級
17311‧‧‧N型差動輸入對
17313‧‧‧P差動輸入對
1733‧‧‧偏壓級
17331‧‧‧左側偏壓電路
17333‧‧‧右側偏壓電路
1735‧‧‧偏移電壓調整單元
17351‧‧‧電阻串
A‧‧‧第一端
B‧‧‧第二端
17353‧‧‧栓鎖單元
1737‧‧‧輸出級
SW4‧‧‧第四開關
SW5‧‧‧第五開關
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
20‧‧‧畫素陣列
21‧‧‧開關單元
211‧‧‧紅色畫素開關
213‧‧‧綠色畫素開關
215‧‧‧藍色畫素開關
R、G、B‧‧‧畫素
23‧‧‧畫素單元
CK_R、CK_G、CK_B、CK‧‧‧時序信號
OUT_1~OUT_M、OUT_X‧‧‧灰階電壓
DATA_IN‧‧‧影像資料信號
OZCD‧‧‧校正控制信號
CMP‧‧‧輸出電壓
、LTH‧‧‧栓鎖信號
CNT‧‧‧控制信號
POLL‧‧‧輪詢信號
CTRL_1~CTRL_Y‧‧‧控制信號
RESET‧‧‧重置信號
V_OFFSET‧‧‧輸出偏移電壓
T1~T7‧‧‧時間點
VDD‧‧‧電源端
GND‧‧‧接地端
Ia、Ib‧‧‧偏壓電流
Va、Vb、Vc‧‧‧接點
V+‧‧‧正相輸入端
V-‧‧‧反相輸入端
MN1~MN11‧‧‧NMOS電晶體
MP1~MP9‧‧‧PMOS電晶體
VBIAS1~VBIAS4‧‧‧偏置電壓
R1、R2、Rc‧‧‧電阻
Cc1、Cc2‧‧‧米勒電容
Cgs‧‧‧儲存電容
CS1、CS2‧‧‧電流源
OR‧‧‧或閘
SR‧‧‧SR正反器
S、R‧‧‧輸入端
Q‧‧‧輸出端
圖1A~圖1D分別是習知運算放大器補償電路的電路圖。
圖2是本發明實施例提供的有機發光顯示器的電路示意圖。
圖3是本發明實施例提供的緩衝單元的電路圖。
圖4是本發明實施例提供的有機發光顯示器的驅動電路的運作波形圖。
圖5是本發明實施例提供的運算放大器的細部電路圖。
圖6是本發明實施例提供的栓鎖單元的電路圖。
圖7是本發明實施例提供的校正單元的電路圖。
在下文中，將藉由圖式說明本發明之各種例示實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
本發明主要在於提供一種偏移電壓調整單元，其可主動根據運算放大器的輸出電壓，自動即時調整運算放大器內部的偏壓電流，以校正運算放大器因環境溫度、工作電壓變化或製程因素產生的輸出偏移電壓。據此，可提高運算放大器的運作效能，並同時降低習知運算放大器偏移補償電路的功耗。
本發明是以運算放大器應用於有機發光顯示器的驅動電路的運作方式來作說明，但此偏移電壓調整單元亦可適用於其他顯示器(例如液晶顯示器)的驅動電路或其他運算放大器的應用電路，本實施例並不限制。此外，有機發光顯示器以及運算放大器的電路架構、運作方式以及運作原理並非本發明所著重的部分，且為所屬技術領域具有通常知識者所熟知，故本發明僅簡述與本發明相關技術的部份。
請參照圖2，圖2繪示本發明實施例提供的有機發光顯示器的電路圖。有機發光顯示器1包括驅動電路10以及有機發光顯示面板20。驅動電路10耦接於有機發光顯示面板20。驅動電路10用以在每一驅動週期時，根據一影像資料(image data)對應地驅動有機發光顯示面板20上的有機發光元件顯示一影像畫面。
於本實施例中，驅動電路10包括電阻串單元11、數位類比轉換單元13、控制單元15以及輸出單元17。電阻串單元11耦接於數位類比轉換單元13。數位類比轉換單元13耦接於輸出單元17。電阻串單元11、數位類比轉換單元13以及輸出單元17分別耦接於控制單元15。輸出單元17並耦接於有機發光顯示面板20。
有機發光顯示面板20具有多個開關單元21以及一M×N畫素陣列，且畫素陣列包括多個矩陣式排列的畫素單元23，其中M、N為正整數。該些開關單元21分別耦接於該些畫素單元23。
每一畫素單元23是由三個顏色子畫素(sub-pixel)構成，亦即紅色子畫素R、綠色子畫素G以及藍色子畫素B所構成。每一行(row)是由同一顏色子畫素來排列，而每一列(column)是由紅色子畫素R、綠色子畫素G及藍色子畫素B依序排列。紅色子畫素R、綠色子畫素G及藍色子畫素B分別是由有機發光二極體來實現。
各該開關單元21包括紅色畫素開關211、綠色畫素開關213以及藍色畫素開關215。各該開關單元21中的紅色畫素開關211耦接於輸出單元17與畫素單元23的紅色子畫素R之間。各該開關單元21中的綠色畫素開關213耦接於輸出單元17與畫素單元23的綠色子畫素G之間。各該開關單元21中的藍色畫素開關215耦接於輸出單元17與畫素單元23的藍色子畫素B之間。紅色畫素開關211、綠色畫素開關213以及藍色畫素開關215分別受控制於控制單元15。於本實施例中，紅色畫素開關211、綠色畫素開關213以及藍色畫素開關215分別是由NMOS金屬氧化物半導體場效電晶體來實現。
具體地說，每一NMOS金屬氧化物半導體場效電晶體的閘極耦接於控制單元15，以接收時序信號CK_R、CK_G以及CK_B。每一NMOS金屬氧化物半導體場效電晶體的源極耦接於輸出單元17。每一NMOS金屬氧化物半導體場效電晶體的汲極耦接於畫素單元23中相對應的顏色子畫素(即紅色子畫素R、綠色子畫素G或藍色子畫素B)。據此，當該NMOS金屬氧化物半導體場效電晶體導通時，可將驅動單元10輸出的灰階電壓OUT_1~OUT_M對應地傳送至對應顏色子畫素，以驅動各顏色子畫素顯示一灰階。
電阻串單元11與數位類比轉換單元13用以組成數位類比轉換器(digital to analog converter，DAC)。電阻串單元11可以電阻串或是R2R梯形電阻電路(R2R resistor ladder)來實現。數位類比轉換單元13可由一開關陣列組成的解碼電路來實現。數位類比轉換單元13用以依據接收的數位信號，並透過控制內建的開關陣列的運作，使電阻串單元11提供相對應的輸出電壓。
更詳細地說，控制單元15可根據該影像資料對應產生驅動畫素單元23的數位信號。控制單元15並驅動數位類比轉換單元13控制內部的開關陣列對該數位信號進行解碼，以輸出資料信號DATA_IN至輸出單元17中的緩衝單元170對應驅動畫素單元23中個顏色子畫素。電阻串單元11與數位類比轉換單元13的電路架構與運作方式為習知技藝，在此不再贅述。
輸出單元17包括多個緩衝單元170，其中緩衝單元170的數量可以是依據有機發光顯示面板20上的開關單元21的數量設置。該些緩衝單元170分別用以將數位類比轉換單元13產生多個的資料信號DATA_IN同步轉換為灰階電壓OUT_1~OUT_M，並輸出至有機發光顯示面板20，以對應控制畫素單元23顯示對應影像資料的灰階，以產生一影像畫面。
各該緩衝單元170進一步包括校正單元171以及緩衝電路173。校正單元171耦接於控制單元15以及緩衝電路173。緩衝電 路173耦接於數位類比轉換單元13與對應的開關單元21之間，且受控於控制單元15。緩衝電路173是由運算放大器(未繪示於圖1)與多個開關所組成。校正單元171用以依據緩衝電路173中運算放大器的輸出電壓，校正運算放大器的輸出偏移電壓V_OFFSET。
於本實施例中，有機發光顯示器1的驅動電路10執行的每一驅動週期可依據有機發光顯示器1的驅動方式包括至少一驅動期間以及至少一校正期間。更具體地說，於驅動電路10的運作時，控制單元15可於驅動週期中插入至少一校正期間。
舉例來說，若有機發光顯示器1的驅動方式是在一驅動週期內依序分別驅動畫素單元23中紅色子畫素R、綠色子畫素G及藍色子畫素B顯示對應的灰階，則驅動週期可依序包括三個驅動期間。而控制單元15可例如是在三個驅動期間之前，或是三個驅動期間之後，亦或是任兩相鄰驅動期間之間插入校正期間。
又舉例來說，若有機發光顯示器1的驅動方式是於同一驅動期間內，依序驅動畫素單元23中紅色子畫素R、綠色子畫素G及藍色子畫素B顯示，則驅動週期可包括一驅動期間以及至少一校正時間。控制單元15可在此驅動期間之前或是驅動期間之後插入校正期間。控制單元15亦可依需求在驅動期間之前或驅動期間之後分別插入校正期間(例如於消除殘影的插黑時段進行校正)，以即時校正緩衝電路173中運算放大器因操作環境因素(例如供應電壓切換或環境溫度變化)而產生的輸出偏移電壓V_OFFSET。
控制單元15可依據實際運作需求於任一驅動期間之前或之後，或是兩相鄰驅動期間之間插入校正時間，以隨時對緩衝電路173中運算放大器進行校正，進而確保運算放大器於每一驅動週期的驅動期間，能準確輸出灰階電壓驅動有機發光顯示面板20的畫素單元23，提高有機發光顯示器1的顯示品質。
簡單來說，控制單元15在校正期間內，會致能輸出單元17 中各該校正單元171與對應的緩衝電路173各自同步進行校正程序。控制單元15會藉由同時輸出時序信號CK、計數信號CNT至各該校正單元171以及輸出校正控制信號OZCD至各該緩衝電路173，以致能校正單元171與緩衝電路173進行校正程序。各該校正單元171在進行校正程序時，持續偵測相應的緩衝電路173中運算放大器(未繪示於圖1)的輸出電壓變化，以根據偵測結果對應校正緩衝電路173的運算放大器產生的輸出偏移電壓V_OFFSET。
在驅動期間內，控制單元15會分別輸出時序信號CK_R、CK_G以及CK_B依序切換機發光顯示面板20上的該些紅色畫素開關211、該些綠色畫素開關213以及該些藍色畫素開關215的運作，並依據影像資料驅動數位類比轉換單元13分別對應輸出資料信號DATA_IN至各該緩衝電路173。隨後，各該緩衝電路173分別依據接收的資料信號DATA_IN，對應輸出灰階電壓OUT_1~OUT_M至有機發光顯示面板20，以驅動有機發光顯示面板20上各畫素單元23中對應的各顏色子畫素顯示對應影像資料的灰階。
據此，本發明可藉由自動偵測校正運算放大器輸出的輸出偏移電壓V_OFFSET，有效地消除運算放大器的輸出偏移電壓V_OFFSET於驅動期間對灰階電壓OUT_1~OUT_M的影響，並使灰階電壓的偏壓控制在+/-0.25 LSB。所述+/-0.25 LSB即為灰階電壓的電壓操作範圍除以表示灰階電壓的總灰階數(如2^k，其中k為正整數)。
舉例來說，若灰階電壓的電壓操作範圍為0伏特(V)至5伏特，且灰階電壓是以12位元來代表，則本發明之校正技術會使影像灰階電壓的偏壓控制在0.25*(5伏特/2^12)或是+/-0.25微伏特(mV)。
本發明之提供的校正技術可以低功耗方式即時校正運算放大器輸出的輸出偏移電壓V_OFFSET，進而增加驅動電路10的運作效益，並提升有機發光顯示面板20的顯示品質。
值得注意的是，由於輸出單元17中，各緩衝電路173的運算放大器的輸出偏移電壓V_OFFSET會因工作因素(例如工作電壓、環境溫度等)而有所不同，故每一緩衝電路173中運算放大器的校正時間可能相同，或是不相同。因此，控制單元15所插入的校正期間可以是以單一運算放大器所需最大校正時間，例如最大輸出偏移電壓V_OFFSET所需的校正時間來設定。據此，以確保各緩衝電路173的運算放大器均可在校正期間完成輸出偏移電壓V_OFFSET的校正程序。
於實務上，驅動電路10可藉由一驅動晶片來實現。控制單元15可以是由微控制器(microcontroller)或嵌入式控制器(embedded controller)等處理晶片透過韌體設計來實現，並可整合於驅動晶片內，但本實施例並不以此為限。所述驅動週期中的驅動期間與校正期間可預先以韌體方式寫入內建於控制單元15的記憶體。
以下針對一緩衝單元170的細部電路與運作方式做進一步說明。請參照圖3並同時參照圖2，圖3繪示本發明實施例提供的緩衝單元的電路圖。
如前述，每一緩衝單元170包括校正單元171以及緩衝電路173。校正單元171進一步包括偵測單元1711以及栓鎖控制電路1713。緩衝電路173進一步包括運算放大器OA以及第一開關SW1、第二開關SW2以及第三開關SW3。運算放大器OA另包括一正相輸入端(non-inverting terminal)、一反相輸入端(inverting terminal)、一輸出端、多個控制端以及一栓鎖端。
更具體地說，偵測單元1711耦接於栓鎖控制電路1713以及運算放大器OA的輸出端，以偵測運算放大器OA的輸出電壓CMP。栓鎖控制電路1713耦接於控制單元15以及運算放大器OA的栓鎖端。栓鎖控制電路1713並用以根據計數信號CNT與偵測單元1711的偵測結果，對應輸出栓鎖信號至運算放大器OA的栓鎖端，以校正運算放大器OA的輸出偏移電壓V_OFFSET。
運算放大器OA的正相輸入端耦接於數位類比轉換單元13的輸出，以接收一資料信號DATA_IN。第一開關SW1的第一端耦接於運算放大器OA的正相輸入端，而第一開關SW1的第二端耦接於運算放大器OA的反相輸入端。換言之，運算放大器OA的反相輸入端經第一開關SW1耦接於運算放大器OA的正相輸入端。
運算放大器OA的該些控制端耦接於校正單元171，以分別接受校正單元171輸出的多組控制信號CTRL_1~CTRL_Y，其中Y為正整數。詳細地說，運算放大器OA的該些控制端分別透過多條傳輸線(bus)連接校正單元171，以接受該些控制信號CTRL_1~CTRL_Y。
第二開關SW2是耦接於運算放大器OA的反相輸入端與運算放大器OA的輸出端之間。第二開關SW2的第一端耦接於運算放大器OA的反相輸入端，而第二開關SW2的第二端耦接於運算放大器OA的輸出端。第三開關SW3耦接於運算放大器OA的輸出端與有機發光顯示面板20的開關單元21之間。更詳細地說，第三開關SW3的第一端耦接於運算放大器OA的輸出端，而第三開關SW3的第二端分別耦接於紅色畫素開關211、綠色畫素開關213以及藍色畫素開關215。
於本實施例中，第一開關SW1與第二開關SW2以及第三開關SW3會同步切換。具體地說，於驅動期間內，控制單元15會輸出一校正控制信號OZCD同時導通第二開關SW2與第三開關SW3，並截止第一開關SW1，以使運算放大器OA、第一開關SW1、第二開關SW2以及第三開關SW3形成緩衝電路。運算放大器OA在驅動期間內，會根據正相輸入端接收到的資料信號DATA_IN對應輸出灰階電壓OUT_X(亦即灰階電壓OUT_1~OUT_M之一)至有機發光顯示面板20上相對應的畫素單元23中對應的顏色子畫素，以驅動有機發光顯示面板20上相對的畫素單元23顯示對應影像資料之灰階，以產生一影像畫面。
而在校正期間內，控制單元15輸出校正控制信號OZCD導通第一開關SW1，並同時截止第二開關SW2與第三開關SW3，以使運算放大器OA與第一開關SW1形成比較電路，以供校正單元171的偵測電路1711偵測運算放大器OA的輸出電壓CMP。而校正單元171的栓鎖控制電路1713則會根據運算放大器OA的輸出電壓CMP，調整運算放大器OA的偏移電流，據以校正運算放大器OA的輸出偏移電壓V_OFFSET。
此時，由於第三開關SW3截止運作，切斷緩衝電路170與有機發光顯示面板20的連結，故此時運算放大器OA的輸出不會影響有機發光顯示面板20的運作。
更具體地說，控制單元15會於進入校正期間時，輸出重置信號RESET(例如高電壓準位之重置信號RESET)，以重置栓鎖控制電路1713。同時，控制單元15會輸出校正控制信號OZCD使運算放大器OA與第一開關SW1形成比較電路。隨後，控制單元15輸出時序信號CK致能栓鎖控制電路1713進行校正程序。
於校正程序中，校正單元171會根據計數信號CNT逐步調整運算放大器OA內部偏壓電路產生的偏壓電流，使運算放大器OA的輸出偏移電壓V_OFFSET趨近為零電壓準位。而栓鎖控制電路1713會根據偵測電路1711偵測運算放大器OA的輸出電壓CMP的偵測結果，判斷是否停止校正程序，亦即判斷輸出偏移電壓V_OFFSET是否已被校正約至零電壓準位。
當偵測電路1711偵測到運算放大器OA的輸出電壓CMP產生一邏輯準位變化，例如由高電壓準位轉換為低電壓準位或由低電壓準位轉換為高電壓準位時，栓鎖控制電路1713輸出栓鎖信號至運算放大器OA的栓鎖端，停止校正程序並使運算放大器OA內部偏壓電路維持目前的偏壓電流，據以校正輸出偏移電壓V_OFFSET。
換言之，當偵測電路1711偵測到運算放大器OA的輸出電壓 CMP發生邏輯準位變化的瞬間時，即表示運算放大器OA的輸出偏移電壓V_OFFSET發生跨零點(zero-crossing)的情況，據此判定輸出偏移電壓V_OFFSET以校正約至零電壓準位。
值得一提的是，本實施例透過設置第一開關SW1、第二開關SW2以及第三開關SW3可將運算放大器OA自動切換成比較電路或緩衝電路，故不須如習知技藝(如圖1C)需配置額外比較電路，從而可以省去不必要的電路，減少電路面積。同時，亦可以防止額外設置的比較電路所產生的偏電壓的誤差，提高校正的精準度。
接著，以下針對有機發光顯示器1的驅動電路10的整體運作作詳細說明。請參考圖4並同時參考圖2與圖3，圖4繪示本發明實施例提供的有機發光顯示器的驅動電路的運作波形圖。
在時間點T1至時間點T4之間(即驅動期間)，控制單元15輸出低電壓準位的校正控制信號OZCD，使輸出單元17中各該些緩衝電路173各自依據數位類比轉換單元13輸出的資料信號DATA_IN對應產生灰階電壓OUT_X(即灰階電壓OUT_1~OUT_M之一)。同時，控制單元15依序輸出時序信號CK_R、CK_G以及CK_B致能有機發光顯示面板20上開關單元23中紅色畫素開關211、綠色畫素開關213以及藍色畫素開關215，以將灰階電壓OUT_X(即灰階電壓OUT_1~OUT_M之一)對應傳送至有機發光顯示面板20上畫素單元23。
詳細地說，於時間點T1至時間點T2之間，控制單元15會傳送時序信號CK_R致能該些紅色畫素開關211，以使輸出單元17中該些緩衝電路173中運算放大器OA輸出的灰階電壓OUT_X(即灰階電壓OUT_1~OUT_M之一)經該些紅色畫素開關211對應驅動有機發光顯示面板20上的各該紅色子畫素R。在時間點T2至時間點T3之間，控制單元15傳送時序信號CK_G致能該些綠色畫素開關213，以使輸出單元17中該些緩衝電路173中運算放大器OA輸出的灰階電壓OUT_X經該些綠色畫素開關213對應驅動 有機發光顯示面板20上的各該綠色子畫素R。在時間點T3至時間點T4之間，控制單元15輸出時序信號CK_B致能該些藍色畫素開關215，以使輸出單元17中該些緩衝電路173中運算放大器OA輸出的灰階電壓OUT_X經該些藍色畫素開關215對應驅動有機發光顯示面板20上的各該藍色子畫素B。
值得注意的是，在驅動期間內，校正單元171中的偵測單元1711會偵測到經運算放大器OA輸出延遲後的灰階電壓。
在時間點T4至時間點T7之間(即校正期間)，控制單元15會先輸出高電壓準位的校正控制信號OZCD，使輸出單元17中該些緩衝電路173轉換為比較電路，並比較運算放大器OA的正、反相輸入端的電壓，以對應產生輸出電壓CMP。由於第一開關SW1導通，使得運算放大器OA的正、反相輸入端的輸入電壓相同，故可透過偵測運算放大器OA的輸出電壓，偵測運算放大器OA的輸出偏移電壓V_OFFSET。
同時，因運算放大器OA與有機發光顯示面板20的開關單元21之間的連接已切斷，故開關單元21所接收到的灰階電壓OUT_X為進入校正期間之前的電壓。然於其他實施方式中，開關單元21所接收到的灰階電壓OUT_X亦可以預先利用電路所設定的電壓(例如拉高至電源電壓或拉低接地等)，本實施例並不限制。而後，控制單元15輸出時序信號CK驅動校正單元171中的栓鎖控制電路1713進行校正程序。
在時間點T4至時間點T6之間，控制單元15會輸出計數信號CNT以使校正單元171對應輸出栓鎖信號(如高電壓準位之信號)以及控制信號CTRL_1~CTRL_Y逐步調整運算放大器OA內部偏壓電路產生的偏壓電流。當偵測電路1711偵測到運算放大器OA的輸出電壓CMP發生邏輯準位變化(如由低電壓準位轉換為高電壓準位)，表示運算放大器OA的輸出偏移電壓V_OFFSET跨越零點(如時間點T5)時，栓鎖控制電路1713隨即於時間點T6輸 出栓鎖信號(如低電壓準位之信號)至運算放大器OA的栓鎖端，停止校正程序，使運算放大器OA內部偏壓電路維持目前的偏壓電流，據以校正輸出偏移電壓V_OFFSET。
隨後，於時間點T7，控制單元15再次進行驅動期間，並依據影像資料驅動有機發光顯示面板20上畫素單元23對應顯示。驅動電路10在此次驅動期間內的運作方式與時間點T1至時間點T4相同，故不再贅述。
值得一提的是，如前述每一緩衝電路173中的運算放大器OA的輸出偏移電壓V_OFFSET並不相同，因此各運算放大器OA實際所需校正時間(即時間點T4至時間點T6)可能相同亦可能不同。故校正期間的時間可以是以一運算放大器OA所需的最大校正期間或是各運算放大器OA平均所需的校正時間來設置，並預先設定於內建在控制單元15的記憶體，但本實施例並不限制。要說明的是，圖4僅用以描述一有機發光顯示器的驅動電路的運作方式以及運算放大器的校正方式，並非用以限定本發明。
為了更具體地說明本發明中運算放大器OA的校正技術，以下針對運算放大器OA的細部電路架構與校正方式作進一步的說明。請參考圖5，圖5繪示本發明實施例提供的運算放大器的細部電路圖。
於本實施例中，運算放大器OA為一折疊差動放大器(differential folded cascade CMOS operational amplifier)。進一步地說，運算放大器OA具有差動輸入級(differential stage)1731、偏壓級(bias stage)1733、偏移調整單元1735以及輸出級(output stage)1737。差動輸入級1731耦接於偏壓級1733。偏壓級1733耦接於電源端VDD與偏移調整單元1735之間。偏移調整單元1735耦接於偏壓級1733與接地端GND之間。輸出級1737耦接於偏壓級1733。
偏壓級1733為一對稱式折疊偏壓級，且偏壓級1733的電路 與偏移調整單元1735形成運算放大器OA的偏壓電路。偏壓級1733用以產生一偏壓電流，以調整運算放大器OA的輸出偏移電壓V_OFFSET。
運算放大器OA的電路架構與運作為習知技藝，故不需詳細說明，然而為完整的說明本發明之校正技術，以下提供運算放大器OA的各級電路的簡述。
差動輸入級1731包括N型差動輸入對17311以及P差動輸入對17313。N型差動輸入對(n-type differential pair)17311耦接於P差動輸入對(p-type differential pair)17313。運算放大器OA的共模電壓(common-mode voltage)介於0伏特至電源端VDD的輸入電壓之間。N型差動輸入對17311是由NMOS電晶體MN1、MN2所組成共源極組態(common source configuration)之匹配晶體對(transistor pair)。NMOS電晶體MN1、MN2的源極共同經一電流源CS1連接電源端VDD。P差動輸入對17313是由PMOS電晶體MP1、MP2所組成共源極組態之匹配晶體對。PMOS電晶體MP1、MP2的源極共同經一電流源CS2連接接地端GND。電流源CS1用以提供一恆定偏壓電流至NMOS電晶體MN1、MN2，而電流源CS1用以提供一恆定偏壓電流至PMOS電晶體MP1、MP2。
N型差動輸入對17311中的NMOS電晶體MN2與P差動輸入對17313中的PMOS電晶體MP1共同連接至運算放大器OA的正向輸入端V+。N型差動輸入對17311中的NMOS電晶體MN1與P差動輸入對17313中的PMOS電晶體MP2共同連接至運算放大器OA的反相輸入端V-。NMOS電晶體MN1、MN2的汲極分別耦接至偏壓級1733的NMOS電晶體MN5、MN6的汲極。PMOS電晶體MP1、MP2的汲極分別耦接至偏壓級1733的PMOS電晶體MP3、MN4的汲極。
偏壓級1733為對稱式偏壓電路，且偏壓級1733可分為左側偏壓電路17331以及右側偏壓電路17333。此外，偏壓級1733包 括由PMOS電晶體MP3~MP6形成的電流鏡(current mirror)、由PMOS電晶體MP7與NMOS電晶體MN3形成的浮接電流源、由PMOS電晶體MP8以及NMOS電晶體MN4形成的偏壓控制電路、由相互匹配NMOS電晶體MN5~MN8形成的主動負載(active load)、偏置電阻R1以及偏置電阻R2。而浮接電流源則用以驅動電流鏡，以產生偏壓電流。NMOS電晶體MN5、MN6以及NMOS電晶體MN7、MN8的閘極另可根據外部偏置電壓VBIAS1、VBIAS2，調整NMOS電晶體MN5~MN8運作於三極管區的等效電阻值。NMOS電晶體MN7、MN8的閘極以及PMOS電晶體MP7、MP8的閘極分別是由外部偏置電壓VBIAS3、VBIAS4來控制。
偏置電阻R1耦接於NMOS電晶體MN7與偏移電壓調整單元1735之間。偏置電阻R2耦接於NMOS電晶體MN8與偏移電壓調整單元1735之間。偏置電阻R1用以調整配置左側偏壓電路17331產生的偏壓電流Ia，而偏置電阻R2用以調整配置右側偏壓電路17333產生的偏壓電流Ib，以控制由節點Va、Vb輸出至輸出級1737的驅動電壓。
輸出級1737為一軌對軌(rail to rail)輸出級。輸出級1737包括PMOS電晶體MP9以及NMOS電晶體MN9。PMOS電晶體MP9的閘極耦接於節點Va，而NMOS電晶體MN9的閘極耦接於節點Vb。PMOS電晶體MP9的汲極耦接於電源端VDD，而NMOS電晶體MN9的閘極耦接於接地端GND。PMOS電晶體MP9與NMOS電晶體MN9的源極並共同連接至運算放大器OA的輸出端。PMOS電晶體MP9與NMOS電晶體MN9分別根據偏壓級1733於節點Va、Vb輸出的驅動電壓，對應地於PMOS電晶體MP9與NMOS電晶體MN9的源極產生輸出電壓(即輸出電壓CMP或灰階電壓OUT_X)。
輸出級1737另包括頻率補償電路，且頻率補償電路是由開關SW4、SW5、米勒電容(miller capacitor)Cc1、Cc2所組成。頻率補 償電路是以米勒效應補償方式補償運算放大器OA電路的頻率響應。詳細地說，頻率補償電路是透過設置米勒電容Cc1、Cc2，來調整運算放大器OA電路的極零點(zero)的位置，調整運算放大器OA的操作頻寬，以避免運算放大器OA於高頻下運作不穩定。同時，米勒電容Cc1、Cc2亦可避免過大電流損壞PMOS電晶體MP9與NMOS電晶體MN9。
於驅動期間內，控制單元15會導通開關SW4、SW5以進行頻率補償。而於校正期間內，運算放大器OA並不需要頻率補償，故控制單元15會截止開關SW4、SW5的運作。
接著，偏移電壓調整單元1735用以在校正期間透過調整左側偏壓電路17331與接地端GND之間的等效電阻值(亦即左側偏置電阻值)以及右側偏壓電路17333與接地端GND之間的等效電阻值(亦即右側偏置電阻值)，逐步調整偏壓電流Ia、Ib，以校正運算放大器OA的輸出偏移電壓V_OFFSET。
更詳細地說，偏移電壓調整單元1735包括一電阻串17351與多個拴鎖單元17353，且該些拴鎖單元17353耦接於電阻串17351。電阻串17351具有第一端A與第二端B。電阻串17351的第一端A與第二端B分別耦接於偏壓級1733。電阻串17351的第一端A耦接於偏置電阻R1，而電阻串17351的第二端B耦接於偏置電阻R2。
電阻串17351的第一端A與電阻串17351的第二端B之間串聯耦接多個電阻Rc(例如z個電阻，且z為正整數)。各該電阻Rc之間彼此串聯形成多個接點Vc。而該些拴鎖單元17353分別對應耦接於該些接點Vc與接地端GND之間。也就是，每一拴鎖單元17353耦接於兩相鄰之電阻Rc之間的接點Vc與接地端GND之間。
校正單元171可透過依序導通偏移電壓調整單元1735的該些拴鎖單元17353之一(例如第i個拴鎖單元)，亦即導通對應連接拴鎖單元17353的接點Vc與接地端GND，調整左側偏置電阻值(即 左側偏壓電路17331與接地端GND之間等效電阻值)與右側偏置電阻值(即右側偏壓電路17333與接地端GND之間的等效電阻值)，以調整偏壓電流Ia、Ib。具體地說，校正單元171可藉由調整偏壓電流Ia、Ib調整PMOS電晶體MP9與NMOS電晶體MN9的閘極的驅動電壓，以校正運算放大器OA的輸出偏移電壓V_OFFSET。
請復參考圖5以及圖3與圖4。於校正期間內，當控制單元15致能校正單元171進行校正程序時，控制單元15會輸出計數信號CNT使校正單元171對應輸出控制信號CTRL_1~CTRL_Y依序導通該些拴鎖單元之一(例如由最靠近左側偏壓電路17331的拴鎖單元17353或是最靠近右側偏壓電路17333的拴鎖單元17353開始)，以對應逐步調整(增加或減少)左側偏置電阻值與右側偏置電阻值。更進一步地說，當左側偏置電阻值增加時，右側偏置電阻值會相對減少；當左側偏置電阻值減少時，右側偏置電阻值會相對地隨之增加。
因此，校正單元171可透過偏移電壓調整單元1735逐步調整(增加或減少)左側偏置電阻值與右側偏置電阻值，逐步調整偏壓電流Ia、Ib，使運算放大器OA的輸出偏移電壓V_OFFSET趨近於零電壓準位。
當校正單元171的偵測單元1711偵測到運算放大器OA輸出的輸出電壓CMP(即PMOS電晶體MP9與NMOS電晶體MN9的源極電壓)由高電壓準位轉換為低電壓準位或由低電壓準位轉換為高電壓準位時，校正單元171的栓鎖控制電路1713會輸出栓鎖信號(例如低電壓準位之信號)，停止校正程序並使該些拴鎖單元17353進入拴鎖狀態(latch state)，以校正運算放大器OA的輸出偏移電壓V_OFFSET。其中，在拴鎖狀態下，僅該些拴鎖單元中17353的其中之一維持導通，而其他拴鎖單元17353截止運作。
也就是說，校正單元171在校正程序中會根據偵測單元1711 的偵測結果，依序使該些拴鎖單元17353的其中之一導通直到運算放大器OA的輸出電壓CMP產生邏輯準位變化。在完成校正程序後，校正單元171的栓鎖控制電路1713會輸出栓鎖信號，使該些拴鎖單元17353進入拴鎖狀態，以使所選擇的該些拴鎖單元17353其中之一維持導通，以校正運算放大器OA的輸出偏移電壓V_OFFSET。
舉例來說，在進行校正程序中，當校正單元171根據計數信號CNT導通由偏置電阻R1算起第四個拴鎖單元17353，偵測單元1711偵測到運算放大器OA輸出的輸出電壓CMP發生邏輯準位變化時，栓鎖控制電路1713即會輸出栓鎖信號，停止校正程序並使該些拴鎖單元17353進入拴鎖狀態，亦即僅第四個拴鎖單元17353導通而其他拴鎖單元17353處於截止狀態的狀態，直至下一次校正期間。
此時，左側偏置電阻值即為偏置電阻R1+4*電阻Rc，而右側偏置電阻值即為偏置電阻R2+(z-4)*電阻Rc。
值得一提的是，偏置電阻R1、R2可依據運算放大器OA的運作方式(例如偏壓級1733的運作需求)來設置。電阻Rc的電阻值可依據輸出偏移電壓V_OFFSET的每一階的校正需求來設置，而電阻Rc的數量則可以是依據輸出偏移電壓V_OFFSET每一次校正的幅度來設置，本實施例並不限制。
於本實施例中，計數信號CNT可為二位元信號(binary signal)且此二位元信號的位元數是依據拴鎖單元17353的數量來設定，如，其中z表示電阻串17531中電阻的數量。
校正單元171另可包括多工單元(未繪示)，且多工單元可根據計數信號CNT對應產生多組控制信號CTRL_1~CTRL_Y，以分別控制該些拴鎖單元17353的導通與截止運作。上述運算放大器OA的控制端與控制信號CTRL_1~CTRL_Y的數量可依據拴鎖單元17353的數量來設定。所述多工單元可由一對多多工器 (multiplexer)來實現。
於此架構下，控制單元15可於校正期間，輸出計數信號CNT驅動各緩衝單元17的校正單元171的多工單元同步依序導通對應多個拴鎖單元17353的其中之一，以逐步調整各運算放大器OA的內部偏壓電流，據以校正運算放大器OA的輸出偏移電壓V_OFFSET。校正單元171並可於計數信號CNT完成導通運算放大器OA的每一拴鎖單元17353(即當計數信號CNT達到最大值)或是當運算放大器OA的輸出電壓發生邏輯準位變化時，輸出栓鎖信號使該些拴鎖單元17353進入拴鎖狀態，停止校正程序。
附帶一提的是，在另一實施方式中，控制單元15可僅輸出一時序信號，致能校正單元171自行驅動多工單元產生控制信號CTRL_1~CTRL_Y依序導通偏移電壓調整單元1735中的該些拴鎖單元17353的其中之一。於又一實施方式中，多工單元亦可以是內建於運算放大器OA，並根據控制單元15輸出計數信號CNT對應輸出該些控制信號CTRL_1~CTRL_Y依序導通偏移電壓調整單元1735中的該些拴鎖單元17353的其中之一。
簡言之，計數信號CNT與控制信號CTRL_1~CTRL_Y的產生方式可依據實際電路設計或運作需求來設置，只要可使偏移電壓調整單元1735中的該些拴鎖單元17353依序導通，達到逐步調整運算放大器OA內部偏壓電路產生的偏壓電流Ia、Ib，校正運算放大器OA的輸出偏移電壓V_OFFSET即可。
要說明的是，圖5僅用以描述運算放大器電路架構，而運算放大器電路架構可依據實際電路需求(例如差動輸入級1731的偏壓補償方式、偏壓電路的設計或輸出級的類別等)而有所不同。換言之，圖5僅用以描述偏移電壓調整單元1735應用於運算放大器電路的方式，並非用以限定本發明。
接著，本發明另提供拴鎖單元17353的一種實施方式。請參考圖6並同時參考圖3以及圖5，圖6繪示本發明實施例提供的栓 鎖單元的電路圖。各該栓鎖單元17353包括NMOS電晶體MN10、NMOS電晶體MN11以及儲存電容Cgs。
NMOS電晶體MN10的源極耦接於校正單元171，以接受控制信號CTRL_i(即控制信號CTRL_1~CTRL_Y之一)。NMOS電晶體MN10的閘極受控於校正單元171，以接收所述栓鎖信號。NMOS電晶體MN10的汲極耦接於NMOS電晶體MN11的閘極。NMOS電晶體MN11的汲極對應耦接於相鄰電阻Rc之間的接點Vc。NMOS電晶體MN11的源極耦接於接地端GND。儲存電容Cgs的第一端耦接於NMOS電晶體MN10的汲極與NMOS電晶體MN10的閘極之間的接點。儲存電容Cgs的第二端耦接於接地端GND。儲存電容Cgs耦接於NMOS電晶體MN11的閘極以及NMOS電晶體MN11的源極之間。
簡單來說，當控制單元15致能校正單元171進行校正程序時，校正單元171的栓鎖控制電路1713會輸出高電壓準位的栓鎖信號至NMOS電晶體MN10的閘極。校正單元171的多工單元(未繪示)隨後根據計數信號CNT輸出控制信號CTRL_1~CTRL_Y至該些拴鎖單元17353的NMOS電晶體MN10的源極，以依序導通拴鎖單元17353的其中之一的NMOS電晶體MN10。同時，於拴鎖單元17353的NMOS電晶體MN10導通時，對該拴鎖單元17353中的儲存電容Cgs充電，以使NMOS電晶體MN11維持導通一段時間(如儲存電容Cgs的放電時間)。也就是，當儲存電容Cgs充完電時，仍會持續使NMOS電晶體MN11導通直至儲存電容Cgs放完電。當NMOS電晶體MN10源極接收的控制信號CTRL_i(即控制信號CTRL_1~CTRL_Y之一)為低電壓準位，即會停止對儲存電容Cgs充電，且NMOS電晶體MN11並會於儲存電容Cgs放完電時，截止運作。
當校正單元171的偵測單元1711偵測到運算放大器OA輸出的輸出電壓CMP產生邏輯準位變化(例如由高電壓準位轉換為低 電壓準位或由低電壓準位轉換為高電壓準位)時，校正單元171的栓鎖控制電路1713會輸出低電壓準位的栓鎖信號以截止NMOS電晶體MN10的運作，使該些拴鎖單元17353進入拴鎖狀態，亦即僅使所選擇的該些拴鎖單元17353其中之一的NMOS電晶體MN11維持導通，而使其他拴鎖單元17353中的NMOS電晶體MN11處於截止狀態，據以校正運算放大器OA的輸出偏移電壓V_OFFSET。此外，該些拴鎖單元17353會一直維持在拴鎖狀態直至下一次校正期間。
值得注意的是，於所屬領域具有通常知識者應知如何選擇適當儲存電容Cgs，以使選取的拴鎖單元17353的NMOS電晶體MN11得以在拴鎖狀態下持續導通，消除運算放大器OA的輸出偏移電壓V_OFFSET。據此，以避免運算放大器OA的輸出偏移電壓V_OFFSET於驅動期間內影響有機發光顯示面板的顯示運作。
此外，本實施例揭示以NMOS電晶體開關電路來實現偏移電壓調整單元1735的拴鎖單元17353，而習知使用NMOS電晶體於製作過程可被最小化降低電路所佔面積，故本實施例使用NMOS電晶體開關電路可以大大的減少驅動晶片中消除運算放大器OA的輸出偏移電壓的補償電路所需面積。再者，拴鎖單元17353的電路設計是採用由兩個NMOS電晶體組成的記憶體架構(2-transistor memory)，可記住補償輸出偏移電壓V_OFFSET的校正設定，從而更可減少習知需要額外配置的記憶體電路，降低驅動晶片10所需面積與製作成本。
另外，本發明實施例另提供校正單元171的實施方式。請參考圖7並同時參考圖3以及圖5，圖7繪示本發明實施例提供的校正單元的電路圖。於本實施例中，校正單元171的偵測單元1711包括或閘(or gate)OR；校正單元171的栓鎖控制電路1713包括SR正反器(SR flip flop)SR，且SR正反器SR為負緣觸發正反器。
更進一步地說，或閘OR的第一輸入端耦接於運算放大器OA 的輸出端，以接收運算放大器OA的輸出電壓CMP。或閘OR的第二輸入端用以接收一輪詢信號POLL，其中若計數信號CNT計數至最大值(即所有栓鎖單元17353皆已被選擇導通)時，輪詢信號POLL為高電壓準位信號；若計數信號CNT尚未計數至最大值(即仍有栓鎖單元17353未被選取導通)時，輪詢信號POLL為低電壓準位信號。所述輪詢信號POLL可以是由控制單元15直接輸出，亦或是由校正單元171的一判斷電路根據計數信號CNT而產生，本實施例並不限制。
或閘OR的輸出端耦接於SR正反器SR的輸入端S。SR正反器SR的輸入端R耦接控制單元15，以接受重置信號RESET。SR正反器SR的致能端CK耦接控制單元15，以接受時序信號CK。SR正反器SR的輸出端耦接於運算放大器OA的栓鎖端，以根據偵測單元1711的偵測結果對應輸出栓鎖信號至運算放大器OA。
簡單來說，當控制單元15致能校正單元171進行校正期間，控制單元15會輸出重置信號RESET(例如一脈衝信號)至SR正反器SR的輸入端R，以重置SR正反器SR。而後，控制單元15會輸出時序信號CK致能SR正反器SR，且SR正反器SR會於時序信號CK的下升緣(falling edge)時，根據輸入端S的輸入信號於輸出端產生栓鎖信號。
詳細地說，於校正期間，在控制單元15會輸出計數信號CNT依序導通偏移電壓調整單元1735中的該些栓鎖電壓17353之一。
當運算放大器OA的輸出電壓CMP為低電壓準位，且計數信號CNT尚未計數至最大值時，或閘OR的第一、第二輸入端皆為低電壓準位，使得或閘OA的輸出為低電壓準位信號，使得SR正反器SR的輸出端輸出高電壓準位的栓鎖信號至運算放大器OA的栓鎖端。當偵測到運算放大器OA的輸出電壓CMP產生邏輯準位變化或是計數信號CNT已計數至最大值，使得或閘OR 的第一輸入端或第二輸入端的輸入為高電壓準位時，或閘OR即會對應輸出高電壓準位信號，以觸發SR正反器SR。SR正反器SR的輸出端隨後會於下一個時序信號CK的下升緣，根據輸出端S輸出低電壓準位的栓鎖信號，使該些拴鎖單元17353進入栓鎖狀態，並使所選擇的該些拴鎖單元17353其中之一維持導通。據此，以校正運算放大器OA的輸出偏移電壓V_OFFSET。
值得一提的是，於其他實施方式中，亦可利用SR正反器SR的輸出端Q輸出的栓鎖信號LTH(即栓鎖信號的反向信號)驅動運算放大器OA中該些拴鎖單元17353進入栓鎖狀態。舉例來說，可將SR正反器SR的輸出端Q經一反向器(inverter)電路耦接於運算放大器OA的栓鎖端或是將運算放大器OA的栓鎖端設計為低電壓準位觸動(active-low)模式，以將輸出端Q輸出的栓鎖信號LTH進行反向處理。
又舉例來說，若運算放大器OA的栓鎖單元17353中的NMOS電晶體MN10是利用一PMOS電晶體來實現時，則可以利用SR正反器SR的輸出端Q輸出的栓鎖信號LTH來對應控制該些拴鎖單元17353的運作。具體地說，於執行校正程序時，校正單元171的R正反器SR的輸出端Q會根據輪詢信號POLL與輸出電壓CMP輸出低電壓準位的栓鎖信號LTH，以配合計數信號CNT依序控制栓鎖單元17353的運作。而當偵測到運算放大器OA的輸出電壓CMP產生邏輯準位變化或是計數信號CNT已計數至最大值時，SR正反器SR的輸出端Q即會對應輸出高電壓準位的栓鎖信號LTH，使該些拴鎖單元17353進入栓鎖狀態。也就是，SR正反器SR驅動該些拴鎖單元17353的方式可依據實際電路運作需求或是栓鎖單元17353的實際電路架構來設計，本實施例並不限制。
於實務上，校正單元171亦可以其他方式實現，例如以一比較器來實現。比較器的正相輸入端耦接於運算放大器OA的輸出端，以接收輸出電壓CMP，而比較器的反相輸入端耦接於一參考 電壓，比較器的輸出端耦接於運算放大器OA的栓鎖端。據此，比較器可透過根據運算放大器OA的輸出電壓CMP與參考電壓，輸出栓鎖信號，以停止校正程序。因此，校正單元171的實際架構可依據校正運作需求來設置，圖7僅為一種校正單元的實施方式，並非用以限定本發明。
綜上所述，本發明實施例提供一種偏移電壓調整單元以及有機發光顯示器的驅動電路，此偏移電壓調整單元可用於校正運算放大器因操作環境溫度、供應電源電壓或電晶體製程因素產生的輸出偏移電壓。偏移電壓調整單元可主動根據運算放大器的輸出電壓，逐步調整配置運算放大器的偏壓電路產生的偏壓電流，以精確地校正運算放大器運作產生的輸出偏移電壓。同時，偏移電壓調整單元另可於校正過程記錄運算放大器校正設定，穩定運算放大器的運作。
藉此，可避免此輸出偏移電壓影響有機發光顯示面板的驅動運作，提高有機發光顯示器的顯示品質。此外，本發明另可透過設置開關電路，使運算放大器OA於校正時，自動切換成比較電路，且所述偏移電壓調整單元可以是內建於運算放大器，故可不須如習知技藝一樣需額外設置補償電路，除可大幅節省驅動電路所需的晶片面積，亦可防止額外設置的比較電路所產生的偏電壓的誤差，提高校正的精準度，同時降低整體驅動電路的功耗。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。
1731‧‧‧差動輸入級
17311‧‧‧N型差動輸入對
17313‧‧‧P差動輸入對
1733‧‧‧偏壓級
17331‧‧‧左側偏壓電路
17333‧‧‧右側偏壓電路
1735‧‧‧偏移電壓調整單元
17351‧‧‧電阻串
A‧‧‧第一端
B‧‧‧第二端
17353‧‧‧栓鎖單元
1737‧‧‧輸出級
SW4‧‧‧第四開關
SW5‧‧‧第五開關
VDD‧‧‧電源端
GND‧‧‧接地端
Ia、Ib‧‧‧偏壓電流
Va、Vb、Vc‧‧‧接點
V+‧‧‧正相輸入端
V-‧‧‧反相輸入端
MN1~MN9‧‧‧NMOS電晶體
MP1~MP9‧‧‧PMOS電晶體
VBIAS1~VBIAS4‧‧‧偏置電壓
Cc1、Cc2‧‧‧米勒電容
R1、R2、Rc‧‧‧電阻
CS1、CS2‧‧‧電流源
OUT_X‧‧‧灰階電壓
CMP‧‧‧偵測信號
CTRL_1~CTRL_Y‧‧‧控制信號

Claims (14)

  1. 一種有機發光顯示器(Organic Light Emitting Display，OLED)的驅動電路，適用於驅動一有機發光顯示器，該驅動電路包括：一數位類比轉換單元；一控制單元，耦接於該數位類比轉換單元；以及一輸出單元，具有多個緩衝單元，各該緩衝單元包括：一運算放大器，具有一差動輸入級、一偏壓級、一輸出級以及一偏移電壓調整單元，其中該偏移電壓調整單元包括一電阻串與多個耦接於該電阻串的拴鎖單元，且該偏移電壓調整單元耦接於該偏壓級與一接地端之間，並用以調整該偏壓級產生的一偏壓電流；以及一校正單元，耦接於該些拴鎖單元與該運算放大器的輸出端之間，該校正單元根據該運算放大器的輸出的一輸出電壓控制該些拴鎖單元以調整該偏壓級產生的該偏壓電流；其中，該控制單元在一驅動週期中插入一校正期間，該控制單元在該校正期間中致能該校正單元以進行一校正程序，在完成該校正程序後，該校正單元使該些拴鎖單元進入一拴鎖狀態以校正該運算放大器的一輸出偏移電壓。
  2. 如請求項1所述的有機發光顯示器，其中該電阻串具有一第一端與一第二端，該第一端與該第二端分別耦接於該偏壓級，且該第一端與該第二端之間串聯耦接多個電阻，各該電阻之間串聯形成多個接點，該些拴鎖單元分別對應耦接於該些接點與該接地端之間；在該校正期間，該校正單元依序使該些拴鎖單元的其中之一導通，以調整該偏壓電流，校正該運算放大器的該輸出偏移電壓。
  3. 如請求項2所述的有機發光顯示器，其中當該校正單元偵測到該運算放大器輸出的該輸出電壓由高電壓準位轉換為低電壓準位或由低電壓準位轉換為高電壓準位時，該校正單元輸出一 栓鎖信號使該些拴鎖單元進入該拴鎖狀態，以使所選擇的該些拴鎖單元其中之一維持導通。
  4. 如請求項1所述的有機發光顯示器，其中該校正單元包括：一偵測單元，耦接於該運算放大器的輸出端與該控制單元，該偵測單元用以偵測該運算放大器的該輸出電壓；以及一栓鎖控制電路，耦接於該偵測單元與該些拴鎖單元，該栓鎖控制電路在該校正程序中根據該偵測單元的偵測結果，依序使該些拴鎖單元的其中之一導通直到該運算放大器的該輸出電壓產生一邏輯準位變化，並且在完成該校正程序後，使該些拴鎖單元進入該拴鎖狀態以使所選擇的該些拴鎖單元其中之一維持導通。
  5. 如請求項2所述的有機發光顯示器，其中該拴鎖單元包括：一第一電晶體，該第一電晶體的源極耦接於該控制單元，該第一電晶體的閘極受控於該校正單元；一第二電晶體，該第二電晶體的汲極耦接於該些電阻之間相對應的該接點，該第二電晶體的源極耦接於該接地端，該第二電晶體的閘極耦接於該第一電晶體的汲極；以及一儲存電容，耦接於該第二電晶體的閘極與該接地端之間。
  6. 如請求項5所述的有機發光顯示器，其中該校正單元於進行該校正程序時，依序導通各該拴鎖單元中的該第一電晶體以對該儲存電容充電，使該第二電晶體導通，以調整該偏壓電流；當該校正單元偵測到該運算放大器輸出的該輸出電壓產生一邏輯準位變化時，該校正單元截止該第一電晶體的運作，以使該些拴鎖單元之一的該第二電晶體導通，而其他拴鎖單元中的該第二電晶體截止，據以驅動該些拴鎖單元進入該拴鎖狀態。
  7. 如請求項1所述的有機發光顯示器，其中該驅動週期包括至少一驅動期間與至少一該校正期間，且在該驅動期間，該控制單 元根據一影像資料驅動輸出單元中的各該緩衝單元輸出一灰階電壓，以使該有機發光顯示器對應顯示一影像畫面。
  8. 如請求項7所述的有機發光顯示器，其中該控制單元是於相鄰的兩驅動期間之間的一間隔時間插入該校正期間。
  9. 如請求項7所述的有機發光顯示器，其中該緩衝單元更包括：一第一開關，耦接於該運算放大器的正相輸入端與該運算放大器的反相輸入端之間；一第二開關，耦接於該運算放大器的反相輸入端與該運算放大器的輸出端之間；以及一第三開關，耦接於該運算放大器的輸出端與該有機發光顯示器的一有機發光顯示面板之間；其中該控制單元在該校正期間中導通該第一開關，並截止該第二開關與該第三開關，以供該校正單元根據該運算放大器輸出的該輸出電壓校正該運算放大器的該輸出偏移電壓；該控制單元在該驅動期間中，同時導通該第二開關與該第三開關，並截止該第一開關，以使該運算放大器輸出該灰階電壓至該有機發光顯示面板。
  10. 一種偏移電壓調整單元，適用於一運算放大器，該運算放大器具有一差動輸入級、一偏壓級、一輸出級，該偏移電壓調整單元耦接於該偏壓級與一接地端之間，該偏移電壓調整單元包括：一電阻串，具有一第一端與一第二端，該第一端與該第二端分別耦接於該偏壓級，且該第一端與該第二端之間串聯耦接多個電阻，各該電阻之間串聯形成多個接點；以及多個拴鎖單元，分別對應耦接於該些接點與該接地端之間，該些拴鎖單元根據一控制信號依序導通，以調整該偏壓級產生的一偏壓電流，該些拴鎖單元並於接收到一栓鎖信號時，進入一拴鎖狀態，以校正該運算放大器的一輸出偏移電壓。
  11. 如請求項10所述的偏移電壓調整單元，其中當該些拴鎖單元進入該拴鎖狀態時，僅該些拴鎖單元中的其中之一維持導通，而其他拴鎖單元處於截止狀態，以校正該運算放大器輸出的該輸出偏移電壓。
  12. 如請求項10所述的偏移電壓調整單元，其中各該拴鎖單元包括：一第一電晶體，該第一電晶體的源極用以接受該控制信號，且該第一電晶體的閘極用以接受該栓鎖信號；一第二電晶體，該第二電晶體的汲極耦接於該些電阻之間相對應的該接點，該第二電晶體的源極耦接於該接地端，該第二電晶體的閘極耦接於該第一電晶體的汲極；以及一儲存電容，耦接於該第二電晶體的閘極與該接地端之間。
  13. 如請求項12所述的偏移電壓調整單元，其中當各該拴鎖單元的該第一電晶體接到該控制信號時，該第一電晶體導通以對該儲存電容充電，使該第二電晶體導通，據以調整該偏壓電流；當各該拴鎖單元的該第一電晶體的閘極接到該栓鎖信號時，該第一電晶體截止運作，以使該些拴鎖單元之一的該第二電晶體導通，而其他拴鎖單元中的該第二電晶體截止，據以驅動該些拴鎖單元進入該拴鎖狀態。
  14. 如請求項10所述的偏移電壓調整單元，其中該偏移電壓調整單元耦接一校正單元，以接受該栓鎖信號，且該校正單元包括：一偵測單元，耦接於該運算放大器的輸出端與該控制單元，該偵測單元用以偵測該運算放大器的該輸出電壓；以及一栓鎖控制電路，耦接於該偵測單元與該些拴鎖單元，該栓鎖控制電路在該校正程序中根據該偵測單元的偵測結果，依序使該些拴鎖單元的其中之一導通直到該運算放大器的該輸出電壓產生一邏輯準位變化，並且在該運算放大器的輸出產生 該邏輯準位變化時，輸出該栓鎖信號以使該些拴鎖單元進入該拴鎖狀態，使所選擇的該些拴鎖單元的其中之一維持導通。
TW102127753A 2013-08-02 2013-08-02 有機發光顯示器的驅動電路以及偏移電壓調整單元 TW201506873A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102127753A TW201506873A (zh) 2013-08-02 2013-08-02 有機發光顯示器的驅動電路以及偏移電壓調整單元
CN201310351054.8A CN104347027A (zh) 2013-08-02 2013-08-13 有机发光显示器的驱动电路以及偏移电压调整单元
US14/070,515 US20150035813A1 (en) 2013-08-02 2013-11-02 Drive circuit of organic light emitting display and offset voltage adjustment unit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102127753A TW201506873A (zh) 2013-08-02 2013-08-02 有機發光顯示器的驅動電路以及偏移電壓調整單元

Publications (1)

Publication Number Publication Date
TW201506873A true TW201506873A (zh) 2015-02-16

Family

ID=52427233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127753A TW201506873A (zh) 2013-08-02 2013-08-02 有機發光顯示器的驅動電路以及偏移電壓調整單元

Country Status (3)

Country Link
US (1) US20150035813A1 (zh)
CN (1) CN104347027A (zh)
TW (1) TW201506873A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573113B (zh) * 2015-09-30 2017-03-01 奇景光電股份有限公司 驅動裝置
TWI662779B (zh) * 2018-07-27 2019-06-11 台達電子工業股份有限公司 逆變器裝置及其控制方法
US10777146B2 (en) 2018-07-16 2020-09-15 Novatek Microelectronics Corp. Source driver

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519062B (zh) * 2013-02-20 2016-01-21 聯詠科技股份有限公司 運算放大器電路及提高其驅動能力的方法
JP6272712B2 (ja) * 2014-03-05 2018-01-31 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
US9444414B2 (en) * 2014-07-11 2016-09-13 Qualcomm Incorporated Current sense circuit using a single opamp having DC offset auto-zeroing
KR102256069B1 (ko) * 2014-09-03 2021-05-25 삼성디스플레이 주식회사 표시 장치 및 그 보상 방법
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路
US9859913B2 (en) * 2015-09-30 2018-01-02 Synaptics Incorporated Calibration of ramp digital to analog converter
KR102579678B1 (ko) * 2016-04-22 2023-09-19 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
JP7049335B2 (ja) * 2016-10-27 2022-04-06 デュアリタス リミテッド ディスプレイドライバを動作させる方法
US10902816B2 (en) * 2017-04-10 2021-01-26 Novatek Microelectronics Corp. Integrated circuit for driving display panel and fan-out compensation method thereof
KR102471752B1 (ko) * 2017-09-21 2022-11-29 삼성전자주식회사 연산 증폭 회로, 그것을 포함하는 데이터 구동 회로, 및 그것들의 동작 방법
US20190325808A1 (en) * 2018-04-20 2019-10-24 Novatek Microelectronics Corp. Display system, driver and method thereof for voltage offset adjustment
CN109341730A (zh) * 2018-11-14 2019-02-15 厦门安斯通微电子技术有限公司 一种灵敏度可调整的轨对轨输出线性霍尔传感器电路
CN111667794A (zh) * 2019-03-07 2020-09-15 三星显示有限公司 源极驱动器及包括其的显示装置
CN112102771B (zh) * 2019-06-17 2022-02-25 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
US11176888B2 (en) * 2019-08-22 2021-11-16 Apple Inc. Auto-zero applied buffer for display circuitry
CN113936586B (zh) * 2019-08-30 2022-11-22 成都辰显光电有限公司 一种像素驱动电路和显示面板
CN111669130B (zh) * 2019-12-03 2023-05-26 西安电子科技大学 一种运算放大器输入失调电压的自动消除电路
CN111028754A (zh) * 2019-12-06 2020-04-17 深圳市华星光电半导体显示技术有限公司 显示面板
KR20210107220A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 증강현실 표시장치
CN114093301B (zh) 2020-07-31 2023-04-11 京东方科技集团股份有限公司 显示装置、像素驱动电路及其驱动方法
CN112116897B (zh) * 2020-10-15 2024-08-02 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法
KR20220158918A (ko) * 2021-05-24 2022-12-02 삼성디스플레이 주식회사 표시 장치
TWI796841B (zh) * 2021-11-18 2023-03-21 友達光電股份有限公司 驅動裝置
CN117318464B (zh) * 2023-11-28 2024-02-06 深圳市晶扬电子有限公司 一种开关功率管可调限流值的限流保护电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192510B2 (ja) * 2002-06-14 2008-12-10 日本電気株式会社 半導体装置
US20080037296A1 (en) * 2006-08-08 2008-02-14 Ta-Ching Hsu Green-mode flyback pulse width modulation apparatus
CN100583647C (zh) * 2006-09-13 2010-01-20 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
KR100873079B1 (ko) * 2007-04-12 2008-12-09 삼성모바일디스플레이주식회사 아날로그 출력 버퍼회로 및 그를 이용한유기전계발광표시장치
US7777573B2 (en) * 2008-05-29 2010-08-17 Himax Technologies Limited Operational amplifier having adjustable bias current and related source driver of display thereof
KR20110034433A (ko) * 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
TWI375397B (en) * 2009-09-29 2012-10-21 Anpec Electronics Corp Offset voltage calibration method and apparatus thereof
TWI425861B (zh) * 2010-04-13 2014-02-01 Leadtrend Tech Corp 校準裝置、方法及其多通道驅動電路及電流平衡方法
KR101878738B1 (ko) * 2011-09-16 2018-07-17 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
TW201315141A (zh) * 2011-09-27 2013-04-01 Integrated Solutions Technology Inc 運算放大器電路結構
FR2986390A1 (fr) * 2012-01-30 2013-08-02 St Microelectronics Rousset Amplificateur operationnel a suppression de tension de decalage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573113B (zh) * 2015-09-30 2017-03-01 奇景光電股份有限公司 驅動裝置
US9922590B2 (en) 2015-09-30 2018-03-20 Himax Technologies Limited Driving apparatus and method for driving display panel thereof
US10777146B2 (en) 2018-07-16 2020-09-15 Novatek Microelectronics Corp. Source driver
TWI728406B (zh) * 2018-07-16 2021-05-21 聯詠科技股份有限公司 源極驅動器
US11211016B2 (en) 2018-07-16 2021-12-28 Novatek Microelectronics Corp. Source driver
TWI756548B (zh) * 2018-07-16 2022-03-01 聯詠科技股份有限公司 源極驅動器
TWI662779B (zh) * 2018-07-27 2019-06-11 台達電子工業股份有限公司 逆變器裝置及其控制方法

Also Published As

Publication number Publication date
US20150035813A1 (en) 2015-02-05
CN104347027A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TW201506873A (zh) 有機發光顯示器的驅動電路以及偏移電壓調整單元
KR100790977B1 (ko) 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
US7623054B2 (en) Differential amplifier, digital-to-analog converter, and display device
US6480132B1 (en) A/D converter with higher speed and accuracy and lower power consumption
US7659777B2 (en) Offset adjustment device, semiconductor device, display device, offset adjustment method, noise detection device, and noise detection method
US7623109B2 (en) Display device
TWI573115B (zh) 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
JP2009152944A (ja) 出力ドライバ回路
KR20060113489A (ko) 오프셋 보정 회로 및 오피 앰프 회로
ITMI20112100A1 (it) Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
CN102447476A (zh) 电流舵型数模转换器
US8570095B1 (en) Offset-compensated active load and method
US10504471B2 (en) Half-power buffer and/or amplifier
US20090276668A1 (en) Scan driver
US11211922B2 (en) Voltage comparator for offset compensation
US20070159442A1 (en) Analog output buffer circuit for flat panel display
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
JP5891811B2 (ja) 全差動増幅回路、コンパレーター回路、ａ／ｄ変換回路、及び電子機器
JP2011205515A (ja) 電圧出力装置
JP6484193B2 (ja) チョッパ型コンパレータ
Tsai et al. A new compact low-offset push–pull output buffer with current positive feedback for a 10-bit LCD source driver
CN117240288B (zh) 一种低失调、低功耗的电压时间转换器
US9462204B2 (en) Analog to digital converter for imaging device