CN106953606B - 全差分放大器及应用其的余量增益电路 - Google Patents

全差分放大器及应用其的余量增益电路 Download PDF

Info

Publication number
CN106953606B
CN106953606B CN201710167888.1A CN201710167888A CN106953606B CN 106953606 B CN106953606 B CN 106953606B CN 201710167888 A CN201710167888 A CN 201710167888A CN 106953606 B CN106953606 B CN 106953606B
Authority
CN
China
Prior art keywords
differential input
input pair
complementary
current source
tail current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710167888.1A
Other languages
English (en)
Other versions
CN106953606A (zh
Inventor
陈鸣
陈敏
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710167888.1A priority Critical patent/CN106953606B/zh
Publication of CN106953606A publication Critical patent/CN106953606A/zh
Application granted granted Critical
Publication of CN106953606B publication Critical patent/CN106953606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38Positive-feedback circuit arrangements without negative feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3084Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

一种全差分放大器,包括第一、第二互补差分输入对,该差分放大器还包括正反馈系统,正反馈系统与第一、第二互补差分输入对连接,用于向第一互补差分输入对和第二互补差分输入对提供正反馈。正反馈系统包括第三互补差分输入对,其包括第一PMOS管和第二PMOS管;第一PMOS管和第二PMOS管的栅极分别与第一互补差分输入对和第二互补差分输入对的输出端连接,第一PMOS管和第二PMOS管的漏极分别与第二互补差分输入对和第一互补差分输入对的输出端连接。基于上述全差分放大器,还提出一种余量增益电路,采用相关电平位移方法。本发明的全差分放大器具有功耗低、速度快、转换速率高且电路结构简单的优点,借助相关电平位移技术能实现高速高精度的余量增益电路。

Description

全差分放大器及应用其的余量增益电路
技术领域
本发明属于模数转换器领域,更具体地涉及一种全差分放大器及应用其的余量增益电路。
背景技术
流水线模数转换器(ADC)是一种能实现高速高精度的模数转换器,被广泛应用于通信系统和互补金属氧化半导体(CMOS)图像传感器中。在传统的流水线ADC设计中,跨导运算放大器(OTA)占了模拟域功耗的主要部分,因此,设计高性能的OTA对整个ADC来说至关重要。
现有的OTA一般分为套筒式OTA、折叠式OTA、两级OTA。如图1(a)所示为套筒式共源共栅(Telescopic Cascode)OTA,其增益较大、速度最快,功耗最低,但其输入输出摆幅最小,接成单位增益时,工作范围很小;图1(b)为折叠式共源共栅(Folded Cascode)OTA,其输入输出摆幅都较大,但其功耗比套筒式共源共栅OTA增加了一倍,噪声性能和增益也比套筒式共源共栅OTA差;图1(c)为两级(Two-Stage)OTA,其增益和输出摆幅都较大,但其频率响应最差,通常需要阻容(RC)补偿网络,且功耗在三种类型的OTA中最大。随着CMOS工艺的不断发展,尤其当电源电压降低到1V以下时,晶体管的本征增益迅速下降,套筒式OTA和折叠式OTA的输入输出摆幅严重受限,它们的增益也大大降低,其性能已经不能满足于低电压设计需求;两级OTA能满足以上需求,但其功耗最大,不符合低功耗的设计理念。通常,解决增益问题的办法是在套筒式OTA和折叠式OTA中的共源共栅管上引入增益增强(gain-boosting)技术,提高OTA的开环增益,但这种技术会引入复杂的频率响应,增加的功耗也较大。
本发明以反相器为基础,提出了一种新型全差分放大器,并采用相关电平位移CLS技术,可以取代传统的OTA余量放大器。
发明内容
基于以上问题,本发明的目的在于提出一种全差分放大器及应用其的余量增益电路,用于解决以上技术问题的至少之一。
为解决上述技术问题,作为本发明的一个方面,本发明提出了一种全差分放大器,包括第一互补差分输入对、第二互补差分输入对,该差分放大器还包括正反馈系统,该正反馈系统与第一互补差分输入对和第二互补差分输入对连接,用于向第一互补差分输入对和第二互补差分输入对提供正反馈。
进一步地,上述正反馈系统包括第三互补差分输入对。
进一步地,上述第三互补差分输入对包括第一PMOS管和第二PMOS管;该第一PMOS管和第二PMOS管的栅极分别与第一互补差分输入对和第二互补差分输入对的输出端连接,该第一PMOS管和第二PMOS管的漏极分别与第二互补差分输入对和第一互补差分输入对的输出端连接。
进一步地,上述正反馈系统还包括第三尾电流源,该第三尾电流源由MOS管组成,其偏置由偏置网络产生,其漏极与第一PMOS管和第二PMOS管的源极均连接,用于确保正反馈系统的对称性。
进一步地,上述全差分放大器还包括与第一互补差分输入对和第二互补差分输入对均连接的第一尾电流源和第二尾电流源,所述第一互补差分输入对、第二互补差分输入对、第一尾电流源和第二尾电流源均由MOS管组成。
进一步地,上述第一互补差分输入对和第二互补差分输入对均由一对互补的MOS器件组成,该第一互补差分输入对的一对互补的MOS器件的栅极相连至负输入端VIN,漏极相连至正输出端VOP,源极分别与第一尾电流源和第二尾电流源的漏极相连;该第二互补差分输入对的一对互补的MOS器件的栅极相连至正输入端VIP,漏极相连至负输出端VON,源极分别与第一尾电流源和第二尾电流源的漏极相连。
进一步地,上述第一尾电流源为PMOS管,第二尾电流源为NMOS管。
进一步地,上述第一尾电流源的偏置由偏置网络产生,第二尾电流源的偏置为输出开关电容共模负反馈的反馈点。
进一步地,上述第一互补差分输入对、第二互补差分输入对和第三互补差分输入对均由一对尺寸相等的MOS器件组成。
为解决上述技术问题,作为本发明的另一个方面,本发明还提出了一种余量增益电路,包括上述的全差分放大器,该余量增益电路还采用相关电平位移(CLS)方法。
本发明提出的全差分放大器及应用其的余量增益电路,具有以下有益效果:
1、本发明在反相器的基础上进行改进,得到了全差分放大器,该差分放大器利用正反馈技术,提高了放大器的直流增益。与传统的OTA相比,本发明提出的放大器的增益高于同类型的OTA,且其结构更简单、面积更小,在相同电流的条件下,得益于反相器的快速充放电特性,本发明的放大器速度更快,输出摆幅更高;
2、本发明的全差分放大器结合相关电平位移(CLS)方法,可取代传统余量增益电路(MDAC)中的跨导运算放大器(OTA),实现低功耗高速高精度流水线模数转换器(ADC)的设计;
3、本发明的全差分放大器在0.18μm标准互补金属氧化半导体(CMOS)工艺下,仿真得到其开环增益在50dB以上,采用相关电平位移(CLS)方法,可以将本发明提出的全差分放大器的等效增益进一步提高至80dB以上,MDAC的输出误差在0.1%以下,满足10bit精度ADC的设计需要。
附图说明
图1(a)是套筒式共源共栅OTA的电路结构图;
图1(b)是折叠式共源共栅OTA的电路结构图;
图1(c)是两级OTA的电路结构图;
图2是现有技术中基于反相器的全差分放大器;
图3是本发明提出的全差分放大器的简单示意图;
图4是本发明一实施例提出的全差分放大器的电路结构图;
图5(a)是本发明一实施例提出的全差分放大器的幅频特性图;
图5(b)本发明一实施例提出的全差分放大器的相频特性图;
图6是本发明一实施例提出的余量增益电路的电路结构图;
图7是本发明一实施例提出的余量增益电路的控制时序图;
图8是图6中余量增益电路的输出瞬态响应图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
总的来说,本发明基于反相器,并利用正反馈技术提高了全差分放大器的输出电阻,从而提高了全差分放大器的直流增益。
如图2所示,是现有的基于反相器的全差分放大器,其等效输入跨导为2gml,在同样负载下,增益带宽积(GBW)为传统OTA的两倍,所以,它能满足高速设计的要求。然而,随着工艺尺寸和电源电压的缩减,晶体管的本征增益越来越小,如在0.18μm标准CMOS工艺下,电源电压为1.8V,反相器的差模小信号增益典型值约25dB;在10bit流水线ADC的设计中,为保证级间误差小于0.5LSB,采样保持器和首级余量增益电路的放大器增益通常需要在73dB以上,考虑增益非线性,一般放大器的开环增益设计应在80dB以上。此时,图2所示的放大器增益太小,不适用于高精度ADC设计。
为此,本发明提出如图3所示的全差分放大器,图3为其简单示意图,则本发明的主要思想为:在反相器的输出端引入正反馈,以提高反相器的输出阻抗,从而提高它的增益。图3中只示出了单端结构,反相器的输出节点P外接了一个增益为-1的缓冲器(Buffer),负号表示相位相反,然后通过一个共源级接法PMOS管M3反馈到P点,形成正反馈。引入正反馈后,节点P处的输出电阻变为:
Figure BDA0001249620080000041
其中,gm3为PMOS管M3的跨导,ro1为M1的等效电阻,ro2为M2的等效电阻。从式(1)可以看出,只要gm3(ro1//ro2)小于1,rout就是一个正的输出电阻,且gm3(ro1//ro2)与1越接近,rout的值越大。由于gm3是一个很小的值,所以M3消耗的电流很少,满足低功耗设计的要求。
具体地,本发明公开了一种全差分放大器,包括第一互补差分输入对、第二互补差分输入对,该差分放大器还包括正反馈系统,该正反馈系统与第一互补差分输入对和第二互补差分输入对连接,用于向第一互补差分输入对和第二互补差分输入对提供正反馈。
上述正反馈系统包括第三互补差分输入对。
进一步地,上述正反馈系统还包括第三尾电流源,该第三尾电流源由MOS管组成,其偏置由偏置网络产生,其漏极与第一PMOS管和第二PMOS管的源极均连接,用于确保正反馈系统的对称性。
进一步地,上述全差分放大器还包括与第一互补差分输入对和第二互补差分输入对均连接的第一尾电流源和第二尾电流源。
上述第一互补差分输入对、第二互补差分输入对、第三互补差分输入对、第一尾电流源、第二尾电流源和第三尾电流源均由金属-氧化物-半导体场效应晶体(MOS)管组成。
优选地,上述第一互补差分输入对和第二互补差分输入对均由一对互补的MOS器件组成;第一互补差分输入对的一对互补的MOS器件的栅极相连至负输入端VIN,漏极相连至正输出端VOP,源极分别与第一尾电流源和第二尾电流源的漏极相连;第二互补差分输入对的一对互补的MOS器件的栅极相连至正输入端VIP,漏极相连至负输出端VON,源极分别与第一尾电流源和第二尾电流源的漏极相连。
优选地,上述第三互补差分输入对由第一P型金属-氧化物-半导体场效应晶体(PMOS)管和第二P型金属-氧化物-半导体场效应晶体(PMOS)管组成,第一PMOS管的栅极与正输出端VOP连接,漏极与负输出端VON连接;第二PMOS管的栅极与负输出端VON连接,漏极与正输出端MOP连接;第一PMOS管和第二PMOS管的源极均与第三尾电流源连接。即,第三互补差分输入对的两个PMOS管的漏极交叉相连到全差分放大器的输出端,在输出端形成正反馈,提高小信号输出电阻,从而提高全差分放大器的直流增益。
上述第一尾电流源为PMOS管,第二尾电流源为NMOS管。
优选地,上述第一尾电流源和第三尾电流源的源极与电源VDD连接,栅极分别与偏置网络VBP及VBP1连接;第二尾电流源的源极接地,栅极与输出开关电容共模负反馈的反馈点VFB连接。
优选地,上述第一互补差分输入对、第二互补差分输入对和第三互补差分输入对均由一对尺寸相等的MOS器件组成。
实际设计时,第三尾电流源的电流较小,只要第三尾电流源和第三互补差分输入对工作在饱和区,它们的尺寸应该尽可能的小,以免增加输出端的寄生电容。仔细验证第三互补差分输入对的跨导和第一互补差分输入对的输出电阻关系,以保证反馈后的输出电阻为正值。本发明的全差分放大器采用了开关电容共模负反馈形式,反馈节点VFB选为N型尾电流源的栅极,VBP和VBP1由偏置电路产生。由于全差分放大器采用的是互补输入,增加了输入端的寄生电容,这样会引入误差。可以采用电容抵消技术,在放大器的输入端分别接一组虚拟(dummy)器件接到VON和VOP,它们各自结成MOS电容形式,这样能减小输入电容引起的增益误差。
上述差分放大器利用正反馈技术,提高了放大器的直流增益。与传统的OTA相比,本发明提出的放大器的增益高于同类型的OTA,且其结构更简单、面积更小,在相同电流的条件下,得益于反相器的快速充放电特性,本发明的放大器速度更快,输出摆幅更高。
本发明还提出了一种余量增益电路,包括上述的全差分放大器,该余量增益电路还采用相关电平位移(CLS)方法。
以下通过具体实施例对本发明提出的全差分放大器及应用其的余量增益电路进行详细描述。
实施例1
如图4所示,本实施例提出一种全差分放大器,包括第一互补差分输入对101、第二互补差分输入对102,及均与第一互补差分输入对101和第二互补差分输入对102连接的第一尾电流源104和第二尾电流源105,该全差分放大器还包括正反馈系统103,与第一互补差分输入对101和第二互补差分输入对102连接,用于向第一互补差分输入对101和第二互补差分输入对102提供正反馈。
具体地,第一互补差分输入对101具有两个尺寸大小相等,互补的MOS管M1A和M1B,该两个MOS管M1A和M1B的栅极相连接至负输入端VIN,M1A和M1B的漏极相连接至正输出端VOP
第二互补差分输入对102具有两个尺寸大小相等、互补的MOS管M2A和M2B,该两个MOS管M2A和M2B的栅极相连接至正输入端VIP,M2A和M2B的漏极相连接至负输出端VON
正反馈系统103包括第三尾电流源和第三互补差分输入对,第三尾电流源为MOS管M4,第三互补差分输入对为一对尺寸大小相等且互补的PMOS管M3A和M3B,M3A的栅极与正输出端VOP连接,M3B的栅极与负输出端VON连接,M3A和M3B的漏极交叉连接至负输出端VON和正输出端VOP,M3A和M3B的源极与尾电流源的MOS管M4的漏极连接;M4的栅极连接至VBP1,源极连接至电源VDD
第一尾电流源104为PMOS管M5,其漏极与M1B和M2B的源极连接,其栅极连接至VBP,源极连接至电源VDD
第二尾电流源105为PMOS管M6,其漏极与M1A和M2A的源极连接,其栅极连接至输出开关电容共模负反馈的反馈点,源极接地连接。
本实施例的正反馈系统103的第三互补差分输入对M3A、M3B的漏极交叉相连到反相器的输出端,实现图3中的-1倍增益。
本实施例的全差分放大器采用了开关电容共模负反馈形式,反馈节点VFB选为N型尾电流源的栅极,VBP和VBP1由偏置电路产生。由于全差分放大器采用的是互补输入,增加了输入端的寄生电容,这样会引入误差。可以采用电容抵消技术,如图4所示,在放大器的输入端分别接一组虚拟(dummy)器件106和107接到VON和VOP,它们各自结成MOS电容形式,这样能减小输入电容引起的增益误差。
比较本实施例提出的全差分放大器和图2所示的放大器,得到如图5(a)和图5(b)所示的放大器的幅频特性对比图和相频特性对比图。其中,本实施例的全差分放大器和图2中的放大器设计在相同尺寸和电流下。由图5(a)可知,图2结构的放大器的增益约25dB,而本实施例的全差分放大器的增益约为52dB,这说明正反馈网络提升了反相器的输出阻抗;从图5(b)可以看出,本实施例中全差分放大器的正反馈系统改变了原有的极点频率,但相位裕度仍然大于70°,不会产生环路稳定性问题。
实施例2
如图6所示,本实施例提出一种余量增益电路(MDAC),该电路采用实施例1中的全差分放大器(见图6中虚线框内结构),并引入了CLS技术,提高放大器的等效增益。C1和C2为大小相同的采样电容,MDAC的输出能实现2VIN-VDAC,其中VIN为输入电压,VDAC为子数模转换器(Sub-DAC)的输出电压。
由于当放大器输出至最大摆幅时,正反馈系统的第三互补差分输入对M3A和M3B可能进入线性区,这会使得放大器的增益下降,然而,借助CLS方法,可以使放大器的最终输出始终稳定在共模输出电平VCM附近,保持放大器的增益,从而降低增益非线性。
如图7所示,是本实施例提出的MDAC的控制时序图,由于余量增益电路结构采用了相关电平位移(CLS)方法,因此可进一步提高放大器的等效增益。其中CK1和CK2是双相不交叠时钟,CK1P和CK1PD为提前关断时钟,它们可以消除开关的电荷注入。当CK1为高,CK2为低时,电容C1和C2对输入信号采样;当CKl为低,CK2为高时,MDAC进行信号放大,整个CK2相可以分为估值(Estimate)和电平位移(Level shift)两相:
(a)当CKES为高,CKCL为低时,进入估值相,此时,MDAC对信号进行两倍放大,这一过程与传统的MDAC放大相完全相同,其输出为Vout(ES),它可以表示为:
Figure BDA0001249620080000081
式中TES=AvC2/(C1+C2+Gn),AV是放大器的开环增益,Cin是运放输入端的寄生电容。由于放大器的有限增益,C1不可能把电荷完全传输给C2,因此,Vout(ES)存在误差。若Av的值较小,则误差较大。
(b)当CKES为低,CKCL为高时,进入位移相,此时,电容CCLs直接跨接到运放输出和VO两端,MDAC进行电平位移,最终输出值为Vout(CL)。在估值相时,CCLS一端接共模电平VCM,它存储了输出误差,此时再将它接到运放的输出端,则运放的输出端会被强制拉回到VCM附近,而运放的输入端会出现一个更精确的虚地,这样,C1进一步把误差电荷传输给C2,使最终输出更接近理想值。位移相结束时的输出可表示为:
Figure BDA0001249620080000091
Figure BDA0001249620080000092
Figure BDA0001249620080000093
TCLQ为运放闭环工作时的等效增益,T为运放的直流增益,λ为衰减系数,CCLS是用于电平位移的电容,CL是运放的负载电容。从式(4)可以看出,位移相的等效增益TCLQ约为原增益的平方。由于电平位移过程中存在非理想效应,等效增益出现了衰减因子1/(1+λ)。由式(5)可以得到,衰减因子与CCLS、CL以及运放输入端的寄生电容Cin有关,在给定了负载的情况下,应尽量增大CCLS同时减小Cin,使得增益衰减程度最低。
如图8所示,是图6中结构的输出瞬态响应图。当输入信号为400mV时,理想输出为800mV。采样时输出被复位,其值为0;当进入估值相时,运放的输出端摆幅最大,由于运放增益较低,输出离800mV较远;当进入位移相时,运放输入端更接近虚地,而运放输出端被拉回到VCMO附近,此时输出VO更接近理想值800mV,仿真值为799.95mV,其增益误差小于0.1%。
从上述描述可知,实施例1中的全差分放大器作为MDAC中的运放,其本身增益最高时可达52dB,采用CLS技术后,考虑运放的非线性和增益衰减,在0.18μm标准CMOS工艺下,其等效增益可以达到80dB以上,输出误差在0.1%以下,满足10bit精度ADC的设计需要。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种全差分放大器,包括第一互补差分输入对、第二互补差分输入对,其特征在于,还包括正反馈系统,所述正反馈系统与所述第一互补差分输入对和第二互补差分输入对连接,用于向所述第一互补差分输入对和第二互补差分输入对提供正反馈;
其中,所述正反馈系统包括第三互补差分输入对,第三互补差分输入对包括第一PMOS管和第二PMOS管;所述第一PMOS管和第二PMOS管的栅极分别与所述第一互补差分输入对和第二互补差分输入对的输出端连接,所述第一PMOS管和第二PMOS管的漏极分别与所述第二互补差分输入对和第一互补差分输入对的输出端连接。
2.如权利要求1所述的全差分放大器,其特征在于,所述正反馈系统还包括第三尾电流源,所述第三尾电流源由MOS管组成,其偏置由偏置网络产生,其漏极与所述第一PMOS管和第二PMOS管的源极均连接,用于确保所述正反馈系统的对称性。
3.如权利要求1所述的全差分放大器,其特征在于,所述全差分放大器还包括与所述第一互补差分输入对和第二互补差分输入对均连接的第一尾电流源和第二尾电流源,所述第一互补差分输入对、第二互补差分输入对、第一尾电流源和第二尾电流源均由MOS管组成。
4.如权利要求3所述的全差分放大器,其特征在于,所述第一互补差分输入对和第二互补差分输入对均由一对互补的MOS器件组成,所述第一互补差分输入对的一对互补的MOS器件的栅极相连至负输入端VIN,漏极相连至正输出端VOP,源极分别与所述第一尾电流源和第二尾电流源的漏极相连;所述第二互补差分输入对的一对互补的MOS器件的栅极相连至正输入端VIP,漏极相连至负输出端VON,源极分别与所述第一尾电流源和第二尾电流源的漏极相连。
5.如权利要求3所述的全差分放大器,其特征在于,所述第一尾电流源为PMOS管,所述第二尾电流源为NMOS管。
6.如权利要求5所述的全差分放大器,其特征在于,所述第一尾电流源的偏置由偏置网络产生,所述第二尾电流源的偏置为输出开关电容共模负反馈的反馈点。
7.如权利要求1所述的全差分放大器,其特征在于,所述第一互补差分输入对、第二互补差分输入对和第三互补差分输入对均由一对尺寸相等的MOS器件组成。
8.一种余量增益电路,包括如权利要求1~7中任一项所述的全差分放大器,所述余量增益电路还采用相关电平位移方法。
CN201710167888.1A 2017-03-20 2017-03-20 全差分放大器及应用其的余量增益电路 Active CN106953606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710167888.1A CN106953606B (zh) 2017-03-20 2017-03-20 全差分放大器及应用其的余量增益电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710167888.1A CN106953606B (zh) 2017-03-20 2017-03-20 全差分放大器及应用其的余量增益电路

Publications (2)

Publication Number Publication Date
CN106953606A CN106953606A (zh) 2017-07-14
CN106953606B true CN106953606B (zh) 2020-04-21

Family

ID=59473291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710167888.1A Active CN106953606B (zh) 2017-03-20 2017-03-20 全差分放大器及应用其的余量增益电路

Country Status (1)

Country Link
CN (1) CN106953606B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067371B (zh) * 2018-06-22 2021-11-12 东南大学 一种无电阻网络可编程增益放大器电路
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
CN109873964A (zh) * 2018-12-28 2019-06-11 中国科学院微电子研究所 环形放大器及应用其的余量增益电路
CN110048681B (zh) * 2019-04-28 2024-05-10 东南大学 一种电流注入式e类功率放大器
CN112234948B (zh) * 2020-10-26 2022-09-06 成都华微电子科技股份有限公司 高速高线性度时间交叉动态运算放大器电路
CN112436840B (zh) * 2020-11-26 2024-06-07 中国科学院微电子研究所 一种采样保持电路以及包含其的模数转换器
CN115118237B (zh) * 2021-03-23 2024-10-15 圣邦微电子(北京)股份有限公司 全差分运算放大器和全差分运算放大器电路
CN114499424B (zh) * 2021-12-13 2024-09-13 南开大学 应用于两级模数转换器的差分放大器、校准电路及校准方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路
CN102098014A (zh) * 2010-12-24 2011-06-15 清华大学 带有预放大器的互补循环折叠增益自举跨导运算放大器
CN104270107A (zh) * 2014-10-28 2015-01-07 李梦雄 一种有源前馈电路构成频率补偿的差分运算放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972623B2 (en) * 2004-03-11 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Differential amplifier without common mode feedback

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路
CN102098014A (zh) * 2010-12-24 2011-06-15 清华大学 带有预放大器的互补循环折叠增益自举跨导运算放大器
CN104270107A (zh) * 2014-10-28 2015-01-07 李梦雄 一种有源前馈电路构成频率补偿的差分运算放大器

Also Published As

Publication number Publication date
CN106953606A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN102291103B (zh) 动态体偏置型c类反相器及其应用
TW201409934A (zh) 用於放大輸入訊號的開關電容器放大器
CN102545806B (zh) 差动放大器
WO2020042436A1 (zh) 缓冲电路及缓冲器
Cao et al. An operational amplifier assisted input buffer and an improved bootstrapped switch for high-speed and high-resolution ADCs
US20040212431A1 (en) High-speed low-power dynamic current biased operational amplifier
CN106292818A (zh) 适于流水线adc的全差分参考电压产生电路及无线通信设备
CN111817719B (zh) 适用流水线型adc的参考电平缓冲器及流水线型adc
CN117631740A (zh) 一种差分参考电压产生电路及电子设备
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
Megawer et al. An adaptive slew rate and dead zone ring amplifier
CN115664350A (zh) 一种用于高精度高速流水线adc的高增益高带宽运算放大器
CN111431490B (zh) 一种用于流水线adc的全差分放大器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
CN110768636A (zh) 一种用于多级运算放大器的稳定性补偿方法及电路结构
JP2007274631A (ja) 差動増幅回路
CN106712731B (zh) 一种运算放大器
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN113193872B (zh) 一种用于时间域模数转换器的电压时间转换器
US11381207B2 (en) Apparatus and method for an analog to digital converter
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
TWI759663B (zh) 放大器裝置與偏移消除方法
Shu et al. A power-efficient 10-bit 40-MS/s sub-sampling pipelined CMOS analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant