CN109905105B - 低延迟低电压电流比较器及电路模块 - Google Patents
低延迟低电压电流比较器及电路模块 Download PDFInfo
- Publication number
- CN109905105B CN109905105B CN201910118564.8A CN201910118564A CN109905105B CN 109905105 B CN109905105 B CN 109905105B CN 201910118564 A CN201910118564 A CN 201910118564A CN 109905105 B CN109905105 B CN 109905105B
- Authority
- CN
- China
- Prior art keywords
- stage circuit
- nmos transistor
- amplifying stage
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 32
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 description 20
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- OUXCBPLFCPMLQZ-WOPPDYDQSA-N 4-amino-1-[(2r,3s,4s,5r)-4-hydroxy-5-(hydroxymethyl)-3-methyloxolan-2-yl]-5-iodopyrimidin-2-one Chemical compound C[C@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C(=O)N=C(N)C(I)=C1 OUXCBPLFCPMLQZ-WOPPDYDQSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供了一种低延迟低电压电流比较器及电路模块。根据本发明的基于改进共源共栅电流镜的低延迟低电压电流比较器包括：基于共源共栅电流镜级改进电路和放大级电路，其中改进型共源共栅电流镜级电路的输出端连接至放大级电路的输入端。本发明提供了一种电流比较器，其具有较低的功耗和较低的比较延迟；其中，本发明的电路改进基于共源共栅电流镜，改进后的结构能够工作在低电源电压；共源共栅结构的引入使得电路输入级具有较大的输出阻抗，并通过放大级对信号放大，以得到轨对轨输出电平。
Description
技术领域
本发明涉及电子电路领域，尤其涉及一种基于改进共源共栅电流镜的低延迟低电压电流比较器及电路模块。
背景技术
随着集成电路的发展，高性能的电路设计成为了难题，电流模电路相比于电压模电路具有更好的传输特性。在高频工作时不需要考虑杂散电容和寄生电容的影响，并且能够在低电源电压工作，在静态工作点固定的情况比电压模电路具有更好的输入裕度特性。
电流比较器作为ADC(Analog-to-Digital Converter，模数转换器)的接口，负责将模拟信号转化成数字信号，所以电流比较器的性能好坏对ADC的性能有很大影响。通常电流比较器在Flash ADC中不是单独存在，当其功耗过高时会严重影响到整个ADC的性能。对于电流比较器，通常关心的是它的功耗和传播延迟，因此，设计低功耗低延迟的电流比较器是非常重要的。
电流比较器通常分为两类，第一类是将输入电流与电路的静态工作电流进行比较，该电路的原理图1所示，A1是电路的输入级，负责将电流转换为可供增益级处理的电压，A2作为反馈，控制电路的阻抗特性和幅频特性，并且能够改善电路的传输特性，A3作为增益级使得电路能够产生轨对轨输出电压，C1和C2为节点电容和杂散电容。该类型电路可以用于简单的电流修正比如CMFB(共模反馈)电路。第二类是比较双端输入电流，该结构通常是由差分结构组成，常用到差分放大器，差分放大器可以抑制共模噪声并且提高电路的处理的精度，但该类型电路的缺点是提高了电路的复杂性和流片的面积与成本，通常该结构适用于并行的ADC。
电流比较器的输入级通常可以通过简单的电流镜来实现，但由于电流镜的有限的输出阻抗和电流传递误差，使得电路的优化通常需要改善电路的恒流特性。
1994年，Traff等人提出了基于源随级的电流比较器如图2所示，该结构具有低延迟和高精度的特点，但是该结构存在一个严重的缺点，在输入裕度范围内有部分存在死区，亦即在输入电压动态范围内，小部分信号输入可能存在死区(无法正常输出信号，即输入管M01与M02同时关断)。
为了改进传统的电流比较器，Badal等人提出了基于威尔逊电流镜的电流比较器，其原理图如图3所示，该比较器的原理是通过威尔逊电流镜将输入电流传递到输出级，并通过产生的输出电流以及较高的输出阻抗，将电流信号转换为电压信号。该结构取得了良好的比较精度，但该结构不适用于低压应用，当电源电压小于1V时，输入管很难保持全部饱和，从而会导致部分电路的非线性失真。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够工作在低电源电压下并且具有较低的功耗和较低的比较延迟的基于改进共源共栅电流镜的低延迟低电压电流比较器。
根据本发明，提供了一种基于改进共源共栅电流镜的低延迟低电压电流比较器，包括：共源共栅电流镜级电路和放大级电路，其中共源共栅电流镜级电路的输出端连接至放大级电路的输入端。
优选地，共源共栅电流镜级电路包括：基准电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极互连并连接至第三NMOS晶体管的栅极和第四NMOS晶体管的栅极，作为输入端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输出端。
优选地，共源共栅电流镜级电路中与输入端连接的MOS晶体管的沟道长宽比比例是1:1。
优选地，放大级电路包括：依次连接的电平移位级、放大级和反相器。
优选地，电平移位级包括：第一放大级电路NMOS晶体管、第二放大级电路NMOS晶体管和第三放大级电路PMOS晶体管；其中第一放大级电路NMOS晶体管的栅极和第二放大级电路NMOS晶体管的栅极相连作为输入端以接收输入信号；第三放大级电路PMOS晶体管的栅极接收基准输入信号，第一放大级电路NMOS晶体管的漏极和第二放大级电路NMOS晶体管的源极相连，第二放大级电路NMOS晶体管的漏极连接至第三放大级电路PMOS晶体管的漏极，第一放大级电路NMOS晶体管的源极接地，第三放大级电路PMOS晶体管的源极接电源电压。
优选地，放大级包括：第四放大级电路NMOS晶体管、第五放大级电路PMOS晶体管、第六放大级电路PMOS晶体管、以及第七放大级电路NMOS晶体管；其中，第四放大级电路NMOS晶体管的栅极连接至电平移位级的输出端，第五放大级电路PMOS晶体管的栅极接基准输入信号，第四放大级电路NMOS晶体管的漏极和第五放大级电路PMOS晶体管的漏极相连并连接至第七放大级电路NMOS晶体管的栅极，第四放大级电路NMOS晶体管的源极和第七放大级电路NMOS晶体管的源极接地，第五放大级电路PMOS晶体管的源极和第六放大级电路PMOS晶体管的源极接电源电压，第六放大级电路PMOS晶体管的栅极接另一基准输入信号，第六放大级电路PMOS晶体管的漏极以及第七放大级电路NMOS晶体管的漏极相连作为放大级的输出端。
优选地，反相器包括：第八放大级电路PMOS晶体管以及第九放大级电路NMOS晶体管；其中第八放大级电路PMOS晶体管的源极接电源电压，第九放大级电路NMOS晶体管的源极接地，第八放大级电路PMOS晶体管的栅极和第九放大级电路NMOS晶体管的栅极相连并连接至放大级的输出端，第八放大级电路PMOS晶体管的漏极和第九放大级电路NMOS晶体管的漏极相连并作为反相器的输出端。
本发明还提供了一种电路模块，包括上述基于改进共源共栅电流镜的低延迟低电压电流比较器。
本发明提供了一种电流比较器，其具有较低的功耗和较低的比较延迟；其中，本发明的电路改进基于共源共栅电流镜，改进后的结构能够工作在低电源电压；共源共栅结构的引入使得电路输入级具有较大的输出阻抗，并通过放大级对信号放大，以得到轨对轨输出电平。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了电路比较器的基本原理。
图2示意性地示出了现有技术提出的改进的基于源随级的电流比较器。
图3示意性地示出了基于威尔逊电流镜的电流比较器。
图4示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的总体结构框图。
图5示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜。
图6示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜输出阻抗小信号模型。
图7示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的放大级电路。
图8示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的示例结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的总体结构框图。
如图4所示，根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器包括：共源共栅电流镜级电路100和放大级电路200，其中共源共栅电流镜级电路100的输出端连接至放大级电路200的输入端。
更具体地，图5示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜。
如图5所示，根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜包括：基准电流源IR、第一NMOS晶体管MM1、第二NMOS晶体管MM2、第三NMOS晶体管MM3和第四NMOS晶体管MM4；其中，第一NMOS晶体管MM1和第二NMOS晶体管MM2的源极接地VSS(即，连接接地电压)；第一NMOS晶体管MM1的栅极和第二NMOS晶体管MM2的栅极互连并连接至第三NMOS晶体管MM3的栅极和第四NMOS晶体管MM4的栅极，作为输入端；第一NMOS晶体管MM1的漏极连接至第四NMOS晶体管MM4的源极，第二NMOS晶体管MM2的漏极连接至第三NMOS晶体管MM3的源极；第三NMOS晶体管MM3的栅极、第四NMOS晶体管MM4的栅极、第四NMOS晶体管MM4的漏极均连接至基准电流源IR；第三NMOS晶体管MM3的漏极作为输出端。
由于CMOS电路的高度集成，对于电源电压的需求也日益增加，低压应用通常指电源电低于1V的应用，作为输入级的电流镜也被应用于各种电路中。常见的威尔逊电流镜和共源共栅电流镜难于在低电源电压下工作，为了改善电路难于工作在低压，使得电路能够更好地工作在低电源电压，本发明提出一种基于共源共栅电流镜的改进结构。
采用改进型共源共栅电流镜，如图5所示。A端的电压直接串接到MM1的栅极，对于端点A的电压裕度可以由式(1)表示，忽略沟道调制效应后，其输出阻抗为式(2)，其输出电阻的等效小信号模型如图6所示，从公式(1)可以看出改进型输入级具有更好的输入裕度，且其输出阻抗也远高于简单的电流镜，适用于低电源电压应用，并且同样地具有共源共栅电流镜的屏蔽特点(MM2的漏极电压不受MM3的漏极电压变化)，可以抑制由于电流镜不匹配带来的非线性失真问题。
VDD>VA>Vthm4 (1)
因为改进型共源共栅结构同样存在一些问题，相较于简单电流镜，改进型输入级的输出级多一个MOS管的压降(如公式(3)所示)，所以需要引入放大级用以放大信号。当端口A的电压约等于VDD时，VB'＝VB。
V′B＝VDD-(Vds2+Vds3) (3)
优选地，共源共栅电流镜级电路中与输入端连接的MOS晶体管的沟道长宽比比例是1:1。这样做是为了减小输入电容的同时保证输入管具有一定大小的阻抗。
图7示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的放大级电路。
为了进一步改善电路功能，引入放大级，放大级由三部分组成，第一部分为电平移位级，第二部分为放大级，第三部分为反相器。如图7所示，M1-M3组成了电平移位级，M4-M7组成了放大级，M8-M9组成了反相器，
也就是说，如图7所示，根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的放大级电路包括：依次连接的电平移位级、放大级和反相器。
更具体地，如图7所示，电平移位级包括：第一放大级电路NMOS晶体管M1、第二放大级电路NMOS晶体管M2和第三放大级电路PMOS晶体管M3；其中第一放大级电路NMOS晶体管M1的栅极和第二放大级电路NMOS晶体管M2的栅极相连作为输入端以接收输入信号Vin；第三放大级电路PMOS晶体管M3的栅极接基准输入信号VB1，第一放大级电路NMOS晶体管M1的漏极和第二放大级电路NMOS晶体管M2的源极相连，第二放大级电路NMOS晶体管M2的漏极连接至第三放大级电路PMOS晶体管M3的漏极作为电平移位级的输出端，第一放大级电路NMOS晶体管M1的源极接地VSS，第三放大级电路PMOS晶体管M3的源极接电源电压VDD。
因为改进型电流镜的输出裕度有限，并且在不同的工艺角和不同温度的条件下呈现不同的电平状态，当600mV<VB且VB<700mV时会使得下一级的放大器的输入管阻抗偏大(对应于图中的M4)，M4的压降增加，M5进入线性区，从而导致信号产生失真，最终的结果是会增加电路的延迟。
该电路的目的是将输入电平Vin的电平转为相对较高的电平状态，其转换如公式(4)所示，当输入MOS管内阻(M4和M5的内阻)相较于M3的内阻较小时，可以得到一个较高的输出电平，从而使得下一级放大器能够工作在不同的温度和不同的工艺角。
Vdm4＝VDD-(Vdsm3+Vdsm4) (4)
此外，如图7所示，放大级包括：第四放大级电路NMOS晶体管M4、第五放大级电路PMOS晶体管M5、第六放大级电路PMOS晶体管M6、以及第七放大级电路NMOS晶体管M7；其中，第四放大级电路NMOS晶体管M4的栅极连接至电平移位级的输出端，第五放大级电路PMOS晶体管M5的栅极接基准输入信号VB1，第四放大级电路NMOS晶体管M4的漏极和第五放大级电路PMOS晶体管M5的漏极相连并连接至第七放大级电路NMOS晶体管M7的栅极，第四放大级电路NMOS晶体管M4的源极和第七放大级电路NMOS晶体管M7的源极接地，第五放大级电路PMOS晶体管M5的源极和第六放大级电路PMOS晶体管M6的源极接电源电压，第六放大级电路PMOS晶体管M6的栅极接另一基准输入信号VB，第六放大级电路PMOS晶体管M6的漏极以及第七放大级电路NMOS晶体管M7的漏极相连作为放大级的输出端。
在一般应用中，通常希望得到一个轨对轨的电平，但产生此类信号需要有足够大的放大倍数，所以需要引入放大级将输入信号放大，M4-M7组成了最简单的二级放大。其放大倍数可以用下面公式表示：
第一部分的放大倍数Au＝gm4(rds5||rds4) (5)
第二部分的放大倍数Ap＝gm7(rds6||rds7) (6)
总放大倍数Aall＝Au*Ap (7)
通过增大M4和M7的跨导能够增加改电路结构的放大倍数，跨导的增加可以增大输入MOS管的宽长比(W/L)，但增加尺寸的同时电路的延迟也会同步增加。较大的输入电容通常会导致信号延迟的增加，并且内阻也会同步减小，所以一直增加输入管的尺寸来增加放大倍数的方式不可取。在本文中，通过引入两级放大器放大输入信号，能够在延迟与放大倍数间取得较好的折中。
此外，如图7所示，反相器包括：第八放大级电路PMOS晶体管M8以及第九放大级电路NMOS晶体管M9；其中第八放大级电路PMOS晶体管M8的源极接电源电压，第九放大级电路NMOS晶体管M9的源极接地，第八放大级电路PMOS晶体管M8的栅极和第九放大级电路NMOS晶体管M9的栅极相连并连接至放大级的输出端，第八放大级电路PMOS晶体管M8的漏极和第九放大级电路NMOS晶体管M9的漏极相连并作为反相器的输出端，也即是放大级电路200的输出端。
反相器通常作用为信号的整形和波形反相，当输入小于MOS管的阈值电压的时候，会有MOS管的关断，其电路对应于图中的M8-M9，其功能函数为公式(8)：
Vout＝0 |Vd6-VDD|<|Vthm8|
Vout＝VDD Vd6<Vthm9 (8)
图8示意性地示出了根据本发明优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的示例结构。针对图8所示的本发明提出了的一种基于共源共栅结构的新型电流比较器，使用smic 0.18μm CMOS工艺布局布线，并使用hspice进行后仿真，该结构具有较低的传播延迟与功耗，其工作电压为1V。该结构能够在电源电压误差为±10％电源电压下正常工作。由于在不同的工艺角下元件属性会有差异，输出电压的差异能够直接影响比较结果，从而提高比较器的延迟。电平移位级的引入，使得该结构具有一定的抑制温飘的能力，能在-40℃到100℃下正常工作且能工作在不同的工艺角，其输入级AC频率曲线可呈现3db带宽与放大系数，可以得到在ff工艺角下带宽最高，而在ss工艺角放大系数最高。
该结构取得了较低的功耗，在温度为100℃且ff工艺角下功耗最高，在ss工艺角且-40℃下取得最低功耗，由于放大级的输入电容较小，该电路取得了2.55ns的传播延时，其信号占空比接近50％(工艺为ss，温度为-40℃)。对于电路中MOS管的沟道长宽比比例，在本设计中输入管的比例是1:1，这样做是为了减小输入电容的同时保证输入管具有一定大小的阻抗。给出了该设计与已提出的结构的参数对比，其电源电压不高于之前提出的结构(1V)，并且功耗和延迟也低于大部分结构，在功耗和延迟之间取得了较好的折中。对于在tt工艺角下电路的功耗，该值在ss工艺角下更低，符合大部分商业应用的需求。
可以看出，本发明提供了一种电流比较器，其具有较低的功耗和较低的比较延迟；其中，本发明的电路改进基于共源共栅电流镜，改进后的结构能够工作在低电源电压；共源共栅结构的引入使得电路输入级具有较大的输出阻抗，并通过放大级对信号放大，以得到轨对轨输出电平。
针对本发明提供的一种基于改进共源共栅电流镜的比较器，通过电路版图布线仿真后发现，本发明取得了较为可观的功耗和较低的信号传播延迟，由于多级放大的引入，使得信号延迟低于大多数已提出的结构。比较精度为100nA使得该结构适合在高精度电路应用。
而且，采用SMIC 0.18μm CMOS工艺进行布局布线，并对电路的PVT(processvoltage and temperature)进行测试，本发明在工艺为tt(typical-typical)工艺角下取得了100nA的比较精度，平均功耗为60.53μW，延迟为2.55ns。
在本发明的另一实施例中还提供了一种包括上述基于改进共源共栅电流镜的低延迟低电压电流比较器的电路模块。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (2)
1.一种基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于包括：共源共栅电流镜级电路和放大级电路，其中共源共栅电流镜级电路的输出端连接至放大级电路的输入端；
其中，共源共栅电流镜级电路包括：基准电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极互连并连接至第三NMOS晶体管的栅极和第四NMOS晶体管的栅极，作为输入端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输出端；其中，共源共栅电流镜级电路中与输入端连接的MOS晶体管的沟道长宽比比例是1:1；
而且其中，放大级电路包括：依次连接的电平移位级、放大级和反相器；其中，电平移位级包括：第一放大级电路NMOS晶体管、第二放大级电路NMOS晶体管和第三放大级电路PMOS晶体管；其中第一放大级电路NMOS晶体管的栅极和第二放大级电路NMOS晶体管的栅极相连作为输入端以接收输入信号；第三放大级电路PMOS晶体管的栅极接收基准输入信号，第一放大级电路NMOS晶体管的漏极和第二放大级电路NMOS晶体管的源极相连，第二放大级电路NMOS晶体管的漏极连接至第三放大级电路PMOS晶体管的漏极，第一放大级电路NMOS晶体管的源极接地，第三放大级电路PMOS晶体管的源极接电源电压；
放大级包括：第四放大级电路NMOS晶体管、第五放大级电路PMOS晶体管、第六放大级电路PMOS晶体管、以及第七放大级电路NMOS晶体管；其中，第四放大级电路NMOS晶体管的栅极连接至电平移位级的输出端，第五放大级电路PMOS晶体管的栅极接收基准输入信号，第四放大级电路NMOS晶体管的漏极和第五放大级电路PMOS晶体管的漏极相连并连接至第七放大级电路NMOS晶体管的栅极，第四放大级电路NMOS晶体管的源极和第七放大级电路NMOS晶体管的源极接地，第五放大级电路PMOS晶体管的源极和第六放大级电路PMOS晶体管的源极接电源电压，第六放大级电路PMOS晶体管的栅极接另一基准输入信号，第六放大级电路PMOS晶体管的漏极以及第七放大级电路NMOS晶体管的漏极相连作为放大级的输出端；
反相器包括：第八放大级电路PMOS晶体管以及第九放大级电路NMOS晶体管；其中第八放大级电路PMOS晶体管的源极接电源电压，第九放大级电路NMOS晶体管的源极接地，第八放大级电路PMOS晶体管的栅极和第九放大级电路NMOS晶体管的栅极相连并连接至放大级的输出端，第八放大级电路PMOS晶体管的漏极和第九放大级电路NMOS晶体管的漏极相连并作为反相器的输出端。
2.一种电路模块，其特征在于包括根据权利要求1所述的基于改进共源共栅电流镜的低延迟低电压电流比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910118564.8A CN109905105B (zh) | 2019-02-18 | 2019-02-18 | 低延迟低电压电流比较器及电路模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910118564.8A CN109905105B (zh) | 2019-02-18 | 2019-02-18 | 低延迟低电压电流比较器及电路模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109905105A CN109905105A (zh) | 2019-06-18 |
| CN109905105B true CN109905105B (zh) | 2023-06-20 |
Family
ID=66944798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910118564.8A Active CN109905105B (zh) | 2019-02-18 | 2019-02-18 | 低延迟低电压电流比较器及电路模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109905105B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115604594A (zh) * | 2021-07-12 | 2023-01-13 | 格科微电子（上海）有限公司（Cn） | 比较器电路、图像传感器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052025A (en) * | 1997-07-29 | 2000-04-18 | Samsung Electronics Co., Ltd. | CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics |
| US6433528B1 (en) * | 2000-12-20 | 2002-08-13 | Texas Instruments Incorporated | High impedance mirror scheme with enhanced compliance voltage |
| CN202617095U (zh) * | 2012-05-10 | 2012-12-19 | 东南大学 | 一种低电流失配的锁相环电荷泵电路 |
| CN103066965A (zh) * | 2012-12-19 | 2013-04-24 | 中国科学院深圳先进技术研究院 | 电流比较器 |
| CN104579260A (zh) * | 2013-10-21 | 2015-04-29 | 上海华虹集成电路有限责任公司 | 用于射频识别的迟滞比较器 |
| CN109194314A (zh) * | 2018-09-14 | 2019-01-11 | 长沙理工大学 | 一种低延迟低功耗的电流比较器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242845A1 (en) * | 2004-05-03 | 2005-11-03 | Wu Dolly Y | Efficient current monitoring for DC-DC converters |
| US7514966B2 (en) * | 2005-06-02 | 2009-04-07 | Via Technologies, Inc. | Fast, low offset ground sensing comparator |
-
2019
- 2019-02-18 CN CN201910118564.8A patent/CN109905105B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052025A (en) * | 1997-07-29 | 2000-04-18 | Samsung Electronics Co., Ltd. | CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics |
| US6433528B1 (en) * | 2000-12-20 | 2002-08-13 | Texas Instruments Incorporated | High impedance mirror scheme with enhanced compliance voltage |
| CN202617095U (zh) * | 2012-05-10 | 2012-12-19 | 东南大学 | 一种低电流失配的锁相环电荷泵电路 |
| CN103066965A (zh) * | 2012-12-19 | 2013-04-24 | 中国科学院深圳先进技术研究院 | 电流比较器 |
| CN104579260A (zh) * | 2013-10-21 | 2015-04-29 | 上海华虹集成电路有限责任公司 | 用于射频识别的迟滞比较器 |
| CN109194314A (zh) * | 2018-09-14 | 2019-01-11 | 长沙理工大学 | 一种低延迟低功耗的电流比较器 |
Non-Patent Citations (3)
| Title |
|---|
| A SIMPLE HIGH-SPEED LOW CURRENT COMPARATOR;Hongchin Lin;《IEEE International Symposium on Circuits and Systems》;713-715 * |
| 一种电流模DC-DC芯片中低延时电流比较器的设计;吴勃庆;《通信电源技术》;96-97 * |
| 恒跨导轨对轨CMOS运算放大器的设计;赵双;刘云涛;;微电子学(第03期);302-306 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109905105A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100717993B1 (ko) | 능동 바룬기 | |
| US7176760B2 (en) | CMOS class AB folded cascode operational amplifier for high-speed applications | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
| US8130131B2 (en) | Interpolating A/D converter | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JP4977102B2 (ja) | 差動増幅器 | |
| Ahmed et al. | An improved recycling folded cascode amplifier with gain boosting and phase margin enhancement | |
| CN113612449A (zh) | 一种运算放大器电路 | |
| CN111740709A (zh) | 一种高线性度的宽带可变增益放大器 | |
| US7777575B2 (en) | Circuit with single-ended input and differential output | |
| CN109905105B (zh) | 低延迟低电压电流比较器及电路模块 | |
| CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| CN109120232B (zh) | 适用于低噪声、宽动态范围的高带宽跨阻放大器 | |
| CN111313871B (zh) | 动态预放大电路和动态比较器 | |
| CN108075739B (zh) | 可变增益放大器 | |
| US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
| CN115225047A (zh) | 0.9v内核电压供电的全差分推挽输出运算放大器 | |
| CN211089632U (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| JP2007060069A (ja) | 差動出力回路 | |
| CN111865243A (zh) | 一种适用于生物医学信号采集模拟前端的可变增益放大器 | |
| KR20200081238A (ko) | 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법 | |
| CN112511110A (zh) | 一种高线性度可编程增益放大器 | |
| CN106712731B (zh) | 一种运算放大器 | |
| CN110649903B (zh) | 高共模动态范围且pvt恒定的差分放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240729 Address after: 230000 B-1015, wo Yuan Garden, 81 Ganquan Road, Shushan District, Hefei, Anhui. Patentee after: HEFEI MINGLONG ELECTRONIC TECHNOLOGY Co.,Ltd. Country or region after: China Address before: 410114 No. 960, Section 2, Wanjiali South Road, Tianxin District, Changsha City, Hunan Province Patentee before: CHANGSHA University OF SCIENCE AND TECHNOLOGY Country or region before: China |