CN112511110A - 一种高线性度可编程增益放大器 - Google Patents

一种高线性度可编程增益放大器 Download PDF

Info

Publication number
CN112511110A
CN112511110A CN202011370199.9A CN202011370199A CN112511110A CN 112511110 A CN112511110 A CN 112511110A CN 202011370199 A CN202011370199 A CN 202011370199A CN 112511110 A CN112511110 A CN 112511110A
Authority
CN
China
Prior art keywords
pmos tube
pmos
error amplifier
nmos transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011370199.9A
Other languages
English (en)
Other versions
CN112511110B (zh
Inventor
白春风
汤雁婷
马玉良
乔东海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202011370199.9A priority Critical patent/CN112511110B/zh
Publication of CN112511110A publication Critical patent/CN112511110A/zh
Application granted granted Critical
Publication of CN112511110B publication Critical patent/CN112511110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高线性度可编程增益放大器，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2、可变电阻VR1、第一误差放大器EA1、第二误差放大器EA2。本发明通过在传统可编程增益放大器的基础上引入第一误差放大器EA1、第二误差放大器EA2，能够适用于先进的纳米级CMOS工艺，具有较低的电源电压，且具有更优异的线性度性能，能够减轻前级驱动本级的负载负担。

Description

一种高线性度可编程增益放大器
技术领域
本发明涉及模拟集成电路设计技术领域，具体涉及一种高线性度可编程增益放大器。
背景技术
基于运算跨导放大器(OTA)的全局负反馈结构和基于源极退化电阻-跨导提升技术的局部负反馈结构是实现高线性度PGA的两个基本途径。前者需要额外的电压缓冲器以提供高输入阻抗，因此功耗通常较大，而且具有带宽不恒定的缺点；后者本身具有高输入阻抗，但是由于源极电压跟随栅极的输入电压变化，因而在电压摆幅上受到较大的限制。
实现PGA的基本途径1：基于单端输出OTA实现电压缓冲器和基于全差分OTA(FDOTA)实现放大主体电路，参见图1所示。电压增益表示为：
AV＝Vout/Vin≈R2/R1
通过开关电阻改变R2的值就可以改变PGA的增益。
缺点在于：(1)需要3个OTA，功耗大；(2)带宽随增益增加而变小，因为反馈系数等于R1/(R1+R2)；(3)全差分OTA(FD OTA)输入端引入的极点是限制带宽的主要因素。
实现PGA的基本途径2：基于跨导级和跨阻级级联实现，参见图2所示。其中跨导级基于源极退化结构实现，跨阻级可以直接采用电阻或者电阻跨接在OTA的输出端与反相输入端之间。这种结构具有恒定带宽的优点。参见图3所示，给出了一种传统的紧凑型跨导-跨阻结构的高线性度PGA的电路图，跨阻级直接采用一个电阻R2实现，电路其他部分实现的是线性的跨导转换功能。P1-P2管把输入电压平移到电阻R1上，产生的电流分别经电流镜P3-P4和电流镜P5-P6镜像至输出端，最终在电阻R2上转化成电压输出。其电压增益也等于R2/R1。这种结构适合纳米级CMOS工艺的低电源电压，但是，除非增益为1，否则P4(P6)和P3(P5)的漏端电压摆幅是不一样的，导致电流镜P3-P4和电流镜P5-P6的线性度不高。
发明内容
本发明目的是提供一种高线性度可编程增益放大器，能够适用于先进的纳米级CMOS工艺，具有较低的电源电压，且具有更优异的线性度性能，能够减轻前级驱动本集的负载负担。
本发明的技术方案是：一种高线性度可编程增益放大器，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2、可变电阻VR1、第一误差放大器EA1、第二误差放大器EA2；
电压源VDD分别连接到第一电阻R1的一端、第四PMOS管P4的源极、第三电流源I3的一端、第三PMOS管P3的源极、第五PMOS管P5的源极、第四电流源I4的一端、第六PMOS管P6的源极和第二电阻R2的一端，所述第一电阻R1的另一端连接到第三NMOS管N3的漏极并作为第一输出端Voutp，所述第三NMOS管N3的栅极接偏置电压VB，所述第三NMOS管N3的源极经第五电流源I5接地，所述第四PMOS管P4的栅极分别连接到第三电流源I3的另一端、第三PMOS管P3的栅极和第一NMOS管N1的漏极，所述第四PMOS管P4的漏极分别连接到第一误差放大器EA1的反相输入端和第七PMOS管P7的源极，所述第七PMOS管P7的栅极连接到第一误差放大器EA1的输出端，所述第七PMOS管P7的漏极经第五电流源I5接地，所述第一NMOS管N1的栅极接偏置电压VB，所述第一NMOS管N1的源极经第一电流源I1接地，所述第三PMOS管P3的漏极连接到第一PMOS管P1的源极，所述第一PMOS管P1的栅极作为第一输入端Vip，所述第一PMOS管P1的漏极经第一电流源I1接地，所述第五PMOS管P5的栅极分别连接到第四电流源I4的另一端、第六PMOS管P6的栅极和第二NMOS管N2的漏极，所述第五PMOS管P5的漏极连接到第二PMOS管P2的源极，所述第二PMOS管P2的栅极作为第二输入端Vin，所述第二PMOS管P2的漏极经第二电流源I2接地，所述第二NMOS管N2的栅极接偏置电压VB，所述第二NMOS管N2的源极经第二电流源I2接地，所述第六PMOS管P6的漏极分别连接到第二误差放大器EA2的反相输入端和第八PMOS管P8的源极，所述第八PMOS管P8的栅极连接到第二误差放大器EA2的输出端，所述第八PMOS管P8的漏极经第六电流源I6接地，所述第二电阻R2的另一端连接到第四NMOS管N4的漏极并作为第二输出端Voutn，所述第四NMOS管N4的栅极接偏置电压VB，所述第四NMOS管N4的源极经第六电流源I6接地，所述第一误差放大器EA1的正相输入端经可变电阻VR1连接到第二误差放大器EA2的正相输入端。
上述技术方案中，所述第一电阻R1的阻值与第二电阻R2的阻值相同。
上述技术方案中，所述第一误差放大器EA1的结构与第二误差放大器EA2的结构相同。
上述技术方案中，所述第一误差放大器EA1包括第九PMOS管P9和第十PMOS管P10，所述第九PMOS管P9的源极作为第一误差放大器EA1的正相输入端，所述第九PMOS管P9的栅极分别连接到第十PMOS管P10的栅极和漏极，所述第九PMOS管P9的漏极作为第一误差放大器EA1的输出端并经第七电流源I7接地，所述第十PMOS管P10的源极作为第一误差放大器EA1的反相输入端，所述第十PMOS管P10的漏极经第八电流源I8接地。
本发明的优点是：
1.本发明的可编程增益放大器适用于先进的纳米级CMOS工艺，其电源电压可低至1～1.2V；
2.本发明的可编程增益放大器具有更优异的线性度性能，同时仅牺牲很小的输出电压摆幅和较小的额外电流功耗；
2.本发明的可编程增益放大器的输入电容减小，有利于减轻前级驱动本级的负载负担。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为背景技术中高线性度PGA的实现途径1的示意图。
图2为背景技术中高线性度PGA的实现途径2的示意图。
图3为传统的紧凑型跨导-跨阻结构的高线性度PGA的电路图。
图4为本发明的高线性度可编程增益放大器的电路图。
图5为本发明实施例一的误差放大器的电路图。
图6为本发明的可编程增益放大器与传统可编程增益放大器的线性度仿真结果的对比图。
图7为本发明的可编程增益放大器的增益-频率响应曲线。
具体实施方式
实施例一：
参见图4所示，本发明提供一种高线性度可编程增益放大器，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2、可变电阻VR1、第一误差放大器EA1、第二误差放大器EA2；
电压源VDD分别连接到第一电阻R1的一端、第四PMOS管P4的源极、第三电流源I3的一端、第三PMOS管P3的源极、第五PMOS管P5的源极、第四电流源I4的一端、第六PMOS管P6的源极和第二电阻R2的一端，所述第一电阻R1的另一端连接到第三NMOS管N3的漏极并作为第一输出端Voutp，所述第三NMOS管N3的栅极接偏置电压VB，所述第三NMOS管N3的源极经第五电流源I5接地，所述第四PMOS管P4的栅极分别连接到第三电流源I3的另一端、第三PMOS管P3的栅极和第一NMOS管N1的漏极，所述第四PMOS管P4的漏极分别连接到第一误差放大器EA1的反相输入端和第七PMOS管P7的源极，所述第七PMOS管P7的栅极连接到第一误差放大器EA1的输出端，所述第七PMOS管P7的漏极经第五电流源I5接地，所述第一NMOS管N1的栅极接偏置电压VB，所述第一NMOS管N1的源极经第一电流源I1接地，所述第三PMOS管P3的漏极连接到第一PMOS管P1的源极，所述第一PMOS管P1的栅极作为第一输入端Vip，所述第一PMOS管P1的漏极经第一电流源I1接地，所述第五PMOS管P5的栅极分别连接到第四电流源I4的另一端、第六PMOS管P6的栅极和第二NMOS管N2的漏极，所述第五PMOS管P5的漏极连接到第二PMOS管P2的源极，所述第二PMOS管P2的栅极作为第二输入端Vin，所述第二PMOS管P2的漏极经第二电流源I2接地，所述第二NMOS管N2的栅极接偏置电压VB，所述第二NMOS管N2的源极经第二电流源I2接地，所述第六PMOS管P6的漏极分别连接到第二误差放大器EA2的反相输入端和第八PMOS管P8的源极，所述第八PMOS管P8的栅极连接到第二误差放大器EA2的输出端，所述第八PMOS管P8的漏极经第六电流源I6接地，所述第二电阻R2的另一端连接到第四NMOS管N4的漏极并作为第二输出端Voutn，所述第四NMOS管N4的栅极接偏置电压VB，所述第四NMOS管N4的源极经第六电流源I6接地，所述第一误差放大器EA1的正相输入端经可变电阻VR1连接到第二误差放大器EA2的正相输入端。
本实施例中，所述第一电阻R1的阻值与第二电阻R2的阻值相同。
本实施例中，所述第一误差放大器EA1的结构与第二误差放大器EA2的结构相同。
具体地，以所述第一误差放大器EA1为例，所述第一误差放大器EA1包括第九PMOS管P9和第十PMOS管P10，所述第九PMOS管P9的源极作为第一误差放大器EA1的正相输入端，所述第九PMOS管P9的栅极分别连接到第十PMOS管P10的栅极和漏极，所述第九PMOS管P9的漏极作为第一误差放大器EA1的输出端并经第七电流源I7接地，所述第十PMOS管P10的源极作为第一误差放大器EA1的反相输入端，所述第十PMOS管P10的漏极经第八电流源I8接地。
本发明中，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4的栅极均连接偏置电压VB，偏置电压VB使得电流源I1、I2、I5以及I6的压降保持在最小限度，比如150mV。而且，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4均取较大的宽长比以使之工作在亚阈值区，这会带来两点好处：(1)第三NMOS管N3和第四NMOS管N4所需电压空间较小以保证足够的输出电压摆幅；(2)工作时第三NMOS管N3和第四NMOS管N4的源极电压波动较小。本发明中的电流源I1、I2、I5以及I6采用中国实用新型专利ZL201821976120.5或者中国实用新型专利ZL201920487163.5中公开的电路结构实现，以在较小的压降下获得优异的恒流特性，由于上述两篇专利中均公开了相关电路，因而为现有技术，在此不作赘述。此外，电流源I3和I4采用常规结构即可。
本发明中，通过改变可变电阻VR1就能够实现增益的可编程。第一电阻R1和第二电阻R2是负载电阻，具有相同的阻值。
本发明电流镜中的第三PMOS管P3和第五PMOS管P5可以复用误差放大器中第九PMOS管P9所在支路的偏置电流，输入管的偏置电流得以降低，第一PMOS管P1和第二PMOS管P2所需的尺寸就降低了，因而降低了输入电容。
参见图6所示，将本发明与传统结构在同一纳米级CMOS工艺(1.2V电源电压)下的线性度仿真结果进行对比，分别仿真了增益为16dB、8dB以及0dB这三种情况。可以看到，本发明的IM3项的功率明显低于传统结构；增益越低，线性度改善的越明显；本发明的OIP3高于35dBm。参见图7所示，这种跨导-跨阻结构的恒定带宽特性得以保留。
通过本发明的误差放大器的结构的选择使得在改善可编程增益放大器线性度的同时降低了其输入电容；并且允许的输出电压摆幅没有明显缩小，功耗的增加较小。
当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种高线性度可编程增益放大器，其特征在于：包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2、可变电阻VR1、第一误差放大器EA1、第二误差放大器EA2；
电压源VDD分别连接到第一电阻R1的一端、第四PMOS管P4的源极、第三电流源I3的一端、第三PMOS管P3的源极、第五PMOS管P5的源极、第四电流源I4的一端、第六PMOS管P6的源极和第二电阻R2的一端，所述第一电阻R1的另一端连接到第三NMOS管N3的漏极并作为第一输出端Voutp，所述第三NMOS管N3的栅极接偏置电压VB，所述第三NMOS管N3的源极经第五电流源I5接地，所述第四PMOS管P4的栅极分别连接到第三电流源I3的另一端、第三PMOS管P3的栅极和第一NMOS管N1的漏极，所述第四PMOS管P4的漏极分别连接到第一误差放大器EA1的反相输入端和第七PMOS管P7的源极，所述第七PMOS管P7的栅极连接到第一误差放大器EA1的输出端，所述第七PMOS管P7的漏极经第五电流源I5接地，所述第一NMOS管N1的栅极接偏置电压VB，所述第一NMOS管N1的源极经第一电流源I1接地，所述第三PMOS管P3的漏极连接到第一PMOS管P1的源极，所述第一PMOS管P1的栅极作为第一输入端Vip，所述第一PMOS管P1的漏极经第一电流源I1接地，所述第五PMOS管P5的栅极分别连接到第四电流源I4的另一端、第六PMOS管P6的栅极和第二NMOS管N2的漏极，所述第五PMOS管P5的漏极连接到第二PMOS管P2的源极，所述第二PMOS管P2的栅极作为第二输入端Vin，所述第二PMOS管P2的漏极经第二电流源I2接地，所述第二NMOS管N2的栅极接偏置电压VB，所述第二NMOS管N2的源极经第二电流源I2接地，所述第六PMOS管P6的漏极分别连接到第二误差放大器EA2的反相输入端和第八PMOS管P8的源极，所述第八PMOS管P8的栅极连接到第二误差放大器EA2的输出端，所述第八PMOS管P8的漏极经第六电流源I6接地，所述第二电阻R2的另一端连接到第四NMOS管N4的漏极并作为第二输出端Voutn，所述第四NMOS管N4的栅极接偏置电压VB，所述第四NMOS管N4的源极经第六电流源I6接地，所述第一误差放大器EA1的正相输入端经可变电阻VR1连接到第二误差放大器EA2的正相输入端。
2.根据权利要求1所述的高线性度可编程增益放大器，其特征在于：所述第一电阻R1的阻值与第二电阻R2的阻值相同。
3.根据权利要求1所述的高线性度可编程增益放大器，其特征在于：所述第一误差放大器EA1的结构与第二误差放大器EA2的结构相同。
4.根据权利要求3所述的高线性度可编程增益放大器，其特征在于：所述第一误差放大器EA1包括第九PMOS管P9和第十PMOS管P10，所述第九PMOS管P9的源极作为第一误差放大器EA1的正相输入端，所述第九PMOS管P9的栅极分别连接到第十PMOS管P10的栅极和漏极，所述第九PMOS管P9的漏极作为第一误差放大器EA1的输出端并经第七电流源I7接地，所述第十PMOS管P10的源极作为第一误差放大器EA1的反相输入端，所述第十PMOS管P10的漏极经第八电流源I8接地。
CN202011370199.9A 2021-01-14 2021-01-14 一种高线性度可编程增益放大器 Active CN112511110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011370199.9A CN112511110B (zh) 2021-01-14 2021-01-14 一种高线性度可编程增益放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011370199.9A CN112511110B (zh) 2021-01-14 2021-01-14 一种高线性度可编程增益放大器

Publications (2)

Publication Number Publication Date
CN112511110A true CN112511110A (zh) 2021-03-16
CN112511110B CN112511110B (zh) 2024-02-20

Family

ID=74967602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011370199.9A Active CN112511110B (zh) 2021-01-14 2021-01-14 一种高线性度可编程增益放大器

Country Status (1)

Country Link
CN (1) CN112511110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381704A (zh) * 2021-05-17 2021-09-10 杭州智芯科微电子科技有限公司 可编程增益放大器及可编程增益放大电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168659A (ja) * 1999-12-08 2001-06-22 Yokogawa Electric Corp 可変利得増幅回路
US9977444B1 (en) * 2017-02-20 2018-05-22 Beken Corporation Power management system and method of the same
CN108365897A (zh) * 2018-01-17 2018-08-03 重庆思柏高科技有限公司 光电转换模块跨阻增益放大器参数校准电路及校准方法
CN110798203A (zh) * 2019-12-02 2020-02-14 苏州大学 纳米级cmos工艺下高线性度单位增益电压缓冲器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168659A (ja) * 1999-12-08 2001-06-22 Yokogawa Electric Corp 可変利得増幅回路
US9977444B1 (en) * 2017-02-20 2018-05-22 Beken Corporation Power management system and method of the same
CN108365897A (zh) * 2018-01-17 2018-08-03 重庆思柏高科技有限公司 光电转换模块跨阻增益放大器参数校准电路及校准方法
CN110798203A (zh) * 2019-12-02 2020-02-14 苏州大学 纳米级cmos工艺下高线性度单位增益电压缓冲器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李新;朱红萍;赵正超;洪婷;张美娟;: "一种应用于多相同步降压型DC/DC的误差放大器", 固体电子学研究与进展, no. 02 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381704A (zh) * 2021-05-17 2021-09-10 杭州智芯科微电子科技有限公司 可编程增益放大器及可编程增益放大电路

Also Published As

Publication number Publication date
CN112511110B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US7420423B2 (en) Active balun device
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
JP2641408B2 (ja) 低電圧高速動作のｃｍｏｓ演算増幅器
US20070188232A1 (en) Wideband CMOS gain stage
US20070096814A1 (en) Differential amplifiers
WO1999003197A2 (en) A high speed and high gain operational amplifier
US7777575B2 (en) Circuit with single-ended input and differential output
CN102354241A (zh) 电压/电流转换电路
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
US10574200B2 (en) Transconductance amplifier
CN112511110B (zh) 一种高线性度可编程增益放大器
KR100864898B1 (ko) Ｃｍｏｓ 가변 이득 증폭기
CN105356852B (zh) 一种cmos上变频无源混频器
CN113271073B (zh) 一种可重构运算跨导放大器
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
CN112865710B (zh) 一种折叠式共源共栅结构全差分运算放大器
CN108075739B (zh) 可变增益放大器
CN115225047A (zh) 0.9v内核电压供电的全差分推挽输出运算放大器
KR20070068973A (ko) 차동 증폭 회로
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
CN112865732B (zh) 一种高增益高功耗效率的套筒式ota
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN116346047B (zh) 轨到轨运算放大器及其输入级结构
CN114914785B (zh) 一种驱动eml型激光器的输出级电路
CN112202407B (zh) 应用于复数域滤波器的高gwb高输出摆幅运放

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant