CN112865710B - 一种折叠式共源共栅结构全差分运算放大器 - Google Patents
一种折叠式共源共栅结构全差分运算放大器 Download PDFInfo
- Publication number
- CN112865710B CN112865710B CN202110079667.5A CN202110079667A CN112865710B CN 112865710 B CN112865710 B CN 112865710B CN 202110079667 A CN202110079667 A CN 202110079667A CN 112865710 B CN112865710 B CN 112865710B
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos
- nmos tube
- pmos tube
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002356 single layer Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种折叠式共源共栅结构全差分运算放大器,包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7和NMOS管N8;在PMOS管P1的源极引入偏置电流源IB2,在PMOS管P2的源极引入偏置电流源IB3,并在NMOS管N5、NMOS管N6、NMOS管N7和NMOS管N8之间引入辅助放大器A;以及在NMOS管N1和NMOS管N2之上添加NMOS管N3和NMOS管N4,以提高输出电阻。本发明能够在不引入额外功耗的情况下增强折叠点的等效电阻,因而具有比传统结构高的直流电压增益,因此,可以大幅降低连接到折叠点的相关MOS管的沟道长度而不用担心直流电压增益不足,从而能够极大地降低折叠点的寄生电容以实现更宽的带宽。
Description
技术领域
本发明涉及模拟集成电路设计技术领域,具体涉及一种折叠式共源共栅结构全差分运算放大器。
背景技术
共源共栅结构是实现宽带高增益运算放大器的基本途径,能够实现两级放大却在带内只有一个极点(在输出端)。参见图1所示,为套筒式共源共栅结构的运算放大器,其具有高频特性好、电流效率高的特点,但是输出电压摆幅受到较大的限制;此外,其共模输入电压范围也非常小,导致其应用范围受到限制。参见图2所示的折叠式共源共栅结构较好的解决了套筒式共源共栅结构的运算放大器的不足,其输出电压摆幅能够达到2Vsat~VDD-2Vsat;对于图2所示的NMOS管作输入差分对的情况,共模输入电压范围可达到VGS+Vsat~VDD。因此,折叠式共源共栅结构的应用范围得到了极大的拓展。当然,其电流效率较低,因为共源放大级的偏置电流不能被共栅放大级复用。
折叠式共源共栅结构的应用范围比套筒式广的多,其不足除了电流效率低之外,还在于直流增益较低和高频特性较差这两个缺点。原因在于:
(1)P1和P2所构成的电流源提供的偏置电流是套筒式结构中P1和P2的两倍,其输出电阻自然也就只有后者的一半,导致直流增益比套筒式低一些;
(2)折叠点(P1和P2的漏极,P3和P4的源极,以及N1和N2的漏极)的寄生电容(CP)也比套筒式大得多,导致次极点(gm3-4/CP)位于较低频率处,制约了宽带设计。
如果要缓解问题(1),传统方法是通过增加P1和P2的沟道长度,但是这会导致寄生电容增加,进一步恶化问题(2)。
发明内容
本发明目的是提供一种折叠式共源共栅结构全差分运算放大器,能够在不引入额外功耗的情况下大幅度提升折叠点的等效电阻,因而,连接到折叠点的相关MOS管可以取较短的沟道长度以降低折叠点的寄生电容,同时仍能保证较高的直流电压增益。
本发明的技术方案是:一种折叠式共源共栅结构全差分运算放大器,包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7和NMOS管N8;
电压源VDD经偏置电流源IB2连接到PMOS管P1的源极,所述PMOS管P1的栅极经偏置电压源VB2连接到PMOS管P2的栅极,所述PMOS管P1的漏极连接到NMOS管N7的漏极并作为运算放大器的反相输出端Vout-,所述NMOS管N7的栅极连接到辅助放大器A的反相输出端Vo-,所述NMOS管N7的源极分别连接到辅助放大器A的反相输入端Vi-和NMOS管N5的漏极,所述NMOS管N5的栅极经偏置电压源VB4连接到NMOS管N6的栅极,所述NMOS管N5的源极接地;所述电压源VDD还经偏置电流源IB3连接到PMOS管P2的源极,所述PMOS管P2的漏极连接到NMOS管N8的漏极并作为运算放大器的正相输出端Vout+,所述NMOS管N8的栅极连接到辅助放大器A的正相输出端Vo+,所述NMOS管N8的源极分别连接到辅助放大器A的正相输入端Vi+和NMOS管N6的漏极,所述NMOS管N6的源极接地;
所述NMOS管N3的漏极连接到PMOS管P1的源极,所述NMOS管N3的栅极经电压源VDD连接到NMOS管N4的栅极,所述NMOS管N3的源极连接到NMOS管N1的漏极,所述NMOS管N1的栅极作为运算放大器的正相输入端Vin+,所述NMOS管N1的源极经偏置电流源IB1接地;所述NMOS管N4的漏极连接到PMOS管P2的源极,所述NMOS管N4的源极连接到NMOS管N2的漏极,所述NMOS管N2的栅极作为运算放大器的反相输入端Vin-,所述NMOS管N2的源极经偏置电流源IB1接地。
上述技术方案中,所述偏置电流源IB2和偏置电流源IB3选用单层MOS管高输出电阻电流源。
上述技术方案中,所述偏置电流源IB1、偏置电流源IB2、偏置电流源IB3、偏置电压源VB2和偏置电压源VB4由一偏置电流电压产生电路提供,所述偏置电流电压产生电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11、PMOS管P12、NMOS管N9、NMOS管N10、NMOS管N11、NMOS管N12、NMOS管N13、NMOS管N14、NMOS管N15、NMOS管N16、NMOS管N17、NMOS管N18、NMOS管N19、NMOS管N20、NMOS管N21和NMOS管N22;
电压源VDD经参考电流源IREF分别连接到电阻R1的一端、NMOS管N12的栅极、NMOS管N14的栅极、NMOS管N16的栅极、NMOS管N18的栅极、NMOS管N20的栅极、NMOS管N22的栅极和NMOS管N10的栅极并作为偏置电压源VB3的输出端,电阻R1的另一端分别连接到NMOS管N12的漏极、NMOS管N11的栅极、NMOS管N13的栅极、NMOS管N15的栅极、NMOS管N17的栅极、NMOS管N19的栅极、NMOS管N21的栅极和NMOS管N9的栅极并作为偏置电压源VB4的输出端,NMOS管N12的源极连接到NMOS管N11的漏极,NMOS管N11的源极接地;所述电压源VDD连接到PMOS管P3的源极,所述PMOS管P3的栅极分别了连接到PMOS管P5的栅极和PMOS管P4的漏极,所述PMOS管P3的漏极连接到PMOS管P4的源极,所述PMOS管P4的栅极分别连接到PMOS管P6的栅极、电阻R3的另一端和NMOS管N16的漏极,所述PMOS管P4的漏极连接到NMOS管N14的漏极,所述NMOS管N14的源极连接到NMOS管N13的漏极,所述NMOS管N13的源极接地;所述电压源VDD连接到PMOS管P5的源极,所述PMOS管P5的漏极连接到PMOS管P6的源极并作为偏置电流源IB2的输出端,所述PMOS管P6的漏极连接到电阻R3的一端,所述NMOS管N16的源极连接到NMOS管N15的漏极,所述NMOS管N15的源极接地;
所述NMOS管N18的漏极作为偏置电流源IB1的输入端,所述NMOS管N18的源极连接到NMOS管N17的漏极,所述NMOS管N17的源极接地;
所述电压源VDD连接到PMOS管P7的源极,所述PMOS管P7的栅极分别了连接到PMOS管P9的栅极和PMOS管P8的漏极,所述PMOS管P7的漏极连接到PMOS管P8的源极,所述PMOS管P8的栅极分别连接到PMOS管P10的栅极、电阻R4的另一端和NMOS管N22的漏极,所述PMOS管P8的漏极连接到NMOS管N20的漏极,所述NMOS管N20的源极连接到NMOS管N19的漏极,所述NMOS管N19的源极接地;所述电压源VDD连接到PMOS管P9的源极,所述PMOS管P9的漏极连接到PMOS管P10的源极并作为偏置电流源IB3的输出端,所述PMOS管P10的漏极连接到电阻R4的一端,所述NMOS管N22的源极连接到NMOS管N21的漏极,所述NMOS管N21的源极接地;
所述电压源VDD连接到PMOS管P11的源极,所述PMOS管P11的栅极分别连接到PMOS管P12的漏极和电阻R2的一端并作为偏置电压源VB1的输出端,所述PMOS管P11的漏极连接到PMOS管P12的源极,所述PMOS管P12的栅极经偏置电压源VB2连接到电阻R2的另一端,NMOS管N10的源极连接到NMOS管N9的漏极并作为偏置电压源VB5的输出端,NMOS管N9的源极接地。
上述技术方案中,所述辅助放大器A包括PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N23、NMOS管N24、NMOS管N25和NMOS管N26;
电压源VDD经偏置电流源IB4分别连接到PMOS管P13的源极、PMOS管P14的源极和PMOS管P15的源极,所述PMOS管P13的栅极作为辅助放大器A的反相输入端Vi-,所述PMOS管P13的漏极分别连接到NMOS管N26的源极和NMOS管N24的漏极,所述PMOS管P14的栅极作为辅助放大器A的正相输入端Vi+,所述PMOS管P14的漏极分别连接到NMOS管N25的源极和NMOS管N23的漏极,所述PMOS管P15的栅极作为偏置电压源VB5的输入端,所述PMOS管P15的漏极接地;
所述电压源VDD经偏置电流源IB5连接到NMOS管N25的漏极并作为辅助放大器A的反相输出端,所述NMOS管N25的栅极经偏置电压源VB3连接到NMOS管N26的栅极,所述NMOS管N23的栅极经偏置电压源VB4连接到NMOS管N24的栅极,所述NMOS管N23的源极接地,所述电压源VDD经偏置电流源IB6连接到NMOS管N26的漏极并作为辅助放大器A的正相输出端,所述NMOS管N24的源极接地。
本发明的优点是:
1.本发明在不引入额外功耗的情况下增强从折叠点至输入差分对方向的等效电阻,因而与传统的折叠式运放相比具有更高的直流电压增益;
2.本发明作为单级放大器能够提供90dB以上的直流电压增益,高于传统结构;
3.本发明能够与增益提升技术相结合可提供110dB以上的直流电压增益;
4.本发明中连接到折叠点的MOS管的沟道长度可以取较小值而不用担心直流电压增益不足,因而能够极大地降低折叠点的寄生电容,获得宽带特性。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为背景技术中套筒式共源共栅结构运算放大器的电路图。
图2为背景技术中折叠式共源共栅结构运算放大器的电路图。
图3为本发明实施例一的折叠式共源共栅结构运算放大器的电路图。
图4为本发明实施例一的偏置电流电压产生电路的电路图。
图5为本发明实施例一的辅助放大器A的电路图。
图6为三中运算放大器结构的开环增益在180nm CMOS工艺下的仿真结果比较示意图。
具体实施方式
实施例一:
参见图3所示,本实施例提供一种折叠式共源共栅结构全差分运算放大器,包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7和NMOS管N8;
电压源VDD经偏置电流源IB2连接到PMOS管P1的源极,所述PMOS管P1的栅极经偏置电压源VB2连接到PMOS管P2的栅极,所述PMOS管P1的漏极连接到NMOS管N7的漏极并作为运算放大器的反相输出端Vout-,所述NMOS管N7的栅极连接到辅助放大器A的反相输出端Vo-,所述NMOS管N7的源极分别连接到辅助放大器A的反相输入端Vi-和NMOS管N5的漏极,所述NMOS管N5的栅极经偏置电压源VB4连接到NMOS管N6的栅极,所述NMOS管N5的源极接地;所述电压源VDD还经偏置电流源IB3连接到PMOS管P2的源极,所述PMOS管P2的漏极连接到NMOS管N8的漏极并作为运算放大器的正相输出端Vout+,所述NMOS管N8的栅极连接到辅助放大器A的正相输出端Vo+,所述NMOS管N8的源极分别连接到辅助放大器A的正相输入端Vi+和NMOS管N6的漏极,所述NMOS管N6的源极接地;
所述NMOS管N3的漏极连接到PMOS管P1的源极,所述NMOS管N3的栅极经电压源VDD连接到NMOS管N4的栅极,所述NMOS管N3的源极连接到NMOS管N1的漏极,所述NMOS管N1的栅极作为运算放大器的正相输入端Vin+,所述NMOS管N1的源极经偏置电流源IB1接地;所述NMOS管N4的漏极连接到PMOS管P2的源极,所述NMOS管N4的源极连接到NMOS管N2的漏极,所述NMOS管N2的栅极作为运算放大器的反相输入端Vin-,所述NMOS管N2的源极经偏置电流源IB1接地。
其中,所述偏置电流源IB2和偏置电流源IB3选用单层MOS高输出电阻电流源。
具体地,PMOS管P1和PMOS管P2所用的偏置电压源VB2为常用的偏置电压源,VB2保证偏置电流源IB2和偏置电流源IB3的压降稳定在比Vdsat稍大的值,但是偏置电流源IB2和偏置电流源IB3能提供~gmro 2量级的输出电阻。在传统折叠式结构的基础上添加NMOS管N3和NMOS管N4的作用是将折叠点往输入差分对看过去的等效电阻量级从~ro提升到~gmro 2,因此,从输出端往上看到的等效电阻将从~gmro 2量级提高到~gm 2ro 3量级。
参见图4所示,所述偏置电流源IB1、偏置电流源IB2、偏置电流源IB3、偏置电压源VB2和偏置电压源VB4由一偏置电流电压产生电路提供,所述偏置电流电压产生电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11、PMOS管P12、NMOS管N9、NMOS管N10、NMOS管N11、NMOS管N12、NMOS管N13、NMOS管N14、NMOS管N15、NMOS管N16、NMOS管N17、NMOS管N18、NMOS管N19、NMOS管N20、NMOS管N21和NMOS管N22;
电压源VDD经参考电流源IREF分别连接到电阻R1的一端、NMOS管N12的栅极、NMOS管N14的栅极、NMOS管N16的栅极、NMOS管N18的栅极、NMOS管N20的栅极、NMOS管N22的栅极和NMOS管N10的栅极并作为偏置电压源VB3的输出端,电阻R1的另一端分别连接到NMOS管N12的漏极、NMOS管N11的栅极、NMOS管N13的栅极、NMOS管N15的栅极、NMOS管N17的栅极、NMOS管N19的栅极、NMOS管N21的栅极和NMOS管N9的栅极并作为偏置电压源VB4的输出端,NMOS管N12的源极连接到NMOS管N11的漏极,NMOS管N11的源极接地;所述电压源VDD连接到PMOS管P3的源极,所述PMOS管P3的栅极分别了连接到PMOS管P5的栅极和PMOS管P4的漏极,所述PMOS管P3的漏极连接到PMOS管P4的源极,所述PMOS管P4的栅极分别连接到PMOS管P6的栅极、电阻R3的另一端和NMOS管N16的漏极,所述PMOS管P4的漏极连接到NMOS管N14的漏极,所述NMOS管N14的源极连接到NMOS管N13的漏极,所述NMOS管N13的源极接地;所述电压源VDD连接到PMOS管P5的源极,所述PMOS管P5的漏极连接到PMOS管P6的源极并作为偏置电流源IB2的输出端,所述PMOS管P6的漏极连接到电阻R3的一端,所述NMOS管N16的源极连接到NMOS管N15的漏极,所述NMOS管N15的源极接地;
所述NMOS管N18的漏极作为偏置电流源IB1的输入端,所述NMOS管N18的源极连接到NMOS管N17的漏极,所述NMOS管N17的源极接地;
所述电压源VDD连接到PMOS管P7的源极,所述PMOS管P7的栅极分别了连接到PMOS管P9的栅极和PMOS管P8的漏极,所述PMOS管P7的漏极连接到PMOS管P8的源极,所述PMOS管P8的栅极分别连接到PMOS管P10的栅极、电阻R4的另一端和NMOS管N22的漏极,所述PMOS管P8的漏极连接到NMOS管N20的漏极,所述NMOS管N20的源极连接到NMOS管N19的漏极,所述NMOS管N19的源极接地;所述电压源VDD连接到PMOS管P9的源极,所述PMOS管P9的漏极连接到PMOS管P10的源极并作为偏置电流源IB3的输出端,所述PMOS管P10的漏极连接到电阻R4的一端,所述NMOS管N22的源极连接到NMOS管N21的漏极,所述NMOS管N21的源极接地;
所述电压源VDD连接到PMOS管P11的源极,所述PMOS管P11的栅极分别连接到PMOS管P12的漏极和电阻R2的一端并作为偏置电压源VB1的输出端,所述PMOS管P11的漏极连接到PMOS管P12的源极,所述PMOS管P12的栅极经偏置电压源VB2连接到电阻R2的另一端,NMOS管N10的源极连接到NMOS管N9的漏极并作为偏置电压源VB5的输出端,NMOS管N9的源极接地。
具体地,偏置电流电压产生电路中除了偏置电流源IB2和偏置电流源IB3之外,均为必须的常规偏置结构。电阻R1和电阻R2为偏置电阻,电阻R3和电阻R4为稳定电阻。以偏置电流源IB3为例,NMOS管N13、NMOS管N14和NMOS管N15、NMOS管N16提供相等的偏置电流(Iref),PMOS管P10和PMOS管P12的尺寸也相同,但是PMOS管P9和PMOS管P11的尺寸比例大于1,假设其比例为K,则该偏置电流电压产生电路提供的偏置电流为(K-1)倍的Iref。通过电路分析可知,该结构仅需一个比Vdsat稍大的压降,就可以得到与共源共栅电流源同一量级的输出电阻,其值为:
参见图5所示,所述辅助放大器A包括PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N23、NMOS管N24、NMOS管N25和NMOS管N26;
电压源VDD经偏置电流源IB4分别连接到PMOS管P13的源极、PMOS管P14的源极和PMOS管P15的源极,所述PMOS管P13的栅极作为辅助放大器A的反相输入端Vi-,所述PMOS管P13的漏极分别连接到NMOS管N26的源极和NMOS管N24的漏极,所述PMOS管P14的栅极作为辅助放大器A的正相输入端Vi+,所述PMOS管P14的漏极分别连接到NMOS管N25的源极和NMOS管N23的漏极,所述PMOS管P15的栅极作为偏置电压源VB5的输入端,所述PMOS管P15的漏极接地;
所述电压源VDD经偏置电流源IB5连接到NMOS管N25的漏极并作为辅助放大器A的反相输出端,所述NMOS管N25的栅极经偏置电压源VB3连接到NMOS管N26的栅极,所述NMOS管N23的栅极经偏置电压源VB4连接到NMOS管N24的栅极,所述NMOS管N23的源极接地,所述电压源VDD经偏置电流源IB6连接到NMOS管N26的漏极并作为辅助放大器A的正相输出端,所述NMOS管N24的源极接地。
本发明中,如果不采用辅助放大器A提升增益,那么从输出端往上看过去的等效电阻比往下看过去的等效电阻大。因此,采用了传统的增益提升技术后还能进一步提高该全差分运放的电压增益。PMOS管P15的栅极接偏置电压源VB5,其尺寸与差分输入对管PMOS管P13、PMOS管P14是匹配关系,使得主运放中NMOS管N5、NMOS管N6压降控制在较小值,进而最大化输出电压摆幅。
本发明中的PMOS管P1和PMOS管P2所实现的偏置电流源采用单层MOS高输出电阻结构,该结构的输出电阻与共源共栅结构的输出电阻近似(~gmro 2),但达到相同输出电阻所需的压降只有共源共栅结构的一半,因而PMOS管P1和PMOS管P2的沟道长度不需要取较大值(只需考虑满足抑制失配率的需要)就能在一个MOS管的饱和压降下获得较高的输出电阻,因而能够在解决背景技术中的问题(1)的同时不恶化问题(2)。此外,本发明在不引入额外功耗的情况下增强了从折叠点往输入差分对看过去的等效电阻,因此,作为共栅级的PMOS管P3和PMOS管P4取最小沟道长度就能够轻松使得整个运放获得足够的直流增益,这将极大的降低折叠点的寄生电容,因而可以同时缓解上述的问题(2)。此外,本发明还通过增加了电阻R3和R4来提高电流源IB2和IB3的稳定性,避免其输出电阻呈现负阻特性。
本发明的NMOS管N7和NMOS管N8的栅极由辅助放大器A驱动以提高输出端往地看到的输出电阻,这样可以进一步提高运放的增益;此外,辅助放大器A把NMOS管N5和NMOS管N6的漏极电平钳位在一个稍大于Vdsat的水平以最大化运放的输出电压摆幅。
再次参见图3所示,在本发明所提供的运算放大器结构中,从输出端往上(电源)看到的等效电阻的量级是~gm 2ro 3。同时,从输出端往下(地)看到的等效电阻的量级是~gm 3ro 4。因此,所提出的运算放大器虽然是单极点结构,却能够提供近似为三级放大的电压增益。
参见图6所示,为运算放大器增益响应特性的仿真结果的对比,仿真曲线1-3分别是普通折叠式全差分运放、未采用增益提升技术的本发明运放、使用增益提升技术后的本发明运放的开环增益仿真结果。对比的三个案例均在180nm COMS工艺和1.8V标称电源电压下搭建电路并进行仿真,输入共模电压设置为1.2V,主运放偏置电流为0.5m A,负载电容为5pF。
通过对比,可以看到本发明的运算放大器的直流电压增益达到112dB,远高于传统的折叠式运放。本发明的运算放大器主体电路在消耗0.5mA电流和驱动5pF负载的情况下,增益带宽积可达到63MHz。如果进一步增加电流,还可以实现更高的增益带宽积。同时,如果PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P5、PMOS管P7、PMOS管P9和NMOS管N3、NMOS管N4取较小的沟道长度,能够获得1GHz以上的增益带宽积,当然同时直流增益会有所降低。
当然上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰,都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种折叠式共源共栅结构全差分运算放大器,其特征在于:包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7和NMOS管N8;
电压源VDD经偏置电流源IB2连接到PMOS管P1的源极,所述PMOS管P1的栅极经偏置电压源VB2连接到PMOS管P2的栅极,所述PMOS管P1的漏极连接到NMOS管N7的漏极并作为运算放大器的反相输出端Vout-,所述NMOS管N7的栅极连接到辅助放大器A的反相输出端Vo-,所述NMOS管N7的源极分别连接到辅助放大器A的反相输入端Vi-和NMOS管N5的漏极,所述NMOS管N5的栅极经偏置电压源VB4连接到NMOS管N6的栅极,所述NMOS管N5的源极接地;所述电压源VDD还经偏置电流源IB3连接到PMOS管P2的源极,所述PMOS管P2的漏极连接到NMOS管N8的漏极并作为运算放大器的正相输出端Vout+,所述NMOS管N8的栅极连接到辅助放大器A的正相输出端Vo+,所述NMOS管N8的源极分别连接到辅助放大器A的正相输入端Vi+和NMOS管N6的漏极,所述NMOS管N6的源极接地;
所述NMOS管N3的漏极连接到PMOS管P1的源极,所述NMOS管N3的栅极经电压源VDD连接到NMOS管N4的栅极,所述NMOS管N3的源极连接到NMOS管N1的漏极,所述NMOS管N1的栅极作为运算放大器的正相输入端Vin+,所述NMOS管N1的源极经偏置电流源IB1接地;所述NMOS管N4的漏极连接到PMOS管P2的源极,所述NMOS管N4的源极连接到NMOS管N2的漏极,所述NMOS管N2的栅极作为运算放大器的反相输入端Vin-,所述NMOS管N2的源极经偏置电流源IB1接地。
2.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器,其特征在于:所述偏置电流源IB2和偏置电流源IB3选用单层MOS高输出电阻电流源。
3.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器,其特征在于:所述偏置电流源IB1、偏置电流源IB2、偏置电流源IB3、偏置电压源VB2和偏置电压源VB4由一偏置电流电压产生电路提供,所述偏置电流电压产生电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11、PMOS管P12、NMOS管N9、NMOS管N10、NMOS管N11、NMOS管N12、NMOS管N13、NMOS管N14、NMOS管N15、NMOS管N16、NMOS管N17、NMOS管N18、NMOS管N19、NMOS管N20、NMOS管N21和NMOS管N22;
电压源VDD经参考电流源IREF分别连接到电阻R1的一端、NMOS管N12的栅极、NMOS管N14的栅极、NMOS管N16的栅极、NMOS管N18的栅极、NMOS管N20的栅极、NMOS管N22的栅极和NMOS管N10的栅极并作为偏置电压源VB3的输出端,电阻R1的另一端分别连接到NMOS管N12的漏极、NMOS管N11的栅极、NMOS管N13的栅极、NMOS管N15的栅极、NMOS管N17的栅极、NMOS管N19的栅极、NMOS管N21的栅极和NMOS管N9的栅极并作为偏置电压源VB4的输出端,NMOS管N12的源极连接到NMOS管N11的漏极,NMOS管N11的源极接地;所述电压源VDD连接到PMOS管P3的源极,所述PMOS管P3的栅极分别连接到PMOS管P5的栅极和PMOS管P4的漏极,所述PMOS管P3的漏极连接到PMOS管P4的源极,所述PMOS管P4的栅极分别连接到PMOS管P6的栅极、电阻R3的另一端和NMOS管N16的漏极,所述PMOS管P4的漏极连接到NMOS管N14的漏极,所述NMOS管N14的源极连接到NMOS管N13的漏极,所述NMOS管N13的源极接地;所述电压源VDD连接到PMOS管P5的源极,所述PMOS管P5的漏极连接到PMOS管P6的源极并作为偏置电流源IB2的输出端,所述PMOS管P6的漏极连接到电阻R3的一端,所述NMOS管N16的源极连接到NMOS管N15的漏极,所述NMOS管N15的源极接地;
所述NMOS管N18的漏极作为偏置电流源IB1的输入端,所述NMOS管N18的源极连接到NMOS管N17的漏极,所述NMOS管N17的源极接地;
所述电压源VDD连接到PMOS管P7的源极,所述PMOS管P7的栅极分别连接到PMOS管P9的栅极和PMOS管P8的漏极,所述PMOS管P7的漏极连接到PMOS管P8的源极,所述PMOS管P8的栅极分别连接到PMOS管P10的栅极、电阻R4的另一端和NMOS管N22的漏极,所述PMOS管P8的漏极连接到NMOS管N20的漏极,所述NMOS管N20的源极连接到NMOS管N19的漏极,所述NMOS管N19的源极接地;所述电压源VDD连接到PMOS管P9的源极,所述PMOS管P9的漏极连接到PMOS管P10的源极并作为偏置电流源IB3的输出端,所述PMOS管P10的漏极连接到电阻R4的一端,所述NMOS管N22的源极连接到NMOS管N21的漏极,所述NMOS管N21的源极接地;
所述电压源VDD连接到PMOS管P11的源极,所述PMOS管P11的栅极分别连接到PMOS管P12的漏极和电阻R2的一端并作为偏置电压源VB1的输出端,所述PMOS管P11的漏极连接到PMOS管P12的源极,所述PMOS管P12的栅极经偏置电压源VB2连接到电阻R2的另一端,NMOS管N10的源极连接到NMOS管N9的漏极并作为偏置电压源VB5的输出端,NMOS管N9的源极接地。
4.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器,其特征在于:所述辅助放大器A包括PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N23、NMOS管N24、NMOS管N25和NMOS管N26;
电压源VDD经偏置电流源IB4分别连接到PMOS管P13的源极、PMOS管P14的源极和PMOS管P15的源极,所述PMOS管P13的栅极作为辅助放大器A的反相输入端Vi-,所述PMOS管P13的漏极分别连接到NMOS管N26的源极和NMOS管N24的漏极,所述PMOS管P14的栅极作为辅助放大器A的正相输入端Vi+,所述PMOS管P14的漏极分别连接到NMOS管N25的源极和NMOS管N23的漏极,所述PMOS管P15的栅极作为偏置电压源VB5的输入端,所述PMOS管P15的漏极接地;
所述电压源VDD经偏置电流源IB5连接到NMOS管N25的漏极并作为辅助放大器A的反相输出端,所述NMOS管N25的栅极经偏置电压源VB3连接到NMOS管N26的栅极,所述NMOS管N23的栅极经偏置电压源VB4连接到NMOS管N24的栅极,所述NMOS管N23的源极接地,所述电压源VDD经偏置电流源IB6连接到NMOS管N26的漏极并作为辅助放大器A的正相输出端,所述NMOS管N24的源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110079667.5A CN112865710B (zh) | 2021-01-21 | 2021-01-21 | 一种折叠式共源共栅结构全差分运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110079667.5A CN112865710B (zh) | 2021-01-21 | 2021-01-21 | 一种折叠式共源共栅结构全差分运算放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112865710A CN112865710A (zh) | 2021-05-28 |
CN112865710B true CN112865710B (zh) | 2024-02-20 |
Family
ID=76008512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110079667.5A Active CN112865710B (zh) | 2021-01-21 | 2021-01-21 | 一种折叠式共源共栅结构全差分运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112865710B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117792093B (zh) * | 2024-02-27 | 2024-05-17 | 上海芯龙半导体技术股份有限公司 | 斜坡补偿与比较器电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000001336A (ko) * | 1998-06-10 | 2000-01-15 | 김영환 | 완전차동구조의 연산증폭기 |
CN101207365A (zh) * | 2006-12-20 | 2008-06-25 | 上海华虹Nec电子有限公司 | 增益自举运算放大器 |
CN103914008A (zh) * | 2012-12-31 | 2014-07-09 | 硅实验室公司 | 用于集成电路接口的装置和相关方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1212598C (zh) * | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
US6870424B2 (en) * | 2002-10-29 | 2005-03-22 | Fairchild Semiconductor Corporation | Low voltage differential in differential out receiver |
-
2021
- 2021-01-21 CN CN202110079667.5A patent/CN112865710B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000001336A (ko) * | 1998-06-10 | 2000-01-15 | 김영환 | 완전차동구조의 연산증폭기 |
CN101207365A (zh) * | 2006-12-20 | 2008-06-25 | 上海华虹Nec电子有限公司 | 增益自举运算放大器 |
CN103914008A (zh) * | 2012-12-31 | 2014-07-09 | 硅实验室公司 | 用于集成电路接口的装置和相关方法 |
Non-Patent Citations (2)
Title |
---|
一种基于共模负反馈的高性能运算放大器的设计;范凯鑫;徐光辉;徐勇;张开礼;;通信技术(第02期);全文 * |
一种用于电容式MEMS麦克风的读出电路;周锋;李富华;乔东海;徐栋;吕爽;陈伟庆;;微电子学(第03期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112865710A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556081B2 (en) | Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit | |
CN100553124C (zh) | 运算放大器 | |
CN101951236B (zh) | 一种数字可变增益放大器 | |
CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN110311636B (zh) | 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器 | |
CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
CN102331809A (zh) | 一种具有栅极漏电补偿的电流镜电路 | |
CN107733382A (zh) | 自偏置轨到轨恒定跨导放大器 | |
CN201846315U (zh) | 一种数字可变增益放大器 | |
CN114710124A (zh) | 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器 | |
CN112865710B (zh) | 一种折叠式共源共栅结构全差分运算放大器 | |
US8836427B2 (en) | Folded cascode operational amplifier | |
US9130521B2 (en) | Operational amplifier circuit | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
CN112511110B (zh) | 一种高线性度可编程增益放大器 | |
CN112506259B (zh) | 一种具有低输出电阻的cmos参考电压缓冲器 | |
CN113612449A (zh) | 一种运算放大器电路 | |
CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
JP4545705B2 (ja) | 差動増幅回路 | |
CN211089632U (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
Yavari et al. | Very low-voltage, low-power and fast-settling OTA for switched-capacitor applications | |
CN112865732B (zh) | 一种高增益高功耗效率的套筒式ota | |
Shah et al. | Stability analysis of two-stage ota with frequency compensation | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 | |
Kai et al. | A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |