CN100553124C - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN100553124C
CN100553124C CNB2007100914366A CN200710091436A CN100553124C CN 100553124 C CN100553124 C CN 100553124C CN B2007100914366 A CNB2007100914366 A CN B2007100914366A CN 200710091436 A CN200710091436 A CN 200710091436A CN 100553124 C CN100553124 C CN 100553124C
Authority
CN
China
Prior art keywords
transistor
operational amplifier
output
inverting input
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100914366A
Other languages
English (en)
Other versions
CN101047362A (zh
Inventor
安达幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101047362A publication Critical patent/CN101047362A/zh
Application granted granted Critical
Publication of CN100553124C publication Critical patent/CN100553124C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

所公开的运算放大器包括：一对差分级；共源共栅放大器级；以及输出级。构成输出级的输出晶体管的阈值电压高于其它晶体管的阈值电压。

Description

运算放大器
技术领域
本发明涉及在低电压下操作的运算放大器。
背景技术
希望用于电子装置的运算放大器等的电路始终执行稳定的操作。例如，专利文献1公开了一种用于控制随着共模(common-mode)输入电压的改变而波动的偏压、并降低输出失真的运算放大器。
近年来，随着小尺寸便携式电子装置的普及，也已为了低功耗而缩小和配置电路，从而，希望这样的电路在低电源电压下执行稳定的操作。
例如，一些运算放大器采用具有低阈值的晶体管。据此，即使当电源电压降低时，晶体管也在饱和区内操作。由此，有可能实现在低电源电压下执行高增益和稳定的操作的运算放大器。
另外，例如，专利文献2公开了一种具有低电压轨到轨(rail-to-rail)CMOS输入级的CMOS输入电路。
专利文献1：日本特开专利申请No.2001-339257
专利文献2：日本特开专利申请No.2001-274642
然而，当在上述传统的运算放大器中进一步降低电源电压时，其电路配置具有如下问题，其中，由于不同的温度和工艺，某些晶体管不能在饱和区内执行操作。
发明内容
本发明的一般目的在于，提供消除了上述问题的、改进且有用的运算放大器。
本发明的更具体的目的在于，提供能在低电源电压下执行稳定和高增益的操作的运算放大器。
根据本发明的一个方面，提供了一种运算放大器，包括：一对差分级；共源共栅放大器级；以及输出级，其中，构成所述输出级的输出晶体管的阈值电压高于其它晶体管的阈值电压。
据此，即使当电源电压降低时，构成运算放大器的所有晶体管也在饱和区中操作，从而可以提供高增益运算放大器。
根据本发明的另一方面，在该运算放大器中，所述输出晶体管的阈值电压在大约0.7V到大约0.8V的范围内，而所述其它晶体管的阈值电压在从大约0.3V到大约0.4V的范围内。
据此，即使当电源电压降低时，也可以防止由于不同的温度和工艺而导致的操作效率的降低。
根据本发明的另一方面，在该运算放大器中，所述共源共栅放大器级包括由p沟道MOS晶体管构成的第一共源共栅连接级、以及由n沟道MOS晶体管构成的第二共源共栅连接级，该第一共源共栅连接级被连接到来自所述一对差分级中的一个的输出，并且该第二共源共栅连接级被连接到来自所述一对差分级中的另一个的输出。
据此，可以在该运算放大器中布置折叠式共源共栅放大器级。
根据本发明的另一方面，在该运算放大器中，输出晶体管的栅极-源极电压大于构成连接到所述输出晶体管的栅极的共源共栅连接级的两个晶体管的饱和漏极电压的和。
据此，构成共源共栅连接级的晶体管始终在饱和区中操作，从而可以保持共源共栅连接级的饱和操作。
根据本发明的另一方面，在该运算放大器中，将参考电压施加到非反相输入端，并直接连接反相输入端和输出端。
根据本发明的另一方面，在该运算放大器中，将参考电压施加到非反相输入端，并经由电阻而连接反相输入端和输出端。
根据本发明，可以提供即使在电源电压降低时也能执行稳定和高增益的操作的运算放大器。
当结合附图阅读时，根据以下详细的说明，本发明的其它目的、特征和优点将变得更清楚。
附图说明
图1是示出根据本发明的实施例1的AB类(class AB)运算放大器100的电路配置的图；
图2是示出共源共栅(cascode)连接级3的电路配置的局部放大图；
图3是示出共源共栅连接级4的电路配置的局部放大图；以及
图4是示出根据本发明的实施例2的AB类运算放大器200的电路配置的图。
具体实施方式
根据本发明的运算放大器通过将构成输出级的输出晶体管的阈值电压设置为高于构成连接到输出级的共源共栅连接级的晶体管的饱和漏极电压的和，而在饱和区内操作构成运算放大器的所有晶体管。
[实施例1]
下面，通过参考附图而说明本发明的实施例。本实施例中的运算放大器是使用轨到轨输入的折叠式共源共栅AB类运算放大器。图1是示出根据本发明的实施例1的AB类运算放大器100的电路配置的图。
根据本实施例的AB类运算放大器100包括：差分级1、差分级2、共源共栅连接级3、共源共栅连接级4、以及输出级5。
在AB类运算放大器100中，构成差分级的两个晶体管之一具有作为栅极端的非反相(noninverting)输入端，而另一晶体管具有作为栅极端的反相输入端。在AB类运算放大器100中，输出级5的输出作为AB类运算放大器100的输出电压Vout而被处理。AB类运算放大器100将向非反相输入端与反相输入端施加的输入电压之间的差放大，并从输出端输出经放大的差。
AB类运算放大器100采用轨到轨输入，其中，当构成差分级的晶体管的阈值电压与输入电压相交(crossed)时，为操作而切换差分级。
差分级1包括作为p沟道MOS晶体管的晶体管M1、晶体管M2和晶体管M3。晶体管M1是用于偏流的MOS晶体管，并且其栅极被施加偏压bias1，使得晶体管M1被用作电流源。电源电压VDD被施加到晶体管M1的源极，并且，晶体管M2和晶体管M3的共同连接的源极被连接到晶体管M1的漏极。晶体管M2的漏极被连接到共源共栅连接级4的输出上，并且晶体管M3的漏极被连接到共源共栅连接级4的输入上。
差分级2包括作为n沟道MOS晶体管的晶体管M4、晶体管M5和晶体管M6。晶体管M4是用于偏流的MOS晶体管，并且向其栅极施加偏压bias2，使得晶体管M4被用作电流源。晶体管M4的源极被接地，并且，晶体管M5和晶体管M6的共同连接的源极被连接到晶体管M4的漏极。晶体管M5的漏极被连接到共源共栅连接级3的输出上，并且晶体管M6的漏极被连接到共源共栅连接级3的输入上。
共源共栅连接级3包括作为p沟道MOS晶体管的晶体管M7、M8、M9和M10。晶体管M7和M8是载流源MOS晶体管，并且向晶体管M7和M8的栅极施加偏压bias3，使得晶体管M7和M8被用作电流源。共同连接晶体管M7和M8的源极，并且向共同连接的源极施加电源电压VDD。晶体管M7和M8的漏极被连接到晶体管M9和M10的源极。
晶体管M9和M10是栅极接地的(grounded-gate)MOS晶体管，并且向晶体管M9和M10的栅极施加偏压bias4，使得晶体管M7和M8在饱和区内操作。根据该配置，共源共栅连接级3构成共源共栅电流源。
晶体管M6的漏极被连接到晶体管M7和晶体管M9的连接点，并且向该连接点施加来自差分级2的输出信号。以相同的方式，晶体管M5的漏极被连接到晶体管M8和晶体管M10的连接点，并且向该连接点施加来自差分级2的输出信号。
晶体管M9的漏极被连接到作为n沟道MOS晶体管的、构成共源共栅连接级4的晶体管M13的漏极。晶体管M10的漏极被连接到作为p沟道晶体管的、构成输出级5的晶体管M17的栅极。
共源共栅连接级4包括晶体管M13、M14、M15和M16。晶体管M13和M14是栅极接地的MOS晶体管，并且向晶体管M13和M14的栅极施加偏压bias7，使得晶体管M15和M16在饱和区中操作。晶体管M13的漏极被连接到晶体管M9的漏极，并且晶体管M14的漏极被连接到作为n沟道MOS晶体管的、构成输出级5的晶体管M18的栅极。
晶体管M13和M14的源极被连接到晶体管M15和M16的漏极。晶体管M3的漏极被连接到晶体管M13和晶体管M15的连接点，并且向该连接点施加差分级1的输出信号。以此方式，晶体管M2的漏极被连接到晶体管M14和晶体管M16的连接点，并且向该连接点施加差分级1的输出信号。
晶体管M15和M16的源极被共同连接并接地。晶体管M15和M16的栅极被共同连接，并且还被连接到晶体管M13的漏极，以构成电流镜(currentmirror)电路。
共源共栅连接级3和共源共栅连接级4构成共源共栅放大器级，其中，共源共栅连接级3被用作载流源。
输出级5包括作为n沟道MOS晶体管的晶体管M11和M18、以及作为p沟道MOS晶体管的晶体管M12和M17。晶体管M17和晶体管M18构成推挽电路，并且向晶体管M17的源极施加电源电压VDD。晶体管M17的漏极被连接到晶体管M18的漏极，而晶体管M18的源极被接地。来自晶体管M17和晶体管M18的连接点的输出电压是AB类运算放大器100的输出电压Vout。
晶体管M10的漏极被连接到晶体管M17的栅极，并且晶体管M14的漏极被连接到晶体管M18的栅极。将来自使用共源共栅连接级3和共源共栅连接级4而构成的共源共栅放大器级的输出电压施加到晶体管M17和晶体管M18的栅极。
晶体管M11的漏极和晶体管M12的源极被共同连接，并且还被连接到晶体管M10和晶体管M17的连接点。晶体管M11的源极和晶体管M12的漏极被共同连接，并且还被连接到晶体管M14和晶体管M18的连接点。偏压bias5被施加到晶体管M11的栅极，而偏压bias6被施加到晶体管M12的栅极。
在AB类运算放大器100中，根据偏压bias5和偏压bias6，确定处于平稳状态的晶体管M17和晶体管M18的电流。
在AB类运算放大器100中，当输入电压为低时，差分级1执行操作。来自差分级1的输出信号被用作到共源共栅连接级4的输入信号，在共源共栅连接级3和共源共栅连接级4中放大该输入信号，并将放大的信号施加到输出级5。在输出级5中的晶体管M17中进一步放大输出信号，并将其输出。当输入电压为高时，为操作而切换差分级，并且差分级2执行操作。来自差分级2的输出信号被用作到共源共栅连接级4的输入信号，在共源共栅连接级3和共源共栅连接级4中放大该输入信号，并将放大的信号施加到输出级5。在输出级5的晶体管M18中进一步放大输出信号，并将其输出。
在根据本实施例的AB类运算放大器100中，构成输出级5的晶体管M17和晶体管M18的阈值电压比构成差分级1、差分级2、共源共栅连接级3和共源共栅连接级4的晶体管的阈值电压更高。
具体地，在本实施例中，晶体管M17和晶体管M18的阈值电压在0.7V到0.8V的范围内。其它晶体管的p沟道MOS晶体管的阈值电压是大约0.3V。尽管在本实施例中，除了晶体管M17和晶体管M18之外的p沟道MOS晶体管的阈值电压是大约0.3V，但是除了晶体管M17和晶体管M18之外的所有晶体管的阈值电压可以是大约0.3V。此外，在本实施例中特定地使用此电压值，而阈值电压不限于此。只要构成输出级5的晶体管的阈值电压比构成除输出级5之外的元件的晶体管的阈值电压高出预定的电压，就能获得本发明的效果。
下面，基于差分级1在AB类运算放大器100中执行操作的情况，描述数值的意义。
在AB类运算放大器100的平稳状态下，当电源电压VDD是低电压时，当晶体管M2和M3的栅极一源极电压恒定时，晶体管M1的源极-漏极电压低于饱和漏极电压，并且晶体管M1不在饱和区中操作。据此，得不到AB类运算放大器100的高增益。
有鉴于此，如本实施例中的那样，通过为构成差分级1和共源共栅连接级3的p沟道MOS晶体管设置低阈值电压，可以在饱和区中操作晶体管M1。由此，AB类运算放大器100能够执行稳定和高增益的操作。
另外，在根据本实施例的AB类运算放大器100中，晶体管M2和晶体管M5的栅极端被共同连接，并被用作AB类运算放大器100的非反相输入端，并且，晶体管M3和晶体管M6的栅极端被共同连接，并被用作反相输入端。由此，通过将来自输出级5的输出施加到作为反相输入端的晶体管M3和晶体管M6的栅极端、并将接地电位施加到作为非反相输入端的晶体管M2和晶体管M5的栅极端，可以实现电压跟随器连接。
另外，通过在作为反相输入端的晶体管M3和晶体管M6的栅极端与输出级5的输出端之间连接电阻元件，可以实现反相输入连接。在此情况下，优选地，施加到作为非反相输入端的晶体管M2和晶体管M5的栅极端的接地电位在共模电压范围(输入电压所允许的范围)内。据此，可以实现高增益AB类运算放大器100。
当进一步降低AB类运算放大器100的电源电压VDD时，即使当共源共栅连接级3中的晶体管M8在饱和区中操作时，也会由于不同的温度和工艺的影响，而使得晶体管M10不会在饱和区中稳定地操作。在本实施例中，确定输出级5的晶体管M17的阈值，使得晶体管M10始终在饱和区中执行稳定的操作。
图2是示出共源共栅连接级3的电路配置的局部放大图。在图2中，晶体管M8的源极-漏极电压被标记为Vds8，晶体管M10的源极-漏极电压被标记为Vds10，而晶体管M17的栅极-源极电压被标记为Vgs17。
在此情况下，当晶体管M10的饱和漏极电压是Vdsat10时，在Vdsat10＜Vds10时，晶体管M10在饱和区中操作。在AB类运算放大器100的平稳状态下，将晶体管M8和晶体管M10的源极-漏极电压的关系表示为：Vds8+Vds10＝Vgs17。
在此情况下，例如，当将具有低阈值的晶体管用于构成AB类运算放大器100的所有晶体管时，平稳状态下的晶体管M17的栅极-源极电压Vgs17变低，从而，即使当晶体管M8在饱和区中操作时，晶体管M10也不会在饱和区中操作。结果，实质上降低了AB类运算放大器100的增益。
在本实施例中，通过将构成输出级5的晶体管M17和M18的阈值电压设置为高于其它晶体管的阈值电压，而防止这样的损失。换言之，晶体管M8和晶体管M10的阈值电压被设置为低，而晶体管M17的阈值电压被设置为高，从而，晶体管M17的栅极-源极电压高于晶体管M8和晶体管M10的饱和漏极电压的和。
以此方式，当晶体管M17的阈值电压被设置为高时，晶体管M17的栅极-源极电压Vgs17增加。据此，可以增加晶体管M10的源极-漏极电压Vds10。并且，始终可以将晶体管M10的源极-漏极电压Vds10保持为高于晶体管M10的饱和漏极电压Vdsat10。由此，即使当降低了电源电压VDD时，也可以在饱和区中稳定地操作晶体管M8和晶体管M10。
尽管在本实施例中，上述说明是基于差分级1执行操作的情况，但当差分级2执行操作时，也是适用的。
图3是示出共源共栅连接级4的电路配置的局部放大图。在图3中，晶体管M14的源极-漏极电压被标记为Vds14，晶体管M16的源极-漏极电压被标记为Vds16，而晶体管M18的栅极-源极电压被标记为Vgs18。
在此情况下，将晶体管M18的阈值电压设置为大于晶体管M14和晶体管M16的饱和漏极电压的和。据此，晶体管M18的栅极-源极电压Vgs18增加，从而，即使当晶体管M16在饱和区中操作时，也可以增加晶体管M14的源极-漏极电压Vds14。并且，始终可以将晶体管M14的源极-漏极电压Vds14保持为大于晶体管M14的饱和漏极电压Vdsat14。由此，始终可以在饱和区中稳定地操作晶体管M14和晶体管M16。
如上所述，根据本发明，可以在饱和区中稳定地操作构成AB类运算放大器的所有晶体管，并且提供了能够执行稳定和高增益的操作的AB类运算放大器。另外，根据本发明，可以提供能够执行稳定和高增益的操作、而不受不同的温度和工艺的影响的AB类运算放大器。
此外，根据本发明，可以提供能够支持低电源电压而不增加电路的布局面积的高增益AB类运算放大器。
尽管基于使用轨到轨输入的折叠式共源共栅AB类运算放大器而描述了本实施例，但是，例如，可以以相同的方式，将本发明应用于p沟道MOS晶体管输入和n沟道MOS晶体管输入。
[实施例2]
图4是示出根据本发明的实施例2的AB类运算放大器200的电路配置的图。AB类运算放大器200使用P沟道MOS晶体管输入。
除了单个差分级之外，AB类运算放大器200的配置与AB类运算放大器100的配置相同。因此，在图2所示的AB类运算放大器200中，向与示例1中相同的元件或部分提供与图1中相同的附图标记，并省略其说明。
AB类运算放大器200包括差分级20、共源共栅连接级3、共源共栅连接级4、以及输出级5。
差分级20包括作为p沟道MOS晶体管的晶体管M19、晶体管M20和晶体管M21。晶体管M19是用于偏流的MOS晶体管，并且其栅极被施加偏压bias8，使得晶体管M19被用作电流源。将电源电压VDD施加到晶体管M19的源极。晶体管M20和晶体管M21的共同连接的源极被连接到晶体管M19的漏极。
晶体管M21的漏极被连接到构成共源共栅连接级4的晶体管M13和晶体管M15的连接点。晶体管M20的漏极被连接到构成共源共栅连接级4的晶体管M14和晶体管M16的连接点。向晶体管M20和晶体管M21的栅极施加输入电压。
在AB类运算放大器200中，来自差分级20的输出信号被用作对共源共栅连接级4的输入，在共源共栅连接级3和共源共栅连接级4中放大该输入，并将放大的输入施加到输出级5。在输出级5中的晶体管M17中进一步放大输出信号，并将其输出。
在本实施例中，以与实施例1相同的方式，将晶体管M17的阈值电压设置为大于晶体管M8和晶体管M10的饱和漏极电压的和。并且，将晶体管M18的阈值电压设置为大于晶体管M14和晶体管M16的饱和漏极电压的和。据此，可以获得与实施例1相同的效果。
在本实施例中，尽管使用p沟道MOS晶体管来构成差分级20，但可使用n沟道MOS晶体管来构成差分级20。在此情况下，要被用作用于偏流的MOS晶体管的晶体管可被布置在接地侧上，而可在用于偏流的MOS晶体管与共源共栅连接级3之间布置两个n沟道MOS晶体管，其中这两个n沟道MOS晶体管的源极被共同连接。
本发明不限于具体公开的实施例，在不脱离本发明的范围的情况下，可进行变化和修改。
本发明基于在2006年3月28日提交的日本优先权申请第2006-089414号，在此通过引用并入其全部内容。

Claims (18)

1、一种运算放大器，包括：
一对差分级；
共源共栅放大器级；以及
输出级，其中
构成该输出级的输出晶体管的阈值电压高于其它晶体管的阈值电压。
2、如权利要求1所述的运算放大器，其中
所述输出晶体管的阈值电压在0.7V到0.8V的范围内，并且，
所述其它晶体管的阈值电压在从0.3V到0.4V的范围内。
3、如权利要求1所述的运算放大器，其中
该共源共栅放大器级包括由p沟道MOS晶体管构成的第一共源共栅连接级、以及由n沟道MOS晶体管构成的第二共源共栅连接级，
第一共源共栅连接级被连接到来自所述一对差分级中的一个的输出，并且，
第二共源共栅连接级被连接到来自所述一对差分级中的另一个的输出。
4、如权利要求2所述的运算放大器，其中
该共源共栅放大器级包括由p沟道MOS晶体管构成的第一共源共栅连接级、以及由n沟道MOS晶体管构成的第二共源共栅连接级，
第一共源共栅连接级被连接到来自所述一对差分级中的一个的输出，并且，
第二共源共栅连接级被连接到来自所述一对差分级中的另一个的输出。
5、如权利要求3所述的运算放大器，其中
该输出晶体管的栅极-源极电压大于构成连接到该输出晶体管的栅极的共源共栅连接级的两个晶体管的饱和漏极电压的和。
6、如权利要求4所述的运算放大器，其中
该输出晶体管的栅极-源极电压大于构成连接到该输出晶体管的栅极的共源共栅连接级的两个晶体管的饱和漏极电压的和。
7、如权利要求1所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
8、如权利要求2所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
9、如权利要求3所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
10、如权利要求4所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
11、如权利要求5所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
12、如权利要求6所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
直接连接反相输入端和输出端。
13、如权利要求1所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
14、如权利要求2所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
15、如权利要求3所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
16、如权利要求4所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
17、如权利要求5所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
18、如权利要求6所述的运算放大器，其中
将参考电压施加到非反相输入端，并且，
经由电阻而连接反相输入端和输出端。
CNB2007100914366A 2006-03-28 2007-03-28 运算放大器 Expired - Fee Related CN100553124C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006089414A JP2007267016A (ja) 2006-03-28 2006-03-28 演算増幅器
JP089414/06 2006-03-28

Publications (2)

Publication Number Publication Date
CN101047362A CN101047362A (zh) 2007-10-03
CN100553124C true CN100553124C (zh) 2009-10-21

Family

ID=38639559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100914366A Expired - Fee Related CN100553124C (zh) 2006-03-28 2007-03-28 运算放大器

Country Status (3)

Country Link
US (1) US7489193B2 (zh)
JP (1) JP2007267016A (zh)
CN (1) CN100553124C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551030B2 (en) * 2007-02-08 2009-06-23 Samsung Electronics Co., Ltd. Two-stage operational amplifier with class AB output stage
US7872530B2 (en) * 2007-03-13 2011-01-18 Telefonaktiebolaget Lm Ericsson (Publ) Flexible dynamic range amplifier
JP2009105635A (ja) 2007-10-23 2009-05-14 Ricoh Co Ltd 演算増幅器
US8149047B2 (en) 2008-03-20 2012-04-03 Mediatek Inc. Bandgap reference circuit with low operating voltage
JP2011050040A (ja) * 2009-07-31 2011-03-10 Renesas Electronics Corp 演算増幅器及びそれを用いた半導体装置
JP2011041172A (ja) 2009-08-18 2011-02-24 Ricoh Co Ltd 電子ボリューム回路
JP2011061611A (ja) 2009-09-11 2011-03-24 Ricoh Co Ltd 演算増幅器
JP5486259B2 (ja) 2009-09-29 2014-05-07 セイコーインスツル株式会社 差動増幅器
JP5406113B2 (ja) * 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
JP6582594B2 (ja) * 2015-06-18 2019-10-02 富士電機株式会社 演算増幅回路
CN108155881B (zh) * 2016-12-05 2021-10-29 华大半导体有限公司 轨到轨输入运放器
US10355656B2 (en) * 2017-06-29 2019-07-16 SK Hynix Inc. Amplification circuit with split-length compensation scheme
JP2019096970A (ja) * 2017-11-20 2019-06-20 ローム株式会社 オペアンプ、半導体装置
CN108494377B (zh) * 2018-04-11 2022-02-01 锐芯微电子股份有限公司 运算放大器电路
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
JP7300824B2 (ja) * 2018-12-03 2023-06-30 三菱電機株式会社 Ａｂ級アンプ
CN110176911A (zh) * 2019-05-29 2019-08-27 宁波市芯能微电子科技有限公司 Bms用的高低压差分放大电路
CN111697935B (zh) * 2020-06-30 2021-06-25 湘潭大学 一种低压轨到轨输入输出运算放大器
TWI773474B (zh) * 2021-08-03 2022-08-01 新唐科技股份有限公司 放大器電路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588164B2 (ja) * 1985-09-30 1997-03-05 株式会社東芝 反転増幅器
JPH07142940A (ja) * 1993-11-17 1995-06-02 New Japan Radio Co Ltd Ｍｏｓｆｅｔ電力増幅器
JP2001016052A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 磁気抵抗素子の信号増幅回路
US6366167B1 (en) 2000-02-29 2002-04-02 Gain Technology Corporation Low voltage rail-to-rail CMOS input stage
JP2001339257A (ja) 2000-05-25 2001-12-07 Ricoh Co Ltd 演算増幅器
JP3666377B2 (ja) * 2000-09-27 2005-06-29 株式会社デンソー 演算増幅器
US6714076B1 (en) * 2001-10-16 2004-03-30 Analog Devices, Inc. Buffer circuit for op amp output stage
US6657495B2 (en) * 2002-04-01 2003-12-02 Texas Instruments Incorporated Operational amplifier output stage and method
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
JP4443889B2 (ja) * 2003-10-14 2010-03-31 旭化成エレクトロニクス株式会社 差動増幅器
JP2005223627A (ja) * 2004-02-05 2005-08-18 Asahi Kasei Microsystems Kk 演算増幅回路
US7262662B2 (en) * 2004-04-19 2007-08-28 Asahi Kasei Microsystems Co., Ltd. Operational amplifier
US7202738B1 (en) * 2005-02-08 2007-04-10 Maxim Integrated Products, Inc. Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers

Also Published As

Publication number Publication date
US7489193B2 (en) 2009-02-10
CN101047362A (zh) 2007-10-03
JP2007267016A (ja) 2007-10-11
US20070285164A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
CN100553124C (zh) 运算放大器
CN100530950C (zh) 具有栅地阴地放大器控制的差动放大器
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US6437645B1 (en) Slew rate boost circuitry and method
US7154334B2 (en) Common mode feedback circuit for fully differential two-stage operational amplifiers
US7310017B2 (en) Operational amplifier circuit
US7521999B2 (en) Differential amplifier and sampling and holding circuit
US5451909A (en) Feedback amplifier for regulated cascode gain enhancement
US20080278232A1 (en) Operational Amplifier with Rail-to-Rail Common-mode Input and Output Range
CN202503479U (zh) 高增益高电源抑制比ab类运算放大器
US7557658B2 (en) Low voltage amplifier having a class-AB control circuit
US8665023B2 (en) Class-AB/B amplifier with quiescent control circuit
JP2611725B2 (ja) カスコード回路
KR19980028650A (ko) 연산증폭기
US6788143B1 (en) Cascode stage for an operational amplifier
US8890612B2 (en) Dynamically biased output structure
US6583669B1 (en) Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption
US7227416B2 (en) Current mirror with low static current and transconductance amplifier thereof
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
CN108964617A (zh) 运算放大器电路
JP2011061611A (ja) 演算増幅器
US8344804B2 (en) Common-mode feedback circuit
CN112965567B (zh) 一种低噪声电压驱动缓冲器
KR20050081021A (ko) 향상된 이득을 가지는 조절된 캐스코드 증폭 회로
JPH05199045A (ja) 増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150402

TR01 Transfer of patent right

Effective date of registration: 20150402

Address after: Osaka

Patentee after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Ricoh Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20150328

EXPY Termination of patent right or utility model