TWI773474B - 放大器電路 - Google Patents

放大器電路 Download PDF

Info

Publication number
TWI773474B
TWI773474B TW110128591A TW110128591A TWI773474B TW I773474 B TWI773474 B TW I773474B TW 110128591 A TW110128591 A TW 110128591A TW 110128591 A TW110128591 A TW 110128591A TW I773474 B TWI773474 B TW I773474B
Authority
TW
Taiwan
Prior art keywords
type
current
voltage
transistor
current source
Prior art date
Application number
TW110128591A
Other languages
English (en)
Other versions
TW202308294A (zh
Inventor
陳柏升
李政道
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110128591A priority Critical patent/TWI773474B/zh
Priority to CN202111042210.3A priority patent/CN115913149A/zh
Priority to US17/674,144 priority patent/US11736073B2/en
Application granted granted Critical
Publication of TWI773474B publication Critical patent/TWI773474B/zh
Publication of TW202308294A publication Critical patent/TW202308294A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一種放大器電路，包括：輸出級，至少包括第一P型電晶體與第一N型電晶體，第一P型電晶體電性串接第一N型電晶體；第一電流源，用於提供第一輸入電流；第二電流源；第三電流源，用於提供第二輸入電流；第四電流源；以及電壓箝制電路，接收第一偏壓與第二偏壓，且具有第一端與第二端；其中，當第二輸入電流為正向電流且第一輸入電流為負向電流或零電流時，第一端提供大於第一偏壓的第一箝制電壓給第一P型電晶體的閘極，當第一輸入電流為正向電流且第二輸入電流為負向電流或零電流時，第二端提供小於第二偏壓的第二箝制電壓給第一N型電晶體的閘極。

Description

放大器電路
本發明涉及一種放大器電路，且特別是一種在放大輸出級前使用電壓箝制電路來達到高速寬電壓輸出的放大器電路。
伴隨著隨著低電壓的應用，高速且寬電壓的電路需求也變得越來越常見，例如一般常見的AB型(class AB)放大器，有著高速、全電壓擺幅與強驅動能力等優點，因此很適合作為輸出級。然而，一般寬電壓的電路應用中，由於寄生電容和迴轉率的限制，將使得電路高速運作變得相當具有挑戰性。
現有技術的放大器電路中，輸出級的AB型放大器之P型電晶體與N型電晶體的閘極的電壓操作區間為接地電壓GND與系統電壓AVDD之間的區間(包括接地電壓GND與系統電壓AVDD兩個端點值)，因此AB型放大器之P型電晶體與N型電晶體的閘極電壓達到電壓操作區間的上下限所需要的時間較久，導致無法滿足高速運作的需求。
根據本發明之目的，本發明實施例提出一種放大器電路，包括：輸出級，至少包括第一P型電晶體與第一N型電晶體，第一P型電晶體與第一N型電晶體為串聯連接；第一電流源，用於提供第一輸入電流；第二電流源，用於提供第一偏壓電流；第三電流源，用於提供第二輸入電流；第四電流源，用於提供 第二偏壓電流；以及電壓箝制電路，接收第一偏壓與小於第一偏壓的第二偏壓，具有第一端與第二端，第一端電性連接第一電流源、第二電流源及第一P型電晶體的閘極，第二端電性連接第三電流源、第四電流源及第一N型電晶體的閘極；其中，當第二輸入電流為正向電流且第一輸入電流為負向電流或零電流時，第一端提供大於第一偏壓的第一箝制電壓給第一P型電晶體的閘極，當第一輸入電流為正向電流且第二輸入電流為負向電流或零電流時，第二端提供小於第二偏壓的第二箝制電壓給第一N型電晶體的閘極。
綜上所述，本發明實施例的放大器電路能夠達到高速與寬頻操作。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
1:放大器電路
11:第一電流源
12:第二電流源
13:第三電流源
14:第四電流源
15:電壓箝制電路
16:輸出級
MP1、MP3~MP11:P型屏蔽電晶體
MN1、MN3~MN11:N型屏蔽電晶體
MP2:P型電晶體
MN2:N型電晶體
GND:接地電壓
AVDD:系統電壓
VBIASP:第一偏壓
VBIASN:第二偏壓
Iin1:第一輸入電流
Iin2:第二輸入電流
VOUT:輸出電壓
I1:電流
Vgs_MP1、Vgs_MN1:閘源極電壓
INV:反向器
CS1~CS4:參考電流源
InP、InN:輸入信號
BP、BN:偏壓
R1、R2:電阻
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1是本發明實施例的放大器電路的電路圖。
圖2是本發明另一實施例的放大器電路的電路圖。
圖3A是本發明實施例的放大器電路之第一偏壓產生器的電路圖。
圖3B是本發明實施例的放大器電路之第二偏壓產生器的電路圖。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
本發明實施例提供一種放大器電路，其主要透過電壓箝制電路來限制輸出級之AB型放大器的P型電晶體與N型電晶體的閘極之電壓操作區間，使得AB型放大器的P型電晶體的閘極之電壓操作區間為第一箝制電壓與系統電壓AVDD之間的區間(包括第一箝制電壓與系統電壓AVDD兩個端點值)，以及使得AB型放大器的P型電晶體的閘極之電壓操作區間為接地電壓GND與第二箝制電壓之間的區間(包括接地電壓GND與第二箝制電壓兩個端點值)，其中第一箝制電壓大於第一偏壓VBIASP，第二箝制電壓小於第二偏壓VBIASN，第一偏壓VBIASP大於第二偏壓VBIASN，且第一偏壓VBIASP與第二偏壓VBIASN大於接地電壓GND與小於系統電壓AVDD。例如，第一箝制電壓為第一偏壓VBIASP加上P型屏蔽電晶體的閘源極電壓Vgs_MP1，以及第二箝制電壓為第二偏壓VBIASN減去N型屏蔽電晶體的閘源極電壓Vgs_MN1。如此，可以使得AB型放大器的P型電晶體與N型電晶體更快速地達到上述電壓操作區間的上下限(例如，由使用者定義的上下限)，進而提升操作速度與實現寬頻操作。另外，上述P型屏蔽電晶體與N型屏蔽電晶體中可以是任何類型的P型電晶體與N型電晶體，「屏蔽」兩字僅是描述其功能是用於將第一偏壓拉高與將第二偏壓拉低，而達到類似屏蔽第一偏壓與第二偏壓的效果。
請參照圖1，圖1是本發明實施例的放大器電路的電路圖。放大器電路1包括第一電流源11、第二電流源12、第三電流源13、第四電流源14、電壓 箝制電路15與輸出級16，其中輸出級16至少包括P型電晶體MP2與N型電晶體MN2。P型電晶體MP2的源極電性連接系統電壓AVDD，P型電晶體MP2的汲極與N型電晶體MN2的汲極彼此電性連接，N型電晶體MN2的源極電性連接接地電壓GND，以及P型電晶體MP2的閘極與N型電晶體MN2的閘極分別電性連接電壓箝制電路15的第一端與第二端所提供的第一箝制電壓與第二箝制電壓。電壓箝制電路15的第一端電性連接第一電流源11與第二電流源12，以及電壓箝制電路15的第二端電性連接第三電流源13與第四電流源14。
第二電流源12與第四電流源14分別用於提供第一偏壓電流與第二偏壓電流給電壓箝制電路15的第一端與第二端，以及第一電流源11與第三電流源13分別用於提供第一輸入電流Iin1與第二輸入電流Iin2給電壓箝制電路15的第一端與第二端。第一輸入電流Iin1與第二輸入電流Iin2互為反向電流；或者，第一輸入電流Iin1與第二輸入電流Iin2的一者為正向電流，且第一輸入電流Iin1與第二輸入電流Iin2的另一者為零電流。
當第一輸入電流Iin1為正向電流，第二輸入電流Iin2為反向電流(或零電流)且小於第二偏壓電流，以及電壓箝制電路15的電流I1大於零時，P型電晶體MP2的閘極會接近系統電壓AVDD，N型電晶體MN2的閘極之電壓為小於第二偏壓VBIASN的第二箝制電壓(例如，第二偏壓VBIASN減去N型屏蔽電晶體MN1的閘源極電壓Vgs_MN1)，以及輸出級16的輸出電壓VOUT為接地電壓GND。
當第一輸入電流Iin1為反向電流(或零電流)且小於第一偏壓電流，第二輸入電流Iin2為正向電流，以及電壓箝制電路15的電流I1大於零時，N型電晶體MN2的閘極會接近接地電壓GND，P型電晶體MP2的閘極之電壓為大於第一偏壓VBIASP的第一箝制電壓(例如，第一偏壓VBIASP加上P型屏蔽電晶體 MP1的閘源極電壓Vgs_MP1)，以及輸出級16的輸出電壓VOUT為系統電壓AVDD。
P型電晶體MP2的電性串接N型電晶體MN2，以組態成AB型放大器。透過減少P型電晶體MP2的閘極與N型電晶體MN2的閘極的操作電壓區間，組態成的AB型放大器的P型電晶體MP2的與N型電晶體MN2在轉態後，閘極電壓可更快速地達到預設電壓操作區間的上下限。如此，輸出級16的AB型放大器可以進行高速與寬頻操作。雖然，本發明的做法為了維持P型電晶體MP2的與N型電晶體MN2的閘極電壓，而犧牲P型電晶體MP2的閘極與N型電晶體MN2的靜態電流，但增加的功率消耗並不明顯。另外，在本發明實施例中，放大器電路1為非線性，故可以應用高速寬頻的非線性放大應用，例如做為比較器。
進一步地，電壓箝制電路15有多種實現方式，僅要能夠在其第一端與第二端分別提供第一箝制電壓與第二箝制電壓即可，且本發明不以此為限制。於圖1的實施例中，電壓箝制電路15主要包括P型屏蔽電晶體MP1與N型屏蔽電晶體MN1，其中P型屏蔽電晶體MP1的閘極與N型屏蔽電晶體MN1的閘極分別電性連接第一偏壓VBIASP與第二偏壓VBIASN，P型屏蔽電晶體MP1的汲極與N型屏蔽電晶體MN1的汲極彼此電性連接，P型屏蔽電晶體MP1的源極電性連接第一電流源11、第二電流源12與P型電晶體MP2的閘極，以及N型屏蔽電晶體MN1的源極電性連接第三電流源13、第四電流源14與N型電晶體MN2的閘極。因此，在此實施例，第一箝制電壓為第一偏壓VBIASP加上P型屏蔽電晶體MP1的閘源極電壓Vgs_MP1，以及第二箝制電壓為第二偏壓VBIASN減去N型屏蔽電晶體MN1的閘源極電壓Vgs_MN1。
在另一種實現方式中，電壓箝制電路15包括降壓調節器(buck voltage regulator)以及升壓調節器(boost voltage regulator)，其中升壓調節器的輸入端接收第一偏壓，升壓調節器的輸出端用於提供大於第一偏壓的第一箝制電 壓，降壓調節器的輸入端接收第二偏壓，降壓調節器的輸出端用於提供小於第二偏壓的第二箝制電壓。在此請注意，上述電壓箝制電路15皆是本發明的其中一種實現方式，但其他能達到類似功能的電路組合也可以用於實現本發明。
請參照圖2，圖2是本發明另一實施例的放大器電路的電路圖。於圖2中，圖1中的第一電流源11、第二電流源12、第三電流源13與第四電流源14的細節作法被進一步地揭示，另外，輸出級16之後更可以電性連接一個反相器INV，以作為輸出電壓VOUT的緩衝元件。P型電晶體MP5~MP9組態成第二電源12，以提供第一偏壓電流；N型電晶體MN5~MN9組態成第四電源14，以提供第二偏壓電流；參考電流源CS2與N型電晶體MN3、MN4組態成第一電流源11，以提供第一輸入電流Iin1，其中第一電流源11透過P型電晶體MP8電性連接P型電晶體MP2的閘極；參考電流源CS1與P型電晶體MP3、MP4組態成組態成n第三電流源13，以提供第二輸入電流Iin2，其中第二電流源12透過N型電晶體MP8電性連接N型電晶體MN2的閘極。
進一步地說，參考電流源CS1電性連接P型電晶體MP3與MP4的源極，P型電晶體MP3與MP4的閘極分別電性連接輸入信號InP與InN，以及P型電晶體MP3與MP4的汲極分別電性連接N型電晶體MN7與MN8的源極。參考電流源CS2電性連接N型電晶體MN3與MN4的源極，N型電晶體MN3與MN4的閘極分別電性連接輸入信號InP與InN，以及N型電晶體MN3與MN4的汲極分別電性連接P型電晶體MP7與MP8的源極。
P型電晶體MP5與MP6的源極電性連接系統電壓AVDD，P型電晶體MP5與MP6的閘極彼此電性連接與電性連接至P型電晶體MP7的汲極，以及P型電晶體MP5與MP6的汲極分別電性連接P型電晶體MP7與MP8的源極。P型電晶體MP7與MP8的閘極彼此電性連接，以及P型電晶體MP7與MP8的汲極分別電性 連接P型電晶體MP9的源極與電壓箝制電路15的第一端。P型電晶體MP9的閘極接收偏壓BP，以及P型電晶體MP9的汲極電性連接N型電晶體MN7的汲極。
N型電晶體MN5與MN6的源極電性連接接地電壓GND，N型電晶體MN5與MN6的閘極彼此電性連接與電性連接至N型電晶體MN7的汲極，以及N型電晶體MN5與MN6的汲極分別電性連接N型電晶體MN7與MN8的源極。N型電晶體MN7與MN8的閘極彼此電性連接，以及N型電晶體MN7與MN8的汲極分別電性連接N型電晶體MN9的源極與電壓箝制電路15的第二端。N型電晶體MN9的的閘極接收偏壓BN，以及N型電晶體MN9的的汲極電性連接P型電晶體MP7的汲極。
請參照圖3A，圖3A是本發明實施例的放大器電路之第一偏壓產生器的電路圖。放大器電路1更包括第一偏壓產生器，第一偏壓VBIASP與偏壓BN可以由第一偏壓產生器產生，第一偏壓產生器包括N型電晶體MN10、MN11、電阻R1與參考電流源CS3。N型電晶體MN10的源極電性連接接地電壓GND，N型電晶體MN10的閘極電性連接N型電晶體MN10的汲極，以及N型電晶體MN10的汲極電性連接N型電晶體MN11的源極。N型電晶體MN11的閘極電性連接N型電晶體MN11的汲極並提供偏壓BN，N型電晶體MN10的汲極電性連接電阻R1的一端，以及電阻R1的另一端電性連接參考電流源CS3並提供第一偏壓VBIASP。
請參照圖3B，圖3B是本發明實施例的放大器電路之第二偏壓產生器的電路圖。放大器電路1更包括第二偏壓產生器，第二偏壓VBIASN與偏壓BP可以由第二偏壓產生器產生，第二偏壓產生器包括P型電晶體MP10、MP11、電阻R2與參考電流源CS4。P型電晶體MP10的源極電性連接系統電壓AVDD，P型電晶體MP10的閘極電性連接P型電晶體MP10的汲極，以及P型電晶體MP10的汲極電性連接P型電晶體MP11的源極。P型電晶體MP11的閘極電性連接P型電晶 體MP11的汲極並提供偏壓BP，P型電晶體MP10的汲極電性連接電阻R2的一端，以及電阻R2的另一端電性連接參考電流源CS4並提供第二偏壓VBIASN。
綜合以上所述，於本發明中，透過提供電壓箝制電路限制了輸出級之AB型放大器之P型電晶體與N型電晶體之閘極的操作電壓區間，使其P型電晶體與N型電晶體之閘極在轉態時，可以分別被維持在第一箝制電壓與第二箝制電壓，從而增加AB型放大器之P型電晶體與N型的閘極電壓達到預設電壓操作區間之上下限的速度。因此，本發明實施例的放大器電路能夠達到高速與寬頻操作。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
1:放大器電路
11:第一電流源
12:第二電流源
13:第三電流源
14:第四電流源
15:電壓箝制電路
16:輸出級
MP1:P型屏蔽電晶體
MN1:N型屏蔽電晶體
MP2:P型電晶體
MN2:N型電晶體
GND:接地電壓
AVDD:系統電壓
VBIASP:第一偏壓
VBIASN:第二偏壓
Iin1:第一輸入電流
Iin2:第二輸入電流
VOUT:輸出電壓
I1:電流
Vgs_MP1、Vgs_MN1:閘源極電壓

Claims (10)

  1. 一種放大器電路，包括：輸出級，包括第一P型電晶體與第一N型電晶體，該第一P型電晶體與該第一N型電晶體為串聯連接；第一電流源，用於提供第一輸入電流；第二電流源，用於提供第一偏壓電流；第三電流源，用於提供第二輸入電流；第四電流源，用於提供第二偏壓電流；以及電壓箝制電路，接收第一偏壓與小於所述第一偏壓的第二偏壓，具有第一端與第二端，所述第一端電性連接所述第一電流源、所述第二電流源及所述第一P型電晶體的閘極，所述第二端電性連接所述第三電流源、所述第四電流源及所述第一N型電晶體的閘極；其中，當所述第二輸入電流為正向電流且所述第一輸入電流為負向電流或零電流時，所述第一端提供大於所述第一偏壓的第一箝制電壓給第一P型電晶體的閘極，當所述第一輸入電流為正向電流且所述第二輸入電流為負向電流或零電流時，所述第二端提供小於所述第二偏壓的第二箝制電壓給第一N型電晶體的閘極。
  2. 如請求項1所述之放大器電路，其中所述電壓箝制電路包括：P型屏蔽電晶體與N型屏蔽電晶體； 其中所述P型屏蔽電晶體的閘極與所述N型屏蔽電晶體的閘極分別電性連接所述第一偏壓與所述第二偏壓，所述P型屏蔽電晶體的汲極與所述N型屏蔽電晶體的汲極彼此電性連接，所述P型屏蔽電晶體的源極電性連接所述第一電流源、所述第二電流源與所述P型電晶體的閘極，以及所述N型屏蔽電晶體的源極電性連接所述第三電流源、所述第四電流源與所述N型電晶體的閘極。
  3. 如請求項2所述之放大器電路，其中所述第一箝制電壓為所述第一偏壓加上所述P型屏蔽電晶體的閘源極電壓。
  4. 如請求項2所述之放大器電路，其中所述第二箝制電壓為所述第二偏壓減去所述N型屏蔽電晶體的閘源極電壓。
  5. 如請求項1所述之放大器電路，更包括：第一偏壓產生器，用於產生所述第一偏壓。
  6. 如請求項1所述之放大器電路，更包括：第二偏壓產生器，用於產生所述第二偏壓。
  7. 如請求項1所述之放大器電路，其中所述第一電流源由第一參考電流源與多個第二N型電晶體構成，其中所述多個第二N型電晶體的閘極接收第一輸入信號與第二輸入信號，所述多個第二N型電晶體的源極電性連接所述第一參考電流源，以及所述多個第二N型電晶體的汲極電性連接所述第一P型電晶體的閘極。
  8. 如請求項1所述之放大器電路，其中所述第三電流源由第二參考電流源與多個第二P型電晶體構成，其中所述多個第二P型電晶體的閘極接收第一輸入信號與第二輸入信號，所述多個第二P型電晶體的源極電性連接所述第二參考電流源，以及所述多個第二P型電晶體的汲極電性連接所述第一N型電晶體的閘極。
  9. 如請求項7所述之放大器電路，其中所述第二電流源由電性連接的多個第三P型電晶體構成，且所述第一電流源透過其中一個所述第三P型電晶體電性連接所述第一P型電晶體的閘極。
  10. 如請求項8所述之放大器電路，其中所述第四電流源由電性連接的多個第三N型電晶體構成，且所述第二電流源透過其中一個所述第三N型電晶體電性連接所述第一N型電晶體的閘極。
TW110128591A 2021-08-03 2021-08-03 放大器電路 TWI773474B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110128591A TWI773474B (zh) 2021-08-03 2021-08-03 放大器電路
CN202111042210.3A CN115913149A (zh) 2021-08-03 2021-09-07 放大器电路
US17/674,144 US11736073B2 (en) 2021-08-03 2022-02-17 Amplifier circuit and circuit system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110128591A TWI773474B (zh) 2021-08-03 2021-08-03 放大器電路

Publications (2)

Publication Number Publication Date
TWI773474B true TWI773474B (zh) 2022-08-01
TW202308294A TW202308294A (zh) 2023-02-16

Family

ID=83807169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128591A TWI773474B (zh) 2021-08-03 2021-08-03 放大器電路

Country Status (3)

Country Link
US (1) US11736073B2 (zh)
CN (1) CN115913149A (zh)
TW (1) TWI773474B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280200A (en) * 1989-04-10 1994-01-18 Tarng Min M Pipelined buffer for analog signal and power supply
US20040124921A1 (en) * 2002-12-31 2004-07-01 Texas Instruments Incorporated Low voltage amplifier
US20050174171A1 (en) * 2004-02-09 2005-08-11 Sandeep Oswal Multistage common mode feedback for improved linearity line drivers
US20060181350A1 (en) * 2004-06-28 2006-08-17 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
US20070285164A1 (en) * 2006-03-28 2007-12-13 Kohichiroh Adachi Operational amplifier
US20080252375A1 (en) * 2007-04-10 2008-10-16 Raydium Semiconductor Corporation Voltage-clamping device and operational amplifier and design method thereof
US20090237163A1 (en) * 2008-03-21 2009-09-24 Anindya Bhattacharya Trimming technique for high voltage amplifiers using floating low voltage structures
US20100134186A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd Low power operational amplifier
US20110273232A1 (en) * 2010-05-07 2011-11-10 Atsushi Igarashi Differential amplifier circuit
CN109104158A (zh) * 2018-10-26 2018-12-28 上海海栎创微电子有限公司 一种基于串联限压mos管降低底噪的ab类放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280200A (en) * 1989-04-10 1994-01-18 Tarng Min M Pipelined buffer for analog signal and power supply
US20040124921A1 (en) * 2002-12-31 2004-07-01 Texas Instruments Incorporated Low voltage amplifier
US20050174171A1 (en) * 2004-02-09 2005-08-11 Sandeep Oswal Multistage common mode feedback for improved linearity line drivers
US20060181350A1 (en) * 2004-06-28 2006-08-17 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
US20070285164A1 (en) * 2006-03-28 2007-12-13 Kohichiroh Adachi Operational amplifier
US20080252375A1 (en) * 2007-04-10 2008-10-16 Raydium Semiconductor Corporation Voltage-clamping device and operational amplifier and design method thereof
US20090237163A1 (en) * 2008-03-21 2009-09-24 Anindya Bhattacharya Trimming technique for high voltage amplifiers using floating low voltage structures
US20100134186A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd Low power operational amplifier
US20110273232A1 (en) * 2010-05-07 2011-11-10 Atsushi Igarashi Differential amplifier circuit
CN109104158A (zh) * 2018-10-26 2018-12-28 上海海栎创微电子有限公司 一种基于串联限压mos管降低底噪的ab类放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
網路文獻 Yuanfu Zhao et. al Single event soft error in advanced integrated circuit Journal of Semiconductors, Vol. 36, No. 11 2015年11月30日公開文件 http://dx.doi.org/10.1088/1674-4926/36/11/111001 *

Also Published As

Publication number Publication date
TW202308294A (zh) 2023-02-16
CN115913149A (zh) 2023-04-04
US20230043729A1 (en) 2023-02-09
US11736073B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US7342450B2 (en) Slew rate enhancement circuitry for folded cascode amplifier
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
KR20100021938A (ko) 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기
TWI623194B (zh) 運算放大器及其差分放大電路
CN206379929U (zh) 一种增益自适应误差放大器
CN112564676B (zh) 一种比较器电路
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN114253341B (zh) 一种输出电路和电压缓冲器
TWI773474B (zh) 放大器電路
CN102570989B (zh) 运算放大电路
CN106059516B (zh) 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN107395146B (zh) 一种恒定跨导放大器电路
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
TWI713305B (zh) 放大器裝置
CN114598269A (zh) 共源共栅结构、输出结构、放大器与驱动电路
CN107094006B (zh) 一种轨对轨比较器电路
CN107453723A (zh) 放大器
US7816989B2 (en) Differential amplifier
JP4020220B2 (ja) プッシュプル増幅回路
CN105375893B (zh) 一种ab类推挽放大器
CN213937839U (zh) 共源共栅结构、输出结构、放大器与驱动电路
KR20180108496A (ko) 차동 증폭 회로
TWI777759B (zh) 省電重置電路
CN112838834B (zh) 一种高压运算放大器使用低压输入器件的保护电路
JP4988979B2 (ja) 増幅回路