KR20180108496A - 차동 증폭 회로 - Google Patents

차동 증폭 회로 Download PDF

Info

Publication number
KR20180108496A
KR20180108496A KR1020180033320A KR20180033320A KR20180108496A KR 20180108496 A KR20180108496 A KR 20180108496A KR 1020180033320 A KR1020180033320 A KR 1020180033320A KR 20180033320 A KR20180033320 A KR 20180033320A KR 20180108496 A KR20180108496 A KR 20180108496A
Authority
KR
South Korea
Prior art keywords
transistor
differential input
differential
input pair
nmos
Prior art date
Application number
KR1020180033320A
Other languages
English (en)
Inventor
도시유키 쓰자키
마사카즈 스기우라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180108496A publication Critical patent/KR20180108496A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/4573—Measuring at the common source circuit of the differential amplifier
    • H03F3/45739—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45406—Indexing scheme relating to differential amplifiers the CMCL comprising a common source node of a long tail FET pair as an addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

입력 레일 투 레일 동작을 가능하게 하기 위해 제1 차동 입력쌍과 제1 차동 입력쌍은 역치가 다른 제2 차동 입력쌍을 가지며, 양쪽의 차동 입력쌍이 동시에 동작하는 일이 일어나지 않는 차동 증폭 회로로 했다. 제1 차동 입력쌍과 전류원의 사이에 트랜지스터를 접속하고, 제1 차동 입력쌍과 제2 차동 입력쌍이 동시에 동작하지 않는 구성으로 했다.

Description

차동 증폭 회로{DIFFERENTIAL AMPLIFIER CIRCUIT}
본 발명은 차동 증폭 회로에 관한 것이며, 보다 자세히는 입력 레일 투 레일 동작의 회로에 관한 것이다.
차동 증폭 회로는, 다양한 용도로 전자기기에 사용되고 있다. 용도에 따라, 입력되는 신호 전압은 GND 전압 부근이거나, 전원 전압 부근으로 여러가지이다. 그 때문에 차동 증폭 회로에 있어서, 입력 레일 투 레일 동작은 중요해진다.
도 5에, 특허 문헌 1에 개시되어 있는 종래의 차동 증폭 회로의 회로도를 나타낸다. 종래의 차동 증폭 회로는, 반전 입력 단자(511)와, 비반전 입력 단자(512)와, 출력 단자(513)와, 전원 전압(509)과, GND 전압(510)과, NMOS 공핍 트랜지스터(501, 502)와, NMOS 증가 트랜지스터(503, 504, 507, 508)와, PMOS 증가 트랜지스터(505, 506)를 구비하고 있다.
NMOS 공핍 트랜지스터(501, 502)는 제1 차동 입력쌍(521)을 구성한다. NMOS 트랜지스터(503, 504)는 제2 차동 입력쌍(522)을 구성한다. NMOS 트랜지스터(507)는 제1 차동 입력쌍(521)에 흘려보내는 전류를 공급하는 전류원이 된다. NMOS 트랜지스터(508)는 제2 차동 입력쌍(522)에 흘려보내는 전류를 공급하는 전류원이 된다. PMOS 트랜지스터(505, 506)는, 상술의 제1 차동 입력쌍(521), 및 제2 차동 입력쌍(522)의 부하를 구성한다.
도 6에, 종래의 차동 증폭 회로에 있어서의 동작을 나타낸다. 통상, 차동 증폭 회로는 부귀환으로 사용되기 때문에, 비반전 입력 단자(512)와 반전 입력 단자(511)는 버추얼 쇼트가 되고, 거의 같은 전압이 된다. 이 전압을 동상 입력 전압(VCOM)이라고 정의한다. 여기서 도 6의 그래프의 세로축은 동상 입력 전압(VCOM)을 나타내고, 가로축은 제1 차동 입력쌍(521)과 제2 차동 입력쌍(522)을 나타낸다.
제2 차동 입력쌍(522)은, NMOS 증가 트랜지스터(503, 504)로 구성되어 있기 때문에, 동상 입력 전압(VCOM)이 GND 전위 가깝게 되었을 때, 제2 차동 입력쌍(522)의 전류원이 되는 NMOS 트랜지스터(508)가 비포화 상태가 되고 전류를 흘려보낼 수 없게 되기 때문에, 차동 증폭 회로는 입력 신호를 증폭할 수 없다.
입력 레일 투 레일을 실현시키기 위해, NMOS 증가 트랜지스터로 구성되는 제2 차동 입력쌍(522) 외에, NMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(521)이 병렬 접속되어 있다. 제1 차동 입력쌍(521)은, NMOS 공핍 트랜지스터(501, 502)로 구성되어 있기 때문에, 동상 입력 전압(VCOM)이 GND 전압 가깝게 되었을 때에도, 제1 차동 입력쌍(521)의 전류원이 되는 NMOS 트랜지스터(507)가 비포화 상태로 되지 않고, 전류를 흘려보낼 수 있도록 되어 있다. 입력 레일 투 레일을 실현하고 있다.
일본국 특허공개 평 8-256026호 공보
그러나, 특허 문헌 1의 차동 증폭 회로에 있어서, 동상 입력 전압(VCOM)의 값에 따라서는, NMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(521)과, NMOS 증가 트랜지스터로 구성되는 제2 차동 입력쌍(522)의 양쪽에 전류원으로부터의 전류가 공급되고, 양쪽의 차동 입력쌍이 동시에 동작해 버린다.
종래의 과제를 해결하기 위해서, 본 발명의 차동 증폭 회로는 이하와 같은 구성으로 했다. 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 구비한 차동 증폭 회로로서, 상기 반전 입력 단자와 상기 비반전 입력 단자를 입력으로 하는 제1 차동 입력쌍과, 제1 차동 입력쌍과 트랜지스터의 역치가 다른 상기 반전 입력 단자와 상기 비반전 입력 단자를 입력으로 하는 제2 차동 입력쌍과, 차동 입력쌍에 흐르는 전류를 공급하는 전류원과, 상기 제1 차동 입력쌍과 상기 전류원 사이에 상기 반전 입력 단자와 상기 비반전 입력 단자의 전압에 의해 온 오프되는 스위치를 구비한 것을 특징으로 하는 차동 증폭 회로로 했다.
본 발명의 차동 증폭 회로에 있어서는, 동상 입력 전압(VCOM)의 값에 따르지 않고, NMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍과, NMOS 증가 트랜지스터로 구성되는 제2 차동 입력쌍 중 어느 한쪽에만 전류원으로부터 전류가 공급된다. 양쪽의 차동 입력쌍이 동시에 동작하지 않는다.
도 1은, 제1의 실시 형태의 차동 증폭 회로의 일례를 나타내는 회로도이다.
도 2는, 제1의 실시 형태의 회로 동작을 나타내는 도면이다.
도 3은, 제2의 실시 형태의 차동 증폭 회로의 일례를 나타내는 회로도이다.
도 4는, 제2의 실시 형태의 회로 동작을 나타내는 도면이다.
도 5는, 종래의 차동 증폭 회로의 일례를 나타내는 회로도이다.
도 6은, 종래의 회로 동작을 나타내는 도면이다.
이하, 본 실시 형태에 대해, 도면을 참조하여 설명한다.
［제1의 실시 형태］
도 1은, 제1의 실시 형태의 차동 증폭 회로의 회로도이다.
제1의 실시 형태의 차동 증폭 회로는, 반전 입력 단자(111)와, 비반전 입력 단자(112)와, 출력 단자(113)와, 전원 전압(109)과, GND 전압(110)과, NMOS 공핍 트랜지스터(101, 102)와, NMOS 증가 트랜지스터(103, 104, 107, 108)와, PMOS 증가 트랜지스터(105, 106)를 구비하고 있다.
NMOS 공핍 트랜지스터(101)의 게이트는 비반전 입력 단자(112)와 접속된다. NMOS 공핍 트랜지스터(102)의 게이트는 반전 입력 단자(111)와 접속된다. NMOS 공핍 트랜지스터(101과 102)의 소스는 함께 접속된다. NMOS 공핍 트랜지스터(101과 102)로 제1 차동 입력쌍(121)을 구성한다. NMOS 트랜지스터(103)의 게이트는 비반전 입력 단자(112)와 접속된다. NMOS 트랜지스터(104)의 게이트는 반전 입력 단자(111)와 접속된다. NMOS 트랜지스터(103과 104)의 소스는 함께 접속된다. NMOS 트랜지스터(103과 104)로 제2 차동 입력쌍(122)을 구성한다.
NMOS 트랜지스터(107)의 드레인은 NMOS 공핍 트랜지스터(101과 102)의 소스에 접속된다. NMOS 트랜지스터(107)의 게이트는 전환 전압 입력(114)에 접속된다. NMOS 트랜지스터(107)의 소스는 NMOS 트랜지스터(108)의 드레인에 접속된다. NMOS 트랜지스터(107)는, 제1 차동 입력쌍(121)과 제2 차동 입력쌍(122)을 전환할 때의 스위치가 된다. NMOS 트랜지스터(108)의 드레인은 NMOS 트랜지스터(103과 104)의 소스에 접속된다. NMOS 트랜지스터(108)의 게이트는 바이어스 전압 입력(115)에 접속된다. NMOS 트랜지스터(108)의 소스는 GND 전압(110)에 접속된다. NMOS 트랜지스터(108)는, 제1 차동 입력쌍(121) 및 제2 차동 입력쌍(122)에 흘려보내는 전류를 공급하는 전류원이 된다.
PMOS 트랜지스터(105, 106)는, 상술의 제1 차동 입력쌍(121) 및 제2 차동 입력쌍(122)의 부하를 구성한다. PMOS 트랜지스터(105, 106)의 게이트는 함께 접속된다. PMOS 트랜지스터(105, 106)의 소스는 전원 전압(109)에 접속된다. PMOS 트랜지스터(105, 106)의 게이트는 함께 접속되고, PMOS 트랜지스터(105)의 드레인과, NMOS 공핍 트랜지스터(101)의 드레인과, NMOS 트랜지스터(103)의 드레인에 접속된다. PMOS 트랜지스터(106)의 드레인은, NMOS 공핍 트랜지스터(102)의 드레인과, NMOS 트랜지스터(104)의 드레인에 접속된다. PMOS 트랜지스터(106)의 드레인은 출력 단자(113)가 된다.
도 2에, 제1의 실시 형태의 차동 증폭 회로에 있어서의 동작을 나타낸다. 통상, 차동 증폭 회로는 부귀환으로 사용되기 때문에, 비반전 입력 단자(112)와 반전 입력 단자(111)는 버추얼 쇼트가 되고, 거의 같은 전압이 된다. 이 전압을 동상 입력 전압(VCOM)이라고 정의한다. 도 2에 나타내는 그래프에서는, 세로축은 동상 입력 전압(VCOM)이며, 가로축을 따라 배치된 제1 차동 입력쌍(121)과 제2 차동 입력쌍(122)의 동상 입력 전압(VCOM)에 대한 동작 범위를 비스듬하게 해칭이 들어간 장방형에 의해 각각 나타내고 있다.
NMOS 트랜지스터(108)는, 전환 스위치인 NMOS 트랜지스터(107)가 온되어 있는 경우는, 제1 차동 입력쌍(121)에 공급하는 전류원이 되고, NMOS 트랜지스터(107)가 오프되어 있는 경우는, 제2 차동 입력쌍(122)에 공급하는 전류원이 된다.
제1 차동 입력쌍(121)과 제2 차동 입력쌍(122)의 동작을 전환하는 전압을 전환 전압(V114)으로 한다. 전환 전압(V114)은, 제1 차동 입력쌍(121)과 제2 차동 입력쌍(122)의 양쪽이 동작해 버리는 동상 입력 전압(VCOM) 범위로 설정된다. 전환 전압(V114)은, 전환 전압 입력(114)으로부터 NMOS 트랜지스터(107)의 게이트 단자에 인가된다. NMOS 트랜지스터(107)가 온되기 위한 동상 입력 전압(VCOM)은, 이하의 식이 된다.
VCOM＜
V114-VTNE(107)-Vov(107)＋VTNE(103)＋Vov(103)
여기서, VTNE는, NMOS 증가 트랜지스터의 역치 전압이다. 다음에 나오는 VTND는, NMOS 공핍 트랜지스터의 역치 전압이다. Vov는 전류를 흘려보내기 위해서 필요로 되는 오버 드라이브 전압이다. 제2 차동 입력쌍(122)의 NMOS 트랜지스터(103)와 전환 스위치의 NMOS 트랜지스터(107)에 같은 종별의 소자를 사용한 경우, 특성이 동일해진다. VTNE(107)=VTNE(103), Vov(107)=Vov(103)이라고 하면, 상술의 식은 이하의 식이 된다.
VCOM＜V114
상기와 같이, 동상 입력 전압(VCOM)이 전환 전압(V114) 미만이 되면, 전환 스위치인 NMOS 트랜지스터(107)가 온이 된다. 그때, 제1 차동 입력쌍(121)의 NMOS 공핍 트랜지스터(101)와 제2 차동 입력쌍(122)의 NMOS 증가 트랜지스터(103)에는, 같은 게이트-소스간 전압이 인가된다. 마찬가지로, 제1 차동 입력쌍(121)의 NMOS 공핍 트랜지스터(102)와 제2 차동 입력쌍(122)의 NMOS 증가 트랜지스터(104)에는, 같은 게이트-소스간 전압이 인가된다. 그러나, NMOS 증가 트랜지스터의 역치 전압(VTNE)과 비교하여 NMOS 공핍 트랜지스터의 역치 전압(VTND)의 쪽이 작은 전압 때문에, NMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(121)의 쪽이 보다 큰 오버 드라이브 전압이 인가되게 되고, 전류원이 되는 NMOS 트랜지스터(108)의 드레인 전류는, 제1 차동 입력쌍(121)에 공급되게 된다.
동상 입력 전압(VCOM)이 전환 전압(V114)을 초과하면, 전환 스위치인 NMOS 트랜지스터(107)가 오프가 된다. 전류원이 되는 NMOS 트랜지스터(108)의 드레인 전류는, 제2 차동 입력쌍(122)에 공급되게 된다.
이상 설명한 바와 같이, 본 발명의 제1의 실시 형태의 차동 증폭 회로에 있어서는, 비반전 입력 단자(112)와 반전 입력 단자(111)의 전압으로 정해지는 동상 입력 전압(VCOM)의 값에 따라, 전환 스위치인 NMOS 트랜지스터(107)가 온 오프된다. 전환 스위치에 의해, NMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(121)과, NMOS 증가 트랜지스터로 구성되는 제2 차동 입력쌍(122) 중 어느 한쪽에 전류원으로부터 전류가 공급된다. 제1과 제2의 양쪽의 차동 입력쌍이 동시에 동작하지 않고, 증폭률의 안정이 도모되고, 발진 안정성이 악화될 가능성이 억제된다. 따라서, 증폭률이 보다 크게 변화해 버리고, 발진 안정성이 악화될 가능성이 높아져 버린다는 문제를 해소할 수 있고, 발진 안정성이 뛰어난 입력 레일 투 레일 차동 증폭 회로의 제공이 가능해진다.
［제2의 실시 형태］
도 3은, 제2의 실시 형태의 차동 증폭 회로의 회로도이다.
제2의 실시 형태의 차동 증폭 회로는, 반전 입력 단자(311)와, 비반전 입력 단자(312)와, 출력 단자(313)와, 전원 전압(309)과, GND 전압(310)과, PMOS 공핍 트랜지스터(301, 302)와, PMOS 증가 트랜지스터(303, 304, 307, 308)와, NMOS 증가 트랜지스터(305, 306)를 구비하고 있다. PMOS 공핍 트랜지스터(301, 302)로 제1 차동 입력쌍(321)을 구성한다. PMOS 트랜지스터(303, 304)로 제2 차동 입력쌍(322)을 구성한다.
제2의 실시 형태의 차동 증폭 회로는, 제1의 실시 형태의 차동 증폭 회로로부터, 제1 차동 입력쌍을 NMOS 공핍 트랜지스터(101, 102)로부터 PMOS 공핍 트랜지스터(301, 302)로, 제2 차동 입력쌍을 NMOS 증가 트랜지스터(103, 104)로부터 PMOS 증가 트랜지스터(303, 304)로, 차동 입력쌍의 부하를 구성하는 PMOS 증가 트랜지스터(105, 106)를 NMOS 증가 트랜지스터(305, 306)로, 전환 스위치의 NMOS 증가 트랜지스터(107)를 PMOS 증가 트랜지스터(307)로, 전류원의 NMOS 증가 트랜지스터(108)를 PMOS 증가 트랜지스터(308)로 변경한 것이다. 차동 증폭 회로를 구성하는 NMOS 트랜지스터와 PMOS 트랜지스터를 치환한 것이며, 각 요소 소자간의 접속은 제1의 실시 형태와 극성이 반대이지만 동등하므로 설명을 생략한다.
도 4에, 제2의 실시 형태의 차동 증폭 회로에 있어서의 동작을 나타낸다. 여기서 세로축은 동상 입력 전압(VCOM)을 나타내고, 가로축은 제1 차동 입력쌍( 321)과 제2 차동 입력쌍(322)을 나타낸다. PMOS 트랜지스터(308)는, 전환 스위치인 PMOS 트랜지스터(307)가 온되어 있는 경우는, 제1 차동 입력쌍(321)의 전류원이 되고, PMOS 트랜지스터(307)가 오프되어 있는 경우는, 제2 차동 입력쌍(322)의 전류원이 된다.
제1 차동 입력쌍(321)과 제2 차동 입력쌍(322)의 동작을 전환하는 전압을 전환 전압(V314)으로 한다. 전환 전압(V314)은, 전환 전압 입력(314)으로부터 PMOS 트랜지스터(307)의 게이트 단자에 인가된다. PMOS 트랜지스터(307)가 온되기 위한 동상 입력 전압(VCOM)은 이하의 식이 된다.
VCOM＞
V314-|VTPE(307)|-|Vov(307)|
＋|VTPE(303)|＋|Vov(303)|
여기서, VTPE는, PMOS 증가 트랜지스터의 역치 전압이다. 다음에 나오는 VTPD는, PMOS 공핍 트랜지스터의 역치 전압이다. 제2 차동 입력쌍(322)의 PMOS 트랜지스터(303)와 전환 스위치의 PMOS 트랜지스터(307)에 같은 종별의 소자를 사용한 경우, 특성이 동일해진다. VTPE(307)=VTPE(303), Vov(307)=Vov(303)이라고 하면, 상술의 식은 이하의 식이 된다.
VCOM＞V314
상기와 같이, 동상 입력 전압(VCOM)이 전환 전압(V314)을 초과하면, PMOS 트랜지스터(307)가 온이 된다. 그때, 제1 차동 입력쌍(321)의 PMOS 공핍 트랜지스터(301)와 제2 차동 입력쌍(322)의 PMOS 증가 트랜지스터(303)에는, 같은 게이트-소스간 전압이 인가된다. 마찬가지로, 제1 차동 입력쌍(321)의 PMOS 공핍 트랜지스터(302)와 제2 차동 입력쌍(322)의 PMOS 증가 트랜지스터(304)에는, 같은 게이트-소스간 전압이 인가된다. 그러나, PMOS 증가 트랜지스터의 역치 전압(VTPE)과 비교하여 PMOS 공핍 트랜지스터의 역치 전압(VTPD)의 쪽이 작은 전압 때문에, PMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(321)의 쪽이 보다 큰 오버 드라이브 전압이 인가되게 되고, 전류원이 되는 PMOS 트랜지스터(308)의 드레인 전류는, 제1 차동 입력쌍(321)에 공급되게 된다.
동상 입력 전압(VCOM)이 전환 전압(V314) 미만이 되면, 전환 스위치인 PMOS 트랜지스터(307)가 오프가 된다. 전류원이 되는 PMOS 트랜지스터(308)의 드레인 전류는, 제2 차동 입력쌍(322)에 공급되게 된다.
이상 설명한 바와 같이, 본 발명의 제2의 실시 형태의 차동 증폭 회로에 있어서는, 비반전 입력 단자(312)와 반전 입력 단자(311)의 전압으로 정해지는 동상 입력 전압(VCOM)의 값에 따라, 전환 스위치인 PMOS 트랜지스터(307)가 온 오프된다. 전환 스위치에 의해, PMOS 공핍 트랜지스터로 구성되는 제1 차동 입력쌍(321)과, PMOS 증가 트랜지스터로 구성되는 제2 차동 입력쌍(322) 중 어느 한쪽에만 전류원으로부터의 전류가 공급된다. 제1과 제2의 양쪽의 차동 입력쌍이 동시에 동작하지 않는다.
101, 102, 501, 502:NMOS 공핍 트랜지스터
103, 104, 503, 504:NMOS 증가 트랜지스터
301, 302:PMOS 공핍 트랜지스터 303, 304:PMOS 증가 트랜지스터
114, 314:전환 전압 입력 121, 321, 521:제1 차동 입력쌍
122, 322, 522:제2 차동 입력쌍

Claims (3)

  1. 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 구비한 차동 증폭 회로로서,
    상기 반전 입력 단자와 상기 비반전 입력 단자를 입력으로 하는 제1 차동 입력쌍과,
    상기 제1 차동 입력쌍과 트랜지스터의 역치가 다른 상기 반전 입력 단자와 상기 비반전 입력 단자를 입력으로 하는 제2 차동 입력쌍과,
    상기 제2 차동 입력쌍에 전류를 공급하는 전류원과,
    상기 제1 차동 입력쌍과 상기 전류원의 사이에 상기 반전 입력 단자와 상기 비반전 입력 단자의 전압에 의해 온 오프되는 스위치를 구비한 것을 특징으로 하는 차동 증폭 회로.
  2. 청구항 1에 있어서,
    상기 제1 차동 입력쌍은 NMOS 공핍 트랜지스터, 상기 제2 차동 입력쌍은 NMOS 증가 트랜지스터, 상기 스위치는 NMOS 증가 트랜지스터로 구성되고, 상기 반전 입력 단자와 상기 비반전 입력 단자의 전압에 의해, 상기 스위치가 온 오프되어, 상기 제1 차동 입력쌍 또는 상기 제2 차동 입력쌍 중 어느 한쪽에 전류를 공급하는 것을 특징으로 하는 차동 증폭 회로.
  3. 청구항 1에 있어서,
    상기 제1 차동 입력쌍은 PMOS 공핍 트랜지스터, 상기 제2 차동 입력쌍은 PMOS 증가 트랜지스터, 상기 스위치는 PMOS 증가 트랜지스터로 구성되고, 상기 반전 입력 단자와 상기 비반전 입력 단자의 전압에 의해, 상기 스위치가 온 오프되어, 상기 제1 차동 입력쌍 또는 상기 제2 차동 입력쌍 중 어느 한쪽에 전류를 공급하는 것을 특징으로 하는 차동 증폭 회로.
KR1020180033320A 2017-03-24 2018-03-22 차동 증폭 회로 KR20180108496A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017059969A JP2018164182A (ja) 2017-03-24 2017-03-24 差動増幅回路
JPJP-P-2017-059969 2017-03-24

Publications (1)

Publication Number Publication Date
KR20180108496A true KR20180108496A (ko) 2018-10-04

Family

ID=63583698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180033320A KR20180108496A (ko) 2017-03-24 2018-03-22 차동 증폭 회로

Country Status (5)

Country Link
US (1) US20180278221A1 (ko)
JP (1) JP2018164182A (ko)
KR (1) KR20180108496A (ko)
CN (1) CN108631737A (ko)
TW (1) TW201836264A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070245A1 (ja) * 2019-10-08 2021-04-15 三菱電機株式会社 演算増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
US8680922B2 (en) * 2012-01-18 2014-03-25 Analog Devices, Inc. Rail-to rail input circuit

Also Published As

Publication number Publication date
TW201836264A (zh) 2018-10-01
JP2018164182A (ja) 2018-10-18
US20180278221A1 (en) 2018-09-27
CN108631737A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
US8040187B2 (en) Semiconductor integrated circuit device
US20100109779A1 (en) Hybrid class ab super follower
KR20110035884A (ko) 차동 증폭기
JP2008288900A (ja) 差動増幅器
KR101344194B1 (ko) 연산 증폭 회로
US8723593B2 (en) Bias voltage generation circuit and differential circuit
US7538585B2 (en) Transconductor
TW201838327A (zh) 跨導放大器
US8742849B1 (en) Linear source follower amplifier
US11095258B2 (en) Class AB amplifier and operational amplifier
KR20180108496A (ko) 차동 증폭 회로
US9450549B2 (en) Differential amplification circuit
JP6949463B2 (ja) シングル差動変換回路
JP2008205561A (ja) ソースフォロア回路及び半導体装置
US10326418B2 (en) Large input swing circuit, corresponding device and method
EP2945286B1 (en) Amplifier arrangement and amplification method
JP2014007471A (ja) ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
JP7479753B2 (ja) 差動増幅器
JP2012156826A (ja) コンパレータ
JP5203809B2 (ja) 電流ミラー回路
Mukahar et al. Improved recycle folded cascode OTA with current control circuit
TWI677185B (zh) 差動放大電路
JP2007318571A (ja) オペアンプ回路
JP5054064B2 (ja) ホールド回路