KR20110035884A - 차동 증폭기 - Google Patents

차동 증폭기 Download PDF

Info

Publication number
KR20110035884A
KR20110035884A KR1020100088252A KR20100088252A KR20110035884A KR 20110035884 A KR20110035884 A KR 20110035884A KR 1020100088252 A KR1020100088252 A KR 1020100088252A KR 20100088252 A KR20100088252 A KR 20100088252A KR 20110035884 A KR20110035884 A KR 20110035884A
Authority
KR
South Korea
Prior art keywords
type mos
input terminal
inverting input
differential amplifier
mos transistor
Prior art date
Application number
KR1020100088252A
Other languages
English (en)
Other versions
KR101618069B1 (ko
Inventor
도시유키 츠자키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20110035884A publication Critical patent/KR20110035884A/ko
Application granted granted Critical
Publication of KR101618069B1 publication Critical patent/KR101618069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

과제
비반전 입력 단자의 전압이 변화된 경우에도 출력 트랜지스터에 흐르는 전류를 일정하게 할 수 있는 차동 증폭기를 제공한다.
해결 수단
차동 증폭 회로에 흐르는 전류를 비반전 입력 단자의 전압에 따라 전류값이 변화하는 전류원에 의해 제어하는 구성으로 하였다.

Description

차동 증폭기{DIFFERENTIAL AMPLIFIER}
본 발명은 CMOS 회로로 구성된 차동 증폭기에 관한 것이다.
차동 증폭기에 있어서, 입력 전압 범위를 크게 하는 기술로서, N 형 MOS 트랜지스터의 차동 입력 회로와 P 형 MOS 트랜지스터의 차동 입력 회로를 형성하는 것이 알려져 있다.
도 4 는 종래의 입력 Rail to Rail 의 차동 증폭기이다.
종래의 입력 Rail to Rail 의 차동 증폭기는, 비반전 입력 단자 (143) 와, 반전 입력 단자 (144) 와, P 형 MOS 트랜지스터 (107 및 108) 와 N 형 MOS 트랜지스터 (101 및 102) 와 정전류원 (121) 으로 이루어지는 차동 증폭 회로와, P 형 MOS 트랜지스터 (103 및 104) 와 N 형 MOS 트랜지스터 (113 및 114) 와 정전류원 (122) 으로 이루어지는 차동 증폭 회로와, P 형 MOS 트랜지스터 (107 및 108) 에 전류를 흐르게 하는 정전류원 (124) 과, 차동 증폭 회로와 출력 단자 (145) 사이에 형성된 출력 회로를 구비하고 있다. 출력 회로는 P 형 MOS 트랜지스터 (117) 및 N 형 MOS 트랜지스터 (118) 로 이루어지는 출력 드라이버와, 위상 보상 용량 (151 및 152) 을 구비하고 있다.
비반전 입력 단자 (143) 나 반전 입력 단자 (144) 에 전원 전압 부근의 전압이 입력될 때에는, P 형 MOS 트랜지스터 (103 및 104) 는 오프되지만, N 형 MOS 트랜지스터 (101 및 102) 로 이루어지는 차동 입력 회로가 동작한다. 또, 비반전 입력 단자 (143) 나 반전 입력 단자 (144) 에 GND 전압 부근의 전압이 입력될 때에는, N 형 MOS 트랜지스터 (101 및 102) 는 오프되지만, P 형 MOS 트랜지스터 (103 및 104) 로 이루어지는 차동 입력 회로가 동작한다. 따라서, 입력 Rail to Rail 동작을 실현하고 있다. 여기에서, 단자 (131, 132, 133, 134) 에는 캐스코드 전압이 투입된다.
또, 출력 단자 (145) 에 연결되는 출력 드라이버의 P 형 MOS 트랜지스터 (117) 및 N 형 MOS 트랜지스터 (118) 는, 게이트 전압이, P 형 MOS 트랜지스터 (115) 및 N 형 MOS 트랜지스터 (116) 에 의해 적절한 전압으로 제어된다. 그리고, P 형 MOS 트랜지스터 (110) 및 N 형 MOS 트랜지스터 (112) 에 임의의 전류가 흐름으로써, 출력 단자 (145) 에 부하 전류가 없는 경우에도, 출력 드라이버 트랜지스터에 전류가 흘러, AB 급 출력 동작을 실현하고 있다 (예를 들어, 비특허문헌 1 참조).
상기와 같이, 비반전 입력 단자 (143) 의 전압이 GND 전압에서부터 전원 전압까지 변화되어도, P 형 MOS 트랜지스터의 차동 입력 회로 또는 N 형 MOS 트랜지스터의 차동 입력 회로 중 어느 것이 동작함으로써 입력 Rail to Rail 동작할 수 있게 되어 있다.
아날로그 CMOS 집적 회로의 설계 하권 P396
그러나, 상기 서술한 차동 증폭기는, 비반전 입력 단자 (143) 나 반전 입력 단자 (144) 에 입력되는 전압 레벨에 따라 출력 드라이버 트랜지스터에 흐르는 전류값이 변화해 버린다는 과제가 있다.
도 5 는 도 4 의 회로에 있어서 비반전 입력 단자 (143) 의 전압을 변화시킨 경우의 각 노드의 전류값을 나타내고 있다.
AB 급 출력 동작을 하기 위해서는, 비록 출력 단자 (145) 에 부하 전류가 흐르지 않는 경우에도, P 형 MOS 트랜지스터 (117) 와 N 형 MOS 트랜지스터 (118) 에 전류가 흐르고 있을 것이 요구된다.
P 형 MOS 트랜지스터 (117) 에 항상 전류가 흐르도록 게이트-소스 간 전압을 조정하고 있는 것이 P 형 MOS 트랜지스터 (115) 이다. 따라서, P 형 MOS 트랜지스터 (117) 의 전류값은, P 형 MOS 트랜지스터 (115) 의 임계값과 흐르고 있는 전류값에 의해 결정된다. N 형 MOS 트랜지스터 (118) 에 항상 전류가 흐르도록 게이트-소스 간 전압을 조정하고 있는 것이 N 형 MOS 트랜지스터 (116) 이다. 따라서, N 형 MOS 트랜지스터 (118) 의 전류값은, N 형 MOS 트랜지스터 (116) 의 임계값과 흐르고 있는 전류값에 의해 결정된다. P 형 MOS 트랜지스터 (110) 로부터 흘러나오는 전류는, P 형 MOS 트랜지스터 (115), N 형 MOS 트랜지스터 (116) 로 2 등분된다. P 형 MOS 트랜지스터 (110) 에 흐르는 전류는, 정전류원 (124) 이 커런트 미러된 P 형 MOS 트랜지스터 (108) 의 전류값에서 N 형 MOS 트랜지스터 (102) 의 전류값을 뺀 정도이다.
전술한 바와 같이, N 형 MOS 트랜지스터 (102) 의 전류값은, 비반전 입력 단자 (143) 의 전압이 전원 전압 부근이 되었을 때에 감소한다. 이 때문에, P 형 MOS 트랜지스터 (110) 에 흐르는 전류가 증가하여, 결과적으로 P 형 MOS 트랜지스터 (117) 와 N 형 MOS 트랜지스터 (118) 에 흐르는 전류값이 크게 변화해 버린다. 이로써, 출력 단자 (145) 에 접속하여 구동시킬 수 있는 출력 용량값이 상이하기 때문에, 위상 보상을 하기 곤란해진다. 즉, 위상 보상 용량 (151 및 152) 은 마진을 가진 큰 용량이 필요해진다.
본 발명은 이상과 같은 과제를 해결하기 위해 고안된 것으로서, 입력 전압에 따라 출력 전류가 변화되지 않는 차동 증폭기를 실현하는 것이다.
본 발명은, 차동 증폭기에 있어서, 비반전 입력 단자의 전압에 따라 정전류값을 변화시킴으로써 상기 과제를 해결한 것이다.
본 발명에 의해, 비반전 입력 단자의 전압이 변화된 경우에도 출력 트랜지스터에 흐르는 전류를 일정하게 할 수 있게 된다.
도 1 은 본 발명의 차동 증폭기를 나타내는 회로도이다.
도 2 는 도 1 의 차동 증폭기의 입력 전압-전류 특성을 나타내는 도면이다.
도 3 은 본 발명의 차동 증폭기의 다른 예를 나타내는 회로도이다.
도 4 는 종래의 차동 증폭기를 나타내는 회로도이다.
도 5 는 종래의 차동 증폭기에 있어서의 입력 전압-전류 특성을 나타내는 도면이다.
이하에 도면을 참조하여 본 발명의 차동 증폭기에 대하여 설명한다.
도 1 은 본 발명의 차동 증폭기를 나타내는 회로도이다.
본 발명의 차동 증폭기는, 비반전 입력 단자 (143) 와, 반전 입력 단자 (144) 와, P 형 MOS 트랜지스터 (107 및 108) 와 N 형 MOS 트랜지스터 (101 및 102) 와 정전류원 (121) 으로 이루어지는 차동 증폭 회로와, P 형 MOS 트랜지스터 (103 및 104) 와 N 형 MOS 트랜지스터 (113 및 114) 와 정전류원 (122) 으로 이루어지는 차동 증폭 회로와, P 형 MOS 트랜지스터 (107 및 108) 에 전류를 흐르게 하는 정전류원 (124) 과, 차동 증폭 회로와 출력 단자 (145) 사이에 형성된 출력 회로를 구비하고 있다.
N 형 MOS 트랜지스터 (101 및 102) 는, N 형 MOS 트랜지스터의 차동 입력 회로를 구성하고 있다. P 형 MOS 트랜지스터 (103 및 104) 는, P 형 MOS 트랜지스터의 차동 입력 회로를 구성하고 있다. N 형 MOS 트랜지스터의 차동 입력 회로에 있어서, P 형 MOS 트랜지스터 (107 및 108) 가 전류원이고, N 형 MOS 트랜지스터 (113 및 114) 가 커런트 미러로 되어 있다.
출력 회로는 P 형 MOS 트랜지스터 (117) 및 N 형 MOS 트랜지스터 (118) 로 이루어지는 출력 드라이버와, 위상 보상 용량 (151 및 152) 을 구비하고 있다. 본 발명의 차동 증폭기는, 추가로 P 형 MOS 트랜지스터 (107 및 108) 에 전류를 흐르게 하는 전류 제어 회로인, 정전류원 (123) 과, N 형 MOS 트랜지스터 (105) 를 구비하고 있다.
비반전 입력 단자 (143) 나 반전 입력 단자 (144) 에 전원 전압 부근의 전압이 입력될 때에는, P 형 MOS 트랜지스터 (103 및 104) 는 오프되지만, N 형 MOS 트랜지스터 (101 및 102) 로 이루어지는 차동 입력 회로가 동작한다. 또, 비반전 입력 단자 (143) 나 반전 입력 단자 (144) 에 GND 전압 부근의 전압이 입력될 때에는, N 형 MOS 트랜지스터 (101 및 102) 는 오프되지만, P 형 MOS 트랜지스터 (103 및 104) 로 이루어지는 차동 입력 회로가 동작한다. 여기에서, 단자 (131, 132, 133, 134) 에는 캐스코드 전압이 투입된다.
또, 출력 단자 (145) 에 연결되는 출력 드라이버의 P 형 MOS 트랜지스터 (117) 및 N 형 MOS 트랜지스터 (118) 는, 게이트 전압이, P 형 MOS 트랜지스터 (115) 및 N 형 MOS 트랜지스터 (116) 에 의해 적절한 전압으로 제어된다. 그리고, P 형 MOS 트랜지스터 (110) 및 N 형 MOS 트랜지스터 (112) 에 임의의 전류가 흐름으로써, 출력 단자 (145) 에 부하 전류가 없는 경우에도, 출력 드라이버 트랜지스터에 전류가 흘러, AB 급 출력 동작을 실현하고 있다.
도 1 로부터, P 형 MOS 트랜지스터 (110) 에 흐르는 전류 I(110) 는, 식 1 로 나타내어진다.
I(110) = I(124) + I(123) - I(102) (1)
여기에서, I(124) 는 정전류원 (124) 의 전류, I(123) 는 정전류원 (123) 의 전류, I(102) 는 N 형 MOS 트랜지스터 (102) 의 전류이다. N 형 MOS 트랜지스터 (105) 의 게이트에는 비반전 입력 단자 (143) 가 접속되어 있다. 이 때문에, 비반전 입력 단자 (143) 에 전원 전압 부근의 전압이 입력될 때에는, 전류 I(123) 는 전류 I(102) 와 동기하여 감소한다. 따라서, P 형 MOS 트랜지스터 (110) 에 흐르는 전류 I(110) 를 일정한 값으로 할 수 있다.
도 2 에 도 1 의 회로에서 비반전 입력 단자 (143) 의 전압을 변화시킨 경우의 각 노드의 전류값을 나타낸다.
이로써, P 형 MOS 트랜지스터 (117) 와 N 형 MOS 트랜지스터 (118) 에 흐르는 전류를 일정한 값으로 유지할 수 있게 된다. 따라서, 위상 보상 용량 (151, 152) 을 작게 할 수 있게 된다.
도 3 은 본 발명의 차동 증폭기의 다른 예를 나타내는 회로도이다. 도 1 의 차동 증폭기에서는, P 형 MOS 트랜지스터 (107 및 108) 가 전류원이고, N 형 MOS 트랜지스터 (113 및 114) 가 커런트 미러로 되어 있다. 도 3 의 차동 증폭기는 반대로 되어 있어, P 형 MOS 트랜지스터 (213 및 214) 가 커런트 미러이고, N 형 MOS 트랜지스터 (207 및 208) 가 전류원으로 되어 있다. 그리고, 전류 제어 회로인, 정전류원 (123) 과 P 형 MOS 트랜지스터 (205) 가 추가되어 있다. P 형 MOS 트랜지스터 (205) 의 게이트에는 비반전 입력 단자 (143) 가 접속되어 있다.
이와 같이 구성한 차동 증폭기는, 도 1 의 차동 증폭기와 마찬가지로, P 형 MOS 트랜지스터 (117) 와 N 형 MOS 트랜지스터 (118) 에 흐르는 전류를 일정한 값으로 유지할 수 있게 되어, 위상 보상 용량 (151, 152) 을 작게 할 수 있게 된다.
121, 122, 123, 124 : 정전류원
143 : 비반전 입력 단자
144 : 반전 입력 단자
145 : 출력 단자

Claims (4)

  1. 비반전 입력 단자와, 반전 입력 단자와, 출력 단자와,
    상기 비반전 입력 단자와 상기 반전 입력 단자에 접속된 N 형 MOS 트랜지스터의 차동 입력 회로를 구비한 제 1 차동 증폭 회로와,
    상기 비반전 입력 단자와 상기 반전 입력 단자에 접속된 P 형 MOS 트랜지스터의 차동 입력 회로를 구비한 제 2 차동 증폭 회로와,
    상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로에 접속된 출력 회로를 구비한 차동 증폭기로서,
    상기 제 1 차동 증폭 회로의 전류원인 트랜지스터에, 상기 비반전 입력 단자의 전압에 따라 정전류값이 변화되는 전류 제어 회로를 형성하여, 상기 비반전 입력 단자의 전압이 변화되었을 때에 출력 트랜지스터에 흐르는 전류량을 일정한 값으로 유지하는 것을 특징으로 하는 차동 증폭기.
  2. 제 1 항에 있어서,
    상기 전류 제어 회로는,
    정전류원과,
    게이트가 상기 비반전 입력 단자에 접속되고, 소스가 상기 정전류원에 접속되고, 드레인이 상기 제 1 차동 증폭 회로의 전류원인 트랜지스터에 접속된 N 형 MOS 트랜지스터를 구비한 것을 특징으로 하는 차동 증폭기.
  3. 비반전 입력 단자와, 반전 입력 단자와, 출력 단자와,
    상기 비반전 입력 단자와 상기 반전 입력 단자에 접속된 N 형 MOS 트랜지스터의 차동 입력 회로를 구비한 제 1 차동 증폭 회로와,
    상기 비반전 입력 단자와 상기 반전 입력 단자에 접속된 P 형 MOS 트랜지스터의 차동 입력 회로를 구비한 제 2 차동 증폭 회로와,
    상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로에 접속된 출력 회로를 구비한 차동 증폭기로서,
    상기 제 2 차동 증폭 회로의 전류원인 트랜지스터에, 상기 비반전 입력 단자의 전압에 따라 정전류값이 변화되는 전류 제어 회로를 형성하여, 상기 비반전 입력 단자의 전압이 변화되었을 때에 출력 트랜지스터에 흐르는 전류량을 일정한 값으로 유지하는 것을 특징으로 하는 차동 증폭기.
  4. 제 3 항에 있어서,
    상기 전류 제어 회로는,
    정전류원과,
    게이트가 상기 비반전 입력 단자에 접속되고, 소스가 상기 정전류원에 접속되고, 드레인이 상기 제 2 차동 증폭 회로의 전류원인 트랜지스터에 접속된 P 형 MOS 트랜지스터를 구비한 것을 특징으로 하는 차동 증폭기.
KR1020100088252A 2009-09-29 2010-09-09 차동 증폭기 KR101618069B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-225464 2009-09-29
JP2009225464A JP5486259B2 (ja) 2009-09-29 2009-09-29 差動増幅器

Publications (2)

Publication Number Publication Date
KR20110035884A true KR20110035884A (ko) 2011-04-06
KR101618069B1 KR101618069B1 (ko) 2016-05-04

Family

ID=43779647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088252A KR101618069B1 (ko) 2009-09-29 2010-09-09 차동 증폭기

Country Status (5)

Country Link
US (1) US8193861B2 (ko)
JP (1) JP5486259B2 (ko)
KR (1) KR101618069B1 (ko)
CN (1) CN102035484B (ko)
TW (1) TWI430564B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406113B2 (ja) * 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
KR20150141340A (ko) * 2014-06-10 2015-12-18 삼성전자주식회사 채널 버퍼 블록을 포함하는 장치들
TWI589113B (zh) * 2015-07-14 2017-06-21 原相科技股份有限公司 具有雜訊壓抑功能的訊號放大電路
JP6576306B2 (ja) * 2016-06-28 2019-09-18 三菱電機株式会社 電圧電流変換回路および負荷駆動回路
JP6788401B2 (ja) * 2016-07-11 2020-11-25 新日本無線株式会社 コンパレータ
CN106788295B (zh) * 2017-01-06 2019-04-19 上海华虹宏力半导体制造有限公司 一种多级放大器
CN111294001B (zh) * 2020-03-24 2023-01-24 中国科学院微电子研究所 一种轨对轨运算放大器
JP7059329B2 (ja) * 2020-08-26 2022-04-25 ラピスセミコンダクタ株式会社 半導体装置
CN113419594B (zh) * 2021-07-02 2022-02-11 合肥睿普康集成电路有限公司 一种可以用于运算放大器的静态电流控制电路
US12081175B2 (en) * 2022-05-18 2024-09-03 Hangzhou Geo-Chip Technology Co., Ltd. Operational amplifier and electronic system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828630B2 (ja) * 1988-01-21 1996-03-21 日本電気株式会社 演算増幅回路
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
JP2003223970A (ja) * 2002-01-29 2003-08-08 Kyocera Corp ウエハ加熱装置
JP3888350B2 (ja) * 2003-12-10 2007-02-28 セイコーエプソン株式会社 演算増幅器及びこれを用いた駆動回路
KR100771858B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로
KR100783492B1 (ko) * 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
JP2007267016A (ja) * 2006-03-28 2007-10-11 Ricoh Co Ltd 演算増幅器
KR100842405B1 (ko) * 2007-05-25 2008-07-01 삼성전자주식회사 고전압 ｃｍｏｓ 레일-투-레일 입/출력 연산 증폭기
KR100906424B1 (ko) * 2007-08-02 2009-07-09 한국과학기술원 출력 버퍼 및 이를 포함하는 전력 증폭기

Also Published As

Publication number Publication date
JP2011077717A (ja) 2011-04-14
CN102035484A (zh) 2011-04-27
TWI430564B (zh) 2014-03-11
US20110074507A1 (en) 2011-03-31
JP5486259B2 (ja) 2014-05-07
KR101618069B1 (ko) 2016-05-04
US8193861B2 (en) 2012-06-05
TW201131966A (en) 2011-09-16
CN102035484B (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
KR20110035884A (ko) 차동 증폭기
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
KR101926003B1 (ko) 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로
KR101344194B1 (ko) 연산 증폭 회로
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
US10574200B2 (en) Transconductance amplifier
US8779853B2 (en) Amplifier with multiple zero-pole pairs
KR20150089941A (ko) 기준 전압 회로
US9369098B2 (en) Inverting amplifier
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
US20150341004A1 (en) Differential amplification circuit
US11632091B2 (en) Operational amplifier
JP2015192447A (ja) 半導体回路及び増幅回路
KR100863529B1 (ko) 연산 증폭기 회로
KR101783490B1 (ko) 출력 회로
JP5203809B2 (ja) 電流ミラー回路
US20180278221A1 (en) Differential amplifier circuit
JP7479753B2 (ja) 差動増幅器
JP6571518B2 (ja) 差動増幅回路
KR100821470B1 (ko) 선형성을 향상시킨 상호 컨덕턴스 연산 증폭 장치
JP2017143473A (ja) 差動増幅回路
JP2011130070A (ja) プッシュプル増幅器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100909

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141020

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100909

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160128

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160218

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160428

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160428

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200422

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210421

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230420

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240418

Start annual number: 9

End annual number: 9