TWI430564B - Differential amplifier - Google Patents

Differential amplifier Download PDF

Info

Publication number
TWI430564B
TWI430564B TW099131858A TW99131858A TWI430564B TW I430564 B TWI430564 B TW I430564B TW 099131858 A TW099131858 A TW 099131858A TW 99131858 A TW99131858 A TW 99131858A TW I430564 B TWI430564 B TW I430564B
Authority
TW
Taiwan
Prior art keywords
type mos
mos transistor
input terminal
differential amplifier
inverting input
Prior art date
Application number
TW099131858A
Other languages
English (en)
Other versions
TW201131966A (en
Inventor
Toshiyuki Tsuzaki
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201131966A publication Critical patent/TW201131966A/zh
Application granted granted Critical
Publication of TWI430564B publication Critical patent/TWI430564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

差動放大器
本發明係關於以CMOS電路構成的差動放大器。
於差動放大器，作為放大輸入電壓範圍的技術，有設置N型MOS電晶體之差動輸入電路與P型MOS電晶體之差動輸入電路係屬已知。
圖4係顯示從前的輸入軌對軌(Rail to Rail)之差動放大器。
從前的輸入軌對軌之差動放大器，具備：非反轉輸入端子143、反轉輸入端子144、P型MOS電晶體107及108與N型MOS電晶體101及102與定電流電源121所構成的差動放大電路、P型MOS電晶體103及104與N型MOS電晶體113及114與定電流電源122所構成的差動放大電路、使電流流往P型MOS電晶體107及108的定電流電源124、以及設於差動放大電路與輸出端子145之間的輸出電路。輸出電路，具備：P型MOS電晶體117及N型MOS電晶體118所構成的輸出驅動器，及相位補償電容151及152。
於非反轉輸入端子143或反轉輸入端子144被輸入接近電源電壓的電壓時，P型MOS電晶體103及104會關閉，但N型MOS電晶體101及102所構成的差動輸入電路會動作。此外，於非反轉輸入端子143或反轉輸入端子144被輸入接近GND電壓的電壓時，N型MOS電晶體101及102會關閉，但P型MOS電晶體103及104所構成的差動輸入電路會動作。亦即，實現輸入軌對軌動作。此處，於端子131、132、133、134，被提供串疊型電壓(cascode voltage)。
此外，連接於輸出端子145的輸出驅動器之P型MOS電晶體117及N型MOS電晶體118，藉由P型MOS電晶體115及N型MOS電晶體116把閘極電壓控制為適切的電壓。接著，藉由在P型MOS電晶體110及N型MOS電晶體112之電流流動，即使於輸出端子145沒有負荷電流的場合，也有電流流至輸出電晶體，實現AB級輸出動作(例如，參照非專利文獻1)。
如前所述，即使非反轉輸入端子143的電壓由GND電壓變化至電源電壓，也可以藉由P型MOS電晶體之差動輸入電路或N型MOS電晶體的差動輸入電路之某一方的動作，而使得輸入軌對軌動作成為可能。
[先前技術文獻]
[非專利文獻]
[非專利文獻1]類比CMOS積體電路之設計下卷P396
然而，前述差動放大器，會有由於被輸入至非反轉輸入端子143或反轉輸入端子144的電壓位準，而導致流至輸出驅動電晶體的電流值改變之課題。
圖5係顯示在圖4之電路改變非反轉輸入端子143的電壓的場合之各節點的電流值。
為了進行AB級輸出動作，例如即使在輸出端子145沒有負荷電流流動的場合，也被要求有電流流至P型MOS電晶體117與N型MOS電晶體118。
使在P型MOS電晶體117總是有電流流過的方式調整閘極-源極間電壓的是P型MOS電晶體115。因而，P型MOS電晶體117的電流值，是由P型MOS電晶體115之閾值與流過的電流值來決定的。使在N型MOS電晶體118總是有電流流過的方式調整閘極-源極間電壓的是N型MOS電晶體116。因而，N型MOS電晶體118的電流值，是由N型MOS電晶體116之閾值與流過的電流值來決定的。由P型MOS電晶體110所流出的電流，以P型MOS電晶體115、N型MOS電晶體116二等分。流至P型MOS電晶體110的電流，係由定電流電源124被電流反射鏡反射的P型MOS電晶體108之電流值，減去N型MOS電晶體102之電流值之部分。
如前所述，N型MOS電晶體102之電流值，在非反轉輸入端子143之電壓接近電源電壓時減少。因此，流至P型MOS電晶體110的電流增加，結果會使流至P型MOS電晶體117與N型MOS電晶體118之電流值大幅改變。藉此，連接於輸出端子145而可驅動的輸出電容值變成不同，所以要進行相位補償是困難的。亦即，相位補償電容151及152，必須是具有餘裕(margin)的大的電容。
本發明係為了解決以上所述的課題而考案之發明，實現不會因輸入電壓而改變輸出電流的差動放大器。
本發明，係於差動放大器，藉著藉由非反轉輸入端的的電壓改變定電流值而解決前述課題。
藉由本發明，即使非反轉輸入端子的電壓改變的場合，也可以使流至輸出電晶體的電流保持一定。
以下，參照圖面說明本發明之差動放大器。
圖1係顯示本發明之差動放大器之電路圖。
本發明之差動放大器，具備：非反轉輸入端子143、反轉輸入端子144、P型MOS電晶體107及108與N型MOS電晶體101及102與定電流電源121所構成的差動放大電路、P型MOS電晶體103及104與N型MOS電晶體113及114與定電流電源122所構成的差動放大電路、使電流流往P型MOS電晶體107及108的定電流電源124、以及設於差動放大電路與輸出端子145之間的輸出電路。
N型MOS電晶體101及102，構成N型MOS電晶體之差動輸入電路。P型MOS電晶體103及104，構成P型MOS電晶體之差動輸入電路。於N型MOS電晶體之差動輸入電路，P型MOS電晶體107及108為電流電源，N型MOS電晶體113及114為電流反射鏡。
輸出電路，具備：P型MOS電晶體117及N型MOS電晶體118所構成的輸出驅動器，及相位補償電容151及152。本發明之差動放大器，進而具備使電流流至P型MOS電晶體107及108的電流控制電路之定電流電源123，與N型MOS電晶體105。
於非反轉輸入端子143或反轉輸入端子144被輸入接近電源電壓的電壓時，P型MOS電晶體103及104會關閉，但N型MOS電晶體101及102所構成的差動輸入電路會動作。此外，於非反轉輸入端子143或反轉輸入端子144被輸入接近GND電壓的電壓時，N型MOS電晶體101及102會關閉，但P型MOS電晶體103及104所構成的差動輸入電路會動作。此處，於端子131、132、133、134，被提供串疊型電壓(cascode voltage)。
此外，連接於輸出端子145的輸出驅動器之P型MOS電晶體117及N型MOS電晶體118，藉由P型MOS電晶體115及N型MOS電晶體116把閘極電壓控制為適切的電壓。接著，藉由在P型MOS電晶體110及N型MOS電晶體112之電流流動，即使於輸出端子145沒有負荷電流的場合，也有電流流至輸出電晶體，實現AB級輸出動作。
由圖1，流至P型MOS電晶體110的電流I(110)，以式1表示。
I(110)=I(124)+I(123)-I(102)　(1)
此處，I(124)為定電流電源124之電流，I(123)為定電流電源123的電流，I(102)為N型MOS電晶體102之電流。於N型MOS電晶體105之閘極，被連接著非反轉輸入端子143。因此，在電源電壓附近的電壓被輸入非反轉輸入端子143時，電流I(123)會與電流I(102)同步而減少。亦即，可以使流至P型MOS電晶體110的電流I(110)為一定值。
於圖2顯示在圖1之電路改變非反轉輸入端子143的電壓的場合之各節點的電流值。
藉此，可以使流至P型MOS電晶體117與N型MOS電晶體118的電流保持一定值。亦即，可以減少相位補償電容151、152。
圖3係顯示本發明之差動放大器之其他例之電路圖。在圖1之差動放大器，P型MOS電晶體107及108為電流電源，N型MOS電晶體113及114為電流反射鏡。在圖3之差動放大器成為相反，P型MOS電晶體及213及214為電流反射鏡，N型MOS電晶體207及208為電流電源。接著，電流控制電路之定電流電源123與P型MOS電晶體205被追加。於P型MOS電晶體205之閘極，被連接著非反轉輸入端子143。
如此構成的差動放大器，與圖1之差動放大器同樣，可以使流動於P型MOS電晶體117與N型MOS電晶體118的電流保持一定值，可以減少相位補償電容151、152。
121、122、123、124．．．定電流電源
143．．．非反轉輸入端子
144．．．反轉輸入端子
145．．．輸出端子
圖1係顯示本發明之差動放大器之電路圖。
圖2係顯示本發明之差動放大器之輸入電壓-電流特性。
圖3係顯示本發明之差動放大器之其他例之電路圖。
圖4係顯示從前之差動放大器之電路圖。
圖5係顯示從前的差動放大器之輸入電壓-電流特性。
101、102．．．N型MOS電晶體
103、104．．．P型MOS電晶體
105．．．N型MOS電晶體
107、108．．．P型MOS電晶體
110．．．P型MOS電晶體
112．．．N型MOS電晶體
113、114．．．N型MOS電晶體
115．．．P型MOS電晶體
116．．．N型MOS電晶體
117．．．P型MOS電晶體
118．．．N型MOS電晶體
121．．．定電流電源
122、123、124．．．定電流電源
131、132、133、134．．．端子
143．．．非反轉輸入端子
144．．．反轉輸入端子
145．．．輸出端子
151、152．．．相位補償電容

Claims (2)

  1. 一種差動放大器，其特徵為具備：非反轉輸入端子、反轉輸入端子、輸出端子、具有被連接於前述非反轉輸入端子與前述反轉輸入端子的N型MOS電晶體之差動輸入電路之第1差動放大電路，前述第1差動放大電路的電流源之被串聯連接的電晶體與第1定電流源，具有被連接於前述非反轉輸入端子與前述反轉輸入端子的P型MOS電晶體之差動輸入電路之第2差動放大電路，被連接於前述第1差動放大電路與前述第2差動放大電路之輸出電路，以及具有第2定電流源，以及閘極被連接於前述非反轉輸入端子，源極被連接於前述第2定電流源，汲極被連接於與前述第1定電流源串聯連接的電晶體的汲極之N型MOS電晶體之電流控制電路；藉由前述非反轉輸入端子的電壓，使前述電流控制電路流過的電流與前述第1差動放大電路的差動輸入電路流動的電流同步地增減。
  2. 一種差動放大器，其特徵為具備非反轉輸入端子、反轉輸入端子、輸出端子、具有被連接於前述非反轉輸入端子與前述反轉輸入端子的N型MOS電晶體之差動輸入電路之第1差動放大電 路，具有被連接於前述非反轉輸入端子與前述反轉輸入端子的P型MOS電晶體之差動輸入電路之第2差動放大電路，前述第2差動放大電路的電流源之被串聯連接的電晶體與第1定電流源，被連接於前述第1差動放大電路與前述第2差動放大電路之輸出電路，以及具有第2定電流源，以及閘極被連接於前述非反轉輸入端子，源極被連接於前述第2定電流源，汲極被連接於與前述第1定電流源串聯連接的電晶體的汲極之P型MOS電晶體之電流控制電路；藉由前述非反轉輸入端子的電壓，使前述電流控制電路流過的電流與前述第2差動放大電路的差動輸入電路流動的電流同步地增減。
TW099131858A 2009-09-29 2010-09-20 Differential amplifier TWI430564B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225464A JP5486259B2 (ja) 2009-09-29 2009-09-29 差動増幅器

Publications (2)

Publication Number Publication Date
TW201131966A TW201131966A (en) 2011-09-16
TWI430564B true TWI430564B (zh) 2014-03-11

Family

ID=43779647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131858A TWI430564B (zh) 2009-09-29 2010-09-20 Differential amplifier

Country Status (5)

Country Link
US (1) US8193861B2 (zh)
JP (1) JP5486259B2 (zh)
KR (1) KR101618069B1 (zh)
CN (1) CN102035484B (zh)
TW (1) TWI430564B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788295A (zh) * 2017-01-06 2017-05-31 上海华虹宏力半导体制造有限公司 一种多级放大器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406113B2 (ja) * 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
KR20150141340A (ko) * 2014-06-10 2015-12-18 삼성전자주식회사 채널 버퍼 블록을 포함하는 장치들
TWI589113B (zh) * 2015-07-14 2017-06-21 原相科技股份有限公司 具有雜訊壓抑功能的訊號放大電路
JP6576306B2 (ja) * 2016-06-28 2019-09-18 三菱電機株式会社 電圧電流変換回路および負荷駆動回路
JP6788401B2 (ja) * 2016-07-11 2020-11-25 新日本無線株式会社 コンパレータ
CN111294001B (zh) * 2020-03-24 2023-01-24 中国科学院微电子研究所 一种轨对轨运算放大器
JP7059329B2 (ja) * 2020-08-26 2022-04-25 ラピスセミコンダクタ株式会社 半導体装置
CN113419594B (zh) * 2021-07-02 2022-02-11 合肥睿普康集成电路有限公司 一种可以用于运算放大器的静态电流控制电路
US20230378916A1 (en) * 2022-05-18 2023-11-23 Hangzhou Geo-Chip Technology Co., Ltd. Operational amplifier and electronic system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828630B2 (ja) * 1988-01-21 1996-03-21 日本電気株式会社 演算増幅回路
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
JP2003223970A (ja) * 2002-01-29 2003-08-08 Kyocera Corp ウエハ加熱装置
JP3888350B2 (ja) * 2003-12-10 2007-02-28 セイコーエプソン株式会社 演算増幅器及びこれを用いた駆動回路
KR100771858B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로
KR100783492B1 (ko) 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
JP2007267016A (ja) * 2006-03-28 2007-10-11 Ricoh Co Ltd 演算増幅器
KR100842405B1 (ko) * 2007-05-25 2008-07-01 삼성전자주식회사 고전압 ｃｍｏｓ 레일-투-레일 입/출력 연산 증폭기
KR100906424B1 (ko) * 2007-08-02 2009-07-09 한국과학기술원 출력 버퍼 및 이를 포함하는 전력 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788295A (zh) * 2017-01-06 2017-05-31 上海华虹宏力半导体制造有限公司 一种多级放大器
CN106788295B (zh) * 2017-01-06 2019-04-19 上海华虹宏力半导体制造有限公司 一种多级放大器

Also Published As

Publication number Publication date
CN102035484A (zh) 2011-04-27
JP2011077717A (ja) 2011-04-14
US8193861B2 (en) 2012-06-05
CN102035484B (zh) 2015-05-06
JP5486259B2 (ja) 2014-05-07
KR101618069B1 (ko) 2016-05-04
KR20110035884A (ko) 2011-04-06
TW201131966A (en) 2011-09-16
US20110074507A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
TWI430564B (zh) Differential amplifier
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
TWI513180B (zh) Differential amplifier circuit
KR101926003B1 (ko) 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로
KR100877626B1 (ko) 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
JP2011048601A (ja) 基準電流電圧発生回路
KR101344194B1 (ko) 연산 증폭 회로
JP4694942B2 (ja) 定電流回路
JP2007128457A (ja) リップルフィルタ回路
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
JP2007116569A (ja) オペアンプの開放利得調整回路
JP6949463B2 (ja) シングル差動変換回路
JP2007180796A (ja) 差動増幅回路
US9450549B2 (en) Differential amplification circuit
JP7431528B2 (ja) 半導体増幅回路
JP6291316B2 (ja) 半導体回路及び増幅回路
Noormohammadi et al. New operational transconductance amplifiers using current boosting
JP5606345B2 (ja) 出力回路
JP2010191869A (ja) 定電圧回路及びその動作制御方法
JP5203809B2 (ja) 電流ミラー回路
JP4335078B2 (ja) ソースフォロワ回路
JP2018164182A (ja) 差動増幅回路
JP2005073155A (ja) 位相補償回路
JP6571518B2 (ja) 差動増幅回路
Kumar et al. Gain improvement of two stage OPAMP through body bias in 45nm CMOS technology