JP5486259B2 - 差動増幅器 - Google Patents

Description

本発明は、ＣＭＯＳ回路で構成された差動増幅器に関するものである。

差動増幅器において、入力電圧範囲を大きくする技術として、Ｎ型ＭＯＳトランジスタの差動入力回路とＰ型ＭＯＳトランジスタの差動入力回路を設けることが知られている。

図４は、従来の入力Rail to Railの差動増幅器である。

従来の入力Rail to Railの差動増幅器は、非反転入力端子１４３と、非反転入力端子１４４と、Ｐ型ＭＯＳトランジスタ１０７及び１０８とＮ型ＭＯＳトランジスタ１０１及び１０２と定電流源１２１とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０３及び１０４とＮ型ＭＯＳトランジスタ１１３及び１１４と定電流源１２２とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０７及び１０８に電流を流す定電流源１２４と、差動増幅回路と出力端子１４５の間に設けられた出力回路と、を備えている。出力回路は、Ｐ型ＭＯＳトランジスタ１１７及びＮ型ＭＯＳトランジスタ１１８からなる出力ドライバと、位相補償容量１５１及び１５２と、を備えている。

非反転入力端子１４３や非反転入力端子１４４に電源電圧近辺の電圧が入力されるときには、Ｐ型ＭＯＳトランジスタ１０３及び１０４はオフするが、Ｎ型ＭＯＳトランジスタ１０１及び１０２からなる差動入力回路が動作する。また、非反転入力端子１４３や非反転入力端子１４４にＧＮＤ電圧近辺の電圧が入力されるときには、Ｎ型ＭＯＳトランジスタ１０１及び１０２はオフするが、Ｐ型ＭＯＳトランジスタ１０３及び１０４からなる差動入力回路が動作する。従って、入力Rail to Rail 動作を実現している。ここで、端子１３１、１３２、１３３、１３４には、カスコード電圧が与えられる。

また、出力端子１４５につながる出力ドライバのＰ型ＭＯＳトランジスタ１１７及びＮ型ＭＯＳトランジスタ１１８は、ゲート電圧を、Ｐ型ＭＯＳトランジスタ１１５及びＮ型ＭＯＳトランジスタ１１６によって適切な電圧に制御される。そして、Ｐ型ＭＯＳトランジスタ１１０及びＮ型ＭＯＳトランジスタ１１２にある電流が流れることによって、出力端子１４５に負荷電流がない場合にも、出力ドライバトランジスタに電流が流れ、ＡＢ級出力動作を実現している（例えば、非特許文献１参照）。

上記の通り、非反転入力端子１４３の電圧がＧＮＤ電圧から電源電圧まで変化しても、Ｐ型ＭＯＳトランジスタの差動入力回路またはＮ型ＭＯＳトランジスタの差動入力回路のどちらかが動作することにより、入力Rail to Rail動作が可能となっている。

Ｂｅｈｚａｄ Ｒａｚａｖｉ 著、黒田 忠弘 監訳、「アナログＣＭＯＳ集積回路の設計 応用編」、丸善株式会社、平成１５年３月３０日発行、Ｐ３９６

しかしながら、上述の差動増幅器は、非反転入力端子１４３や非反転入力端子１４４に入力される電圧レベルにより、出力ドライバトランジスタに流れる電流値が変化してしまう、という課題がある。

図５は、図４の回路において非反転入力端子１４３の電圧を変化させた場合の、各ノードの電流値を示している。

ＡＢ級出力動作をするためには、たとえ出力端子１４５に負荷電流が流れない場合でも、Ｐ型ＭＯＳトランジスタ１１７とＮ型ＭＯＳトランジスタ１１８に、電流が流れていることが求められる。

Ｐ型ＭＯＳトランジスタ１１７に、常に電流が流れるようにゲート-ソース間電圧を調整しているのが、Ｐ型ＭＯＳトランジスタ１１５である。よって、Ｐ型ＭＯＳトランジスタ１１７の電流値は、Ｐ型ＭＯＳトランジスタ１１５の閾値と流れている電流値によって決定される。Ｎ型ＭＯＳトランジスタ１１８に、常に電流が流れるようにゲート-ソース間電圧を調整しているのが、Ｎ型ＭＯＳトランジスタ１１６である。よって、Ｎ型ＭＯＳトランジスタ１１８の電流値は、Ｎ型ＭＯＳトランジスタ１１６の閾値と流れている電流値によって決定される。Ｐ型ＭＯＳトランジスタ１１０から流れ出る電流は、Ｐ型ＭＯＳトランジスタ１１５、Ｎ型ＭＯＳトランジスタ１１６にて２等分される。Ｐ型ＭＯＳトランジスタ１１０に流れる電流は、定電流源１２４がカレントミラーされたＰ型ＭＯＳトランジスタ１０８の電流値から、Ｎ型ＭＯＳトランジスタ１０２の電流値を、引いた分である。

前述の通り、Ｎ型ＭＯＳトランジスタ１０２の電流値は、非反転入力端子１４３の電圧が電源電圧近辺となったときに減少する。そのため、Ｐ型ＭＯＳトランジスタ１１０に流れる電流が増加して、結果としてＰ型ＭＯＳトランジスタ１１７とＮ型ＭＯＳトランジスタ１１８に流れる電流値が大きく変化してしまう。これにより、出力端子１４５に接続して駆動可能な出力容量値が異なってしまうため、位相補償をすることが困難になる。すなわち、位相補償容量１５１及び１５２は、マージンを持った大きな容量が必要になる。

本発明は、以上のような課題を解決するために考案されたものであり、入力電圧によって出力電流が変化することのない、差動増幅回路を実現するものである。

本発明は、差動増幅器において、非反転入力端子の電圧によって定電流値を変化させることで、上記課題を解決したものである。

本発明により、非反転入力端子の電圧が変化した場合でも、出力トランジスタに流れる電流を一定にすることが可能になる。

本発明の差動増幅器を示す回路図である。 図１の差動増幅器の入力電圧−電流特性を示す図である。 本発明の差動増幅器の他の例を示す回路図である。 従来の差動増幅器を示す回路図である。 従来の差動増幅器における入力電圧−電流特性を示す図である。

以下に図面を参照して、本発明の差動増幅器について説明する。

図１は、本発明の差動増幅器を示す回路図である。

本発明の差動増幅器は、非反転入力端子１４３と、非反転入力端子１４４と、Ｐ型ＭＯＳトランジスタ１０７及び１０８とＮ型ＭＯＳトランジスタ１０１及び１０２と定電流源１２１とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０３及び１０４とＮ型ＭＯＳトランジスタ１１３及び１１４と定電流源１２２とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０７及び１０８に電流を流す定電流源１２４と、差動増幅回路と出力端子１４５の間に設けられた出力回路と、を備えている。

Ｎ型ＭＯＳトランジスタ１０１及び１０２は、Ｎ型ＭＯＳトランジスタの差動入力回路を構成している。Ｐ型ＭＯＳトランジスタ１０３及び１０４は、Ｐ型ＭＯＳトランジスタの差動入力回路を構成している。Ｎ型ＭＯＳトランジスタの差動入力回路において、Ｐ型ＭＯＳトランジスタ１０７及び１０８が電流源であり、Ｎ型ＭＯＳトランジスタ１１３及び１１４がカレントミラーとなっている。

出力回路は、Ｐ型ＭＯＳトランジスタ１１７及びＮ型ＭＯＳトランジスタ１１８からなる出力ドライバと、位相補償容量１５１及び１５２と、を備えている。本発明の差動増幅器は、さらにＰ型ＭＯＳトランジスタ１０７及び１０８に電流を流す電流制御回路である、定電流源１２３と、Ｎ型ＭＯＳトランジスタ１０５を備えている。

非反転入力端子１４３や非反転入力端子１４４に電源電圧近辺の電圧が入力されるときには、Ｐ型ＭＯＳトランジスタ１０３及び１０４はオフするが、Ｎ型ＭＯＳトランジスタ１０１及び１０２からなる差動入力回路が動作する。また、非反転入力端子１４３や非反転入力端子１４４にＧＮＤ電圧近辺の電圧が入力されるときには、Ｎ型ＭＯＳトランジスタ１０１及び１０２はオフするが、Ｐ型ＭＯＳトランジスタ１０３及び１０４からなる差動入力回路が動作する。ここで、端子１３１、１３２、１３３、１３４には、カスコード電圧が与えられる。

また、出力端子１４５につながる出力ドライバのＰ型ＭＯＳトランジスタ１１７及びＮ型ＭＯＳトランジスタ１１８は、ゲート電圧を、Ｐ型ＭＯＳトランジスタ１１５及びＮ型ＭＯＳトランジスタ１１６によって適切な電圧に制御される。そして、Ｐ型ＭＯＳトランジスタ１１０及びＮ型ＭＯＳトランジスタ１１２にある電流が流れることによって、出力端子１４５に負荷電流がない場合にも、出力ドライバトランジスタに電流が流れ、ＡＢ級出力動作を実現している。

図１から、Ｐ型ＭＯＳトランジスタ１１０に流れる電流Ｉ（１１０）は、式１で表される。

Ｉ（１１０）＝Ｉ（１２４）＋Ｉ（１２３）−Ｉ（１０２） （１）
ここで、Ｉ（１２４）は定電流源１２４の電流、Ｉ（１２３）は定電流源１２３の電流、Ｉ（１０２）はＮ型ＭＯＳトランジスタ１０２の電流である。Ｎ型ＭＯＳトランジスタ１０５のゲートには、非反転入力端子１４３が接続されている。このため、非反転入力端子１４３に電源電圧近辺の電圧が入力されるときには、電流Ｉ（１２３）は電流Ｉ（１０２）と同期して減少する。従って、Ｐ型ＭＯＳトランジスタ１１０に流れる電流Ｉ（１１０）を一定値にすることが可能である。

図２に、図１の回路において非反転入力端子１４３の電圧を変化させた場合の、各ノードの電流値を示す。

これにより、Ｐ型ＭＯＳトランジスタ１１７とＮ型ＭＯＳトランジスタ１１８に流れる電流を一定値に保つことが可能になる。従って、位相補償容量１５１、１５２を小さくすることが可能となる。

図３は、本発明の差動増幅器の他の例を示す回路図である。図１の差動増幅器では、Ｐ型ＭＯＳトランジスタ１０７及び１０８が電流源であり、Ｎ型ＭＯＳトランジスタ１１３及び１１４がカレントミラーとなっている。図３の差動増幅器では逆となっており、Ｐ型ＭＯＳトランジスタ２１３及び２１４がカレントミラーであり、Ｎ型ＭＯＳトランジスタ２０７及び２０８が電流源となっている。そして、電流制御回路である、定電流源１２３とＰ型ＭＯＳトランジスタ２０５が追加されている。Ｐ型ＭＯＳトランジスタ２０５のゲートには、非反転入力端子１４３が接続されている。

このように構成した差動増幅器は、図１の差動増幅器と同様に、Ｐ型ＭＯＳトランジスタ１１７とＮ型ＭＯＳトランジスタ１１８に流れる電流を一定値に保つことが可能になり、位相補償容量１５１、１５２を小さくすることが可能となる。

１２１、１２２、１２３、１２４ 定電流源
１４３ 非反転入力端子
１４４ 反転入力端子
１４５ 出力端子

Claims (2)

1. 非反転入力端子と、反転入力端子と、出力端子と、
   前記非反転入力端子と前記反転入力端子に接続されたＮ型ＭＯＳトランジスタの差動入力回路を備えた第１の差動増幅回路と、
   前記非反転入力端子と前記反転入力端子に接続されたＰ型ＭＯＳトランジスタの差動入力回路を備えた第２の差動増幅回路と、
   前記第１及び第２の差動入力回路の電流源トランジスタのバイアス回路である、直列に接続されたトランジスタと第１の定電流源と、
   前記第１の差動増幅回路と前記第２の差動増幅回路に接続された出力回路と、
   第２の定電流源と、ゲートが前記非反転入力端子に接続され、ソースが前記第２の定電流源に接続され、ドレインが前記第１の定電流源と直列に接続されたトランジスタのドレインに接続されたＮ型ＭＯＳトランジスタと、を有する電流制御回路と、を備え、
   前記非反転入力端子の電圧によって、前記電流制御回路が流す電流と前記第１の差動増幅回路の差動入力回路が流す電流が同期して増減する、ことを特徴とする差動増幅器。
2. 非反転入力端子と、反転入力端子と、出力端子と、
   前記非反転入力端子と前記反転入力端子に接続されたＮ型ＭＯＳトランジスタの差動入力回路を備えた第１の差動増幅回路と、
   前記非反転入力端子と前記反転入力端子に接続されたＰ型ＭＯＳトランジスタの差動入力回路を備えた第２の差動増幅回路と、
   前記第１及び第２の差動入力回路の電流源トランジスタのバイアス回路である、直列に接続されたトランジスタと第１の定電流源と、
   前記第１の差動増幅回路と前記第２の差動増幅回路に接続された出力回路と、
   第２の定電流源と、ゲートが前記非反転入力端子に接続され、ソースが前記第２の定電流源に接続され、ドレインが前記第１の定電流源と直列に接続されたトランジスタのドレインに接続されたＰ型ＭＯＳトランジスタと、を有する電流制御回路と、を備え、
   前記非反転入力端子の電圧によって、前記電流制御回路が流す電流と前記第２の差動増幅回路の差動入力回路が流す電流が同期して増減する、ことを特徴とする差動増幅器。

Images