CN112965567B - 一种低噪声电压驱动缓冲器 - Google Patents

Abstract

本发明公开了一种低噪声电压驱动缓冲器，包括：为第一级放大模块提供偏置电流的偏置电流提供模块；将输入信号进行放大并输出一次放大后的信号的第一级放大模块；将一次放大后的信号进行放大并输出二次放大后的信号的第二级放大模块；第一级放大模块包括：输入对部分和负载部分，输入对部分分别与负载部分和第二级放大模块连接，其中，输入对部分采用Native器件；负载部分分别与输入对部分和偏置电流提供模块连接，偏置电流提供模块为负载部分提供偏置电流，使得输入对部分工作在饱和区或亚阈值区。本发明有效地减小了输入对和负载部分的噪声，同时避免了输入对部分进入线性区，提高了数据转换器的噪声性能。

Description

一种低噪声电压驱动缓冲器

技术领域

本发明属于电子设备领域，更具体地，涉及一种低噪声电压驱动缓冲器。

背景技术

低噪声电压参考缓冲器是电路设计中经常采用的，主要用于驱动模数转换器(ADC)，数模转换器(DAC)等。它的噪声直接决定了转换器的噪声水平。在高精度低功耗应用中，如脑电波心电图检测等，对参考源的功耗噪声都有比较高的要求。参考源缓冲器有不同的实现方法，如图1所示，是一种实现方式，其本质上是一个电压放大器。输入VIN，输出VOUT＝VIN(1+R2/R1)。

图1中的实现方式比较简单，成本较低，缺点主要是噪声源相对较高。放大器的噪声主要来自器件M0，M1，M4，M5。为了降低噪声，输入对M0，M1应该用比较大的面积和W/L。大的面积可以减小闪烁噪声(1/f)，而大的W/L可以降低热噪声(thermal/white noise)。负载器件M4，M5需要大的面积和小的W/L，减小噪声。通常Native器件的闪烁噪声明显小于常规的器件，可以用作输入对M0，M1。但是Native器件的VTH很小，甚至小于0。输入对的源极(source)电压就会比较高(VIN-VGS1)。M3+M1的源漏电压VDS＝VDD-|VGS5|-(VIN-VGS1)，需大于2个饱和电压2VDSAT。当电源电压较低时，VGS5会被限制不能太大，不然输入对会进入线性区。虽然M4，M5的W/L越小越好，但是因为VGS5的限制，其W/L也就不能取值很小，等效的负载管M4，M5的跨导Gm无法最小化。负载的噪声贡献主要取决于Gm5/Gm1，而PMOS器件相同尺寸下的闪烁噪声大于Native器件，所以负载器件的噪声贡献和输入对相当。

因此，特别需要一种负载器件的噪声贡献和输入对相当的低噪声电压驱动缓冲器。

发明内容

本发明的目的是提出一种负载器件的噪声贡献和输入对相当的低噪声电压驱动缓冲器。

为了实现上述目的，本发明提供一种低噪声电压驱动缓冲器，包括偏置电流提供模块、第一级放大模块和第二级放大模块；所述偏置电流提供模块与所述第一级放大模块连接，为所述第一级放大模块提供偏置电流；所述第一级放大模块分别与所述偏置电流提供模块和第二级放大模块连接，将输入信号进行放大并输出一次放大后的信号；所述第二级放大模块与所述第一级放大模块连接，所述第二级放大将所述一次放大后的信号进行放大并输出二次放大后的信号；所述第一级放大模块包括：输入对部分和负载部分，所述输入对部分分别与所述负载部分和第二级放大模块连接，其中，输入对部分采用Native器件；所述负载部分分别与输入对部分和偏置电流提供模块连接，所述偏置电流提供模块为所述负载部分提供偏置电流，使得输入对部分工作在饱和区或亚阈值区。

优选的，所述缓冲器还包括电源，所述输入对部分包括第一NMOS管和第二NMOS管，所述负载部分包括第一PMOS管和第二PMOS管；所述第一NMOS管的栅极与所述输入信号连接，所述第一NMOS管的源极与所述第二NMOS管的源极连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第二PMOS管的、栅极漏极连接；所述第一PMOS管的源极与所述电源的正极连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、漏极和所述第二NMOS管的漏极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接；所述第二PMOS管的源极与所述电源的正极连接，所述第二PMOS管的栅极分别与其漏极、所述第一PMOS管的栅极和所述第二NMOS管的漏极连接。

优选的，所述第一级放大模块还包括第三NMOS管和第四NMOS管；所述第一NMOS管的栅极与所述输入信号连接，所述第一NMOS管的源极与所述第二NMOS管的源极连接，所述第一NMOS管的漏极与所述第三NMOS管的源极连接；所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接；所述第三NMOS管的栅极分别与偏置电压和所述第四NMOS管的栅极连接，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第一PMOS管的漏极连接；所述第四NMOS管的栅极分别与偏置电压和所述第三NMOS管的栅极连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极分别与所述第二PMOS管的漏极、栅极连接；所述第一PMOS管的源极与所述电源的正极连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、漏极和所述第四NMOS管的漏极连接，所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；所述第二PMOS管的源极与所述电源的正极连接，所述第二PMOS管的栅极分别与其漏极、所述第一PMOS管的栅极和所述第四NMOS管的漏极连接。

优选的，所述偏置电流提供模块包括第四PMOS管、第五PMOS管、第六PMOS管和第七NMOS管；所述第四PMOS管的源极与所述电源的正极连接，所述第四PMOS管的栅极分别与所述第六PMOS管的漏极、栅极、第七NMOS管的漏极和第五PMOS管的栅极连接，所述第四PMOS管的漏极分别与所述第一PMOS管的漏极和第三NMOS管的漏极连接，其中，所述第四PMOS管的漏极与所述第一PMOS管的漏极和第三NMOS管的漏极连接处的信号为一次放大后的信号；所述第五PMOS管的源极与所述电源的正极连接，所述第五PMOS管的栅极分别与所述第六PMOS管的漏极、栅极、第七NMOS管的漏极和第四PMOS管的栅极连接，所述第五PMOS管的漏极分别与所述第二PMOS管的漏极、栅极和第四NMOS管的漏极连接；所述第六PMOS管的源极与所述电源的正极连接，所述第六PMOS管的栅极分别与其漏极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接，所述第六PMOS管的漏极分别与其栅极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接；所述第七NMOS管的漏极分别与所述第六PMOS管的漏极、栅极、第四PMOS管的栅极和第五PMOS管的栅极连接，所述第七NMOS管的源极与所述电源的负极连接。

优选的，所述所述第三NMOS管和所述第四NMOS管均为Native器件。

优选的，所述第六PMOS管通过镜像作用，分别为所述第四PMOS管和所述第五PMOS管提供偏置电流；所述第四PMOS管提高所述第三NMOS管的漏极电压，使得第一NMOS管工作在饱区和或亚阈值区区，所述第五PMOS管提高所述第四NMOS管的漏极电压，使得第二NMOS管工作在饱和区或亚阈值区。

优选的，所述第四PMOS管和第五PMOS管的宽长比均小于所述第一PMOS管和第二PMOS管的宽长比。

优选的，所述第二级放大模块包括第三PMOS管、第一电阻和第二电阻，所述第三PMOS管的源极与所述电源的正极连接，第三PMOS管的栅极分别与所述第四PMOS管的漏极、所述第一PMOS管的漏极和第三NMOS管的漏极连接，所述第三PMOS管的漏极与所述第二电阻的一端连接，第二电阻的另一端分别与所述第二NMOS管的栅极和第一电阻的一端连接，所述第一电阻的另一端与所述电源的负极连接；其中，所述第三PMOS管的漏极与所述第二电阻的一端连接处的信号为二次放大后的信号。

优选的，所述缓冲器还包括电容，所述电容的一端与所述电源的负极连接，所述电容的另一端分别与所述第三PMOS管的漏极和所述第二电阻的一端连接。

优选的，所述缓冲器还包括电流源、第五NMOS管和第六NMOS管，所述第五NMOS管的源极与所述电源的负极连接，第五NMOS管的栅极分别与其漏极、所述电流源、所述第七NMOS管的栅极和第六NMOS管的栅极连接；第六NMOS管的源极与所述电源的负极连接，第六NMOS管的栅极分别与第五NMOS管的栅极、漏极、所述电流源和所述第七NMOS管的栅极连接，第六NMOS管的漏极分别与第一NMOS管的源极和第二NMOS管的源极连接。

本发明的有益效果在于：本发明的低噪声电压驱动缓冲器的输入对部分采用Native器件，有效地减小了输入对的噪声，由偏置电流提供模块为第一级放大模块的负载部分提供偏置电流，可减小第一级负载部分的噪声贡献，同时避免了输入对部分进入线性区，提高了数据转换器的噪声性能。

本发明的装置具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施例中将是显而易见的，或者将在并入本文中的附图和随后的具体实施例中进行详细陈述，这些附图和具体实施例共同用于解释本发明的特定原理。

附图说明

通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。

图1示出了传统的低噪声电压驱动缓冲器的结构示意图。

图2示出了根据本发明的一个低噪声电压驱动缓冲器的结构示意图。

图3示出了根据本发明的一个低噪声电压驱动缓冲器的又一结构示意图。

附图标记说明：

102、偏置电流提供模块；104、第一级放大模块；106、第二级放大模块；M0、第一NMOS管；M1、第二NMOS管；M2、第三NMOS管；M3、第四NMOS管；M4、第一PMOS管；M5、第二PMOS管；M8、第三PMOS管；M6、第四PMOS管；M7、第五PMOS管；M9、第六PMOS管；M10、第五NMOS管；M12、第六NMOS管；M11、第七NMOS管；R1、第一电阻；R2、第二电阻；C、电容；Ii、电流源；VIN、输入信号；VOUT、二次放大后的信号；VR、偏置电压；VDD、电源的正极；VSS、电源的负极。

具体实施方式

下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。

根据本发明的一种低噪声电压驱动缓冲器，包括偏置电流提供模块、第一级放大模块和第二级放大模块；偏置电流提供模块与第一级放大模块连接，为第一级放大模块提供偏置电流；第一级放大模块分别与偏置电流提供模块和第二级放大模块连接，将输入信号进行放大并输出一次放大后的信号；第二级放大模块与第一级放大模块连接，第二级放大模块将一次放大后的信号进行放大并输出二次放大后的信号；第一级放大模块包括：输入对部分和负载部分，输入对部分分别与负载部分和第二级放大模块连接，其中，输入对部分采用Native器件；负载部分分别与输入对部分和偏置电流提供模块连接，偏置电流提供模块为负载部分提供偏置电流，使得输入对部分工作在饱和区或亚阈值区。

具体的，放大器的噪声主要来自器件的第一级放大模块的输入对部分和负载部分。为了降低噪声，输入对应该用比较大的面积和宽长比(W/L)。大的面积可以减小闪烁噪声(1/f)，而大的W/L可以降低热噪声(thermal/white noise)。负载器件需要大的面积和小的W/L，减小噪声。通常Native器件的闪烁噪声明显小于常规的器件，可以用作输入对。但是Native器件的电压阈值(VTH)很小，甚至小于0。输入对的源极(source)电压就会比较高(VIN-VGS1)。负载部分的一个管子+输入对中的一个管子的源漏电压VDS＝VDD-|VGS5|-(VIN-VGS1)，需大于2个饱和电压2VDSAT。当电源电压较低时，VGS5会被限制不能太大，不然输入对无法工作在饱和区。虽然负载部分管子的W/L越小越好，但是因为VGS5的限制，其W/L也就不能取值很小，等效的负载管的跨导Gm无法最小化。

因此增加偏置电流提供模块，通过偏置电流提供模块为负载部分提供偏置电流，从而提高负载部分管子的漏极电压。

根据示例性的实施方式，低噪声电压驱动缓冲器的输入对部分采用Native器件，有效地减小了输入对的噪声，由偏置电流提供模块为第一级放大模块的负载部分提供偏置电流，可减小第一级负载部分的噪声贡献，同时避免了输入对部分进入线性区，提高了数据转换器的噪声性能。

作为优选方案，缓冲器还包括电源，输入对部分包括第一NMOS管和第二NMOS管，负载部分包括第一PMOS管和第二PMOS管；第一NMOS管的栅极与输入信号连接，第一NMOS管的源极与第二NMOS管的源极连接，第一NMOS管的漏极与第一PMOS管的漏极连接；第二NMOS管的源极与第一NMOS管的源极连接，第二NMOS管的漏极与第二PMOS管的、栅极漏极连接；第一PMOS管的源极与电源的正极连接，第一PMOS管的栅极分别与第二PMOS管的栅极、漏极和第二NMOS管的漏极连接，第一PMOS管的漏极与第一NMOS管的漏极连接；第二PMOS管的源极与电源的正极连接，第二PMOS管的栅极分别与其漏极、第一PMOS管的栅极和第二NMOS管的漏极连接。

具体的，将负载部分包含的两个PMOS管与输入对部分的两个NMOS管分别连接，构成第一级放大模块，将输入信号进行一次放大。

作为优选方案，第一级放大模块还包括第三NMOS管和第四NMOS管；第一NMOS管的栅极与输入信号连接，第一NMOS管的源极与第二NMOS管的源极连接，第一NMOS管的漏极与第三NMOS管的源极连接；第二NMOS管的源极与第一NMOS管的源极连接，第二NMOS管的漏极与第四NMOS管的源极连接；第三NMOS管的栅极分别与偏置电压和第四NMOS管的栅极连接，第三NMOS管的源极与第一NMOS管的漏极连接，第三NMOS管的漏极与第一PMOS管的漏极连接；第四NMOS管的栅极分别与偏置电压和第三NMOS管的栅极连接，第四NMOS管的源极与第二NMOS管的漏极连接，第四NMOS管的漏极分别与第二PMOS管的漏极、栅极连接；第一PMOS管的源极与电源的正极连接，第一PMOS管的栅极分别与第二PMOS管的栅极、漏极和第四NMOS管的漏极连接，第一PMOS管的漏极与第三NMOS管的漏极连接；第二PMOS管的源极与电源的正极连接，第二PMOS管的栅极分别与其漏极、第一PMOS管的栅极和第四NMOS管的漏极连接。

具体的，在输入对和负载对之间增加第三NMOS管和第四NMOS管，第三NMOS管和第四NMOS管能保护第一NMOS管和第二NMOS管，且增加输出阻抗。

作为优选方案，偏置电流提供模块包括第四PMOS管、第五PMOS管、第六PMOS管和第七NMOS管；第四PMOS管的源极与电源的正极连接，第四PMOS管的栅极分别与第六PMOS管的漏极、栅极、第七NMOS管的漏极和第五PMOS管的栅极连接，第四PMOS管的漏极分别与第一PMOS管的漏极和第三NMOS管的漏极连接，其中，第四PMOS管的漏极与第一PMOS管的漏极和第三NMOS管的漏极连接处的信号为一次放大后的信号；第五PMOS管的源极与电源的正极连接，第五PMOS管的栅极分别与第六PMOS管的漏极、栅极、第七NMOS管的漏极和第四PMOS管的栅极连接，第五PMOS管的漏极分别与第二PMOS管的漏极、栅极和第四NMOS管的漏极连接；第六PMOS管的源极与电源的正极连接，第六PMOS管的栅极分别与其漏极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接，第六PMOS管的漏极分别与其栅极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接；第七NMOS管的漏极分别与第六PMOS管的漏极、栅极、第四PMOS管的栅极和第五PMOS管的栅极连接，第七NMOS管的源极与电源的负极连接。

具体的，通过第六PMOS管镜像产生电流，将电流分支到第四PMOS管和第五PMOS管，为第一级放大模块提供偏执电流，减小第一级负载部分的噪声，同时保证了第一NMOS管和第二NMOS管在饱和区或亚阈值区工作。

在一个示例中，不包含第三NMOS管和第四NMOS管时，第四PMOS管的漏极分别与第一PMOS管的漏极和第一NMOS管的漏极连接，其中，第四PMOS管的漏极与第一PMOS管的漏极和第一NMOS管的漏极连接处的信号为一次放大后的信号；第五PMOS管的漏极分别与第二PMOS管的漏极、栅极和第二NMOS管的漏极连接；第四PMOS管的栅极和源极的连接、第五PMOS管的栅极和源极的连接与包括第三NMOS管和第四NMOS管时的连接相同。

作为优选方案，第三NMOS管和第四NMOS管均为Native器件。

具体的，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管均采用Native器件，Native器件的闪烁噪声明显小于常规的器件，进而降低了缓冲器的噪声。

作为优选方案，第六PMOS管通过镜像作用，分别为第四PMOS管和第五PMOS管提供偏置电流；第四PMOS管提高第三NMOS管的漏极电压，使得第一NMOS管工作在饱区和或亚阈值区区，第五PMOS管提高第四NMOS管的漏极电压，使得第二NMOS管工作在饱和区或亚阈值区。

具体的，第一PMOS管和第二PMOS管的宽长比小的情况下，第一PMOS管和第二PMOS管的VSG就会变大，漏极电压降低，进而与其连接的第一NMOS管和第二NMOS管的漏极电压就降低，使得第一NMOS管和第二NMOS管工作在线性区，只有第一NMOS管和第二NMOS管工作在饱和区或亚阈值区时，才能降低噪声，因此提高第一PMOS管和第二PMOS管的漏极电压，相当于提高第一NMOS管和第二NMOS管的漏极电压，使得第一NMOS管和第二NMOS管工作区在或亚阈值区。在负载部分增加第四PMOS管和第五PMOS管，通过偏置电流提供模块的第六PMOS管的镜像为第四PMOS管和第五PMOS管提供偏置电流，使得电流分别流入第四PMOS管和第五PMOS管，从而提高第一PMOS管和第二PMOS管的漏极电压。

作为优选方案，第四PMOS管和第五PMOS管的宽长比均小于第一PMOS管和第二PMOS管的宽长比。

具体的，第四PMOS管和第五PMOS管的可以使用比第一PMOS管和第二PMOS管的更小的W/L，意味着第四PMOS管和第五PMOS管的Gm4+Gm5小于之前单独的Gm，负载部分的噪声贡献减小了。

作为优选方案，第二级放大模块包括第三PMOS管、第一电阻和第二电阻，第三PMOS管的源极与电源的正极连接，第三PMOS管的栅极分别与第四PMOS管的漏极、第一PMOS管的漏极和第三NMOS管的漏极连接，第三PMOS管的漏极与第二电阻的一端连接，第二电阻的另一端分别与第二NMOS管的栅极和第一电阻的一端连接，第一电阻的另一端与电源的负极连接；其中，第三PMOS管的漏极与第二电阻的一端连接处的信号为二次放大后的信号。

具体的，第二级放大模块通过第三PMOS管、第一电阻和第二电阻实现，这是现有技术，这里不再赘述。

作为优选方案，缓冲器还包括电容，电容的一端与电源的负极连接，电容的另一端分别与第三PMOS管的漏极和第二电阻的一端连接。

具体的，电容起到滤波作用，使得缓冲器输出信号更加稳定。

作为优选方案，缓冲器还包括电流源、第五NMOS管和第六NMOS管，第五NMOS管的源极与电源的负极连接，第五NMOS管的栅极分别与其漏极、电流源、第七NMOS管的栅极和第六NMOS管的栅极连接；第六NMOS管的源极与电源的负极连接，第六NMOS管的栅极分别与第五NMOS管的栅极、漏极、电流源和第七NMOS管的栅极连接，第六NMOS管的漏极分别与第一NMOS管的源极和第二NMOS管的源极连接。

具体的，通过电流源、第五NMOS管和第六NMOS管为第一NMOS管和第二NMOS管提供偏置电流。

实施例

图2示出了根据本发明的一个低噪声电压驱动缓冲器的连接图。图3示出了根据本发明的一个低噪声电压驱动缓冲器的又一结构示意图。

结合图2和图3所示，该低噪声电压驱动缓冲器，包括偏置电流提供模块102、第一级放大模块104和第二级放大模块106；偏置电流提供模块102与第一级放大模块104连接，为第一级放大模块104提供偏置电流；第一级放大模块104分别与偏置电流提供模块102和第二级放大模块106连接，将输入信号进行放大并输出一次放大后的信号；第二级放大模块106与第一级放大模块104连接，第二级放大模块将一次放大后的信号进行放大并输出二次放大后的信号；第一级放大模块104包括：输入对部分和负载部分，输入对部分分别与负载部分和第二级放大模块连接，其中，输入对部分采用Native器件；负载部分分别与输入对部分和偏置电流提供模块102连接，偏置电流提供模块102为负载部分提供偏置电流，使得输入对部分工作在饱和区或亚阈值区。

其中，缓冲器还包括电源，输入对部分包括第一NMOS管M0和第二NMOS管M1，负载部分包括第一PMOS管M4和第二PMOS管M5；第一NMOS管M0的栅极与输入信号连接，第一NMOS管M0的源极与第二NMOS管M1的源极连接，第一NMOS管M0的漏极与第一PMOS管M4的漏极连接；第二NMOS管M1的源极与第一NMOS管M0的源极连接，第二NMOS管M1的漏极与第二PMOS管M5的、栅极漏极连接；第一PMOS管M4的源极与电源的正极连接，第一PMOS管M4的栅极分别与第二PMOS管M5的栅极、漏极和第二NMOS管M1的漏极连接，第一PMOS管M4的漏极与第一NMOS管M0的漏极连接；第二PMOS管M5的源极与电源的正极连接，第二PMOS管M5的栅极分别与其漏极、第一PMOS管M4的栅极和第二NMOS管M1的漏极连接。

其中，第一级放大模块104还包括第三NMOS管M2和第四NMOS管M3；第一NMOS管M0的栅极与输入信号连接，第一NMOS管M0的源极与第二NMOS管M1的源极连接，第一NMOS管M0的漏极与第三NMOS管M2的源极连接；第二NMOS管M1的源极与第一NMOS管M0的源极连接，第二NMOS管M1的漏极与第四NMOS管M3的源极连接；第三NMOS管M2的栅极分别与偏置电压和第四NMOS管M3的栅极连接，第三NMOS管M2的源极与第一NMOS管M0的漏极连接，第三NMOS管M2的漏极与第一PMOS管M4的漏极连接；第四NMOS管M3的栅极分别与偏置电压和第三NMOS管M2的栅极连接，第四NMOS管M3的源极与第二NMOS管M1的漏极连接，第四NMOS管M3的漏极分别与第二PMOS管M5的漏极、栅极连接；第一PMOS管M4的源极与电源的正极连接，第一PMOS管M4的栅极分别与第二PMOS管M5的栅极、漏极和第四NMOS管M3的漏极连接，第一PMOS管M4的漏极与第三NMOS管M2的漏极连接；第二PMOS管M5的源极与电源的正极连接，第二PMOS管M5的栅极分别与其漏极、第一PMOS管M4的栅极和第四NMOS管M3的漏极连接。

其中，偏置电流提供模块102包括第四PMOS管M6、第五PMOS管M7、第六PMOS管M9和第七NMOS管M11；第四PMOS管M6的源极与电源的正极连接，第四PMOS管M6的栅极分别与第六PMOS管M9的漏极、栅极、第七NMOS管M11的漏极和第五PMOS管M7的栅极连接，第四PMOS管M6的漏极分别与第一PMOS管M4的漏极和第三NMOS管M2的漏极连接，其中，第四PMOS管M6的漏极与第一PMOS管M4的漏极和第三NMOS管M2的漏极连接处的信号为一次放大后的信号；第五PMOS管M7的源极与电源的正极连接，第五PMOS管M7的栅极分别与第六PMOS管M9的漏极、栅极、第七NMOS管M11的漏极和第四PMOS管M6的栅极连接，第五PMOS管M7的漏极分别与第二PMOS管M5的漏极、栅极和第四NMOS管M3的漏极连接；第六PMOS管M9的源极与电源的正极连接，第六PMOS管M9的栅极分别与其漏极、第四PMOS管M6的栅极、第五PMOS管M7的栅极和第七NMOS管M11的漏极连接，第六PMOS管M9的漏极分别与其栅极、第四PMOS管M6的栅极、第五PMOS管M7的栅极和第七NMOS管M11的漏极连接；第七NMOS管M11的漏极分别与第六PMOS管M9的漏极、栅极、第四PMOS管M6的栅极和第五PMOS管M7的栅极连接，第七NMOS管M11的源极与电源的负极连接。

其中，第三NMOS管M2和第四NMOS管M3均为Native器件。

其中，第六PMOS管M9通过镜像作用，分别为第四PMOS管M6和第五PMOS管M7提供偏置电流；第四PMOS管M6提高第三NMOS管M2的漏极电压，使得第一NMOS管M0工作在饱区和或亚阈值区区，第五PMOS管M7提高第四NMOS管M3的漏极电压，使得第二NMOS管M1工作在饱和区或亚阈值区。

其中，第四PMOS管M6和第五PMOS管M7的宽长比均小于第一PMOS管M4和第二PMOS管M5的宽长比。

其中，第二级放大模块106包括第三PMOS管M8、第一电阻R1和第二电阻R2，第三PMOS管M8的源极与电源的正极VDD连接，第三PMOS管M8的栅极分别与第四PMOS管M6的漏极、第一PMOS管M4的漏极和第三NMOS管M2的漏极连接，第三PMOS管M8的漏极与第二电阻R2的一端连接，第二电阻R2的另一端分别与第二NMOS管M1的栅极和第一电阻R1的一端连接，第一电阻R1的另一端与电源的负极VSS连接；其中，第三PMOS管M8的漏极与第二电阻R2的一端连接处的信号为二次放大后的信号VOUT。

其中，缓冲器还包括电容C，电容C的一端与电源的负极VSS连接，电容C的另一端分别与第三PMOS管M8的漏极和第二电阻R2的一端连接。

其中，缓冲器还包括电流源Ii、第五NMOS管M10和第六NMOS管M12，第五NMOS管M10的源极与电源的负极VSS连接，第五NMOS管M10的栅极分别与其漏极、电流源Ii、第七NMOS管M11的栅极和第六NMOS管M12的栅极连接；第六NMOS管M12的源极与电源的负极VSS连接，第六NMOS管M12的栅极分别与第五NMOS管M10的栅极、漏极、电流源Ii和第七NMOS管M11的栅极连接，第六NMOS管M12的漏极分别与第一NMOS管M0的源极和第二NMOS管M1的源极连接。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (5)

1.一种低噪声电压驱动缓冲器，其特征在于，包括偏置电流提供模块、第一级放大模块和第二级放大模块；

所述偏置电流提供模块与所述第一级放大模块连接，为所述第一级放大模块提供偏置电流；

所述第一级放大模块分别与所述偏置电流提供模块和第二级放大模块连接，将输入信号进行放大并输出一次放大后的信号；

所述第二级放大模块与所述第一级放大模块连接，所述第二级放大模块将所述一次放大后的信号进行放大并输出二次放大后的信号；

所述第一级放大模块包括：输入对部分和负载部分，所述输入对部分分别与所述负载部分和第二级放大模块连接，其中，输入对部分采用Native器件；

所述负载部分分别与输入对部分和偏置电流提供模块连接，所述偏置电流提供模块为所述负载部分提供偏置电流，使得输入对部分工作在饱和区或亚阈值区；

所述缓冲器还包括电源，所述输入对部分包括第一NMOS管和第二NMOS管，所述负载部分包括第一PMOS管和第二PMOS管；

所述第一NMOS管的栅极与所述输入信号连接，所述第一NMOS管的源极与所述第二NMOS管的源极连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；

所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第二PMOS管的栅极、漏极连接；

所述第一PMOS管的源极与所述电源的正极连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、漏极和所述第二NMOS管的漏极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接；

所述第二PMOS管的源极与所述电源的正极连接，所述第二PMOS管的栅极分别与其漏极、所述第一PMOS管的栅极和所述第二NMOS管的漏极连接；

所述第一级放大模块还包括第三NMOS管和第四NMOS管；

所述第一NMOS管的栅极与所述输入信号连接，所述第一NMOS管的源极与所述第二NMOS管的源极连接，所述第一NMOS管的漏极与所述第三NMOS管的源极连接；

所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接；

所述第三NMOS管的栅极分别与偏置电压和所述第四NMOS管的栅极连接，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第一PMOS管的漏极连接；

所述第四NMOS管的栅极分别与偏置电压和所述第三NMOS管的栅极连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极分别与所述第二PMOS管的漏极、栅极连接；

所述第一PMOS管的源极与所述电源的正极连接，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极、漏极和所述第四NMOS管的漏极连接，所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；

所述第二PMOS管的源极与所述电源的正极连接，所述第二PMOS管的栅极分别与其漏极、所述第一PMOS管的栅极和所述第四NMOS管的漏极连接；

所述偏置电流提供模块包括第四PMOS管、第五PMOS管、第六PMOS管和第七NMOS管；

所述第四PMOS管的源极与所述电源的正极连接，所述第四PMOS管的栅极分别与所述第六PMOS管的漏极、栅极、第七NMOS管的漏极和第五PMOS管的栅极连接，所述第四PMOS管的漏极分别与所述第一PMOS 管的漏极和第三NMOS管的漏极连接，其中，所述第四PMOS管的漏极与所述第一PMOS管的漏极和第三NMOS管的漏极连接处的信号为一次放大后的信号；

所述第五PMOS管的源极与所述电源的正极连接，所述第五PMOS管的栅极分别与所述第六PMOS管的漏极、栅极、第七NMOS管的漏极和第四PMOS管的栅极连接，所述第五PMOS管的漏极分别与所述第二PMOS管的漏极、栅极和第四NMOS管的漏极连接；

所述第六PMOS管的源极与所述电源的正极连接，所述第六PMOS管的栅极分别与其漏极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接，所述第六PMOS管的漏极分别与其栅极、第四PMOS管的栅极、第五PMOS管的栅极和第七NMOS管的漏极连接；

所述第七NMOS管的漏极分别与所述第六PMOS管的漏极、栅极、第四PMOS管的栅极和第五PMOS管的栅极连接，所述第七NMOS管的源极与所述电源的负极连接；

所述第四PMOS管和第五PMOS管的宽长比均小于所述第一PMOS管和第二PMOS管的宽长比；

所述第六PMOS管通过镜像作用，分别为所述第四PMOS管和所述第五PMOS管提供偏置电流；所述第四PMOS管提高所述第三NMOS管的漏极电压，使得第一NMOS管工作在饱和区 或亚阈值区，所述第五PMOS管提高所述第四NMOS管的漏极电压，使得第二NMOS管工作在饱和区或亚阈值区。

2.根据权利要求1所述的低噪声电压驱动缓冲器，其特征在于，所述所述第三NMOS管和所述第四NMOS管均为Native器件。

3.根据权利要求2所述的低噪声电压驱动缓冲器，其特征在于，所述第二级放大模块包括第三PMOS管、第一电阻和第二电阻，所述第三PMOS管的源极与所述电源的正极连接，第三PMOS管的栅极分别与所述第四PMOS管的漏极、所述第一PMOS管的漏极和第三NMOS管的漏极连接，所述第三PMOS管的漏极与所述第二电阻的一端连接，第二电阻的另一端分别与所述第二NMOS管的栅极和第一电阻的一端连接，所述第一电阻的另一端与所述电源的负极连接；

其中，所述第三PMOS管的漏极与所述第二电阻的一端连接处的信号为二次放大后的信号。

4.根据权利要求3所述的低噪声电压驱动缓冲器，其特征在于，所述缓冲器还包括电容，所述电容的一端与所述电源的负极连接，所述电容的另一端分别与所述第三PMOS管的漏极和所述第二电阻的一端连接。

5.根据权利要求1所述的低噪声电压驱动缓冲器，其特征在于，所述缓冲器还包括电流源、第五NMOS管和第六NMOS管，所述第五NMOS管的源极与所述电源的负极连接，第五NMOS管的栅极分别与其漏极、所述电流源、所述第七NMOS管的栅极和第六NMOS管的栅极连接；

第六NMOS管的源极与所述电源的负极连接，第六NMOS管的栅极分别与第五NMOS管的栅极、漏极、所述电流源和所述第七NMOS管的栅极连接，第六NMOS管的漏极分别与所述第一NMOS管的源极和所述第二NMOS管的源极连接。

Images