CN115167595B - 一种低功耗高电源纹波抑制比的电压缓冲器 - Google Patents

一种低功耗高电源纹波抑制比的电压缓冲器 Download PDF

Info

Publication number
CN115167595B
CN115167595B CN202210817014.7A CN202210817014A CN115167595B CN 115167595 B CN115167595 B CN 115167595B CN 202210817014 A CN202210817014 A CN 202210817014A CN 115167595 B CN115167595 B CN 115167595B
Authority
CN
China
Prior art keywords
field effect
effect tube
bias
stage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210817014.7A
Other languages
English (en)
Other versions
CN115167595A (zh
Inventor
黄武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongpai Semiconductor Shanghai Co ltd
Original Assignee
Rongpai Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongpai Semiconductor Shanghai Co ltd filed Critical Rongpai Semiconductor Shanghai Co ltd
Priority to CN202210817014.7A priority Critical patent/CN115167595B/zh
Publication of CN115167595A publication Critical patent/CN115167595A/zh
Application granted granted Critical
Publication of CN115167595B publication Critical patent/CN115167595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及半导体集成电路技术领域,具体涉及一种低功耗高电源纹波抑制比的电压缓冲器,包括:增益级,至输入电路;驱动级,连接增益级的输出端;输出级,通过输出场效应管连接驱动级的输出端和输出电路;输出场效应管通过隔离场效应管连接至电源电路,以提高电源纹波抑制比;偏置级,分别连接至增益级和隔离场效应管,以使得增益级和隔离场效应管共用偏置电流。本发明的有益效果在于:通过在电压缓冲器中对偏置级进行调整,使得增益级和输出级中的隔离场效应管能够共用偏置电流,进而实现了较低的偏置电流功耗,从而降低了电压缓冲器整体的功耗;进一步地,通过设置隔离场效应管隔离输出场效应管和电源电路,提高了电压缓冲器的电源纹波抑制比。

Description

一种低功耗高电源纹波抑制比的电压缓冲器
技术领域
本发明涉及半导体集成电路技术领域,具体涉及一种低功耗高电源纹波抑制比的电压缓冲器。
背景技术
电压缓冲器,是一种用于对信号前级的输出阻抗和信号后级的输入阻抗进行匹配的电路结构。该电路结构用于将电压从具有高输出阻抗电平的第一电路传输到具有低输入阻抗的第二电路中,以使得第二电路可以正常工作。在实际应用过程中,由于集成电路本身的规模限制,针对部分放大电路,尤其是对某些微弱电信号的放大电路,往往难以直接实现较高的输入阻抗。对此,在信号前级和信号后级中添加电压缓冲器以实现阻抗匹配是较为常见的技术手段。
现有技术中,已存在有较多的可适用于集成电路内的电压缓冲器。比如,如图1所示,该电路为一种较为常见的电压缓冲器电路结构,其主要由一个放大电路A1、MOS管A2、MOS管A3和MOS管A4组成。其中,放大电路A1接收自信号前级vin输出的信号,对该信号进行放大,随后由MOS管A2和MOS管A3组成A类的源极跟随器控制MOS管A4的高频开关以对信号后级vo进行输出。
但是,在实际实施过程中,发明人发现,在上述技术方案中,作为主要的输出功率管的MOS管A4,其通常会选用一寄生电容较大的MOS管,这导致了A类源极跟随器需要较大的功耗去驱动MOS管A4才能够实现较高的摆率。同时,在该类电路中,放大电路A1和MOS管A3均需要引入独立的偏置电路来提供偏置电流,这导致了电路整体的功耗较高的问题。
发明内容
针对现有技术中存在的上述问题,现提供一种低功耗高电源纹波抑制比的电压缓冲器。
具体技术方案如下:
一种低功耗高电源纹波抑制比的电压缓冲器,包括:
增益级,所述增益级的输入端连接至外部的一输入电路;
驱动级,所述驱动级的输入端连接所述增益级的输出端;
输出级,所述输出级包括输出场效应管和隔离场效应管,所述输出级通过所述输出场效应管连接所述驱动级的输出端和输出电路;
所述输出场效应管通过所述隔离场效应管连接至电源电路,以提高所述电压缓冲器的电源纹波抑制比;
偏置级,所述偏置级的输出端分别连接至所述增益级和所述隔离场效应管,以使得所述增益级和所述隔离场效应管共用偏置电流。
优选地,所述增益级包括:
第一输入场效应管,所述第一输入场效应管的栅极连接至所述增益级的输入端;
第二输入场效应管,所述第二输入场效应管的栅极连接至所述输出级的输出端;
差分输入场效应管,所述差分输入场效应管的栅极连接至所述偏置级的第一输出端,所述差分输入场效应管的漏极分别连接至所述第一输入场效应管的源极和所述第二输入场效应管的源极,所述差分输入场效应管的源极接地;
第一放大场效应管,所述第一放大场效应管的源极连接至所述第一输入场效应管的漏极,所述第一放大场效应管的栅极连接至外部的第一偏置电路;
第二放大场效应管,所述第二放大场效应管的源极连接至所述第二输入场效应管的漏极,所述第二放大场效应管的栅极连接至所述第一偏置电路,所述第二放大场效应管的漏极连接至所述增益级的输出端;
第一负载场效应管,所述第一负载场效应管的源极和栅极连接至所述第一放大场效应管的漏极,所述第一负载场效应管的漏极接地。
优选地,所述增益级还包括:
第二负载场效应管,所述第二负载场效应管的漏极连接至所述第一输入场效应管的漏极,所述第二负载场效应管的栅极连接至外部的第二偏置电路,所述第二负载场效应管的源极连接至所述电源电路;
第三负载场效应管,所述第三负载场效应管的漏极连接至所述第一输入场效应管的漏极,所述第三负载场效应管的栅极连接至所述第二偏置电路,所述第三负载场效应管的源极连接至所述电源电路。
优选地,所述驱动级包括:
第一偏置场效应管,所述第一偏置场效应管的源极连接至所述增益级的输出端;
第二偏置场效应管,所述第二偏置场效应管的源极连接至所述第一偏置场效应管的漏极;
第一驱动场效应管,所述第一驱动场效应管的栅极分别连接至所述第一偏置场效应管的栅极和所述第二偏置场效应管的栅极,所述第一驱动场效应管的漏极连接至所述电源电路,所述第一驱动场效应管的源极连接至所述驱动级的输出端;
第二驱动场效应管,所述第二驱动场效应管的栅极分别连接至所述第一偏置场效应管的栅极和所述第二偏置场效应管的栅极,所述第二驱动场效应管的源极连接所述第一驱动场效应管的源极,所述第二驱动场效应管的漏极接地;
优选地,所述驱动级还包括:
第四负载场效应管,所述第四负载场效应管的栅极连接至所述第一放大场效应管的漏极,所述第四负载场效应管的漏极接地,所述第四负载场效应管的源极连接至所述第二偏置场效应管的漏极;
主极点补偿电容,所述主极点补偿电容的第一端连接至所述第一偏置场效应管的漏极,所述主极点补偿电容的第二端接地。
优选地,在所述输出级中,所述输出场效应管的栅极连接至所述驱动级的输出端,所述输出场效应管的源极连接至所述输出电路;
所述隔离场效应管的栅极连接至所述偏置级的第二输出端,所述隔离场效应管的源极连接至所述输出场效应管的漏极,所述隔离场效应管的漏极连接至所述电源电路。
优选地,所述输出级还包括:
隔离电阻,所述隔离电阻的第一端连接所述输出场效应管的源极,所述隔离电阻的第二端接地;
隔离电容,所述隔离电容的第一端连接所述输出场效应管的源极,所述隔离电容的第二端接地。
优选地,所述偏置级包括:
差分输入对,所述差分输入对的第一输入端连接至所述偏置级的输入端,所述差分输入对的输出端连接至所述偏置级的第一输出端;
第三偏置场效应管,所述第三偏置场效应管的源极连接至所述电源电路,所述第三偏置场效应管的漏极连接至所述偏置级的第二输出端;
第四偏置场效应管,所述第四偏置场效应管的源极连接所述电源电路,所述第四偏置场效应管的漏极连接至所述差分输入对的第二输入端,所述第四偏置场效应管的栅极连接至所述第三偏置场效应管的栅极;
第五偏置场效应管,所述第五偏置场效应管的栅极和漏极连接至所述第三偏置场效应管的漏极,第五偏置场效应管的源极连接至所述差分输入对的第三输入端。
优选地,所述差分输入对包括:
第六偏置场效应管,所述第六偏置场效应管的栅极和漏极连接至所述差分输入对的第三输入端;
第七偏置场效应管,所述第七偏置场效应管的栅极连接至所述差分输入对的第一输入端,所述第七偏置场效应管的漏极连接至所述差分输入对的第二输入端;
第八偏置场效应管,所述第八偏置场效应管的漏极分别连接所述第六偏置场效应管的源极和所述第七偏置场效应管的源极,所述第八偏置场效应管的栅极连接所述差分输入对的输出端,所述第八偏置场效应管的源极接地。
优选地,所述偏置级还包括:抑制电容,所述抑制电容的第一端连接所述偏置级的第二输出端,所述抑制电容的第二端接地。
上述技术方案具有如下优点或有益效果:通过在电压缓冲器中对偏置级进行调整,使得增益级和输出级中的隔离场效应管能够共用偏置电流,进而实现了较低的偏置电流功耗,从而降低了电压缓冲器整体的功耗;进一步地,通过设置隔离场效应管隔离输出场效应管和电源电路,提高了电压缓冲器的电源纹波抑制比。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为现有技术中的电压缓冲器示意图;
图2为本发明实施例的整体示意图。
实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明包括:
一种低功耗高电源纹波抑制比的电压缓冲器,包括:
增益级1,增益级1的输入端连接至外部的一输入电路;
驱动级2,驱动级2的输入端连接增益级的输出端;
输出级3,输出级3包括输出场效应管n7和隔离场效应管n8,输出级3通过输出场效应管n7连接驱动级2的输出端和输出电路vo;
输出场效应管n7通过隔离场效应管n8连接至电源电路,以提高电压缓冲器的电源纹波抑制比;
偏置级4,偏置级4的输出端分别连接至增益级1和隔离场效应管n8,以使得增益级1和隔离场效应管n8共用偏置电流。
具体地,针对现有技术中的电压缓冲器,通常需要针对增益电路和输出电路分别设置相应的偏置电路,进而使得电路整体的功耗较大的问题,本实施例中,通过对偏置级4进行调整,从而使得偏置级4输出的偏置电流能够同时驱动增益级1和输出级3,进而实现了偏置电流的复用,降低了电路整体的功耗。
进一步地,针对现有技术中的电压缓冲器,其增益带宽相对较低,导致对电源纹波抑制效果不佳的问题,本实施例中,通过在输出级3和增益级1中设置驱动级2,采用驱动级2将输出级3和增益级1进行隔离,以实现较高的单位增益带宽,进而提升了电路整体的电源抑制比。
在一种较优的实施例中,增益级1包括:
第一输入场效应管n1,第一输入场效应管n1的栅极连接至增益级的输入端;
第二输入场效应管n2,第二输入场效应管n2的栅极连接至输出级的输出端;
差分输入场效应管ns2,差分输入场效应管ns2的栅极连接至偏置级4的第一输出端node_nbias,差分输入场效应管ns2的漏极分别连接至第一输入场效应管n1的源极和第二输入场效应管n2的源极,差分输入场效应管ns2的源极接地;
第一放大场效应管p3,第一放大场效应管p3的源极连接至第一输入场效应管n1的漏极,第一放大场效应管n1的栅极连接至外部的第一偏置电路node_pbcas;
第二放大场效应管p4,第二放大场效应管p4的源极连接至第二输入场效应管n2的漏极,第二放大场效应管p4的栅极连接至第一偏置电路node_pbcas,第二放大场效应管p4的漏极连接至增益级1的输出端;
第一负载场效应管n3,第一负载场效应管n3的源极和栅极连接至第一放大场效应管p3的漏极,第一负载场效应管n3的漏极接地。
具体地,针对现有技术中的电压缓冲器,其增益电路电源到输出节点的前馈增益较大,容易影响后级电路工作的问题,本实施例中,通过在增益级1中引入由第一放大场效应管P3和第二放大场效应管P4组成的共源共栅放大器,进而降低了增益级1的电源到输出节点amp_o的前馈增增益。
进一步地,通过设置由第一输入场效应管n1、第二输入场效应管n2和差分输入场效应管ns2组成的差分输入对,实现对输入和输出电压的差分检测。并与第一放大场效应管P3和第二放大场效应管P4共同组成一折叠式共源共栅放大器,进一步的增大了增益级1的输出摆幅,并在增益级1的电源到输出节点amp_o之间形成较低的开环前馈增益。该增益的量级约为1/(gm3*roa),其中gm3定义为n3的跨导,roa定义为节点amp_o的小信号电阻。
在一种较优的实施例中,增益级1还包括:
第二负载场效应管p1,第二负载场效应管p1的漏极连接至第一输入场效应管的漏极,第二负载场效应管p1的栅极连接至外部的第二偏置电路,第二负载场效应管p2的源极连接至电源电路VDD;
第三负载场效应管p2,第三负载场效应管p2的漏极连接至第一输入场效应管的漏极,第三负载场效应管的栅极连接至第二偏置电路,第三负载场效应管的源极连接至电源电路。
具体地,为实现较大的输出负载,本实施例中,在第一放大场效应管P3和第二放大场效应管P4设置了第二负载场效应管p1和第三负载场效应管p2,从而实现较大的输出负载。
在一种较优的实施例中,驱动级2包括:
第一偏置场效应管n5,第一偏置场效应管n5的源极连接至增益级1的输出端;
第二偏置场效应管p5,第二偏置场效应管p5的源极连接至第一偏置场效应管n5的漏极;
第一驱动场效应管n6,第一驱动场效应管n6的栅极分别连接至第一偏置场效应管n5的栅极和第二偏置场效应管p5的栅极,第一驱动场效应管n5的漏极连接至电源电路,第一驱动场效应管n6的源极连接至驱动级的输出端;
第二驱动场效应管p6,第二驱动场效应管p6的栅极分别连接至第一偏置场效应管n5的栅极和第二偏置场效应管p5的栅极,第二驱动场效应管p6的源极连接第一驱动场效应管n6的源极,第二驱动场效应管p6的漏极接地。
具体地,针对现有技术中的电压缓冲器的整体功耗较高的问题,本实施例中,通过将第一偏置场效应管n5和第二偏置场效应管p5组成浮动偏置电路,并分别针对第一偏置场效应管n5和第一驱动场效应管n6、第二偏置场效应管p5和第二驱动场效应管p6进行匹配,对偏置电流大小进行设置,从而实现了对第一偏置场效应管n5和第一驱动场效应管n6与输出级3的偏置电流的复用,以此节省了该路的功耗。
进一步地,针对现有技术中的中的输出电路,其输出开关管的寄生电容一般较大,通常需要较大的驱动电流以控制输出开关管,进而导致电压缓冲器功耗上升的问题,本实施例中,通过设置第一驱动场效应管n6和第二驱动场效应管p6,组成AB类的源极跟随器,进而在较低功耗的情况下高速驱动输出级3,并提供较高的摆率。
在一种较优的实施例中,驱动级2还包括:
第四负载场效应管n4,第四负载场效应管n4的栅极连接至第一放大场效应管p3的漏极,第四负载场效应管n4的漏极接地,第四负载场效应管n4的源极连接至第二偏置场效应管p5的漏极;
主极点补偿电容c2,主极点补偿电容c2的第一端连接至第一偏置场效应管n5的漏极,主极点补偿电容c2的第二端接地。
具体地,针对现有技术中的电压缓冲器对电源纹波的抑制效果不佳的问题,本实施例中,通过设置一较大的主极点补偿电容c2实现了较高的电源抑制比,并通过调整主极点补偿电容c2的大小实现对负反馈环路的开环单位增益带宽的控制。其中,单位增益带宽为gm1/c2,gm1为增益级1的跨导,c2为主极点补偿电容c2的电容值。
在一种较优的实施例中,在输出级3中:
输出场效应管n7的栅极连接至输出级3的输入端,输出场效应管n7的源极连接至输出级3的输出端;
隔离场效应管n8的栅极连接至偏置级4的第二输出端,隔离场效应管n8的源极连接至输出场效应管n7的漏极,隔离场效应管n8的漏极连接至电源电路。
具体地,针对现有技术中的电压缓冲器其功耗较高的问题,本实施例中通过设置隔离场效应管n8的栅极连接至偏置级4的第二输出端,进而与增益级1的差分输入场效应管ns2共用偏置电流,从而实现了对偏置级4的复用,进而降低了电压缓冲器整体的功耗。
进一步地,针对现有技术中的电压缓冲器前馈增益较高的问题,本实施例中,通过设置隔离场效应管n8为cascode管,实现了输出场效应管n7的漏极与电源之间的隔离,削减了电源到输出vo的前馈增益。具体来说,该前馈增益约为:1/(gm7*ro7*gm8*ro8),其中,gm7为输出场效应管n7的跨导、gm8为隔离场效应管n8的跨导、ro7为输出场效应管n7的小信号电阻、ro8为隔离场效应管n8的小信号电阻。
在一种较优的实施例中,输出级3还包括:
隔离电阻r0,隔离电阻r0的第一端连接输出场效应管n7的源极,隔离电阻r0的第二端接地;
隔离电容c3,隔离电容c3的第一端连接输出场效应管n7的源极,隔离电容c3的第二端接地。
具体地,为避免输出电路vo对电压缓冲器输入干扰信号,本实施例中,通过设置并联的隔离电阻r0和隔离电容c3实现了对后级电路的隔离,降低了信号干扰。
在一种较优的实施例中,偏置级4包括:
差分输入对41,差分输入对41的第一输入端连接至偏置级4的输入端,差分输入对41的输出端连接至偏置级4的第一输出端;
第三偏置场效应管pb1,第三偏置场效应管pb1的源极连接至外部的电源电路,第三偏置场效应管pb1的漏极连接至偏置级的第二输出端node_1;
第四偏置场效应管pb2,第四偏置场效应管pb2的源极连接电源电路,第四偏置场效应管pb2的漏极连接至差分输入对41的第二输入端,第四偏置场效应管pb2的栅极连接至第三偏置场效应管pb1的栅极;
第五偏置场效应管nb3,第五偏置场效应管nb3的栅极和漏极连接至第三偏置场效应管pb1的漏极,第五偏置场效应管nb3的源极连接至差分输入对41的第三输入端。
具体地,为实现对增益级1和输出级3的偏置电流复用,本实施例中,通过设置差分输入对41,对输入电路的输入电压和输出至输出级的偏置电压node_1进行小信号差分检测,并配合第三偏置场效应管pb1、第四偏置场效应管pb2、第五偏置场效应管nb3通过单位增益复反馈将node_1电压等于vin+vgs_nb3≈vo+vgs_nb3,通过控制vgs_nb3>vov_n7+vgs_n8,可以保证输出场效应管n7处于饱和区,进而使得偏置级4在驱动增益级1的同时,能够复用至输出级3。
其中,vgs_nb3为第五偏置场效应管nb3的栅源电压,vin为输入电压,vo为输出电压,vov_n7是输出场效应管n7的过驱动电压,vgs_n8为隔离场效应管n8的栅源电压;
在一种较优的实施例中,差分输入对41包括:
第六偏置场效应管nb1,第六偏置场效应管nb1的栅极和漏极连接至差分输入对的第三输入端;
第七偏置场效应管nb2,第七偏置场效应管nb2的栅极连接至差分输入对41的第一输入端,第七偏置场效应管nb2的漏极连接至差分输入对41的第二输入端;
第八偏置场效应管ns1,第八偏置场效应管ns1的漏极分别连接第六偏置场效应管nb1的源极和第七偏置场效应管nb2的源极,第八偏置场效应管ns1的栅极连接差分输入对41的输出端,第八偏置场效应管ns1的源极接地。
在一种较优的实施例中,偏置级4还包括:抑制电容c1,抑制电容c1的第一端连接偏置级4的第二输出端node_1,抑制电容c1的第二端接地。
具体地,针对现有技术中的电压缓冲器其电源抑制比较低的问题,本实施例中,通过设置抑制电容c1连接至偏置级4的第二输出端,实现了对偏置电流的纹波的吸收,进而提高了电压缓冲器的电源抑制比。
本发明的有益效果在于:通过在电压缓冲器中对偏置级进行调整,使得增益级和输出级中的隔离场效应管能够共用偏置电流,进而实现了较低的偏置电流功耗,从而降低了电压缓冲器整体的功耗;进一步地,通过设置隔离场效应管隔离输出场效应管和电源电路,提高了电压缓冲器的电源纹波抑制比。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (8)

1.一种低功耗高电源纹波抑制比的电压缓冲器,其特征在于,包括:
增益级,所述增益级的输入端连接至外部的一输入电路;
驱动级,所述驱动级的输入端连接所述增益级的输出端;
输出级,所述输出级包括输出场效应管和隔离场效应管,所述输出级通过所述输出场效应管连接所述驱动级的输出端和输出电路;
所述输出场效应管通过所述隔离场效应管连接至电源电路,以提高所述电压缓冲器的电源纹波抑制比;
偏置级,所述偏置级的输出端分别连接至所述增益级和所述隔离场效应管,以使得所述偏置级同时驱动所述增益级和所述隔离场效应管;
所述增益级包括:
第一输入场效应管,所述第一输入场效应管的栅极连接至所述增益级的输入端;
第二输入场效应管,所述第二输入场效应管的栅极连接至所述输出级的输出端;
差分输入场效应管,所述差分输入场效应管的栅极连接至所述偏置级的第一输出端,所述差分输入场效应管的漏极分别连接至所述第一输入场效应管的源极和所述第二输入场效应管的源极,所述差分输入场效应管的源极接地;
第一放大场效应管,所述第一放大场效应管的源极连接至所述第二输入场效应管的漏极,所述第一放大场效应管的栅极连接至外部的第一偏置电路;
第二放大场效应管,所述第二放大场效应管的源极连接至所述第一输入场效应管的漏极,所述第二放大场效应管的栅极连接至所述第一偏置电路,所述第二放大场效应管的漏极连接至所述增益级的输出端;
第一负载场效应管,所述第一负载场效应管的漏极和栅极连接至所述第一放大场效应管的漏极,所述第一负载场效应管的源极接地;
所述驱动级包括:
第一偏置场效应管,所述第一偏置场效应管的漏极连接至所述增益级的输出端;
第二偏置场效应管,所述第二偏置场效应管的源极连接至所述第一偏置场效应管的源极;
第一驱动场效应管,所述第一驱动场效应管的栅极分别连接至所述第一偏置场效应管的栅极和所述第二偏置场效应管的栅极,所述第一驱动场效应管的漏极连接至所述电源电路,所述第一驱动场效应管的源极连接至所述驱动级的输出端;
第二驱动场效应管,所述第二驱动场效应管的栅极分别连接至所述第一偏置场效应管的栅极和所述第二偏置场效应管的栅极,所述第二驱动场效应管的源极连接所述第一驱动场效应管的源极,所述第二驱动场效应管的漏极接地。
2.根据权利要求1所述的电压缓冲器,其特征在于,所述增益级还包括:
第二负载场效应管,所述第二负载场效应管的漏极连接至所述第二输入场效应管的漏极,所述第二负载场效应管的栅极连接至外部的第二偏置电路,所述第二负载场效应管的源极连接至所述电源电路;
第三负载场效应管,所述第三负载场效应管的漏极连接至所述第一输入场效应管的漏极,所述第三负载场效应管的栅极连接至所述第二偏置电路,所述第三负载场效应管的源极连接至所述电源电路。
3.根据权利要求1所述的电压缓冲器,其特征在于,所述驱动级还包括:
第四负载场效应管,所述第四负载场效应管的栅极连接至所述第一放大场效应管的漏极,所述第四负载场效应管的源极接地,所述第四负载场效应管的漏极连接至所述第二偏置场效应管的漏极;
主极点补偿电容,所述主极点补偿电容的第一端连接至所述第一偏置场效应管的源极,所述主极点补偿电容的第二端接地。
4.根据权利要求1所述的电压缓冲器,其特征在于,在所述输出级中,所述输出场效应管的栅极连接至所述驱动级的输出端,所述输出场效应管的源极连接至所述输出电路;
所述隔离场效应管的栅极连接至所述偏置级的第二输出端,所述隔离场效应管的源极连接至所述输出场效应管的漏极,所述隔离场效应管的漏极连接至所述电源电路。
5.根据权利要求4所述的电压缓冲器,其特征在于,所述输出级还包括:
隔离电阻,所述隔离电阻的第一端连接所述输出场效应管的源极,所述隔离电阻的第二端接地;
隔离电容,所述隔离电容的第一端连接所述输出场效应管的源极,所述隔离电容的第二端接地。
6.根据权利要求4所述的电压缓冲器,其特征在于,所述偏置级包括:
差分输入对,所述差分输入对的第一输入端连接至所述偏置级的输入端,所述差分输入对的输出端连接至所述偏置级的第一输出端;
第三偏置场效应管,所述第三偏置场效应管的源极连接至所述电源电路,所述第三偏置场效应管的漏极连接至所述偏置级的第二输出端;
第四偏置场效应管,所述第四偏置场效应管的源极连接所述电源电路,所述第四偏置场效应管的漏极连接至所述差分输入对的第二输入端,所述第四偏置场效应管的栅极连接至所述第三偏置场效应管的栅极;
第五偏置场效应管,所述第五偏置场效应管的栅极和漏极连接至所述第三偏置场效应管的漏极,第五偏置场效应管的源极连接至所述差分输入对的第三输入端。
7.根据权利要求6所述的电压缓冲器,其特征在于,所述差分输入对包括:
第六偏置场效应管,所述第六偏置场效应管的栅极和漏极连接至所述差分输入对的第三输入端;
第七偏置场效应管,所述第七偏置场效应管的栅极连接至所述差分输入对的第一输入端,所述第七偏置场效应管的漏极连接至所述差分输入对的第二输入端;
第八偏置场效应管,所述第八偏置场效应管的漏极分别连接所述第六偏置场效应管的源极和所述第七偏置场效应管的源极,所述第八偏置场效应管的栅极连接所述差分输入对的输出端,所述第八偏置场效应管的源极接地。
8.根据权利要求6所述的电压缓冲器,其特征在于,所述偏置级还包括:抑制电容,所述抑制电容的第一端连接所述偏置级的第二输出端,所述抑制电容的第二端接地。
CN202210817014.7A 2022-07-12 2022-07-12 一种低功耗高电源纹波抑制比的电压缓冲器 Active CN115167595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210817014.7A CN115167595B (zh) 2022-07-12 2022-07-12 一种低功耗高电源纹波抑制比的电压缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210817014.7A CN115167595B (zh) 2022-07-12 2022-07-12 一种低功耗高电源纹波抑制比的电压缓冲器

Publications (2)

Publication Number Publication Date
CN115167595A CN115167595A (zh) 2022-10-11
CN115167595B true CN115167595B (zh) 2023-12-12

Family

ID=83493461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210817014.7A Active CN115167595B (zh) 2022-07-12 2022-07-12 一种低功耗高电源纹波抑制比的电压缓冲器

Country Status (1)

Country Link
CN (1) CN115167595B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660184A (zh) * 2015-02-12 2015-05-27 天津大学 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器
CN104702268A (zh) * 2015-02-04 2015-06-10 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN110794911A (zh) * 2019-12-03 2020-02-14 苏州大学 一种缓冲近地电压的cmos缓冲器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933772B1 (en) * 2004-02-02 2005-08-23 Freescale Semiconductor, Inc. Voltage regulator with improved load regulation using adaptive biasing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702268A (zh) * 2015-02-04 2015-06-10 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN104660184A (zh) * 2015-02-12 2015-05-27 天津大学 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器
CN110794911A (zh) * 2019-12-03 2020-02-14 苏州大学 一种缓冲近地电压的cmos缓冲器

Also Published As

Publication number Publication date
CN115167595A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
US4800339A (en) Amplifier circuit
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
CN101951236B (zh) 一种数字可变增益放大器
US7391262B2 (en) Circuit and method for driving bulk capacitance of amplifier input transistors
CN111273724B (zh) 一种稳定性补偿的线性稳压器及其设计方法
US20060197591A1 (en) Device and method for enhancing output current driving
CN113726298B (zh) 一种全差分二级运算放大器电路
US9941850B1 (en) Fully differential operational amplifier
US9054657B2 (en) Reducing a settling time after a slew condition in an amplifier
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
JP2002198752A (ja) 超低電圧cmosのab級電力増幅器
US8890612B2 (en) Dynamically biased output structure
CN115167595B (zh) 一种低功耗高电源纹波抑制比的电压缓冲器
CN108183691B (zh) 折叠共源共栅运算放大器
CN112965567B (zh) 一种低噪声电压驱动缓冲器
CN112953416B (zh) 一种宽工作电压的cmos射频放大器
US10187024B2 (en) Input feed-forward technique for class AB amplifier
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN113612449A (zh) 一种运算放大器电路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
CN110649893B (zh) 一种低功耗轨到轨驱动放大器电路
CN114629456A (zh) 输出级电路和ab类放大器
US5739721A (en) High swing, low power output stage for an operational amplifier
KR20050081021A (ko) 향상된 이득을 가지는 조절된 캐스코드 증폭 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant