CN108155881B - 轨到轨输入运放器 - Google Patents

轨到轨输入运放器 Download PDF

Info

Publication number
CN108155881B
CN108155881B CN201611102030.9A CN201611102030A CN108155881B CN 108155881 B CN108155881 B CN 108155881B CN 201611102030 A CN201611102030 A CN 201611102030A CN 108155881 B CN108155881 B CN 108155881B
Authority
CN
China
Prior art keywords
transistor
drain
gate
twenty
rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611102030.9A
Other languages
English (en)
Other versions
CN108155881A (zh
Inventor
朱传森
岳庆华
司龙
杨运福
赵丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Huada Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Co ltd filed Critical Huada Semiconductor Co ltd
Priority to CN201611102030.9A priority Critical patent/CN108155881B/zh
Publication of CN108155881A publication Critical patent/CN108155881A/zh
Application granted granted Critical
Publication of CN108155881B publication Critical patent/CN108155881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种轨到轨输入运算放大器，包括探测电路，用于探测出输入信号的共模电压，所述运算放大器还包括至少第一电流镜，通过镜像输入端的电流，并再通过第一电流镜的镜像电路控制输入端的负载，使输入端的负载电流随输入信号变化而变化。运算放大器的输出端的电流及工作点不影响，提高了运算放大器的稳定性。

Description

轨到轨输入运放器
技术领域
本发明涉及运放器，尤其涉及一种轨到轨输入级运放器。
背景技术
运算放大器简称运放，早期应用于模拟计算机中，用以实现数学运算，故得名运算放大器。一般可将运放简单地视为：具有一个信号输出端口(Out)和同相、反相两个高阻抗输入端的高增益直接耦合电压放大单元，因此可采用运放制作同相、反相及差分放大器。
运放器主要是用在模拟电路中，比如放大器、比较器、模拟运算器，是经常要用到的器件。而随着半导体技术的发展，运放的种类繁多，广泛应用于电子行业当中。有些运放的输入不允许达到电源或地，输出达不到电源或地。而常常需要轨到轨运算放大器来获得更大的电源区间，满足一些电路设计的需求。
图1为现有的一种轨到轨输入运算放大器的结构图。
当输入vin1/vin2比较低时，输入对管MP9/MP10能工作，当输入vin1/vin2接近电源电压时，输入对管MN13/MN14能工作，能提供轨到轨输入的功能。VB1，VB2，VB3，VB4为偏置点。
图1的结构有明显的缺点，在输入接近地或者电源时，运算放大器的工作点会发生明显变化，从而导致运算放大器的性能不够稳定。假设输入vin1/vin2接近地时，MN13/MN14处于截止状态，没有电流流过，但MP7/MP8设计的电流是2I，由于电流不能流向MN13/MN14，都只能流向MP5/MP6，这就导致运算放大器的输出端的管子的工作点偏离了原来设计的工作点，运算放大器的性能就会受到影响。
同样，当输入vin1/vin2的电压接近电源时，MP9/MP10处于截止状态，没有电流流过，但MN1/MN2设计的电流是2I，由于电流不能流向MP9/MP10，都只能流向MN3/MN4，这就导致运算放大器的输出端的管子的工作点偏离了原来设计的工作点，运算放大器的性能就会收到影响。
本发明提出一种轨到轨输入运算放大器，能够实现具有较高性能的轨到轨输入。
发明内容
本发明所要解决的技术问题在于，克服现有技术中存在的问题，提供一种轨到轨输入运算放大器，具有较好的稳定性，具有较高性能。
为了解决上述问题，本发明的技术方案是这样的：
一种轨到轨输入运算放大器，包括探测电路，用于探测出输入信号的共模电压Vin_VCM，所述运算放大器还包括至少第一电流镜，通过镜像输入端的电流，并再通过第一电流镜的镜像电路控制输入端的负载，使输入端的负载电流随输入信号变化而变化，其中所述第一电流镜包括第一晶体管组和第二晶体管组，所述第一晶体管组包括第十三晶体管MN13、第十四晶体管MN14和第十二晶体管MN12，所述第二晶体管组包括第二十一晶体管MN21和第二十晶体管MN20，第二十晶体管MN20与第十二晶体管MN12相连，第一偏置电压VB1连接第二十晶体管MN20，所述共模电压提供给第二十一晶体管MN21，第二十二晶体管MP22与第二十一晶体管MN21相连，所述第二十二晶体管MP22与所述输入端的负载相连，从而所述第十三晶体管MN13和第十四晶体管MN14的电流不经过输出端，而是经由所述第一电流镜经过所述输入端的负载。
所述探测电路包括第一电阻R1和第二电阻R2，探测出第一输入电压Vin1和第二输入电压Vin2的共模电压Vin_VCM。
所述输入端的负载包括第二十三晶体管MP23和第二十四晶体管MP24。
第一输入电压Vin1连接第一电阻R1，第二输入电压Vin2连接第二电阻R2，第一电阻R1与第二电阻R2分别与第二十一晶体管MN21相连，第十二晶体管MN12与第十三晶体管MN13和第十四晶体管MN14相连，第一偏置电压VB1连接第二十晶体管MN20，第二十三晶体管MP23与第十三晶体管MN13相连，第二十四晶体管MP24与第十四晶体管MN14相连，第七晶体管MP7与第十三晶体管MN13相连，第八晶体管MP8与第十四晶体管MN14相连，第七晶体管MP7并与第二十三晶体管MP23相连，第八晶体管MP8与第二十四晶体管MP24相连，第五晶体管MP5与第七晶体管MP7相连，第四偏置电压VB4连接第七晶体管MP7，第三偏置电压VB3连接第五晶体管MP5，第六晶体管MP6与第八晶体管MP8相连，第五晶体管MP5提供第一输出电压Vo1，第六晶体管MP6提供第二输出电压Vo2，第十二晶体管MN12的源级接地，第二十晶体管MN20的源级接地。
第五晶体管MP5，第七晶体管MP7，第六晶体管MP6与第八晶体管MP8为P沟道场效应管，第二十二晶体管MP22，第二十三晶体管MP23和第二十四晶体管MP24为P沟道场效应管，第十二晶体管MN12，第十三晶体管MN13和第十四晶体管MN14为N沟道场效应管，第二十一晶体管MN21和第二十晶体管MN20为N沟道场效应管。
第一电阻R1和第二电阻R2的阻值相同。
所述运算放大器还包括第二电流镜。
所述第二电流镜包括第三晶体管组和第四晶体管组。
所述输入端的负载包括第十五晶体管MN15和第十六晶体管MN16。
第一输入电压Vin1连接第一电阻R1，第二输入电压Vin2连接第二电阻R2，第一电阻R1与第二电阻R2分别与第十八晶体管MP18相连，第十一晶体管MP11与第九晶体管MP9和第十晶体管MP10相连，第三晶体管组包括第九晶体管MP9，第十晶体管MP10和第十一晶体管MP11，第十八晶体管MP18与第十九晶体管MP19相连，第四偏置电压VB4连接第十九晶体管MP19，第四晶体管组包括第十八晶体管MP18和第十九晶体管MP19，第十五晶体管MN15与第九晶体管MP9相连，第十六晶体管MN16与第十晶体管MP10相连，第十七晶体管MN17与第十八晶体管MP18相连，从而所述第九晶体管MP9和第十晶体管MP10的电流不经过输出端，而是经由所述第二电流镜分别经过所述第十五晶体管MN15和第十六晶体管MN16，第一晶体管MN1与第九晶体管MP9相连，第二晶体管MN2与第十晶体管MP10相连，第一晶体管MN1并与第十五晶体管MN15相连，第二晶体管MN2并与第十六晶体管MN16相连，第三晶体管MN3与第一晶体管MN1相连，第一偏置电压VB1连接第一晶体管MN1，第二偏置电压VB2连接第三晶体管MN3，第四晶体管MN4与第二晶体管MN2相连，第三晶体管MN3提供第一输出电压Vo1，第四晶体管MN4提供第二输出电压Vo2。
第一晶体管MN1，第二晶体管MN3，第三晶体管MN3与第四晶体管MN4为N沟道场效应管，第十七晶体管MN17，第十五晶体管MN15和第十六晶体管MN16为N沟道场效应管，第十一晶体管MP11，第九晶体管MP9和第十晶体管MP10为P沟道场效应管，第十九晶体管MP19和第十八晶体管MP18为P沟道场效应管。
一种轨到轨输入运算放大器，包括探测电路，用于探测出输入信号的共模电压，所述运算放大器还包括至少第二电流镜，通过镜像输入端的电流，并再通过第二电流镜的镜像电路控制输入端的负载，使输入端的负载电流随输入信号变化而变化，所述第二电流镜包括第三晶体管组和第四晶体管组，所述输入端的负载包括第十五晶体管MN15和第十六晶体管MN16，第一输入电压Vin1连接第一电阻R1，第二输入电压Vin2连接第二电阻R2，第一电阻R1与第二电阻R2分别与第十八晶体管MP18相连，第十一晶体管MP11与第九晶体管MP9和第十晶体管MP10相连，第三晶体管组包括第九晶体管MP9，第十晶体管MP10和第十一晶体管MP11，第十八晶体管MP18与第十九晶体管MP19相连，第四偏置电压VB4连接第十九晶体管MP19，第四晶体管组包括第十八晶体管MP18和第十九晶体管MP19，第十五晶体管MN15与第九晶体管MP9相连，第十六晶体管MN16与第十晶体管MP10相连，第十七晶体管MN17与第十八晶体管MP18相连，从而所述第九晶体管MP9和第十晶体管MP10的电流不经过输出端，而是经由所述第二电流镜分别经过所述第十五晶体管MN15和第十六晶体管MN16，第一晶体管MN1与第九晶体管MP9相连，第二晶体管MN2与第十晶体管MP10相连，第一晶体管MN1并与第十五晶体管MN15相连，第二晶体管MN2并与第十六晶体管MN16相连，第三晶体管MN3与第一晶体管MN1相连，第一偏置电压VB1连接第一晶体管MN1，第二偏置电压VB2连接第三晶体管MN3，第四晶体管MN4与第二晶体管MN2相连，第三晶体管MN3提供第一输出电压Vo1，第四晶体管MN4提供第二输出电压Vo2。
本发明提供的一种轨到轨输入运算放大器，避免运算放大器的工作点发生偏移，具有较好的稳定性，实现较高性能。
附图说明
下面结合附图和具体实施方式来详细说明本发明；
图1是表示现有的轨到轨输入运算放大器的电路示意图。
图2是表示根据本发明一个实施例的轨到轨输入运算放大器的电路示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
运算放大器是具有很高放大倍数的电路单元。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。
运放的输入电位常常要求高于负电源某一数值，而低于正电源某一数值。本发明的运放可以允许输入电位在从负电源到正电源的整个区间变化，甚至稍微高于正电源或稍微低于负电源也被允许。这种运放称为轨到轨(rail-to-rail)输入运算放大器。
本发明提出一种轨到轨输入运算放大器，图2是表示根据本发明一个实施例的轨到轨输入运算放大器的电路示意图。
根据本发明一个实施例，轨到轨输入运算放大器，利用第一电阻R1和第二电阻R2来得到差分输入的共模电压Vin_VCM。根据本发明一个实施例，第一电阻R1和第二电阻R2的阻值相同，即R1＝R2。
当运算放大器处于正常工作状态时，差分输入电压Vin1和Vin2的电压值是基本相等的。差分输入电压Vin1和Vin2分别连接第一电阻R1与第二电阻R2。
参看图2，第一电阻R1与第二电阻R2分别与第二十一晶体管MN21相连，提供差分输入的共模电压Vin_VCM。第十二晶体管MN12与第十三晶体管MN13和第十四晶体管MN14相连。第十三晶体管MN13，第十四晶体管MN14和第十二晶体管MN12称为第一晶体管组。第二十晶体管MN20与第十二晶体管MN12相连，第一偏置电压VB1连接第二十晶体管MN20。第二十一晶体管MN21和第二十晶体管MN20相连。第二十一晶体管MN21和第二十晶体管MN20称为第二晶体管组。第一晶体管组和第二晶体管组组成电流镜。假设经过第十三晶体管MN13和第十四晶体管MN14的电流为I2，经过第十二晶体管MN12的电流为2倍的I2，即2I2。第一晶体管组和第二晶体管组组成电流镜，经过第二十一晶体管MN21与经过第十三晶体管MN13和第十四晶体管MN14的电流相同，为I2。经过第二十晶体管MN20的电流为I2。经过第二十二晶体管MP22的电流为I2。第二十三晶体管MP23与第十三晶体管MN13相连，第二十四晶体管MP24与第十四晶体管MN14相连。第二十三晶体管MP23与第二十四晶体管MP24经过第二十二晶体管MP22镜像流过的电流也为I2。第七晶体管MP7与第十三晶体管MN13相连，第八晶体管MP8与第十四晶体管MN14相连。第七晶体管MP7并与第二十三晶体管MP23相连，第八晶体管MP8并与第二十四晶体管MP24相连。第五晶体管MP5与第七晶体管MP7相连。经过第五晶体管MP5与第七晶体管MP7的电流为I。第四偏置电压VB4连接第七晶体管MP7。第三偏置电压VB3连接第五晶体管MP5。第六晶体管MP6与第八晶体管MP8相连。经过第六晶体管MP6与第八晶体管MP8的电流为I。第五晶体管MP5提供第一输出电压Vo1。第六晶体管MP6提供第二输出电压Vo2。第十二晶体管MN12的源级接地。第二十晶体管MN20的源级接地。
第五晶体管MP5，第七晶体管MP7，第六晶体管MP6与第八晶体管MP8为P沟道场效应管。第二十二晶体管MP22，第二十三晶体管MP23和第二十四晶体管MP24为P沟道场效应管。第十二晶体管MN12，第十三晶体管MN13和第十四晶体管MN14为N沟道场效应管。第二十一晶体管MN21和第二十晶体管MN20为N沟道场效应管。
当运算放大器处于正常工作状态时，差分输入电压Vin1和Vin2的电压值是基本相等的。第一晶体管组和第二晶体管组组成电流镜，经过第二十一晶体管MN21与经过第十三晶体管MN13和第十四晶体管MN14的电流相同，为I2。经过第二十晶体管MN20的电流为I2。经过第二十二晶体管MP22的电流为I2。第二十三晶体管MP23与第二十四晶体管MP24经过第二十二晶体管MP22镜像流过的电流也为I2。这样第十三晶体管MN13和第十四晶体管MN14的电流都不经过第七晶体管MP7和第八晶体管MP8，而是经过第二十三晶体管MP23和第二十四晶体管MP24。
当第一输入电压Vin1和第二输入电压Vin2输入比较低，接近地时，电流I2基本为0。经过所述的镜像过程，第二十三晶体管MP23和第二十四晶体管MP24的电流I2也基本为0。运算放大器的输出级的电流不受影响，工作点不受影响，性能也不受影响。
类似地，第一电阻R1与第二电阻R2分别与第十八晶体管MP18相连，提供差分输入的共模电压Vin_VCM。第十一晶体管MP11与第九晶体管MP9和第十晶体管MP10相连。第九晶体管MP9，第十晶体管MP10和第十一晶体管MP11称为第三晶体管组。第十八晶体管MP18与第十九晶体管MP19相连。第四偏置电压VB4连接第十九晶体管MP19。第十八晶体管MP18和第十七晶体管MN17相连。第十八晶体管MP18和第十九晶体管MP19称为第四晶体管组。第三晶体管组和第四晶体管组组成电流镜。假设经过第九晶体管MP9和第十晶体管MP10的电流为I1，经过第十一晶体管MP11的电流为2倍的I1，即2I1。第三晶体管组和第四晶体管组组成电流镜，经过第十八晶体管MP18与经过第九晶体管MP9和第十晶体管MP10的电流相同，为I1。经过第十九晶体管MP19的电流为I1。经过第十七晶体管MN17的电流为I1。第十五晶体管MN15与第九晶体管MP9相连，第十六晶体管MN16与第十晶体管MP10相连。第十五晶体管MN15与第十六晶体管MN16经过第十七晶体管MN17镜像流过的电流也为I1。第一晶体管MN1与第九晶体管MP9相连，第二晶体管MN2与第十晶体管MP10相连。第一晶体管MN1并与第十五晶体管MN15相连，第二晶体管MN2并与第十六晶体管MN16相连。第三晶体管MN3与第一晶体管MN1相连。经过第三晶体管MN1与第三晶体管MN3的电流为I。第一偏置电压VB1连接第一晶体管MN1。第二偏置电压VB2连接第三晶体管MN3。第四晶体管MN4与第二晶体管MN2相连。经过第四晶体管MN4与第二晶体管MN2的电流为I。第三晶体管MN3提供第一输出电压Vo1。第四晶体管MN4提供第二输出电压Vo2。第一晶体管MN1和第二晶体管MN2的源级接地。第十五晶体管MN15和第十六晶体管MN16的源级接地。第十七晶体管MN17的源级接地。
第一晶体管MN1，第二晶体管MN3，第三晶体管MN3与第四晶体管MN4为N沟道场效应管。第十七晶体管MN17，第十五晶体管MN15和第十六晶体管MN16为N沟道场效应管。第十一晶体管MP11，第九晶体管MP9和第十晶体管MP10为P沟道场效应管。第十九晶体管MP19和第十八晶体管MP18为P沟道场效应管。
同理，当运算放大器处于正常工作状态时，差分输入电压Vin1和Vin2的电压值是基本相等的。第三晶体管组和第四晶体管组组成电流镜，经过第十八晶体管MP18与经过第九晶体管MP9和第十晶体管MP10的电流相同，为I1。经过第十九晶体管MP19的电流为I1。经过第十七晶体管MN17的电流为I1。第十五晶体管MN15与第十六晶体管MN16经过第十七晶体管MN17镜像流过的电流也为I1。这样第九晶体管MP9和第十晶体管MP10的电流都不经过第一晶体管MN1和第二晶体管MN2，而是经过第十五晶体管MN15和第十六晶体管MN16。
当第一输入电压Vin1和第二输入电压Vin2输入比较高，接近电源时，电流I1基本为0。经过所述的镜像过程，第十五晶体管MN15与第十六晶体管MN16的电流I1也基本为0。运算放大器的输出级的电流不受影响，工作点不受影响，性能也不受影响。
根据本发明的一个实施例，第一晶体管组和第二晶体管组组成第一电流镜，第十三晶体管MN13和第十四晶体管MN14的电流都不经过第七晶体管MP7和第八晶体管MP8，而是经过第二十三晶体管MP23和第二十四晶体管MP24。当第一输入电压Vin1和第二输入电压Vin2输入比较低，接近地时，电流I2基本为0。经过所述的镜像过程，第二十三晶体管MP23和第二十四晶体管MP24的电流I2也基本为0。运算放大器的输出级的电流不受影响，工作点不受影响，性能也不受影响。第三晶体管组和第四晶体管组组成第二电流镜，第九晶体管MP9和第十晶体管MP10的电流都不经过第一晶体管MN1和第二晶体管MN2，而是经过第十五晶体管MN15和第十六晶体管MN16。当第一输入电压Vin1和第二输入电压Vin2输入比较高，接近电源时，电流I1基本为0。经过所述的镜像过程，第十五晶体管MN15与第十六晶体管MN16的电流I1也基本为0。运算放大器的输出级的电流不受影响，工作点不受影响，性能也不受影响。本发明提出的电流镜，利用镜像过程，第一输入电压Vin1和第二输入电压Vin2输入比较低，接近地时，以及第一输入电压Vin1和第二输入电压Vin2输入比较高，接近电源时，运算放大器的输出级的电流不受影响，工作点不受影响，性能也不受影响。因而从一个方面提高了轨到轨输入运算放大器的性能。
本发明通过探测模块，即所述的第一电阻R1和第二电阻R2，探测出输入信号第一输入电压Vin1和第二输入电压Vin2的共模电压Vin_VCM。然后通过镜像输入端的电流并再通过另外的镜像电路控制输入端的负载，即第二十三晶体管MP23和第二十四晶体管MP24及第十五晶体管MN15和第十六晶体管MN16，使输入端的负载电流随输入信号变化而变化，这样就不会影响运算放大器的输出端的电流及工作点，提高了运算放大器的稳定性。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实例的限制，上述实例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (7)

1.一种轨到轨输入运算放大器，其特征在于，包括探测电路，用于探测出输入信号的共模电压Vin_VCM，所述运算放大器还包括第一电流镜和第二电流镜，通过镜像输入端的电流，并再通过第一电流镜和第二电流镜的镜像电路控制输入端的负载，使输入端的负载电流随输入信号变化而变化，其中，所述第一电流镜包括第一晶体管组和第二晶体管组，所述第一晶体管组包括第十三晶体管MN13、第十四晶体管MN14和第十二晶体管MN12，其中，第十三晶体管MN13的源极与第十四晶体管MN14的源极相连并连接到第十二晶体管MN12的漏极，所述第二晶体管组包括第二十一晶体管MN21和第二十晶体管MN20，其中，第二十一晶体管MN21的源极和第二十晶体管MN20的漏极相连，第二十晶体管MN20的栅极与第十二晶体管MN12的栅极相连，第一偏置电压VB1连接第二十晶体管MN20的栅极，第二十二晶体管MP22的漏极与第二十一晶体管MN21的漏极相连，第二十三晶体管MP23的漏极与第十三晶体管MN13的漏极相连，第二十四晶体管MP24的漏极与第十四晶体管MN14的漏极相连，所述第二十二晶体管MP22的栅极与第二十三晶体管MP23的栅极和第二十四晶体管MP24的栅极相连，从而所述第十三晶体管MN13和第十四晶体管MN14的电流不经过输出端，而是经由所述第一电流镜经过包括第二十三晶体管MP23和第二十四晶体管MP24的输入端的负载；所述第二电流镜包括第三晶体管组和第四晶体管组，所述第三晶体管组包括第九晶体管MP9，第十晶体管MP10和第十一晶体管MP11，其中，第九晶体管MP9的源极与第十晶体管MP10的源极相连并连接到第十一晶体管MP11的漏极，第九晶体管MP9的栅极与第十三晶体管MN13的栅极相连，第十晶体管MP10的栅极与第十四晶体管MN14的栅极相连，所述第四晶体管组包括第十八晶体管MP18和第十九晶体管MP19，其中，第十八晶体管MP18的源极和第十九晶体管MP19的漏极相连，第一输入电压Vin1连接第一电阻R1的一端，第二输入电压Vin2连接第二电阻R2的一端，第一电阻R1的另一端与第二电阻R2的另一端相连并分别与第十八晶体管MP18的栅极和第二十一晶体管MN21的栅极相连，提供差分输入的共模电压Vin_VCM，第十九晶体管MP19的栅极与第十一晶体管MP11的栅极相连，第四偏置电压VB4连接第十九晶体管MP19的栅极，第十五晶体管MN15的漏极与第九晶体管MP9的漏极相连，第十六晶体管MN16的漏极与第十晶体管MP10的漏极相连，第十七晶体管MN17的漏极与第十八晶体管MP18的漏极相连，所述第十七晶体管MN17的栅极与第十五晶体管MN15的栅极和第十六晶体管MN16的栅极相连，从而所述第九晶体管MP9和第十晶体管MP10的电流不经过输出端，而是经由所述第二电流镜分别经过包括第十五晶体管MN15和第十六晶体管MN16的输入端的负载，第一晶体管MN1的漏极与第九晶体管MP9的漏极和第十五晶体管MN15的漏极相连，第一晶体管MN1的栅极与第二晶体管MN2的栅极相连，第二晶体管MN2的漏极与第十晶体管MP10的漏极和第十六晶体管MN16的漏极相连，第三晶体管MN3的源极与第一晶体管MN1的漏极相连，第三晶体管MN3的栅极与第四晶体管MN4的栅极相连，第四晶体管MN4的源极与第二晶体管MN2的漏极相连，第五晶体管MP5的源极与第七晶体管MP7的漏极相连，第五晶体管MP5的栅极与第六晶体管MP6的栅极相连，第六晶体管MP6的源极与第八晶体管MP8的漏极相连，第七晶体管MP7的漏极与第十三晶体管MN13的漏极和第二十三晶体管MP23的漏极相连，第七晶体管MP7的栅极与第八晶体管MP8的栅极相连，第八晶体管MP8的漏极与第十四晶体管MN14的漏极和第二十四晶体管MP24的漏极相连，第一偏置电压VB1连接第一晶体管MN1的栅极，第二偏置电压VB2连接第三晶体管MN3的栅极，第三偏置电压VB3连接第五晶体管MP5的栅极，第四偏置电压VB4连接第七晶体管MP7的栅极，第三晶体管MN3的漏极与第五晶体管MP5的漏极相连并提供第一输出电压Vo1，第四晶体管MN4的漏极与第六晶体管MP6的漏极相连并提供第二输出电压Vo2。
2.如权利要求1所述的轨到轨输入运算放大器，其特征在于，所述探测电路包括第一电阻R1和第二电阻R2，探测出第一输入电压Vin1和第二输入电压Vin2的共模电压Vin_VCM。
3.如权利要求1所述的轨到轨输入运算放大器，其特征在于，第十二晶体管MN12的源极接地，第二十晶体管MN20的源极接地。
4.如权利要求1所述的轨到轨输入运算放大器，其特征在于，第五晶体管MP5，第七晶体管MP7，第六晶体管MP6与第八晶体管MP8为P沟道场效应管，第二十二晶体管MP22，第二十三晶体管MP23和第二十四晶体管MP24为P沟道场效应管，第十二晶体管MN12，第十三晶体管MN13和第十四晶体管MN14为N沟道场效应管，第二十一晶体管MN21和第二十晶体管MN20为N沟道场效应管。
5.如权利要求1所述的轨到轨输入运算放大器，其特征在于，第一电阻R1和第二电阻R2的阻值相同。
6.如权利要求1所述的轨到轨输入运算放大器，其特征在于，第一晶体管MN1和第二晶体管MN2的源极接地，第十五晶体管MN15和第十六晶体管MN16的源极接地，第十七晶体管MN17的源极接地。
7.如权利要求1所述的轨到轨输入运算放大器，其特征在于，第一晶体管MN1，第二晶体管MN2，第三晶体管MN3与第四晶体管MN4为N沟道场效应管，第十七晶体管MN17，第十五晶体管MN15和第十六晶体管MN16为N沟道场效应管，第十一晶体管MP11，第九晶体管MP9和第十晶体管MP10为P沟道场效应管，第十九晶体管MP19和第十八晶体管MP18为P沟道场效应管。
CN201611102030.9A 2016-12-05 2016-12-05 轨到轨输入运放器 Active CN108155881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611102030.9A CN108155881B (zh) 2016-12-05 2016-12-05 轨到轨输入运放器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611102030.9A CN108155881B (zh) 2016-12-05 2016-12-05 轨到轨输入运放器

Publications (2)

Publication Number Publication Date
CN108155881A CN108155881A (zh) 2018-06-12
CN108155881B true CN108155881B (zh) 2021-10-29

Family

ID=62469345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611102030.9A Active CN108155881B (zh) 2016-12-05 2016-12-05 轨到轨输入运放器

Country Status (1)

Country Link
CN (1) CN108155881B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047362A (zh) * 2006-03-28 2007-10-03 株式会社理光 运算放大器
CN103973247A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 轨到轨差分输入电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE531124T1 (de) * 2009-04-07 2011-11-15 Swatch Group Res & Dev Ltd Verstärkerschaltkreis mit schwachem phasengeräusch
US7898330B2 (en) * 2009-04-21 2011-03-01 Number 14 B.V. Class AB amplifier systems
CN101877579B (zh) * 2010-06-01 2012-09-26 广州市广晟微电子有限公司 环形压控振荡器电路
CN102045035B (zh) * 2010-11-24 2013-02-27 东南大学 一种低功耗宽带高增益高摆率单级运算跨导放大器
CN202503479U (zh) * 2012-03-16 2012-10-24 聚辰半导体(上海)有限公司 高增益高电源抑制比ab类运算放大器
JP2015211266A (ja) * 2014-04-24 2015-11-24 シナプティクス・ディスプレイ・デバイス合同会社 差動増幅回路及び表示駆動回路
CN105515536A (zh) * 2015-12-03 2016-04-20 瑞声声学科技(深圳)有限公司 轨到轨放大器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047362A (zh) * 2006-03-28 2007-10-03 株式会社理光 运算放大器
CN103973247A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 轨到轨差分输入电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《一种输入输出轨到轨CMOS运算放大器的设计》;李有慧;《电子科技》;20150615;165-169 *
Design of a Rail-to-Rail Constant-gm CMOS Operational Amplifier;Zhao Wu等;《2009 WRI World Congress on Computer Science and Information Engineering》;20090724;199-201 *

Also Published As

Publication number Publication date
CN108155881A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN103825557B (zh) 一种低功耗高线性度跨导放大器
US9236841B2 (en) Current-feedback operational amplifier
CN104218904B (zh) 轨至轨输入ab类输出的全差分运算放大器
CN110289820B (zh) 一种运算放大器电路
US7541871B2 (en) Operational transconductance amplifier (OTA)
JP5690469B2 (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
US8264277B2 (en) Differential amplifier circuit
CN106160683B (zh) 运算放大器
JP2008092106A (ja) 差動増幅回路
KR101152601B1 (ko) 2세대 전류 콘베이어를 이용한 단방향 전류 감지회로
CN210351094U (zh) 一种运算放大器电路
KR100842405B1 (ko) 고전압 ｃｍｏｓ 레일-투-레일 입/출력 연산 증폭기
CN105680833A (zh) 一种恒定跨导轨对轨电压比较器
CN106059516B (zh) 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN108964617A (zh) 运算放大器电路
CN112825476B (zh) 一种运算放大器
CN108155881B (zh) 轨到轨输入运放器
US9450549B2 (en) Differential amplification circuit
CN114244291B (zh) 功率驱动放大电路及方法
CN116192071A (zh) 运算放大电路、线性稳压器、芯片以及电子设备
CN111697935B (zh) 一种低压轨到轨输入输出运算放大器
CN205283503U (zh) 一种恒定跨导轨对轨电压比较器
US7005921B2 (en) Common-mode feedback circuit
Tiwari et al. Improvement in noise performance and transconductance using positive feedback in bulk driven operational amplifier
KR101596568B1 (ko) 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221221

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Address before: Room 303-304, block a, 112 liangxiu Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: HUADA SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right