CN106160683B - 运算放大器 - Google Patents
运算放大器 Download PDFInfo
- Publication number
- CN106160683B CN106160683B CN201610470795.1A CN201610470795A CN106160683B CN 106160683 B CN106160683 B CN 106160683B CN 201610470795 A CN201610470795 A CN 201610470795A CN 106160683 B CN106160683 B CN 106160683B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- transistor
- nmos transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000003321 amplification Effects 0.000 claims description 26
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种运算放大器,包括第一级放大电路和第二级放大电路;其中第一级放大电路为单端输出差分放大电路,第一MOS晶体管的栅极和第二MOS晶体管的栅极分别作为单端输出差分放大电路的正相输入和端反相输入端,第十一PMOS管的漏极作为反相输出端并输出第一级放大信号;第二级放大电路,其输入端连接第一级放大信号,第七MOS晶体管和第二级放大电路的输出端相连并为第二放大电路提供电流源负载。第二电容和第七MOS晶体管在单端输出差分放大电路的反相输入端和第二级放大电路的输出端之间形成前馈通路,第七MOS晶体管的跨导设置为大于第一级放大电路的跨导使运算放大器形成一个左半平面零点,能够抵消一个极点,达到提高电路的稳定性的效果。
Description
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种能提高稳定性的运算放大器。
背景技术
运算放大器(Operational Amplifier)在集成电路中被广泛应用,稳定性(Stability)是运算放大器的重要指标之一。
如图1所示,是现有运算放大器电路图:由NMOS管MN1和NMOS管MN2组成差分放大电路的输入管,PMOS管MP1和NMOS管MN1的漏极连接并NMOS管MN1的有源负载,PMOS管MP2和NMOS管MN2的漏极连接并NMOS管MN2的有源负载,NMOS管MN4连接NMOS管MN1和MN2的源极并为NMOS管MN1和MN2提供电流源;电流源I1输入到NMOS管MN3,NMOS管MN3、MN4和MN5组成镜像电路。NMOS管MN2的漏极输入第一级放大信号。PMOS管MP3为第二级放大电路,PMOS管MP3的栅极连接NMOS管MN2的漏极,PMOS管MP3的漏极输出第二级放大信号即图1中的信号OUT。电容Cm连接在PMOS管MP3的栅极和漏极之间并形成密勒补偿通路。
如图1所示的现有运算放大器的传输函数为:
其中,gml表示第一级放大电路的跨导,gmL表示第二级放大电路的跨导,Rol表示第一级放大电路的输出电阻,RL表示第二级放大电路的输出电阻,Cm表示电容Cm的值,CL表示负载电容CL的值。
可以看出二级放大器的结构引入了两个极点,电容Cm形成密勒补偿能够拉宽两极点的间距,但是电容Cm同时还会在第一级放大信号和第二级放大信号之间形成一个前馈通路,该前馈通路会带来一个右半平面零点,右半平面零点不仅会提高增益还会使相位降低,故增加了电路的不稳定性。
发明内容
本发明所要解决的技术问题在于,提供一种能提高稳定性的运算放大器。
为解决上述技术问题,本发明提供的运算放大器包括:
第一级放大电路,为单端输出差分放大电路;由第一MOS晶体管和第二MOS晶体管组成所述单端输出差分放大电路的输入对管;所述第一MOS晶体管的栅极为所述单端输出差分放大电路的正相输入端,所述第二MOS晶体管的栅极为所述单端输出差分放大电路的反相输入端;所述第一MOS晶体管的负载由第八PMOS管组成,所述第二MOS晶体管的负载由第九PMOS管组成;所述第一MOS晶体管的漏极连接所述第八PMOS管的漏极,所述第二MOS晶体管的漏极连接第九PMOS管的栅极和漏极以及第十一PMOS管的栅极;所述第八PMOS管的源极、第九PMOS管的源极和第十一PMOS管的源极都连接电源电压;所述第十一PMOS管的漏极作为所述单端输出差分放大电路的反相输出端,所述单端输出差分放大电路的反相输出端作为所述第一级放大电路的输出端并输出第一级放大信号。
第二级放大电路,其输入端连接所述第一级放大信号,所述第二级放大电路的输出端输出第二级放大信号;所述第二级放大电路的输入端和输出端之间连接第一电容;所述第一电容在所述第二级放大电路的输入端和输出端形成密勒补偿通路;所述第二级放大电路包括第七MOS晶体管,所述第七MOS晶体管和所述第二级放大电路的输出端相连并为所述第二放大电路提供电流源负载。
所述第二MOS晶体管的栅极通过第二电容连接到所述第七MOS晶体管的栅极,通过所述第二电容和所述第七MOS晶体管在所述单端输出差分放大电路的反相输入端和所述第二级放大电路的输出端之间形成前馈通路,所述第七MOS晶体管对前馈通路信号放大且所述第七MOS晶体管的跨导设置为大于所述第一级放大电路的跨导使运算放大器形成一个左半平面零点。
进一步的,所述第二级放大电路的放大部分由第十二PMOS管组成;所述第十二PMOS管的源极连接电源电压,所述第十二PMOS管的栅极作为所述第二级放大电路的输入端,所述第十二PMOS管的漏极连接所述第七MOS晶体管的漏极并作为所述第二级放大电路的输出端;所述第七MOS晶体管为NMOS管,所述第七MOS晶体管的源极接地。
进一步的,所述运算放大器还包括第二电流源、第三NMOS管,所述第二电流源输入到所述第三NMOS管的漏极,所述第三NMOS管的漏极和栅极连接所述第七MOS晶体管的栅极,所述第三NMOS管的源极接地,所述第七MOS晶体管为所述第三NMOS管的镜像路径并提供所述电流源负载。
进一步的,所述第三NMOS管的漏极和栅极通过第十三MOS晶体管连接所述第七MOS晶体管的栅极。
进一步的,所述第一MOS晶体管和第二MOS晶体管都为NMOS管。
进一步的,所述第一MOS晶体管的源极和第二MOS晶体管的源极都连接第一电流源。
进一步的,所述运算放大器还包括第二电流源、第三NMOS管和第四NMOS管,所述第二电流源输入到所述第三NMOS管的漏极,所述第三NMOS管的漏极和栅极连接所述第四NMOS管的栅极,所述第三NMOS管的源极和第四NMOS管的源极都接地,所述第四MOS管为所述第三NMOS管的镜像路径并提供所述第一电流源。
进一步的,所述第十一PMOS管的漏极连接第六NMOS管的漏极,所述第六NMOS管的源极接地。
进一步的,所述第八PMOS管的栅极连接第一MOS晶体管的漏极和第十PMOS管的栅极,所述第十PMOS管的源极连接电源电压,所述第十PMOS管的漏极连接第五NMOS管的漏极,所述第五NMOS管的源极接地,所述第五NMOS管的栅极连接所述第六NMOS管的栅极。
本发明的第一级放大电路采用单端输出差分放大电路,通过将第二MOS晶体管的栅极端输入信号连接到第二级放大器的电流源负载即第七MOS晶体管的栅极,能够在第二MOS晶体管的栅极和第二级放大电路的输出端之间形成前馈通路,第七MOS晶体管对前馈通路信号放大,同时通过将第七MOS晶体管的跨导设置为大于第一级放大电路的跨导,能够使得运算放大器的零点移到左平面,即本发明能将由于引入了密勒补偿通路的第一电容形成的右平面零点转化为左平面零点,左平面零点能够增加一个相位以及通过增加增益,能够抵消一个极点,从而达到提高电路的稳定性的效果,同时本发明的电路简单,不消耗功率。另外本发明的电源电压裕度交大,最低工作电压为|Vgsp|+Vdsat,而现有电路的最低工作电压为|Vgsp|+Vdsat+Vin–Vgs,一般工作时Vin大于Vgs,所以本发明的电路可以适用于较低电压。
附图说明
图1为现有运算放大器电路图。
图2为本发明较佳实施例运算放大器电路图。
图3为本发明较佳实施例环路增益波特图和现有运算放大器的环路增益波特图的比较图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图2所示是本发明的运算放大器的电路图的较佳实施例,本发明的运算放大器包括:
第一级放大电路,为单端输出差分放大电路;由第一MOS晶体管MN1和第二MOS晶体管MN2组成所述单端输出差分放大电路的输入对管;所述第一MOS晶体管MN1的栅极为所述单端输出差分放大电路的正相输入端INP,所述第二MOS晶体管MN2的栅极为所述单端输出差分放大电路的反相输入端INN;所述第一MOS晶体管MN1的负载由第八PMOS管MP2组成,所述第二MOS晶体管MN2的负载由第九PMOS管MP3组成;所述第一MOS晶体管MN1的漏极连接所述第八PMOS管MP2的漏极,所述第二MOS晶体管MN2的漏极连接第九PMOS管MP3的栅极和漏极以及第十一PMOS管MP4的栅极;所述第八PMOS管MP2的源极、第九PMOS管MP3的源极和第十一PMOS管MP4的源极都连接电源电压;所述第十一PMOS管MP4的漏极作为所述单端输出差分放大电路的反相输出端,所述单端输出差分放大电路的反相输出端作为所述第一级放大电路的输出端并输出第一级放大信号。
第二级放大电路,其输入端连接所述第一级放大信号,所述第二级放大电路的输出端OUT输出第二级放大信号;所述第二级放大电路的输入端和输出端OUT之间连接第一电容Cm;所述第一电容Cm在所述第二级放大电路的输入端和输出端形成密勒补偿通路;所述第二级放大电路包括第七MOS晶体管MN7,所述第七MOS晶体管MN7和所述第二级放大电路的输出端OUT相连并为所述第二放大电路提供电流源负载。
所述第二MOS晶体管MN2的栅极通过第二电容Cf连接到所述第七MOS晶体管MN7的栅极,通过所述第二电容Cf和所述第七MOS晶体管MN7在所述单端输出差分放大电路的反相输入端INN和所述第二级放大电路的输出端OUT之间形成前馈通路,所述第七MOS晶体管MN7对前馈通路信号放大且所述第七MOS晶体管MN7的跨导设置为大于所述第一级放大电路的跨导使运算放大器形成一个左半平面零点。
在本发明的较佳实施例中,第二级放大电路的放大部分由第十二PMOS管MP5组成;所述第十二PMOS管MP5的源极连接电源电压VDD,所述第十二PMOS管MP5的栅极作为所述第二级放大电路的输入端,所述第十二PMOS管MP5的漏极连接所述第七MOS晶体管MN7的漏极并作为所述第二级放大电路的输出端OUT;所述第七MOS晶体管MN7为NMOS管,所述第七MOS晶体管MN7的源极接地。
在本发明的较佳实施例中,运算放大器还包括第二电流源I1、第三NMOS管MN3,所述第二电流源I1输入到所述第三NMOS管MN3的漏极,所述第三NMOS管MN3的漏极和栅极连接所述第七MOS晶体管MN7的栅极,所述第三NMOS管MN3的源极接地,所述第七MOS晶体管MN7为所述第三NMOS管MN3的镜像路径并提供所述电流源负载。
更优选的实施方式,所述第三NMOS管MN3的漏极和栅极通过第十三MOS晶体管MN8连接所述第七MOS晶体管MN7的栅极,其中第三NMOS管MN3的漏极和栅极连接第十三MOS晶体管MN8的漏极和栅极,第十三MOS晶体管MN8的源极连接第七MOS晶体管MN7的栅极。在具体实施方式中,第十三MOS晶体管MN8起到隔断直流的效果,可以使得交流信号不影响直流,INN通过Cf可以传递交流信号到MN7的栅极,同时,不影响MN3栅极电压以及MN7的直流工作点。相比使用一电阻,使用MOS晶体管可以使电路的更加稳定。
在本发明的较佳实施例中,第一MOS晶体管MN1和第二MOS晶体管MN2都为NMOS管。所述第一MOS晶体管MN1的源极和第二MOS晶体管MN2的源极都连接第一电流源。所述运算放大器还包括第二电流源I1、第三NMOS管MN3和第四NMOS管MN4,所述第二电流源I1输入到所述第三NMOS管MN3的漏极,所述第三NMOS管MN3的漏极和栅极连接所述第四NMOS管MN4的栅极,所述第三NMOS管MN3的源极和第四NMOS管MN4的源极都接地,所述第四MOS管MN4为所述第三NMOS管MN3的镜像路径并提供所述第一电流源。
在本发明的较佳实施例中,第十一PMOS管MP4的漏极连接第六NMOS管MN6的漏极,所述第六NMOS管MN6的源极接地。所述第八PMOS管MP2的栅极连接第一MOS晶体管MN1的漏极和第十PMOS管MP1的栅极,所述第十PMOS管MP1的源极连接电源电压VDD,所述第十PMOS管MP1的漏极连接第五NMOS管MN5的漏极,所述第五NMOS管MN5的源极接地,所述第五NMOS管MN5的栅极连接所述第六NMOS管MN6的栅极。
在本发明的其他实施例中,第二级放大电路的放大部分第十二PMOS管MP5也可以由NMOS管组成,此时第七MOS晶体管MN7则需采用PMOS管;又或者第二级放大电路的放大部分可以为NMOS管、PMOS管、PNP晶体管或NPN晶体管组合而成。
在图2所示实施例中,第一电容Cm在形成密勒补偿通路的同时也会形成一个前馈通路,由第一电容Cm形成的前馈通路会带来一个右平面零点;而第二电容Cf和第七MOS晶体管MN7在所述单端输出差分放大电路的反相输入端INN和所述第二级放大电路的输出端OUT之间形成前馈通路,带来一个左半平面零点,两个零点位置的影响正好相反。本发明较佳实施例通过将所述第七MOS晶体管MN7的跨导设置为大于所述第一级放大电路的跨导使能使运算放大器零点移动到左平面,从而提高稳定性。
与图1所述的现有放大器电路结构比较,图2所示的本发明的较佳实施例的传输函数为:
其中,gml表示第一级放大电路的跨导,gmL表示第二级放大电路的跨导,gmf1表示第七MOS晶体管MN7的跨导,Rol表示第一级放大电路的输出电阻,RL表示第二级放大电路的输出电阻,Cm表示电容Cm的值,CL表示负载电容CL的值。可以看出,通过将gmf1即所述第七MOS晶体管MN7的跨导设置为大于gm1即所述第一级放大电路的跨导,能使传输函数Av(s)的分子的S项为正,故能使运算放大器零点移动到左平面,从而提高稳定性。
如图3所示,为本发明较佳实施例环路增益波特图和现有运算放大器的环路增益波特图的比较图。曲线201和203分别为本发明较佳实施例的相位曲线和增益曲线,横坐标都是频率;曲线202和204分别为现有电路的相位曲线和增益曲线;比较可知,在增益曲线交点A1所对应的点A3的相位大于点A2的相位,故本发明较佳实施例能够提高相位裕度(PM),PM能从现有的45.5度提高到86.7度。
综上所述,上述各实施例及附图仅为本发明的较佳实施例而已,并不用以限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,皆应包含在本发明的保护范围内。
Claims (6)
1.一种运算放大器,其特征在于,包括:
第一级放大电路,为单端输出差分放大电路;由第一MOS晶体管和第二MOS晶体管组成所述单端输出差分放大电路的输入对管;所述第一MOS晶体管的栅极为所述单端输出差分放大电路的正相输入端,所述第二MOS晶体管的栅极为所述单端输出差分放大电路的反相输入端;所述第一MOS晶体管的负载由第八PMOS管组成,所述第二MOS晶体管的负载由第九PMOS管组成;所述第一MOS晶体管的漏极连接所述第八PMOS管的漏极,所述第二MOS晶体管的漏极连接第九PMOS管的栅极和漏极以及第十一PMOS管的栅极;所述第八PMOS管的源极、第九PMOS管的源极和第十一PMOS管的源极都连接电源电压;所述第十一PMOS管的漏极作为所述单端输出差分放大电路的反相输出端,所述单端输出差分放大电路的反相输出端作为所述第一级放大电路的输出端并输出第一级放大信号;
第二级放大电路,其输入端连接所述第一级放大信号,所述第二级放大电路的输出端输出第二级放大信号;所述第二级放大电路的输入端和输出端之间连接第一电容;所述第一电容在所述第二级放大电路的输入端和输出端形成密勒补偿通路;所述第二级放大电路包括第七MOS晶体管,所述第七MOS晶体管和所述第二级放大电路的输出端相连并为所述第二级放大电路提供电流源负载;
所述第二MOS晶体管的栅极通过第二电容连接到所述第七MOS晶体管的栅极,通过所述第二电容和所述第七MOS晶体管在所述单端输出差分放大电路的反相输入端和所述第二级放大电路的输出端之间形成前馈通路,所述第七MOS晶体管对前馈通路信号放大且所述第七MOS晶体管的跨导设置为大于所述第一级放大电路的跨导使运算放大器形成一个左半平面零点;
所述第二级放大电路的放大部分由第十二PMOS管组成;所述第十二PMOS管的源极连接电源电压,所述第十二PMOS管的栅极作为所述第二级放大电路的输入端,所述第十二PMOS管的漏极连接所述第七MOS晶体管的漏极并作为所述第二级放大电路的输出端;所述第七MOS晶体管为NMOS管,所述第七MOS晶体管的源极接地;
所述运算放大器还包括第二电流源、第三NMOS管,所述第二电流源输入到所述第三NMOS管的漏极,所述第三NMOS管的漏极和栅极连接所述第七MOS晶体管的栅极,所述第三NMOS管的源极接地,所述第七MOS晶体管为所述第三NMOS管的镜像路径并提供所述电流源负载;
所述第三NMOS管的漏极和栅极通过第十三MOS晶体管连接所述第七MOS晶体管的栅极。
2.如权利要求1所述的一种运算放大器,其特征在于,所述第一MOS晶体管和第二MOS晶体管都为NMOS管。
3.如权利要求1所述的一种运算放大器,其特征在于,所述第一MOS晶体管的源极和第二MOS晶体管的源极都连接第一电流源。
4.如权利要求3所述的一种运算放大器,其特征在于,所述运算放大器还包括第二电流源、第三NMOS管和第四NMOS管,所述第二电流源输入到所述第三NMOS管的漏极,所述第三NMOS管的漏极和栅极连接所述第四NMOS管的栅极,所述第三NMOS管的源极和第四NMOS管的源极都接地,所述第四NMOS管为所述第三NMOS管的镜像路径并提供所述第一电流源。
5.如权利要求1所述的一种运算放大器,其特征在于,所述第十一PMOS管的漏极连接第六NMOS管的漏极,所述第六NMOS管的源极接地。
6.如权利要求5所述的一种运算放大器,其特征在于,所述第八PMOS管的栅极连接第一MOS晶体管的漏极和第十PMOS管的栅极,所述第十PMOS管的源极连接电源电压,所述第十PMOS管的漏极连接第五NMOS管的漏极,所述第五NMOS管的源极接地,所述第五NMOS管的栅极连接所述第六NMOS管的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610470795.1A CN106160683B (zh) | 2016-06-24 | 2016-06-24 | 运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610470795.1A CN106160683B (zh) | 2016-06-24 | 2016-06-24 | 运算放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106160683A CN106160683A (zh) | 2016-11-23 |
CN106160683B true CN106160683B (zh) | 2019-04-09 |
Family
ID=57349217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610470795.1A Active CN106160683B (zh) | 2016-06-24 | 2016-06-24 | 运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106160683B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109412541B (zh) * | 2017-08-17 | 2022-05-31 | 博通集成电路(上海)股份有限公司 | 运算放大器的输出级和运算放大器中的方法 |
CN107888155B (zh) * | 2017-12-27 | 2024-04-02 | 苏州菲达旭微电子有限公司 | 一种多输入放大器及包括该放大器的双控制电路 |
CN108305648B (zh) * | 2018-04-29 | 2023-12-19 | 山东泉景胜跃信息技术有限公司 | 一种ddr4标准的高速接收器电路 |
CN108599728B (zh) * | 2018-05-10 | 2021-04-02 | 电子科技大学 | 一种具有限流和钳位功能的误差放大器 |
CN109728786A (zh) * | 2019-03-01 | 2019-05-07 | 赣南师范大学 | 一种交叉结构高增益两级运算跨导放大器 |
CN110120791A (zh) * | 2019-05-14 | 2019-08-13 | 电子科技大学 | 一种抗总剂量的cmos运算放大器 |
CN110277968B (zh) * | 2019-06-26 | 2023-06-06 | 南京中感微电子有限公司 | 快速响应的运算放大器 |
CN116524975B (zh) * | 2023-07-03 | 2023-09-15 | 芯天下技术股份有限公司 | 一种用于存储芯片的快速读取电路、存储芯片及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103095234A (zh) * | 2013-01-25 | 2013-05-08 | 清华大学 | 一种全差分运算跨导放大器 |
CN103825565A (zh) * | 2012-11-16 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 运算放大器 |
CN104113295A (zh) * | 2014-04-30 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种低压全差分运算放大器电路 |
CN104218904A (zh) * | 2013-05-29 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 轨至轨输入ab类输出的全差分运算放大器 |
CN104393846A (zh) * | 2014-11-17 | 2015-03-04 | 上海华虹宏力半导体制造有限公司 | 运算放大器 |
CN104579206A (zh) * | 2014-07-30 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 差分放大电路及运算放大器 |
-
2016
- 2016-06-24 CN CN201610470795.1A patent/CN106160683B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103825565A (zh) * | 2012-11-16 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 运算放大器 |
CN103095234A (zh) * | 2013-01-25 | 2013-05-08 | 清华大学 | 一种全差分运算跨导放大器 |
CN104218904A (zh) * | 2013-05-29 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 轨至轨输入ab类输出的全差分运算放大器 |
CN104113295A (zh) * | 2014-04-30 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种低压全差分运算放大器电路 |
CN104579206A (zh) * | 2014-07-30 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 差分放大电路及运算放大器 |
CN104393846A (zh) * | 2014-11-17 | 2015-03-04 | 上海华虹宏力半导体制造有限公司 | 运算放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN106160683A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106160683B (zh) | 运算放大器 | |
CN104218904B (zh) | 轨至轨输入ab类输出的全差分运算放大器 | |
CN104393846B (zh) | 运算放大器 | |
CN103825557B (zh) | 一种低功耗高线性度跨导放大器 | |
CN110289820B (zh) | 一种运算放大器电路 | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
WO2017211134A1 (zh) | 两级运算放大器 | |
CN108776506A (zh) | 一种高稳定性的低压差线性稳压器 | |
CN210351094U (zh) | 一种运算放大器电路 | |
Lv et al. | An improved non-linear current recycling folded cascode OTA with cascode self-biasing | |
CN111585516B (zh) | 一种带输出箝位功能的运算放大器 | |
CN106059516B (zh) | 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器 | |
CN110690865B (zh) | 高跨导低输入电容轨到轨运放 | |
Giustolisi et al. | Class-AB CMOS output stages suitable for low-voltage amplifiers in nanometer technologies | |
CN102570989B (zh) | 运算放大电路 | |
CN114900139B (zh) | 一种全差分运算放大器的共模反馈电路 | |
CN107834986B (zh) | 单级ab类运算跨导放大器及模拟电路 | |
CN113595513B (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
CN117978101A (zh) | 偏置电路及功率放大器 | |
KR101404917B1 (ko) | 복수개의 입력 스테이지들을 가지는 오티에이 회로 | |
CN115001408A (zh) | 一种新型三级运放间接频率补偿电路 | |
Yavari | Advances on CMOS Folded-Cascode Operational Transconductance | |
Schlögl et al. | A design example of a 65 nm CMOS operational amplifier | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 | |
CN216252676U (zh) | 一种放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |