CN113595513B - 一种利用反馈结构降低运算放大器失调电压的方法 - Google Patents

一种利用反馈结构降低运算放大器失调电压的方法 Download PDF

Info

Publication number
CN113595513B
CN113595513B CN202110924162.4A CN202110924162A CN113595513B CN 113595513 B CN113595513 B CN 113595513B CN 202110924162 A CN202110924162 A CN 202110924162A CN 113595513 B CN113595513 B CN 113595513B
Authority
CN
China
Prior art keywords
tube
current
voltage
operational amplifier
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110924162.4A
Other languages
English (en)
Other versions
CN113595513A (zh
Inventor
胡波
邵赐颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Qianhong Microelectronics Co ltd
Original Assignee
Shenzhen Qianhong Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Qianhong Microelectronics Co ltd filed Critical Shenzhen Qianhong Microelectronics Co ltd
Priority to CN202110924162.4A priority Critical patent/CN113595513B/zh
Publication of CN113595513A publication Critical patent/CN113595513A/zh
Application granted granted Critical
Publication of CN113595513B publication Critical patent/CN113595513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种利用反馈结构降低运算放大器失调电压的方法，具体步骤如下：S1、设计X、Y点电压一致；S2、设计MN5/MN6、MN7/MN8对管电流一致；S3、设计X1、Y1节点电压一致；S4、消除上述运算放大器总增益的损失。本发明使得输入差分对两个输出端的工作点电流和电压匹配度更高，大幅消除了运算放大器常规差分转单端放大电路中工作点电压不一致所导致的精度恶化；同时运放总增益指标不变。该结构实现方法简单，消耗额外的静态电流小，同传统方法相比仅增加两个晶体管，占用的芯片面积也较小。

Description

一种利用反馈结构降低运算放大器失调电压的方法
技术领域
本发明涉及一种利用反馈结构降低运算放大器失调电压的方法。
背景技术
运算放大器简称为运放，在各类电子设备中，分立的运算放大器是信号处理系统的重要组成部分；同样在各类数模混合或模拟集成电路中，运算放大器通常作为其中的一个子单元出现。通过外接反馈网络，实现对电压或电流等模拟信号的精准放大。
早期的运算放大器通常基于双极型(Bipolar)工艺设计并加工制造。双极型器件有着较高的跨导或匹配性，至今仍然是分立的运算放大器的重要工艺。另一种技术路径是采用CMOS工艺，随着工艺制程的提升，CMOS工艺加工的集成电路的集成度和功耗水平可以进一步降低。现代大规模数模混合集成电路通常采用CMOS工艺，作为子单元出现的CMOS运算放大器也得到了进一步的发展。
传统的CMOS运算放大器通常由差分输入级、中间增益级、输出驱动级组成。输出驱动器是为了提升运算放大器的输出电流能力，通常运算放大器总的开环增益由前两级，既是差分输入级及中间增益级决定。大规模数模混合集成电路内部的运放子单元，通常只有前两级。
图1是典型的CMOS运算放大器结构，这种结构也被称为折叠共源共栅放大器，为两级运放。差分输入级由PMOS晶体管MP1、MP2所组成的差分对构成，用以实现差分信号放大及输入电压信号转电流信号；NMOS晶体管MN7、MN8为中间增益级，这一级为电流放大器。PMOS晶体管MP9、MP10、MP11、MP12为组成共源共栅电流镜，作为有源负载，实现差分转单端输出，电流信号到电压信号的转换。
运算放大器的精度主要是由输入失调电压表征。输入失调电压是指在差分输入的运算放大器中，为了在输出端获得恒定的零电压输出，而需在两个输入端所加的直流电压之差。在运算放大器应用于传感器信号处理、高精度仪器仪表等场合，输入失调电压是最为关键的参数。对于如图1所示的常规CMOS运算放大器，其输入失调电压指标恶化主要由两方面因素所导致。
其一是输入级晶体管的物理失配，其中输入差分对管MP1、MP2的不匹配影响最大。这是由于在工艺加工的过程中，受到工艺精度和客观波动的影响，差分对晶体管的物理特征并不完全一致，器件特性并不完全一致，器件特性差异所引入的输入电压失调。通过优化版图布局可以提高输入差分对晶体管的匹配性，但不能完全消除掉器件失配的影响。
其二是由于输入级差分对管静态工作点不匹配所导致。运算放大器输入信号均为差分信号，输出信号则一般是单端信号，在中间增益级单元对差分信号进行二次放大处理的同时，还需要进行差分信号转单端的操作，此过程中存在输入差分对两端负载电压或电流大小不一致的情况，静态工作点不一致既会在输入端引入失调。
综上所述，对于传统的CMOS运算放大器，其输入失调电压指标通常都在2mV～10mV之间，无法满足更高精度应用场合的需求；因此，如何降低运算放大器失调电压从而提升精度，是运算放大器设计领域一直不断努力的方向。
发明内容
本发明所要解决的技术问题是提供了一种新型的差分转单端电路结构，使得输入差分对两个输出端的工作点电流和电压匹配度更高，大幅消除了运算放大器常规差分转单端放大电路中工作点电压不一致所导致的精度恶化；同时运放总增益指标不变。该结构实现方法简单，消耗额外的静态电流小，同传统方法相比仅增加两个晶体管，占用的芯片面积也较小。
本发明利用反馈结构降低运算放大器失调电压的方法是通过以下技术方案来实现的，具体步骤如下：
S1、设计X、Y点电压一致；通过偏置电路设置固定偏置电压VBias1：
VX的电压为VX＝VB1-VGSMN7；
VY的电压为VY＝VB1-VGSMN8；
利用晶体管MP9、MP10为MN7、MN8提供偏置电流，通过设置MP9、MP10的W/L大小相等，设置为等值电流源；则流过MN7、MN8的偏置电流同样相等，从而实现：VGSMN7＝VGSMN8；
通过上述的方式，实现了VX＝VY，即X点和Y点的偏置电压相等；
S2、设计MN5/MN6、MN7/MN8对管电流一致；通过设置对管的宽长比一致，既MN5与MN6对管W/L一致，MN7与MN8对管W/L一致，并通过静态工作点设置工作于饱和区，则对管电流大小完全相等；
S3、设计X1、Y1节点电压一致；MN16、MP17是运算放大器的输出驱动对管，MN16为NMOS管，MP17为PMOS管，MN16、MP17的输出状态仅受Y、Y1、Y2三个节点电压的控制，而不受X、X1、X2节点电压的控制；当运算放大器工作通过外接反馈电阻工作在负反馈放大状态时，只有Y、Y1、Y2三个节点接入了负反馈环路；在X1节点上引入一个内部的负反馈结构，其反馈环路由MN7以及增加的NMOS晶体管MN18组成，利用负反馈环路稳定节点电压的特性，使得X1节点的电压保持稳定，此时：VX1＝VGSMN18；通过合理设置晶体管MN16与MN18的偏置电流大小和W/L尺寸，实现VGSMN16≈VGSMN18，从而实现VX1≈VY1，使得X1、Y1节点电压基本一致，从而使得X、Y节点偏置电流保持一致。
S4、消除上述运算放大器总增益的损失，设计了MN19管，晶体管MN19和MN18的栅极连接在一起，从而形成镜像电流源；由于MP9和MN5均为恒流源，再加上MN18和MN7形成的反馈回路，使得X节点电压得到固定，流过MN7的电流也稳定不变，因此MP2管对输入信号放大产生的跨导电流ΔIM2只能流过MN18管，该电流再通过MN18管和MN19管组成的镜像电流源复制到MN19管，形成MN19管的跨导电流大小也为ΔIM2；
作为优选的技术方案，在S3中，负反馈环路有稳定环路节点电压的作用，因此Y1点电压稳定在VY1＝VGSMN16处。
作为优选的技术方案，在S3中，ΔIM2与输入差分对管中MP1产生的跨导电流ΔIM1相位相同，大小相等，因此是幅度叠加的关系，叠加后电流是原电流的两倍，即为ΔI＝ΔIM1+ΔIM2，因此确保了M1/M2的跨导电流均可以实现放大。叠加后电流在Y1节点放大，通过MN16管输出；在Y2节点放大并通过MP17管输出
本发明的有益效果是：本发明使得输入差分对两个输出端的工作点电流和电压匹配度更高，大幅消除了运算放大器常规差分转单端放大电路中工作点电压不一致所导致的精度恶化；同时运放总增益指标不变。该结构实现方法简单，消耗额外的静态电流小，同传统方法相比仅增加两个晶体管，占用的芯片面积也较小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的CMOS运算放大器结构图；
图2为本发明的增加输出级的CMOS运算放大器结构图；
图3为本发明的稳定差分对管静态工作点的改进结构示意图一；
图4为本发明的稳定差分对管静态工作点的改进结构示意图二。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
本发明的一种利用反馈结构降低运算放大器失调电压的方法，S1、设计X、Y点电压一致；通过偏置电路设置固定偏置电压VBias1：
VX的电压为VX＝VB1-VGSMN7；
VY的电压为VY＝VB1-VGSMN8；
利用晶体管MP9、MP10为MN7、MN8提供偏置电流，通过设置MP9、MP10的W/L大小相等，设置为等值电流源；则流过MN7、MN8的偏置电流同样相等，从而实现：VGSMN7＝VGSMN8；
通过上述的方式，实现了VX＝VY，即X点和Y点的偏置电压相等；
S2、设计MN5/MN6、MN7/MN8对管电流一致；通过设置对管的宽长比一致，既MN5与MN6对管W/L一致，MN7与MN8对管W/L一致，并通过静态工作点设置工作于饱和区，则对管电流大小完全相等；
S3、设计X1、Y1节点电压一致；MN16、MP17是运算放大器的输出驱动对管，MN16为NMOS管，MP17为PMOS管，MN16、MP17的输出状态仅受Y、Y1、Y2三个节点电压的控制，而不受X、X1、X2节点电压的控制；当运算放大器工作通过外接反馈电阻工作在负反馈放大状态时，只有Y、Y1、Y2三个节点接入了负反馈环路；在X1节点上引入一个内部的负反馈结构，其反馈环路由MN7以及增加的NMOS晶体管MN18组成，利用负反馈环路稳定节点电压的特性，使得X1节点的电压保持稳定，此时：VX1＝VGSMN18；通过合理设置晶体管MN16与MN18的偏置电流大小和W/L尺寸，实现VGSMN16≈VGSMN18，从而实现VX1≈VY1，使得X1、Y1节点电压基本一致，从而使得X、Y节点偏置电流保持一致，消除了输入级差分对管MP1与MP2负载电流不一致引入的失调电压。
S4、消除上述运算放大器总增益的损失，设计了MN19管，晶体管MN19和MN18的栅极连接在一起，从而形成镜像电流源；由于MP9和MN5均为恒流源，再加上MN18和MN7形成的反馈回路，使得X节点电压得到固定，流过MN7的电流也稳定不变，因此MP2管对输入信号放大产生的跨导电流ΔIM2只能流过MN18管，该电流再通过MN18管和MN19管组成的镜像电流源复制到MN19管，形成MN19管的跨导电流大小也为ΔIM2；
本实施例中，在S3中，负反馈环路有稳定环路节点电压的作用，因此Y1点电压稳定在VY1＝VGSMN16处。
本实施例中，在S3中，ΔIM2与输入差分对管中MP1产生的跨导电流ΔIM1相位相同，大小相等，因此是幅度叠加的关系，叠加后电流是原电流的两倍，即为ΔI＝ΔIM1+ΔIM2，因此确保了M1/M2的跨导电流均可以实现放大。叠加后电流在Y1节点放大，通过MN16管输出；在Y2节点放大并通过MP17管输出。
工作原理如下：
如图2所示，运算放大器结构，是在图1基础上增加输出级的改进型结构，用于提升运算放大器的输出带载能力，既驱动电流能力；PMOS晶体管MP17为高边输出功率管，NMOS晶体管MN16位低边输出功率管；前级驱动分别由MP12和MN8提供。为保证必要的工作点偏置和信号隔离，在图1所示线路结构的基础上增加了PMOS管MP4、MP13、MP14，NMOS管MN15。
如图3所示的运算放大器结构，其在图2所示三级CMOS运算放大器结构中增加了NMOS晶体管MN18；MN18的作用是在X1节点上引入一个内部的负反馈，使得X、Y节点的静态工作点电压相等，以提高差分对管MP1和MP2的匹配性，降低失调电压。
如图4所示的运算放大器结构，其在图3所示结构的基础上，增加了与MN18共栅极的NMOS晶体管MN19；MN19与MN18形成镜像电流源，将差分对管MP2产生的跨导电流复制到MP1的漏极，与MP1形成的跨导电流相叠加；叠加后电流是原电流的两倍，确保了MP1、MP2的跨导电流均可以实现放大，避免增益损失。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (3)

1.一种利用反馈结构降低运算放大器失调电压的方法，具体步骤如下：
S1、设计X、Y点电压一致；通过偏置电路设置固定偏置电压VBias1：
VX的电压为VX＝VB1-VGSMN7；
VY的电压为VY＝VB1-VGSMN8；
利用晶体管MP9、MP10为MN7、MN8提供偏置电流，通过设置MP9、MP10的W/L大小相等，设置为等值电流源；则流过MN7、MN8的偏置电流同样相等，从而实现：VGSMN7＝VGSMN8；
通过上述的方式，实现了VX＝VY，即X点和Y点的偏置电压相等；
S2、设计MN5/MN6、MN7/MN8对管电流一致；通过设置对管的宽长比一致，既MN5与MN6对管W/L一致，MN7与MN8对管W/L一致，并通过静态工作点设置工作于饱和区，则对管电流大小完全相等；
S3、设计X1、Y1节点电压一致；MN16、MP17是运算放大器的输出驱动对管，MN16为NMOS管，MP17为PMOS管，MN16、MP17的输出状态仅受Y、Y1、Y2三个节点电压的控制，而不受X、X1、X2节点电压的控制；当运算放大器工作通过外接反馈电阻工作在负反馈放大状态时，只有Y、Y1、Y2三个节点接入了负反馈环路；
在X1节点上引入一个内部的负反馈结构，其反馈环路由MN7以及增加的NMOS晶体管MN18组成，MN7为共栅极放大、MN18为共源极放大利用负反馈环路稳定节点电压的特性，使得X1节点的电压保持稳定，此时：VX1＝VGSMN18；通过合理设置晶体管MN16与MN18的偏置电流大小和W/L尺寸，实现VGSMN16≈VGSMN18，从而实现VX1≈VY1，使得X1、Y1节点电压基本一致，从而使得X、Y节点偏置电流保持一致；
S4、消除上述运算放大器总增益的损失；增加MN19管，晶体管MN19和MN18的栅极连接在一起，从而形成镜像电流源；MP9和MN5均为恒流源，与MN18和MN7形成反馈回路，使X节点电压固定，稳定MN7的电流，MP2管对输入信号放大产生的跨导电流ΔIM2流过MN18管，电流再通过MN18管和MN19管组成的镜像电流源复制到MN19管，形成MN19管的跨导电流大小也为ΔIM2。
2.根据权利要求1所述的利用反馈结构降低运算放大器失调电压的方法，其特征在于：在S3中，负反馈环路有稳定环路节点电压的作用，因此Y1点电压稳定在VY1＝VGSMN16处。
3.根据权利要求1所述的利用反馈结构降低运算放大器失调电压的方法，其特征在于：在S3中，ΔIM2与输入差分对管中MP1产生的跨导电流ΔIM1相位相同，大小相等，其为幅度叠加的关系，叠加后电流为原电流的两倍，即为ΔI＝ΔIM1+ΔIM2，因此确保了M1/M2的跨导电流均实现放大，叠加后电流在Y1节点放大，通过MN16管输出，在Y2节点放大并通过MP17管输出。
CN202110924162.4A 2021-08-11 2021-08-11 一种利用反馈结构降低运算放大器失调电压的方法 Active CN113595513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110924162.4A CN113595513B (zh) 2021-08-11 2021-08-11 一种利用反馈结构降低运算放大器失调电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110924162.4A CN113595513B (zh) 2021-08-11 2021-08-11 一种利用反馈结构降低运算放大器失调电压的方法

Publications (2)

Publication Number Publication Date
CN113595513A CN113595513A (zh) 2021-11-02
CN113595513B true CN113595513B (zh) 2023-05-16

Family

ID=78257423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924162.4A Active CN113595513B (zh) 2021-08-11 2021-08-11 一种利用反馈结构降低运算放大器失调电压的方法

Country Status (1)

Country Link
CN (1) CN113595513B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733447B (zh) * 2022-11-16 2024-05-03 北京无线电测量研究所 一种具有温度补偿的轨到轨运算放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023196A (en) * 1998-08-03 2000-02-08 Lucent Technologies Inc. Bias circuit for transconductance amplifier
CN101027836A (zh) * 2002-07-03 2007-08-29 皇家菲利浦电子有限公司 改进的线性功率放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150381118A1 (en) * 2014-06-27 2015-12-31 Lsi Corporation Eliminating systematic imbalances and reducing circuit parameter variations in high gain amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023196A (en) * 1998-08-03 2000-02-08 Lucent Technologies Inc. Bias circuit for transconductance amplifier
CN101027836A (zh) * 2002-07-03 2007-08-29 皇家菲利浦电子有限公司 改进的线性功率放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种恒跨导输入级轨到轨运算放大器的设计;王健;朱明魁;;电子世界(第17期);全文 *
电流模PWM降压DC_DC片内补偿电路的设计实现;代国定;徐洋;李卫敏;胡波;;电子器件(第01期);全文 *

Also Published As

Publication number Publication date
CN113595513A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
KR100770731B1 (ko) 레일-투-레일 에이비급 증폭기
WO2017211134A1 (zh) 两级运算放大器
JP2000151296A (ja) アクティブ補償容量性の増加
CN111162739A (zh) 一种宽线性输入范围的跨导运算放大器
CN113595513B (zh) 一种利用反馈结构降低运算放大器失调电压的方法
CN110377089B (zh) 一种精简的多级差分运放输出共模电压稳定电路
JP3671899B2 (ja) トランスコンダクタンスアンプ回路
KR20040066006A (ko) 증폭 회로
CN114253341B (zh) 一种输出电路和电压缓冲器
Tomasini et al. A fully differential CMOS line driver for ISDN
US7315210B2 (en) Differential operational amplifier
US7443238B2 (en) Amplifier stage, operational amplifier and method for amplifying a signal
KR101404917B1 (ko) 복수개의 입력 스테이지들을 가지는 오티에이 회로
CN107453723B (zh) 放大器
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
CN115001408A (zh) 一种新型三级运放间接频率补偿电路
CN115001407A (zh) 一种三级运放有源网络米勒补偿电路
CN114448369A (zh) 放大电路、相关芯片及电子装置
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
KR100450776B1 (ko) 클래스 ａｂ 차동출력 ｃｍｏｓ 연산증폭기
Centurelli et al. CMOS high-CMRR current output stages
EP4362327A1 (en) Bias circuit and power amplifier
CN115149910B (zh) 一种三级运放电容倍增频率补偿电路
CN113346853B (zh) 基于双输入跨导运放的电容分裂结构开关电容放大电路
CN216437159U (zh) 一种轨到轨跨导运放电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant