CN115733447B - 一种具有温度补偿的轨到轨运算放大器 - Google Patents

Abstract

本发明公开一种具有温度补偿的轨到轨运算放大器，包括：偏置电流镜电路，轨到轨输入电路，与轨到轨输入电路适配连接的中间电路和轨到轨输出电路；所述中间电路包括两个晶体管和两个电阻，所述中间电路包括两个晶体管和两个电阻，对运算放大器进行温度补偿；所述轨到轨输出电路，用于增大所述第一运算放大单元所输出信号的输出摆幅；运算放大器采用AB类偏置输出结构。本发明的轨到轨运算放大器具有温度补偿、低功耗、高驱动能力的特点，相较于传统的轨到轨运算放大器,通过改变电路输出结构，采用晶体管和电阻分压的方式来优化温度系数，从而解决AB类轨到轨运算放大器在不同工艺角温度下相位裕度不稳定的问题，提升了运算放大器的稳定性。

Description

一种具有温度补偿的轨到轨运算放大器

技术领域

本发明涉及一种运算放大器，尤其涉及一种具有温度补偿的轨到轨运算放大器。

背景技术

轨到轨运算放大器是指功能上允许输入和输出信号偏移非常靠近正负电源电压的一类放大器。该放大器接受输入信号摆幅，该摆幅可能会使输入端的轨略微过载(电压信号大于轨到轨)，在不同的温度影响下，输出电压的摆幅可能会产生非线性变化，基于此，发明一种具有温度补偿的轨到轨运算放大器，该运放具有温度补偿、低功耗，高驱动能力的特点。

发明内容

本发明的一个目的在于提供一种具有温度补偿的轨到轨运算放大器。

为达到上述目的，本发明采用下述技术方案：

一种具有温度补偿的轨到轨运算放大器，包括：偏置电流电路，轨到轨输入电路，与轨到轨输入电路适配连接的中间电路和轨到轨输出电路；

所述偏置电流电路与所述轨到轨输入电路和轨到轨输出电路均连接，用于向所述轨到轨输入电路、中间电路和轨到轨输出电路提供偏置电流；

所述轨到轨输入电路，与所述中间电路连接，用于对输入信号提供增益，包括两个差分输入对；

所述中间电路为轨到轨输入输出电路的中间部分电路，充当轨到轨输入电路的负载和轨到轨输出电路的前置电路，与轨到轨输出电路通过反馈连接形成环路；

所述中间电路包括两个晶体管和两个电阻，所述中间电路包括两个晶体管和两个电阻，对运算放大器进行温度补偿；

所述轨到轨输出电路，用于增大所述第一运算放大单元所输出信号的输出摆幅；

所述偏置电流电路、所述轨到轨输入电路、中间电路和轨到轨输出电路，四者均与第一电源端和第二电源端连接。

优选地，所述轨到轨输入电路包括：第一差分输入对为NMOS输入对，第二差分输入对为PMOS输入对；

所述NMOS输入对包括：

第一晶体管，其源极与第十晶体管的漏极连接，漏极与第三十晶体管的漏极连接，栅极接收输入信号VINP；

第二晶体管，其源极与第九晶体管的漏极连接，漏极与第三十晶体管的漏极连接，栅极接收输入信号VINN；

第三十晶体管，其栅极与第一偏置电压的输出端连接，源极连接第二电源端；

所述PMOS输入对包括：

第三晶体管，其源极与第十六晶体管的漏极连接，漏极与第二十九晶体管的漏极连接，栅极接收输入信号VINP；

第四晶体管，其源极与第十五晶体管的漏极连接，漏极与第二十九晶体管的漏极连接，栅极接收输入信号VINP；

第二十九晶体管，其栅极与第四偏置电压的输出端连接，源极连接第一电源端。

优选地，所述中间电路包括：

所述第五晶体管和第六晶体管为第一浮动结构、第七晶体管和第八晶体管为第二浮动结构，第一浮动结构、第七晶体管和第八晶体管为第二浮动结构使轨到轨输出电路晶体管的静态电流对电源电压的变化不敏感，减少电路的功耗；其中

第五晶体管，其栅极输入电压为VBP，源极与第六晶体管的漏极、第十一晶体管的漏极连接，漏极与第六晶体管的源极、第十三晶体管的漏极连接；

第六晶体管，其栅极输入电压为VBN，源极与第六晶体管的源极、第十三晶体管的漏极连接，漏极与第六晶体管的漏极、第十一晶体管的漏极连接；

第七晶体管，其栅极输入信号为VBN，源极连接第四电阻的第一端，第四电阻的第二端与第八晶体管的漏极连接；

第八晶体管，其栅极输入信号为VBP，源极与第三电阻的第一端连接，第三电阻的第二端与第七晶体管的漏极连接；

优选地，所述中间电路还包括：

第九晶体管、第十晶体管、第十一晶体管、第十二晶体管为PMOS晶体管，第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管为NMOS晶体管，共同构成镜像结构，分别由输入的PMOS输入对、NMOS输入对的漏电流、第三偏置电压和第二偏置电压共同控制，用于恒定偏置电流；

优选地，所述中间电路还包括：

第十九晶体管、第二十晶体管、第二十一晶体管和第二十二晶体管，分别用栅极与漏极相连的连接方式，形成分压电阻；

优选地，所述中间电路还包括：第一电容、第二电容、第十二晶体管和第十四晶体管构成米勒补偿电路，用于提升电路稳定性；

其中第一电容的第一端与第十二晶体管的源极，

第二电容的第一端第十四晶体管的源极连接，

第一电容和第二电容的第二端分别连接运算放大器的输出端。

优选地，所述中间电路还包括温度补偿电路，所述温度补偿电路包括：

第七晶体管，其漏极与第三电阻的第二端连接，源极连接第四电阻的第一端；

第八晶体管，其源极与第三电阻的第一端连接，漏极与第四电阻的第二端连接；

第十二晶体管的源极与第三电阻的第一端连接，

第十四晶体管的漏极与第四电阻的第二端连接。

优选地，中间电路还包括：第二十五晶体管和第二十六晶体管是电路的泄放开关管，用于释放大电流，保护输出端；其中

第二十五晶体管，其栅极与反向信号PDP连接，漏极与第二十七晶体管的栅极连接，源极与第一电源端连接；

第二十六晶体管的，其栅极与反向信号PDN连接，漏极与第二十八晶体管的栅极连接，源极与第二电源端连接。

优选地，所述轨到轨输出电路包括：

第二十七晶体管、第二十八晶体管、第三电阻和第四电阻的连接起到分压作用，用于相互补偿维持输出晶体管的栅极压差稳定；其中

第二十七晶体管，其漏极与第二十八晶体管的漏极连接，源极与第一电源端连接，栅极与第三电阻第二端连接；

第二十八晶体管，其源极与第二电源端连接，栅极与第四电阻第二端连接。

优选地，所述偏置电流电路包括

第一电阻，其第一端接入输入电压，第二端与第三十三晶体管漏极连接

第三十一晶体管，其源极与第三十二晶体管的源极连接，栅极与第三十二晶体管的栅极、第四偏置电压的输出端连接，

第三十二晶体管，其漏极与第三十四晶体管的源极连接，栅极与第四偏置电压的输出端连接；

第三十三晶体管，其源极与第三十一晶体管的漏极连接，栅极与第三十四晶体管的栅极连接；

第三十四晶体管，其漏极与第二电阻的第一端连接，栅极与第三偏置电压的输出端连接；

第三十五晶体管，其栅极与第二电阻的第一端、第二偏置电压的输出端连接，漏极与第二电阻的第二端连接，源极与第三十六晶体管的漏极连接，

第三十六晶体管，其栅极与第二电阻的第二端连接，源极连接第二电源端；

所述第三十一晶体管与所述第三十二晶体管构成电流镜结构，所述第三十三晶体管与所述第三十四晶体管构成电流镜结构。

本发明的有益效果如下：

本发明的轨到轨运算放大器具有温度补偿、低功耗、高驱动能力的特点，相较于传统的轨到轨运算放大器,通过改变电路输出结构，采用MOS管和电阻分压的方式来优化温度系数,从而解决AB类轨到轨运算放大器在不同工艺角温度下相位裕度不稳定的问题，提升了运算放大器的稳定性。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1为本发明实施例提供的电路原理图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

针对现有技术存在的问题，本发明提供了一种具有温度补偿的轨到轨运算放大器，下面结合附图1对本发明作详细的描述。

本发明实施例提供一种具有温度补偿的轨到轨运算放大器，其特征在于，包括：偏置电流电路，轨到轨输入电路，与轨到轨输入电路适配连接的中间电路和轨到轨输出电路；

所述偏置电流电路与所述轨到轨输入电路和轨到轨输出电路均连接，用于向所述轨到轨输入电路、中间电路和轨到轨输出电路提供偏置电流；

所述轨到轨输入电路，与所述中间电路连接，用于对输入信号提供增益，包括两个差分输入对；

所述中间电路为轨到轨输入输出电路的中间部分电路，充当轨到轨输入电路的负载和轨到轨输出电路的前置电路，与轨到轨输出电路通过反馈连接形成环路；

所述中间电路包括两个晶体管和两个电阻，所述中间电路包括两个晶体管和两个电阻，对运算放大器进行温度补偿；

所述轨到轨输出电路，用于增大所述第一运算放大单元所输出信号的输出摆幅；

所述偏置电流电路、所述轨到轨输入电路、中间电路和轨到轨输出电路，四者均与第一电源端VDD和第二电源端VSS连接。

所述偏置电流电路包括第三十一晶体管M31、第三十二晶体管M32、第三十三晶体管M33、第三十四晶体管M34、第三十五晶体管M35、第三十六晶体管M36、第一电阻R1、第二电阻R2和第一偏置电压Vb1、第二偏置电压Vb2、第三偏置电压Vb3和第四偏置电压Vb4，其中

所述第一电阻R1的第一端接入输入电压和连接第三偏置电压Vb3的输入端，第二端连接第四偏置电压Vb4的输入端

第三十三晶体管M33，其漏极连接第一电阻R1的第二端，源极与第三十一晶体管M31的漏极连接，栅极与第三十四晶体管M34的栅极、第三偏置电压Vb3的输出端连接；

第三十一晶体管M31，其源极与第三十二晶体管M32的源极连接，栅极与第三十二晶体管M32的栅极、第四偏置电压Vb4的输出端连接，

第三十二晶体管M32，其漏极与第三十四晶体管M34的源极连接，栅极与第四偏置电压Vb4的输出端连接；

第三十四晶体管M34，其漏极与第二电阻R2的第一端连接，栅极与第三偏置电压Vb3的输出端连接；

第三十五晶体管M35，其栅极与第二电阻R2的第一端、第二偏置电压Vb2的输出端连接，漏极与第二电阻R2的第二端连接，源极与第三十六晶体管M36的漏极连接，

第三十六晶体管M36，其栅极与第二电阻R2的第二端连接，源极连接第二电源端VSS；

所述第三十一晶体管M31与所述第三十二晶M32体管构成电流镜结构，所述第三十三晶体管M33与所述第三十四晶体管M34构成电流镜结构。

所述轨到轨输入电路包括，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第二十九晶体管M29、第三十晶体管M30，其中第一晶体管M1和第二晶体管M2为第一差分输入对，第三晶体管M3和第四晶体管M4为第二差分输入对，第二十九晶体管M29和第三十晶体管M30分别受第四偏置电压Vb4和第一偏置电压Vb1偏置控制，

其中，第一差分输入对为NMOS输入对，第二差分输入对为PMOS输入对。

所述NMOS输入对包括：

第一晶体管M1，其源极与第十晶体管M10的漏极连接，漏极与第三十晶体管M30的漏极连接，栅极接收输入信号VINP；

第二晶体管M2，其源极与第九晶体管M9的漏极连接，漏极与第三十晶体管M30的漏极连接，栅极接收输入信号VINN；

第三十晶体管M30，其栅极与第一偏置电压Vb1的输出端连接，源极连接第二电源端VSS；

所述PMOS输入对包括：

第三晶体管M3，其源极与第十六晶体管M16的漏极连接，漏极与第二十九晶体管M29的漏极连接，栅极接收输入信号VINP；

第四晶体管M4，其源极与第十五晶体管M15的漏极连接，漏极与第二十九晶体管M29的漏极连接，栅极接收输入信号VINP；

第二十九晶体管M29，其栅极与第四偏置电压Vb4的输出端连接，源极连接第一电源端VDD。

所述中间电路包括：

第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24、第三电阻R3、第四电阻R4、第一电容C1和第二电容C2；其中

第五晶体管M5和第六晶体管M6的漏极、源极反向连接，第五晶体管M5的源极、第六晶体管M6的漏极与第十一晶体管的漏极连接，第五晶体管M5和第六晶体管M6的漏极与第十三晶体管的漏极相连；

第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12为PMOS晶体管，第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16为NMOS晶体管，共同构成镜像结构，分别由输入的PMOS输入对、NMOS输入对的漏电流、第三偏置电压Vb3和第二偏置电压Vb2共同控制，用于恒定偏置电流；

第一电容C1和第二电容C2的第二端分别连接运算放大器的输出端，第一电容C1的第一端与第十二晶体管M12的源极，第二电容C2的第一端第十四晶体管M14的源极连接；

第十七晶体管，其栅极与第四偏置电压的输出端连接，漏极与第十八晶体管的源极连接，源极与第一电源端连接；

第十八晶体管，其栅极与第三偏置电压的输出端连接，漏极输入信号为VBN并与第十九晶体管的漏极连接；

第十九晶体管M19，其栅极与漏极连接，源极与第二十晶体管M20的漏极连接；

第二十晶体管M20，其栅极与漏极连接，源极与第二电源端连接；

第二十一晶体管M21，其栅极与漏极连接，源极与第一电源端连接；

第二十二晶体管M22其栅极与漏极连接，源极与第二十一晶体管M21的漏极连接，漏极与第二十三晶体管M23的漏极连接，相连处电压为VBP；

第二十三晶体管M23，其栅极与第二偏置电压的输出端连接，漏极输入信号为VBN并与第二十二晶体管M22的漏极连接；

第二十四晶体管M24，其栅极与第一偏置电压的输出端连接，漏极与第二十三晶体管M23的源极连接，源极与第二电源端连接；

所述第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21和第二十二晶体管M22，分别用栅极与漏极相连的二级管连接方式，形成分压电阻；

具体的一个实施例中：

所述第一电容C1、第二电容C2、第十二晶体管M12和第十四晶体管M14构成米勒补偿电路，用于提升电路稳定性。

具体的一个实施例中：

中间电路还包括浮动结构：第五晶体管、第六晶体管、第七晶体管和第八晶体管，使轨到轨输出电路晶体管的静态电流对电源电压的变化不敏感，减少电路的功耗；其中

第一浮动结构包括：

第五晶体管，其栅极输入电压为VBP，漏极与第六晶体管的源极连接，源极与第六晶体管的漏极连接；

第六晶体管的，其栅极输入电压为VBN；

第二浮动结构包括：

第七晶体管，其栅极输入电压为VBN，源极连接第四电阻的第一端，第四电阻的第二端与第八晶体管的漏极连接；

第八晶体管，其栅极输入电压为VBP，源极与第三电阻的第一端连接，第三电阻的第二端与第七晶体管的漏极连接。

具体的一个实施例中：

中间电路包括：温度补偿电路，所述温度补偿电路包括：第七晶体管M7、第八晶体管M8、第十二晶体管M12、第十四晶体管M14、第三电阻R3和第四电阻R4，

其中，第七晶体管M7，其漏极与第三电阻R3的第二端连接，源极连接第四电阻R4的第一端；

第八晶体管M8，其源极与第三电阻R3的第一端连接，漏极与第四电阻R4的第二端连接；

第十二晶体管M12的源极与第三电阻R3的第一端连接，

第十四晶体管M14的漏极与第四电阻R4的第二端连接。

补偿后得输出频率点为:

其中,G_M和G_GS,out是总的Miller电容和总的输出MOS管的栅源电容,为输出MOS管的跨导,g_m0为输出负载，C_L为负载电容。

具体的一个实施例中：

中间电路还包括：第二十五晶体管M25和第二十六晶体管M26，

所述第二十五晶体管M25和第二十六晶体管M26是泄放开关管，用于释放大电流，保护输出端；其中

第二十五晶体管M25，其栅极与反向信号PDP连接，漏极与第二十七晶体管M27的栅极连接，源极与第一电源端VDD连接；

第二十六晶体管M26的，其栅极与反向信号PDN连接，漏极与第二十八晶体管M28的栅极连接，源极与第二电源端VSS连接。

具体的一个实施例中：

所述轨到轨输出电路包括，两个共源的第二十七晶体管M27和第二十八晶体管M28，第三电阻R3和第四电阻R4；其中

第二十七晶体管M27、第二十八晶体管M28、第三电阻R3和第四电阻R4的连接起到分压作用，用于相互补偿维持输出晶体管的栅极压差稳定；

第二十七晶体管M27，其漏极与第二十八晶体管M28的漏极连接，源极与第一电源端VDD连接，栅极与第三电阻R3第二端连接；

第二十八晶体管M28，其源极与第二电源端VSS连接，栅极与第四电阻R4第二端连接。

具体的一个实施例中：

由于可以使输入共模电压达到正电源电压VDD的NMOS输入对和可以使共模输入电压达到负电源电压VSS的PMOS输入对同时并联使用，共模电压Vcm将扩展到VSS与VDD的整个范围，从而实现了轨对轨输入。而工作电压可以降低至：

V_sup.min＝V_gsn+V_gsp+2V_dsat

Vsup.min为输入电压的最小供电电压，V_gsn为第一第二NOMS输入对管栅极到源极电压，V_gsp为第三第四PMOS输入对管栅极到源极电压，V_dsat为为第二十九第三十尾电流晶体管的源极漏极饱和电压。

当电路的电源电压大于电路的最小供电电源Vsup.min，且当共模输入电压近似等于VDD的时候，NMOS管第一晶体管M1和第二晶体管M2关断，PMOS管第三晶体管M3和第四晶体管M4导通。

当电路的电源电压大于电路的最小供电电源Vsup.min，且当共模输入电压近似等于VSS的时候，PMOS管第三晶体管M3和第四晶体管M4关断，NMOS管第一晶体管M1和第二晶体管M2导通。

当电路的电源电压大于电路的最小供电电源Vsup.min，且当共模输入电压介于VDD和VSS之间的时候，NMOS管第一晶体管M1和第二晶体管M2和PMOS管第三晶体管M3和第四晶体管M4并列处于导通状态。

本发明的创新处在于采用浮动结构实现轨到轨运算放大器的低功耗，并且在输出的浮动控制中，采用电阻和晶体管分压的方式优化温度系数，实现温度补偿，维持输出的晶体管的栅压差稳定。

在本发明的描述中，需要说明的是，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (7)

1.一种具有温度补偿的轨到轨运算放大器，其特征在于，包括：偏置电流电路，轨到轨输入电路，与轨到轨输入电路适配连接的中间电路和轨到轨输出电路；

所述偏置电流电路与所述轨到轨输入电路和轨到轨输出电路均连接，用于向所述轨到轨输入电路、中间电路和轨到轨输出电路提供偏置电流；

所述轨到轨输入电路，与所述中间电路连接，用于对输入信号提供增益，包括两个差分输入对；

所述中间电路为轨到轨输入输出电路的中间部分电路，充当轨到轨输入电路的负载和轨到轨输出电路的前置电路，与轨到轨输出电路通过反馈连接形成环路；

所述中间电路包括

温度补偿电路，用于对运算放大器进行温度补偿；

第一浮动结构和第二浮动结构，用于使轨到轨输出电路晶体管的静态电流对电源电压的变化不敏感，以减少电路的功耗；

所述轨到轨输出电路，用于增大轨到轨输入电路所输出信号的输出摆幅；

所述偏置电流电路、所述轨到轨输入电路、中间电路和轨到轨输出电路，四者均与第一电源端和第二电源端连接。

2.根据权利要求1所述具有温度补偿的轨到轨运算放大器，其特征在于，所述轨到轨输入电路包括：第一差分输入对为NMOS输入对，第二差分输入对为PMOS输入对；

所述NMOS输入对包括：

第一晶体管，其漏极与第十晶体管的漏极连接，源极与第三十晶体管的漏极连接，栅极接收输入信号VINP；

第十晶体管，其源极与第一电源端连接，栅极与第九晶体管的栅极连接；

第二晶体管，其漏极与第九晶体管的漏极连接，源极与第三十晶体管的漏极连接，栅极接收输入信号VINN；

第九晶体管，其源极与第一电源端连接；

第三十晶体管，其栅极与第一偏置电压的输出端连接，源极连接第二电源端；

所述PMOS输入对包括：

第三晶体管，其漏极与第十六晶体管的漏极连接，源极与第二十九晶体管的漏极连接，栅极接收输入信号VINP；

第十六晶体管，其源极与第二电源端连接，栅极与第十五晶体管的栅极连接；

第四晶体管，其漏极与第十五晶体管的漏极连接，源极与第二十九晶体管的漏极连接，栅极接收输入信号VINN；

第十五晶体管，其源极与第二电源端连接，

第二十九晶体管，其栅极与第四偏置电压的输出端连接，源极连接第一电源端；

所述轨到轨输出电路包括：

第二十七晶体管、第二十八晶体管、第三电阻和第四电阻的连接起到分压作用，用于相互补偿维持输出晶体管的栅极压差稳定；其中

第二十七晶体管，其漏极与第二十八晶体管的漏极连接，源极与第一电源端连接，栅极与第三电阻第二端连接；

第三电阻的第一端与第八晶体管的源极连接；

第二十八晶体管，其源极与第二电源端连接，栅极与第四电阻第二端连接；

第四电阻的第一端与第七晶体管的源极连接；

所述第一浮动结构包括第五晶体管和第六晶体管；第二浮动结构包括第七晶体管和第八晶体管为；其中

第五晶体管，其栅极输入电压为VBP，源极与第六晶体管的漏极、第十一晶体管的漏极连接，漏极与第六晶体管的源极、第十三晶体管的漏极连接；

第六晶体管，其栅极输入电压为VBN，源极与第五晶体管的漏极、第十三晶体管的漏极连接，漏极与第五晶体管的源极、第十一晶体管的漏极连接；

第七晶体管，其栅极输入信号为VBN，源极与第四电阻的第一端，漏极与第十二晶体管的漏极连接，第四电阻的第二端与第八晶体管的漏极、第十四晶体管的漏极连接；

第八晶体管，其栅极输入信号为VBP，源极与第三电阻的第一端连接，第三电阻的第二端与第七晶体管的漏极、第二十七晶体管的栅极连接；

第十一晶体管，其栅极与第三偏置电压的输出端、第十二晶体管的栅极连接，源极与第九晶体管的漏极连接，漏极与第九晶体管的栅极连接；

第十三晶体管，其栅极与第二偏置电压的输出端、第十四晶体管的栅极连接，源极与第十五晶体管的漏极连接，漏极与第十五晶体管的栅极连接；

所述温度补偿电路包括：

第七晶体管，其栅极输入信号为VBN，漏极与第三电阻的第二端连接，源极连接第四电阻的第一端；

第八晶体管，其栅极输入信号为VBP，源极与第三电阻的第一端连接，漏极与第四电阻的第二端连接；

第十二晶体管的漏极与第三电阻的第二端连接，源极与第十晶体管的漏极连接，

第十四晶体管的漏极与第四电阻的第二端连接，源极与第十六晶体管的漏极连接。

3.根据权利要求2所述具有温度补偿的轨到轨运算放大器，其特征在于，所述中间电路还包括：

第九晶体管、第十晶体管、第十一晶体管、第十二晶体管为PMOS晶体管，第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管为NMOS晶体管，共同构成镜像结构，分别由输入的PMOS输入对、NMOS输入对的漏电流、第三偏置电压和第二偏置电压共同控制，用于恒定偏置电流电路输出的偏置电流。

4.根据权利要求3所述具有温度补偿的轨到轨运算放大器，其特征在于，所述中间电路还包括：

第十七晶体管，其栅极与第四偏置电压的输出端连接，漏极与第十八晶体管的源极连接，源极与第一电源端连接；

第十八晶体管，其栅极与第三偏置电压的输出端连接，漏极输入信号为VBN并与第十九晶体管的漏极连接；

第十九晶体管，其栅极与漏极连接，源极与第二十晶体管的漏极连接；

第二十晶体管，其栅极与漏极连接，源极与第二电源端连接；

第二十一晶体管，其栅极与漏极连接，源极与第一电源端连接；

第二十二晶体管，其栅极与漏极连接，源极与第二十一晶体管M21的漏极连接，漏极与第二十三晶体管的漏极连接，相连处电压为VBP；

第二十三晶体管，其栅极与第二偏置电压的输出端连接，漏极输入信号为VBN并与第二十二晶体管的漏极连接；

第二十四晶体管，其栅极与第一偏置电压的输出端连接，漏极与第二十三晶体管的源极连接，源极与第二电源端连接；

所述第十九晶体管、第二十晶体管、第二十一晶体管和第二十二晶体管，分别用栅极与漏极相连的连接方式，形成分压电阻。

5.根据权利要求2所述具有温度补偿的轨到轨运算放大器，其特征在于，所述中间电路还包括：第一电容、第二电容、第十二晶体管和第十四晶体管构成米勒补偿电路，用于提升电路稳定性；

其中第一电容的第一端与第十二晶体管的源极连接，

第二电容的第一端第十四晶体管的源极连接，

第一电容和第二电容的第二端分别连接运算放大器的输出端。

6.根据权利要求2所述的具有温度补偿的轨到轨运算放大器，其特征在于，中间电路还包括：第二十五晶体管和第二十六晶体管是电路的泄放开关管，用于释放大电流，保护输出端；其中

第二十五晶体管，其栅极与反向信号PDP连接，漏极与第二十七晶体管的栅极连接，源极与第一电源端连接；

第二十六晶体管，其栅极与反向信号PDN连接，漏极与第二十八晶体管的栅极连接，源极与第二电源端连接。

7. 根据权利要求1所述具有温度补偿的轨到轨运算放大器，其特征在于，

所述偏置电流电路包括

第一电阻，其第一端接入输入电压，第二端与第三十三晶体管漏极连接，

第三十一晶体管，其源极与第一电源端连接，栅极与第三十二晶体管的栅极、第四偏置电压的输出端连接，

第三十二晶体管，其源极与第一电源端连接，漏极与第三十四晶体管的源极连接，栅极与第四偏置电压的输出端连接；

第三十三晶体管，其源极与第三十一晶体管的漏极连接，栅极与第三十四晶体管的栅极连接，漏极与第三十一晶体管的栅极连接；

第三十四晶体管，其漏极与第二电阻的第一端连接，栅极与第三偏置电压的输出端连接；

第三十五晶体管，其栅极与第二电阻的第一端、第二偏置电压的输出端连接，漏极与第二电阻的第二端连接，源极与第三十六晶体管的漏极连接，

第三十六晶体管，其栅极与第二电阻的第二端连接，源极连接第二电源端；

所述第三十一晶体管与所述第三十二晶体管构成电流镜结构，所述第三十三晶体管与所述第三十四晶体管构成电流镜结构。