CN111049486A - 用于运算放大器的偏移电压修整 - Google Patents

用于运算放大器的偏移电压修整 Download PDF

Info

Publication number
CN111049486A
CN111049486A CN201910956072.6A CN201910956072A CN111049486A CN 111049486 A CN111049486 A CN 111049486A CN 201910956072 A CN201910956072 A CN 201910956072A CN 111049486 A CN111049486 A CN 111049486A
Authority
CN
China
Prior art keywords
differential pair
temperature
voltage
current
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910956072.6A
Other languages
English (en)
Other versions
CN111049486B (zh
Inventor
A·普迪拉
C·帕索伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111049486A publication Critical patent/CN111049486A/zh
Application granted granted Critical
Publication of CN111049486B publication Critical patent/CN111049486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45542—Indexing scheme relating to differential amplifiers the IC comprising bias stabilisation means, e.g. DC level stabilisation, and temperature coefficient dependent control, e.g. by DC level shifting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明题为“用于运算放大器的偏移电压修整”。本发明公开了一种运算放大器。该运算放大器基于输入电压激活/耦接晶体管的第一差分对或晶体管的第二差分对到输入。第一晶体管对或第二晶体管对各自用具有随温度恒定的第一部分和与温度成比例的第二部分的电流偏置。通过调整第一部分和第二部分的比率，可以使每个差分对的跨导随温度而相对恒定。每个差分对耦接到修整电流源，修整电流源被调整以减小在每个输出处的电压偏移。运算放大器的所得的电压偏移在输入电压的范围内相对恒定并具有不受修整过程影响的温度系数。

Description

用于运算放大器的偏移电压修整
相关申请的交叉引用
本专利申请要求于2018年10月11日提交的美国临时申请号62/744,449的权益，该专利申请据此全文以引用方式并入。
技术领域
本公开涉及用于运算放大器的偏移电压(VOS)校正(即，修整)，并且更特别地，涉及提供具有随不因修整过程变化的温度(即，温度系数)的变化的修整的偏移电压的电路和方法。
背景技术
包括金属氧化物半导体(即，MOS)晶体管差分输入级的运算放大器可以具有在相当于毫伏(即，mV)的范围内的偏移电压(即，电压偏移，VOS)。然而，高性能应用可能需要相当于微伏(即，μV)的VOS，并且具有低VOS温度系数(即，TC)。在工厂中调整电路以减小VOS(即，修整)是满足这些要求的合适方式。
在一些运算放大器(例如，轨到轨)中，互补输入晶体管对可以用于不同的输入电压。例如，第一输入差分晶体管对(例如，p型)可以在相对低的电压范围内耦接到输入，而第二输入差分晶体管对(例如，n型)可以在相对高的电压范围内耦接到输入。
发明内容
因此，在一个方面，本公开整体描述运算放大器。该运算放大器包括pMOS晶体管的第一差分对，该pMOS晶体管的第一差分对由第一偏置电流(Ibias_p)偏置。第一偏置电流包括随温度恒定的第一部分(Ict_p)和与温度成比例的第二部分(Iptat_p)。第一部分和第二部分的比率产生第一差分对(pMOS对)的第一跨导(gm)，该第一跨导对于一定范围内的温度是基本上恒定的。该运算放大器还包括nMOS晶体管的第二差分对，该nMOS晶体管的第二差分对由第二偏置电流(Ibias_n)偏置。第二偏置电流包括随温度恒定的第一部分(Ict_n)和与温度成比例的第二部分(Iptat_n)。第一部分和第二部分的比率提供第二差分对的第二跨导(gm)，该第二跨导对于该范围内的温度是基本上恒定的。该运算放大器还包括比较器，该比较器基于输入电压(即，输入共模电压，VCM)而激活第一差分对或第二差分对。该运算放大器的输入耦接到激活的差分晶体管对。
该运算放大器还可以包括第一修整电路，该第一修整电路包括第一电流源以产生第一修整电流。第一修整电路可以被配置(例如，通过调整/切换第一电流源)为通过第一差分(pMOS晶体管)对中的pMOS晶体管中的一个pMOS晶体管修整第一偏置电流。该修整校正(即，调整到零伏特)第一差分对的第一电压偏移(VOS)。另外地，运算放大器还可以包括第二修整电路，该第二修整电路包括第二电流源以产生第二修整电流。第二修整电路可以被配置(例如，通过调整/切换第二电流源)为通过第二差分(nMOS晶体管)对中的nMOS晶体管中的一个nMOS晶体管修整第二偏置电流。该修整校正(即，调整到零伏特)第二差分对的第二电压偏移(VOS)。
在一些实施方案中，第一修整电流可以随温度恒定以提供第一电压偏移，该第一电压偏移具有在修整之前和之后基本上相同的第一温度系数。另外地，第二修整电流可以随温度恒定以提供第二电压偏移，该第二电压偏移具有在修整之前和之后基本上相同的第二温度系数。
在另一方面，本公开整体描述用于减小运算放大器中的偏移电压的方法。该方法包括将第一偏置电流施加到晶体管的第一差分对。第一偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分，并且第一部分和第二部分的比率被选择为使得第一差分对的第一跨导在一定范围的温度内是基本上恒定的。该方法还包括通过第一差分对中的晶体管中的一个晶体管产生第一修整电流以修整第一偏置电流来将晶体管的第一差分对的第一电压偏移减小到零伏特。该方法还包括将第二偏置电流施加到晶体管的第二差分对。第二偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分，并且第一部分和第二部分的比率被选择为使得第二差分对的第二跨导在该范围的温度内是基本上恒定的。该方法还包括通过第二差分对中的晶体管中的一个晶体管产生第二修整电流以修整第二偏置电流来将晶体管的第二差分对的第二电压偏移减小到零伏特。
在另一方面，本公开整体描述轨到轨运算放大器。该轨到轨运算放大器包括p型晶体管的第一差分对，该p型晶体管的第一差分对被配置为由第一偏置电流偏置(即，由第一偏置电流激活)。该轨到轨运算放大器还包括第一修整电路，该第一修整电路耦接到p型晶体管的第一差分对，并且被配置为通过p型晶体管对中的p型晶体管中的一个p型晶体管修整第一偏置电流以将第一偏移电压调整到零伏特。该轨到轨运算放大器还包括n型晶体管的第二差分对，该n型晶体管的第二差分对被配置为由第二偏置电流偏置(即，由第二偏置电流激活)。该轨到轨运算放大器还包括第二修整电路，该第二修整电路耦接到n型晶体管的第二差分对，并且被配置为通过n型晶体管对中的n型晶体管中的一个n型晶体管修整第二偏置电流以将第二偏移电压调整到零伏特。
在以下具体实施方式及其附图内进一步解释了前述例示性发明内容，以及本公开的其他示例性目标和/或优点及其实现方式。
附图说明
图1示意性地描绘了运算放大器的一部分和用于减小电压偏移的三种可能方法。
图2示意性地描绘了根据本公开的实施方案的运算放大器。
图3是示出在偏置电流的可能与绝对温度(PTAT)电流百分比成比例的范围内跨导对温度的变化的曲线图。
图4A是示出在修整过程之前在输入电压(VCM)的范围内运算放大器的电压偏移(VOS)的曲线图。
图4B是示出在修整过程之后在输入电压(VCM)的范围内运算放大器的电压偏移(VOS)的曲线图。
图5A是示出在第一输入电压(VCM＝VtrimP)下在修整过程之前和之后在一定温度范围内的VOS的曲线图。
图5B是示出在第二输入电压(VCM＝VtrimN)下在修整过程之前和之后在一定温度范围内的VOS的曲线图。
图6示意性地描绘了用于输入对和修整源激活和用于图2中所示的运算放大器的恒定(ct)电流源的偏置控制的电路部分的细节。
图7示意性地描绘了用于输入对激活和用于图2中所示的运算放大器的PTAT电流源的偏置控制的电路部分的细节。
具体实施方式
本公开描述了具有两个输入级的运算放大器。运算放大器的输入可以耦接到两个输入级中的任一个。可以基于共模输入电压(VCM)与阈值(即，参考)电压(VREF)的比较而确定输入耦接到的特定输入级。每个输入级包括布置为差分对(即，差分放大器)的晶体管对。
第一差分对可以包括两个p型(即，p沟道)金属氧化物半导体场效应晶体管(即，pMOS)，并且可以在相对低的电压范围(例如，VCM<VREF)内耦接到输入。第二差分对可以包括两个n型(即，n沟道)金属氧化物半导体场效应晶体管(即，nMOS)，并且可以在相对高的电压范围(例如，VCM>VREF)内耦接到输入。每个差分对由耦接在一起的晶体管的源极端子处的偏置电流偏置。当耦接到输入时，所选定的差分对的两个栅极端子附接到运算放大器的差分输入端子(IN+,IN-)。差分对的(差分)输出在差分对的漏极端子处。
每个差分对中的两个晶体管在其操作的所有方面是理想地相同的。实践中，存在小的差异(例如，由于制造工艺变化)，从而导致输入偏移电压(VOS)。VOS可以被认为是在输入处施加的电压以在输出处具有零电压。对于常规应用，VOS可能在毫伏(mV)范围内，但是高性能应用可能需要VOS在微伏(μV)范围内。
将运算放大器(即，opamp)的VOS减小到在μV范围内的电压可以通过经由差分对的晶体管中的一个晶体管调整(即，修整)电流以补偿小的差异来实现。可以在制造时(即，经工厂调整的)执行修整。例如，可以针对特定输入电压(VCM)和特定温度(例如，在25摄氏度(℃))修整每个差分对。由于每个差分对中的每个晶体管的操作随温度而变化，因此每个差分对的VOS将具有随温度的某些变化。这种变化称为VOS的温度系数。希望修整不影响(例如，改变)VOS的温度系数(TC)。另外地，由于运算放大器可以适应差分对改变的输入电压(VCM)范围(即，输入对相对于VCM连续地运行)，因此希望在特定温度(例如，25℃)下在VCM下具有小的整体变化(例如，约零伏特)的VOS。
修整运算放大器的输入差分对可以以不同方式完成。图1中示出了三种方法。在第一方法1中，使用修整电阻器(Rtrim)调整输入差分晶体管对10(M1,M2)的偏置。该方法是有损耗的，并且修整电阻器可能增加噪声和温度变化。在第二方法2中，添加辅助差分对15(M1trim,M2trim)以引入抵消输入差分对的VOS的偏移电压。该方法存在复杂性和变化。在第三方法3中，由电流源(Itrim1,Itrim2)控制通过每个晶体管(M1,M2)的偏置电流。可以通过调整在电流源(Itrim1,Itrim2)之间的电流差来调整VOS。本公开描述了基于第三方法3的电路和方法。
本公开描述了用于减小运算放大器的VOS的电路和方法。另外地，所公开的电路和方法适应对针对两个输入差分对(即，pMOS和nMOS)独立地调整VOS的需要，这两个输入差分对通常用在轨到轨输入运算放大器中。
图2示意性地示出了根据本公开的实施方案的轨到轨运算放大器。为了覆盖整个输入电压(VCM)范围，包括互补输入差分对20。第一输入对25包括pMOS晶体管并用于相对低的VCM。第二输入对30包括nMOS器件并用于相对高的VCM。在一些实施方案中，限定VCM在相对低的范围的VCM与相对高的范围的VCM之间的中间范围。在VCM的中间范围内，可以使用第一输入对或第二输入对。第一输入对25和第二输入对30各自具有彼此不同且无关的VOS。
为了在VCM范围内提供基本上恒定的增益和带宽，互补输入对20可以基于VCM被偏置(即，导通)以一次一个地起作用。输入对选择的原因是使运算放大器的第一增益级(即，第一输入对或第二输入对)的跨导(gm)在整个VCM范围内尽可能地保持恒定。在第一输入对25和第二输入对30之间的转变可以在VCM范围内(例如，大致在其中间)的输入电压处发生，其中第一对或第二对正确地起作用。每个对的转变可以通过使用VCM比较器来完成，该比较器将输入电压VCM与参考电压REF进行比较。因此，恒定gm偏置控制块(即，电路)35可以包括一个或多个VCM比较器。例如，恒定gm偏置控制电路35可以包括第一电路部分，第一电路部分具有第一比较器60，第一比较器对应于输入对20的偏置电流的温度部分的常数(即，Ict_p 61和Ict_n 71)。图6中示出了第一电路部分的可能实施方式的细节。同样地，恒定gm偏置控制电路35可以包括第二电路部分，该第二电路部分具有第二比较器80，第二比较器对应于与输入对20的偏置电流的绝对温度部分的比例(即，Iptat_p 83和Iptat_n 93)。图7中示出了第二电路部分的可能实施方式的细节。比较器60和80具有相同的输入(即，在一侧为VREF，而在另一侧为VCM)并串联地运行，以保持在整个输入电压(VCM)范围内输入对20的偏置电流的PTAT(即，ptat)和CT(即，ct)部分之间的恒定比率。
如图2所示，每个互补输入对用两个电流的组合偏置：一个电流与绝对温度成比例(即，ptat)，一个电流随温度恒定(即，ct)。例如，第一输入对25由ptat电流Iptat_p和由恒定CT电流Ict_p偏置，该ptat电流由bias_P_ptat电压确定，该恒定CT电流由bias_P_ct电压确定。第二输入对30由ptat电流Iptat_n和由恒定(CT)电流Ict_n偏置，该ptat电流由bias_N_ptat电压确定，该恒定CT电流由bias_N_ct电压确定。
为了提供良好的噪声性能和保持后续放大器级的偏置随温度恒定，从通过第一输入对25的第一电流源81和第二电流源82(具有由bias_P_ext_ptat电压确定的电流)和通过第二输入对30的第三电流源91和第四电流源92(具有由bias_N_ext_ptat电压确定的电流)的信号路径(即，out_P-、out_P+和out_N-、out_N+)减去PTAT电流。换句话说，仅运算放大器的互补输入对用恒定电流和PTAT电流的组合偏置。所有后续级仅用恒定电流偏置(例如，从通向后续区段的信号路径减去PTAT电流)。以此方式，运算放大器的总电流可以具有最小温度变化，并且总电流消耗可以保持最小。
为了减小VOS，可以用来自电流源的修整电流来修整每个对。如图2所示，用于第一输入对25的修整电流是Itrim_ct_p，而用于第二输入对30的修整电流是Itrim_ct_n。用于每个输入对的修整电流随温度恒定(即，ct)，并且可以被添加到输入对的任一侧(即，每个晶体管)以考虑正偏移和负偏移。可以使用开关器件(即，开关)40来实现选择电流要添加到哪一侧。
所公开的电路和方法的一个方面是在修整之后的VOS的TC(即，Tc_trim)与在修整之前的TC(即，Tc)相同。对于一个可能实施方案，这可以如下完成。首先，将每个输入对设计为在亚阈值区域中操作。其次，使用偏置电流(IBIAS)对每个输入对进行偏置以使每个输入对的跨导(gm)在一定温度内是恒定的，该偏置电流是PTAT(即，温度相关的)电流和CT(即，温度无关的)电流的加权和。当满足这些条件时，可以使用在一定温度内恒定的电流源(ITRIM)来修整输入对以获得在一定温度内恒定且不影响VOS的TC的VTRIM。换句话说，每个对的VOS的TC不受修整影响以减小VOS。这数学地总结在以下等式中：
Figure BDA0002227346220000071
Figure BDA0002227346220000072
Figure BDA0002227346220000073
在一个可能实施方案中，IBIAS(即，来自等式(2))可以从包括两个双极型晶体管的带隙状结构得到并具有等于ΔVBE/R的输出电流，其可以被写为(VT·ln(z))/R，其中z是带隙结构中的两个双极型晶体管的发射极区域之间的倍增因子。换句话说，仔细地控制IBIAS允许温度相关变量(即，热电压，VT)从跨导等式(gm)中消除，并且剩下与温度无关的那些。因此，由于gm随温度恒定，因此可以通过使用随温度恒定的电流(ITRIM)进行修整来使VTRIM随温度恒定。
修整可以包括通过在弱反相操作区域(即，亚阈值区域)中偏置输入对来使初始VOS偏移温度漂移(即，温度系数(TC)尽可能小)。修整还包括使用主要地为PTAT的偏置电流以使输入对的跨导随温度恒定。然后，可以使用随温度恒定的修整电流来调整VOS，以获得具有相比其初始(即，未调整的)值相对不变的热系数的修整的VOS。例如，第一输入对25可以使用主要PTAT的和电流(即，Iptat_p+Ict_p)来偏置，并且用恒定修整电流Itrim_ct_p进行修整。对于该对中的每个晶体管，偏置电流可以被分成相等部分(即，(Iptat_p)/2+(Ict_p)/2)。此外，从信号路径中减去电流Iptat_p/2，并且将Ict_p/2传递到下一个放大器级。类似地，第二对30可以使用主要PTAT的和电流(即，Iptat_n+Ict_n)来偏置，并且用恒定修整电流Itrim_ct_n进行修整。对于该对中的每个晶体管，偏置电流可以被分成相等部分(即，(Iptat_n)/2+(Ict_n)/2)。此外，从信号路径中减去电流Iptat_n/2，并且将Ict_n/2传递到下一个放大器级。
图3示出了有助于理解如何使用包括一定百分比的PTAT电流和一定百分比的CT恒定电流的偏置电流使跨导(gm)随温度恒定(例如，IBIAS＝(m)IPTAT+(1-m)ICONST)。具体地，图3示出了针对通过Iptat/(IBIAS)％计算的各种百分比45的y轴上的gm对x轴上的温度，其中IBIAS是IPTAT和ICONST的数学组合。百分比45可以在约91％和4％之间变化，其中曲线图的右侧的图例中的箭头示出增大的百分比。如图所示，通过调整IBIAS中IPTAT的百分比，可以调整gm随温度的变化。基于该原理，可以确定偏置电流，对于该偏置电流，gm在一定温度范围(例如，-40摄氏度至125摄氏度)内是基本上恒定的。作为参考，点P处的跨导在约35℃的温度下可以是约2.05毫西门子(mS)。对于具有大的变化(例如，约4％)的百分比，跨导可以在例如约1.65mS(在高温下)与约2.55mS(在低温下)之间变化。
图4A是示出在修整之前在输入电压(VOS)的范围内图2中的运算放大器的电压偏移(VCM)的曲线图。该曲线图示出了作为输入电压(VCM)(即，水平轴线)的函数的偏移电压(VOS)(即，垂直轴线)，输入电压的范围为从零伏特(即，VCM＝0)到电源电压(即，VCM＝Vdd)。在可能实施方式中，电源电压为5.5V。图4A中所示的VOS变化。例如，在0V至5.5V的VCM范围内，VOS可能变化了-180μV和650μV。数据表明VOS在约参考电压(VREF)下的显著变化(例如，ΔVOS＝830μV)，其对应于第一输入差分对50和第二输入差分对55之间的转变。可以针对范围从约-50摄氏度(℃)至150℃的各种温度绘制每条数据线(如曲线图的右侧的图例所示，其中由箭头示出增大的温度)。在特定输入电压(VCM)处的迹线之间的VOS的变化由在特定VCM处的温度系数(TC)描述。
图4B是示出在修整之后在输入电压(VCM)的范围内图2中的运算放大器的电压偏移(VOS)的曲线图。如在前一个图(参见图4A)中那样，该曲线图示出了作为输入电压(VCM)的函数的偏移电压(VOS)，该输入电压的范围从零伏特到电源电压(例如，Vdd＝5.5V)。在可能实现方式中，图4B中所示的VOS可以例如在约-75μV与150μV之间变化(即，ΔVOS_trim＝225μV)。数据表明每个输入差分对的VOS通常已经减小(例如，从约600μV至小于50μV)，并且修整减小在VCM的一定范围(例如，0V至5.5V)内VOS的整体变化(即，ΔVOS>ΔVOS_trim)。如前所述，针对各种温度(例如，在-50℃至150℃的范围内)绘制数据，如曲线图的右侧的图例中所示，该图例对应于图4A中的图例。修整可以在特定温度下校正(即，减小到零伏特，使得成约零伏特等)VOS。图4B示出了在修整之后，在特定温度(例如，25℃)下，对于输入电压范围(VCM)的大部分，VOS可能最接近零。对每个输入差分对的修整是独立地执行的，并且可能导致每个输入差分对的ITRIM值不同且无关。不同温度曲线排列在修整之前和之后相同，这表明了TC没有改变。这在以下图中得到验证。
基于来自图4A和图4B的数据的图5A是示出在一定温度范围(例如，-50℃至150℃)内VOS的值(例如，pMOS为-160μV至6μV，而pMOS修整为-65μV至84μV)的曲线图。在一些实施方式中，VDD可以是例如5.5V，而Vcm可以是例如2.8V。该曲线图是针对特定输入电压(即，VCM＝VtrimP，如图4A和图4B所示)，其中第一差分对(即，pMOS对)被修整。绘制两条曲线以示出在修整之前(即，pMOS)和之后(即，pMOS修整)的VOS。这里，VCM＝VtrimP。在一些实施方式中，可以在25℃下将VOS从例如约-85μV修整为约-6μV。绘制附加的线性曲线拟合线(即，线性(pMOS)和线性(pMOS)修整)。从这些中可以观察到，VOS相对于温度(即，温度系数)的变化(即，斜率)不会因修整而发生显著改变。例如，在一些实施方式中，在修整之前的TC可以是约0.85，而在修整之后的TC可以是约0.77(即，小于10％的变化)。
基于来自图4A和图4B的数据的图5B是示出在一定温度范围(即，-50℃至150℃)内VOS(例如，nMOS为584μV至627μV，而nMOS修整为-32μV至57μV)的曲线图。在一些实施方式中，Vdd可以是例如5.5V，而Vcm可以是例如4.9V。该曲线图是针对特定输入电压(即，VCM＝VtrimN，如图4A和图4B所示)，其中第二差分对(即，nMOS对)被修整。绘制两条曲线以示出在修整之前(即，nMOS)和之后(即，nMOS修整)的VOS。在一些实施方式中，在VCM＝VtrimN时，可以在25℃下将VOS从例如约600μV修整为约-1.3μV。绘制附加的线性曲线拟合线(即，线性(nMOS)和线性(nMOS)修整)。从这些中可以观察到，VOS相对于温度(即，温度系数)的变化(即，斜率)不会因修整而发生显著改变。例如，在一些实施方式中，在修整之前的TC可以是约0.24，而在修整之后的TC可以是约0.43。
图6示意性地描绘了用于输入对和修整源激活和用于CT电流源的偏置控制的电路部分的细节。特别地，示出了VCM比较器60、pMOS输入修整源65和恒定偏置电流源(Ict_p)61、nMOS输入修整源70和恒定偏置电流源(Ict_n)71。pMOS输入修整源65和nMOS输入修整源70包括在用于运算放大器的修整电路中。对于所示的实施方案，VCM比较器的第一输入连接到参考电压(VREF)，该参考电压是从可能VCM的范围内选择的。VCM比较器的第二输入由一对MOS器件(P6,P7)构成，这两个器件由运算放大器的两个输入控制。控制输入对的偏置(即，随温度恒定的偏置部分)的相同VCM比较器用于控制每个对的偏移电压校正。该特征在图2和图6中示出，其中Pcom节点是pMOS输入对的偏置节点，而outP-节点和out P+节点是用于该对的偏移校正的节点。可观察到，偏置电流和修整电流都由VCM比较器的相同输入(即，由放大器的输入驱动的输入)控制。pMOS输入修整源65用作电流源，其为pMOS互补25对提供恒定修整电流，如图2所示(即，提供Itrim_ct_p的电流源65)。nMOS输入修整源70用作电流源，其为nMOS互补30对提供恒定修整电流，如图2所示(即，提供Itrim_ct_n的电流源70)。
图7示意性地描绘了用于图2中所示的运算放大器的PTAT电流源的偏置控制的电路部分的细节。图7中所示的电路部分使用恒定gm偏置控制电路35的VCM比较器80来操控PTAT电流。PTAT电流显著地高于图6中所示的电路所产生的恒定电流，并且它仅用于偏置输入对，以保持器件的gm在一定温度范围内保持恒定。这对于在一定温度范围内用恒定电压进行修整并由此限制偏移的温度系数的减小是必要的。关于第一输入对25，图7中所示的晶体管N2和N5可以作为电流源操作，各自提供电流Iptat_p的一半。例如，当如图7所示的那样配置时，晶体管N2可以作为从第一输入对25吸收(Iptat_p)/2的电流源81操作。同样地，当如图7所示的那样配置时，晶体管N5可以作为从第一输入对25吸收(Iptat_p)/2的电流源82操作。关于第二输入对30，图7中所示的晶体管P8和P10可以作为电流源操作，各自提供电流Iptat_n的一半。例如，当如图7所示的那样配置时，晶体管P8可以作为向第二输入对30供应(Iptat_n)/2的电流源91操作。同样地，当如图7所示的那样配置时，晶体管P10可以作为向第二输入对30供应(Iptat_n)/2的电流源92操作。
本公开可以被实现为用于减小运算放大器中的偏移电压的方法。该方法包括将第一偏置电流施加到晶体管的第一差分对。第一偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分。第一部分和第二部分的比率可以被选择为使得第一差分对的第一跨导对于在一定范围内的温度是基本上恒定的。该方法还包括通过第一差分对中的晶体管中的一个晶体管产生第一修整电流以修整第一偏置电流来将晶体管的第一差分对的第一电压偏移减小到零伏特。该方法还包括将第二偏置电流施加到晶体管的第二差分对。第二偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分。第一部分和第二部分的比率可以被选择为使得第二差分对的第二跨导对于在一定范围内的温度是基本上恒定的。该方法还包括通过晶体管的第二差分对中的晶体管中的一个晶体管产生第二修整电流以修整第二偏置电流来将晶体管的第二差分对的第二电压偏移减小到零伏特。
在该方法的可能实施方式中，晶体管的第一差分对包括pMOS晶体管，并且晶体管的第二差分对包括nMOS晶体管。
在另一个可能实施方式中，该方法还包括：基于输入电压输入而激活晶体管的第一差分对或晶体管的第二差分对；以及将输入耦接到激活的差分晶体管对。
在该方法的另一个可能实施方式中，第一电压偏移具有基本上不受第一偏置电流的修整影响的第一温度系数，并且第二电压偏移具有基本上不受第二偏置电流的修整影响的第二温度系数。
在另一个可能实施方式中，该方法还包括：从第一差分对的输出减去第一偏置电流的与绝对温度成比例的第二部分，使得仅随温度恒定的第一部分被传输到运算放大器中的后续级；以及从第二差分对的输出减去第二偏置电流的与绝对温度成比例的第二部分，使得仅随温度恒定的第一部分被传输到运算放大器中的后续级。
在另一个可能实施方式中，该方法还包括：在亚阈值区域中操作晶体管的第一差分对，以及在亚阈值区域中操作晶体管的第二差分对。
在说明书和/或附图中，已经公开了典型的实施方案。本公开不限于此类示例性实施方案。术语“和/或”的使用包括相关联的列出条目中的一个或多个的任何组合和所有组合。附图是示意性表示并且因此未必按比例绘制。除非另有说明，否则特定术语已经用于一般性和描述性意义而不是用于限制性目的，并且本文使用的所有技术和科学术语具有与本领域的普通技术人员通常理解的含义相同的含义。
应当理解，在前述描述中，当元件诸如层、区域、衬底或部件被提及为在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦接到另一个元件时，该元件可以直接地在另一个元件上，连接到或耦接到另一个元件上，或者可以存在一个或多个中间元件。相比之下，当元件被提及为直接地在另一个元件或层上、直接地连接到另一个元件或层、或直接地耦接到另一个元件或层时，不存在中间元件或层。虽然具体实施方式可能不会通篇使用术语直接地在……上、直接地连接到……、或直接地耦接到……，但是被示出为直接地在元件上、直接地连接或直接地耦接的元件能够被如此提及。本专利申请的权利要求书(如果存在的话)可以被修正以叙述在说明书中描述或在附图中示出的示例性关系。
一些实施方式可以使用各种半导体处理和/或封装技术实现。一些实施方式可以使用与半导体衬底相关联的各种类型的半导体处理技术实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述的那样说明，但是本领域的技术人员现在将想到许多修改、替代、变化和等同物。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改和变化。应当理解，这些修改和变化仅仅以举例而非限制的方式呈现，并且可以进行在形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以以任何组合进行组合。本文所述的实施方式可以包括所描述的不同的实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (13)

1.一种运算放大器，包括：
pMOS晶体管的第一差分对，所述第一差分对由第一偏置电流偏置，所述第一偏置电流具有随温度恒定的第一部分和与绝对温度成比例的第二部分，该第一部分和第二部分的比率产生所述第一差分对的第一跨导，所述第一跨导对于在一定范围内的温度是基本上恒定的；
nMOS晶体管的第二差分对，所述第二差分对由第二偏置电流偏置，所述第二偏置电流具有随温度恒定的第一部分和与绝对温度成比例的第二部分，该第一部分和第二部分的比率产生所述第二差分对的第二跨导，所述第二跨导对于在所述范围内的温度是基本上恒定的；和
比较器，所述比较器基于在输入处的输入电压来激活所述第一差分对或所述第二差分对。
2.根据权利要求1所述的运算放大器，其中当所述输入电压小于参考电压时，所述比较器将所述输入耦接到所述第一差分对，并且其中当所述输入电压大于所述参考电压时，所述比较器将所述输入耦接到所述第二差分对。
3.根据权利要求1所述的运算放大器，还包括：
第一修整电路，所述第一修整电路包括产生第一修整电流的第一电流源，所述第一修整电路能够被配置为修整通过所述pMOS晶体管的第一差分对中的pMOS晶体管中的一个pMOS晶体管的所述第一偏置电流以校正所述第一差分对的第一电压偏移；和
第二修整电路，所述第二修整电路包括产生第二修整电流的第二电流源，所述第二修整电路能够被配置为修整通过所述nMOS晶体管的第二差分对中的nMOS晶体管中的一个nMOS晶体管的所述第二偏置电流以校正所述第二差分对的第二电压偏移。
4.根据权利要求3所述的运算放大器，其中：
由所述第一修整电流将所述第一电压偏移调整为在约25摄氏度处约零伏特，所述第一修整电流随温度恒定以提供具有第一温度系数的所述第一电压偏移，所述第一温度系数在修整之前和之后是基本上相同的；并且
由所述第二修整电流将所述第二电压偏移调整为在约25摄氏度处约零伏特，所述第二修整电流随温度恒定以提供具有第二温度系数的所述第二电压偏移，所述第二温度系数在修整之前和之后是基本上相同的。
5.根据权利要求1所述的运算放大器，其中：
从所述第一差分对的输出减去所述第一偏置电流的与绝对温度成比例的第二部分，使得仅随温度恒定的第一部分被传输到所述运算放大器中的后续级；并且
从所述第二差分对的输出减去所述第二偏置电流的与绝对温度成比例的第二部分，使得仅随温度恒定的第一部分被传输到所述运算放大器中的后续级。
6.根据权利要求1所述的运算放大器，其中：
在亚阈值区域内操作所述pMOS晶体管的第一差分对；并且
在亚阈值区域中操作所述nMOS晶体管的第二差分对。
7.一种用于减小运算放大器中的偏移电压的方法，所述方法包括：
将第一偏置电流施加到晶体管的第一差分对，所述第一偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分，该第一部分和第二部分的比率被选择为使得所述第一差分对的第一跨导对于在一定范围内的温度是基本上恒定的；
产生第一修整电流以修整通过所述第一差分对中的晶体管中的一个晶体管的所述第一偏置电流来将所述晶体管的第一差分对的第一电压偏移朝着零伏特减小；
将第二偏置电流施加到晶体管的第二差分对，所述第二偏置电流包括随温度恒定的第一部分和与绝对温度成比例的第二部分，该第一部分和第二部分的比率被选择为使得所述第二差分对的第二跨导对于在一定范围内的温度是基本上恒定的；以及
产生第二修整电流以修整通过所述晶体管的第二差分对中的晶体管中的一个晶体管的所述第二偏置电流来将所述晶体管的第二差分对的第二电压偏移朝着零伏特减小。
8.根据权利要求7所述的用于减小运算放大器中的偏移电压的方法，还包括：
在亚阈值区域中操作第一差分对晶体管；以及
在亚阈值区域中操作第二差分对晶体管。
9.一种轨到轨运算放大器，包括：
p型晶体管的第一差分对，所述p型晶体管的第一差分对被配置为由第一偏置电流偏置；
第一修整电路，所述第一修整电路耦接到所述p型晶体管的第一差分对，并且被配置为修整通过p型晶体管对中的p型晶体管中的一个p型晶体管的所述第一偏置电流以将第一偏移电压朝着零伏特调整；
n型晶体管的第二差分对，所述n型晶体管的第二差分对被配置为由第二偏置电流偏置；和
第二修整电路，所述第二修整电路耦接到所述n型晶体管的第二差分对，并且被配置为修整通过n型晶体管对中的n型晶体管中的一个n型晶体管的所述第二偏置电流以将第二偏移电压朝着零伏特调整。
10.根据权利要求9所述的轨到轨运算放大器，其中：
所述第一偏置电流具有随温度恒定的第一部分和与绝对温度成比例的第二部分，该第二部分的量被选择为使得所述第一差分对的第一跨导在一定温度范围内是基本上恒定的；并且
所述第二偏置电流具有随温度恒定的第一部分和与绝对温度成比例的第二部分，该第二部分的量被选择为使得所述第二差分对的第二跨导在一定温度范围内是基本上恒定的。
11.根据权利要求9所述的轨到轨运算放大器，还包括偏置控制电路，所述偏置控制电路包括比较器，所述比较器被配置为控制(i)所述第一偏置电流以激活所述第一差分对或(ii)所述第二偏置电流以激活所述第二差分对，该控制基于输入共模电压与阈值电压的比较。
12.根据权利要求11所述的轨到轨运算放大器，其中：
所述第一修整电路通过所述偏置控制电路与所述第一差分对同时激活，并且被配置为使用随温度恒定的第一修整电流调整所述第一偏移电压，使得所述第一电压偏移的第一温度系数不受修整影响；并且
所述第二修整电路通过所述偏置控制电路与所述第二差分对同时激活，并且被配置为使用随温度恒定的第二修整电流调整所述第二偏移电压，使得所述第二电压偏移的第二温度系数不受修整影响，所述第一偏移电压和所述第二偏移电压在修整之后近似相同。
13.根据权利要求12所述的轨到轨运算放大器，其中：
所述p型晶体管是在亚阈值区域中操作的pMOS晶体管；并且
所述n型晶体管是在亚阈值区域中操作的nMOS晶体管。
CN201910956072.6A 2018-10-11 2019-10-10 用于运算放大器的偏移电压修整 Active CN111049486B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862744449P 2018-10-11 2018-10-11
US62/744,449 2018-10-11
US16/530,192 US10924066B2 (en) 2018-10-11 2019-08-02 Offset voltage trimming for operational amplifiers
US16/530,192 2019-08-02

Publications (2)

Publication Number Publication Date
CN111049486A true CN111049486A (zh) 2020-04-21
CN111049486B CN111049486B (zh) 2024-03-01

Family

ID=70160799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910956072.6A Active CN111049486B (zh) 2018-10-11 2019-10-10 用于运算放大器的偏移电压修整

Country Status (2)

Country Link
US (1) US10924066B2 (zh)
CN (1) CN111049486B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733447A (zh) * 2022-11-16 2023-03-03 北京无线电测量研究所 一种具有温度补偿的轨到轨运算放大器
CN116805859A (zh) * 2023-08-28 2023-09-26 江苏润石科技有限公司 一种运算放大器失调电压调控电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929769B2 (en) 2021-05-28 2024-03-12 Skyworks Solutions, Inc. Power amplifier trimming based on coefficients for digital pre-distortion

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285258B1 (en) * 1998-08-27 2001-09-04 Mitsumi Electric Co., Ltd. Offset voltage trimming circuit
US20030155975A1 (en) * 2002-02-19 2003-08-21 Texas Instruments Incorporated Method and circuit for trimming offset and temperature drift
CN101213740A (zh) * 2005-06-29 2008-07-02 德克萨斯仪器股份有限公司 与温度无关的放大器偏移修整电路
US20100308886A1 (en) * 2009-06-08 2010-12-09 Sanyo Electric Co., Ltd. Offset cancelling circuit
US20120139638A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Methods and Circuits for Controlling Amplifier Gain Over Process, Voltage, and Temperature
CN102656798A (zh) * 2010-01-26 2012-09-05 密克罗奇普技术公司 仪器放大器校准方法、系统及设备
US20150207497A1 (en) * 2014-01-20 2015-07-23 Via Technologies, Inc. Low-offset bandgap circuit and offset-cancelling circuit therein
US20170155386A1 (en) * 2015-11-30 2017-06-01 Silicon Laboratories Inc. Apparatus for Offset Correction in Electronic Circuitry and Associated Methods
US20180234062A1 (en) * 2017-02-10 2018-08-16 Stmicroelectronics S.R.L. Triangular-wave voltage generator and corresponding class-d amplifier circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614302B2 (en) * 2001-03-12 2003-09-02 Rohm Co., Ltd. CMOS operational amplifier circuit
US6696894B1 (en) 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
US7170347B1 (en) 2003-11-17 2007-01-30 National Semiconductor Corporation Offset trim circuit and method for a constant-transconductance rail-to-rail CMOS input circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285258B1 (en) * 1998-08-27 2001-09-04 Mitsumi Electric Co., Ltd. Offset voltage trimming circuit
US20030155975A1 (en) * 2002-02-19 2003-08-21 Texas Instruments Incorporated Method and circuit for trimming offset and temperature drift
CN101213740A (zh) * 2005-06-29 2008-07-02 德克萨斯仪器股份有限公司 与温度无关的放大器偏移修整电路
US20100308886A1 (en) * 2009-06-08 2010-12-09 Sanyo Electric Co., Ltd. Offset cancelling circuit
CN102656798A (zh) * 2010-01-26 2012-09-05 密克罗奇普技术公司 仪器放大器校准方法、系统及设备
US20120139638A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Methods and Circuits for Controlling Amplifier Gain Over Process, Voltage, and Temperature
US20150207497A1 (en) * 2014-01-20 2015-07-23 Via Technologies, Inc. Low-offset bandgap circuit and offset-cancelling circuit therein
US20170155386A1 (en) * 2015-11-30 2017-06-01 Silicon Laboratories Inc. Apparatus for Offset Correction in Electronic Circuitry and Associated Methods
US20180234062A1 (en) * 2017-02-10 2018-08-16 Stmicroelectronics S.R.L. Triangular-wave voltage generator and corresponding class-d amplifier circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733447A (zh) * 2022-11-16 2023-03-03 北京无线电测量研究所 一种具有温度补偿的轨到轨运算放大器
CN115733447B (zh) * 2022-11-16 2024-05-03 北京无线电测量研究所 一种具有温度补偿的轨到轨运算放大器
CN116805859A (zh) * 2023-08-28 2023-09-26 江苏润石科技有限公司 一种运算放大器失调电压调控电路及方法
CN116805859B (zh) * 2023-08-28 2023-11-07 江苏润石科技有限公司 一种运算放大器失调电压调控电路及方法

Also Published As

Publication number Publication date
CN111049486B (zh) 2024-03-01
US10924066B2 (en) 2021-02-16
US20200119698A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN111049486B (zh) 用于运算放大器的偏移电压修整
US9891650B2 (en) Current generation circuit, and bandgap reference circuit and semiconductor device including the same
KR100871111B1 (ko) 온도 보상 트랜지스터 장치 및 온도 보상 방법
US7495507B2 (en) Circuits for generating reference current and bias voltages, and bias circuit using the same
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN109308089B (zh) 具有适应电压的参考电压发生器及集成电路芯片
US8476967B2 (en) Constant current circuit and reference voltage circuit
JP2007184688A (ja) バイアス回路
US9742397B2 (en) Apparatus for offset correction in electronic circuitry and associated methods
KR101944359B1 (ko) 밴드갭 기준전압 발생기
US7446607B2 (en) Regulated cascode circuit, an amplifier including the same, and method of regulating a cascode circuit
US20080258798A1 (en) Analog level shifter
US9740232B2 (en) Current mirror with tunable mirror ratio
US10574200B2 (en) Transconductance amplifier
US8054156B2 (en) Low variation resistor
US20160062385A1 (en) Generating a current with inverse supply voltage proportionality
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
JP2000114891A (ja) 電流源回路
US20130088286A1 (en) Method of generating multiple current sources from a single reference resistor
US20030169111A1 (en) Operational amplifier input stage and method
JP2550871B2 (ja) Ｃｍｏｓ定電流源回路
US20090058390A1 (en) Semiconductor device with compensation current
GB2475624A (en) Compensating for leakage current in a current mirror
US20130328621A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant