CN101213740A - 与温度无关的放大器偏移修整电路 - Google Patents

与温度无关的放大器偏移修整电路 Download PDF

Info

Publication number
CN101213740A
CN101213740A CN200680023530.1A CN200680023530A CN101213740A CN 101213740 A CN101213740 A CN 101213740A CN 200680023530 A CN200680023530 A CN 200680023530A CN 101213740 A CN101213740 A CN 101213740A
Authority
CN
China
Prior art keywords
fet
input
current
grid
biasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680023530.1A
Other languages
English (en)
Inventor
A·H·阿特拉什
S·卡拉穆图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101213740A publication Critical patent/CN101213740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45291—Indexing scheme relating to differential amplifiers the active amplifying circuit [AAC] comprising balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45322—One or more current sources are added to the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种具有温度补偿偏移校正的运算放大器。第一场效应晶体管(FET)和第二场效应晶体管的栅极被连接以接收输入信号，并且第一FET和第二FET被连接在一起以接收第一偏置电流，并连接到第一电流反射镜的各侧。校正放大器具有第一和第二校正场效应晶体管(MP1，MP2)，它们连接在一起以接收第二偏置电流，并连接到第二电流反射镜(MN1，MN2)的各侧。电阻器(R2)被设置为在其两端提供固定的电压，电阻的一个接线端连接到第一校正FET1的栅极，并且另一个接线端连接到第二校正FET的栅极。也提供偏置电路以传导来自第二校正FET的“额外的”电流并形成第三电流反射镜，所述“额外的”电流是被流过第二电流反射镜的电流反射作用截断的。

Description

与温度无关的放大器偏移修整电路
发明领域
【0001】本发明涉及运算放大器电路，并且更具体地涉及用于降低这类电路中输入电压之间偏移的方法和电路。
背景技术
【0002】运算放大器，或者“运放”，被广泛地用于放大两个输入电压之差的电子电路中。理想地，对于两个输入两端的电压之间的零差值，运放的输出也是零。然而，实际的运放对于零输入一般产生一些非零输出电压。使放大器提供零输出电压的输入两端施加的电压被称作“输入偏移电压”。
【0003】在运放中，对于零输入产生非零输出的不平衡是由输入电路中的偏差引起的，例如由于为运放所共用的两个差动输入晶体管之间的不匹配。这些偏差可能系统地或者随机地出现。
【0004】系统偏差一般可以通过认真设计而被基本消除。随机的不匹配也可以通过认真设计而被降低，但是由于集成电路制造工艺中出现的偏差，总是存在于实际集成电路中。为了校正随机的不匹配的影响，通常使用修整电路。这种电路可以降低随机为匹配的影响，但是也可能把与温度有关(temperature-dependent)的因素引入所需的输入偏移电压中。
【0005】图1是显示具有修整类型偏移校正电路的典型的现有技术运放的电路图。在该电路中，放大器电路11具有P型场效应晶体管(“PFET”)输入器件MPamp1和MPamp2，它们的栅极分别构成放大器的负输入AMINUS和正输入APLUS。偏移校正由校正电路12提供。N型场效应晶体管(“NFET”)MN5被偏置电压nbias偏置，以提供通过一系列电流反射镜MP4∶MP5-8的依比例缩放的恒定电流。开关MNsw1-4允许选择所需的依比例缩放的电流水平。这些电流引脚是典型的二进制加权的，允许有24个可利用的修整设置。产生的依比例缩放的电流通过电流反射镜MN4∶MN6再次被依比例缩放，并且依照选择信号b4的符号被指向放大器的正侧或者负侧。一般而言，这种修整电流在器件MPamp1和MPamp2之间产生不匹配电流，不匹配电流在输入APLUS和AMINUS之间强加不匹配电压，目的是准确地抵消器件MPamp1和MPamp2之间存在的随机不匹配。
【0006】用于器件MN5的偏置电压nbias一般通过使用具有固定的电流源的电流反射镜产生，比如图2显示的电路，在该电路中恒定电流源Itrim设置通过NFET器件MN3的偏置电压。实际上，来自电流源Itrim的恒定电流被反射通过NFET器件MN5(图1)。这带来的问题是比如图1和2中由固定电流产生的输入偏移电压随温度不是恒定的。在较高的温度时通过器件MPamp1和MPamp2的相同的电流不匹配产生的电压偏移比在较低的温度时产生的电压偏移大。因此，由固定的电流源Itrim产生的偏移修整具有温度系数。
【0007】校正这种温度系数的修整电路的一个例子在2002年5月28日出版的Jacobs的美国专利第6,396,339号中公开。在该专利中公开的发明补偿了制造工艺和温度漂移的不匹配，而不需要现有技术的方法中一般使用的另外的温度补偿电路。它是通过在运放的两侧均衡泄漏电流实现的。
【0008】然而，虽然在Jacobs的专利中公开的发明代表技术领域中的显著进步，但是它没有彻底地解决放大器偏移修整随温度漂移的问题。
发明内容
【0009】本发明提供了具有温度补偿偏移校正的运算放大器。放大器包括运算放大器电路，运算放大器电路的第一输入场效应晶体管(FET)的栅极被连接以接收第一输入信号，第二输入FET的栅极被连接以接收第二输入信号，第一输入FET和第二输入FET被连接到一起以接收第一偏置电流，并且也被连接到第一电流反射镜的各侧。校正放大器电路也被提供，其有具有栅极的第一校正FET和有栅极的第二校正FET，第一校正FET和第二校正FET被连接到一起以接收第二偏置电流，并且也被连接到第二电流反射镜的各侧。电阻器被设置成在其两端提供固定的电压，电阻器的一个接线端被连接到第一校正FET的栅极，电阻器的另一个接线端被连接到第二校正FET的栅极。第一偏置FET被连接以传导来自第二校正FET的“额外的”电流，所述“额外的”电流是被来自流过第二电流反射镜的电流反射作用截断的。第二偏置FET与第一偏置FET以电流反射镜配置连接以形成第三电流反射镜，并且被配置成反射和依比例缩放通过第一偏置FET到选择的第一输入FET和第二输入FET中的一个的电流。
【0010】从本发明下面的细节描述，与附图联系在一起，本发明的这些和其他的方面和特征对于本领域的技术人员是显而易见的。
附图说明
【0011】图1(现有技术)是表示具有修整类型偏移校正电路的现有技术运放的电路图。
【0012】图2(现有技术)是用于图1表示现有技术的偏置电压产生电路的电路图。
【0013】图3是依照本发明的优选实施例，具有修整类型偏移校正电路的运放的电路图。
具体实施方式
【0014】下面详细地讨论不同实施例的制造和使用。然而，应该意识到本发明提供许多可用的发明概念，这些概念可以体现在许多种特定的环境中。讨论的特定实施例只是说明制造和使用本发明的特定方法，并不限制本发明的范围。
【0015】一般而言，本发明产生修整电流，其随温度自动地调节幅值以提供恒定的输入电压偏移。因此，它可以和下述方法一起使用：该方法通过补偿影响随温度变化的总的输入电压偏移漂移的其他与温度有关的因素来解决随温度的偏移漂移。比如Jacobs专利中的方法，其设法降低泄漏电流对放大器偏移的影响。或者，它可以被单独使用以提供随温度变化的输入电压偏移问题的实质性方案。
【0016】图3是显示本发明的优选实施例30的电路图，其本质上是校正放大器。电路30中，与温度无关(temperature-independent)的参考电压被用于产生偏置电流，偏置电流被用作产生偏置电压nbias_temp的基础，偏置电压nbias_temp又被用于产生偏移电流。因此，偏置电流基于温度和固定的参考电压自动地调节，并且也随温度自动地调节偏移电流以稳定输入偏移电压。偏置电压nbias_temp可以用于偏置电路，比如图1的电路，其中偏置电压nbias_temp代替偏置电压nbias使用。
【0017】在电路30中，电阻器R1、R2和R3被串联连接在电源电压Vdd和地之间以形成分压器。电阻器R1和R2的连接节点被连接到PFET器件MP1的栅极，同时电阻器R2和R3的连接节点被连接到PFET器件MP2的栅极。器件MP1和MP2的源极被连接在一起并被连接到PFET器件MP3的漏极，MP3的源极被连接到Vdd并且MP3的栅极被连接以接收偏置电压Pbias，Pbias优选地与施加到图1的放大器11中相应的器件MPamp3的偏置电压Pbias相同，假定校正放大器30与放大器11比较，有完全相同的参数。要注意电路不需要是完全相同的，但可以，例如在偏置电流和器件比率上可以相对于另一个依比例缩放。或者，对两个放大器而言Pbias电压可以是相同的，并且用相应的电流源器件MP3和MPamp3完成缩放。
【0018】器件MP1的漏极被连接到NFET器件MN1的漏极和栅极，同时器件MP2的漏极被连接到NFET器件MN2的漏极和栅极，器件MP1的漏极被连接到NFET器件MN1和MN2的漏极和栅极，并且MN1和MN2的源极连接到地，栅极以电流反射镜配置连接在一起。器件MP2和MN2的连接节点被连接到NFET器件MN3的漏极和栅极，MN3的源极被连接到地。器件MN3的栅极提供偏置电压nbias_temp。
【0019】工作中，固定的电压出现在用于在器件MP1和MP2之间强加电压偏移的电阻器R2的两端，器件MP1和MP2包括校正放大器的输入器件。电阻器R1、R2和R3的大小R1、R2和R3是基于图1的放大器11的输入器件MPamp1和MPamp2两端期望的偏移和Vdd的幅值分别选择的。如下面描述的，示例性的Vdd为5V时，一般的值是R1＝40kΩ，R2＝4kΩ和R3＝56kΩ。这些值导致校正放大器30的输入器件MP1和MP2两端200mV的电压差，该电压差是希望放大器11的器件MPamp1和MPamp2偏移的所选择倍数。
【0020】校正放大器工作以模拟要被修整的放大器的输入级，例如图1的放大器11。因此，器件MP1和MP2的栅极之间的电压差在它们之间强加电流偏移。然而，器件MN1∶MN2具有相同的电流，因为它们被配置为电流反射镜。流过器件MP2的额外的电流流过器件MN3并且通过这个额外的电流产生的偏置电压nbias_temp被反射到修整电路的输入偏置晶体管，例如图1的器件MN5。因为这个偏置电压是从固定的电压偏移产生的，所以它自动地调节温度变化，从而在正被修整的放大器中产生相同的偏移，即，温度补偿的。
【0021】在特定环境应用本发明的原理的电路设计者应该注意偏移修整是毫伏数量级，例如2mV。尝试在电阻器两端产生建立诱导偏移的电压的固定偏移，例如，图3中的电阻器R2，在这个范围将引起由器件MP1和MP2之间的任何不匹配产生的偏置电流中的误差。为了避免这个问题，强加的偏移应该在期望校正的较大倍数的幅值产生，例如100倍缩放比例，如上面讨论的实施例中。之后校正电流通过比例式电流反射镜比率MN5∶MN3，MP4∶MP5-8和MN4∶MN6按比例减小。
【0022】尽管本发明及其优势已经被详细地描述，应该理解在这里可以做出不同的改变、代替和变化，而不偏离所要求保护的发明的范围。例如，当然，图3中电压的极性和电路的元件是可以颠倒的。另外，如上面提到的，对于设计者而言缩放比例考虑因素是必然要选择的。进一步地，可以构思利用固定的电压建立反射到运算放大器一侧的两个器件之间偏移的其他的电路配置。

Claims (6)

1.一种具有温度补偿偏移校正的运算放大器，其包括：
运算放大器电路，包括栅极被连接以接收第一输入信号的第一输入场效应晶体管FET和栅极被连接以接收第二输入信号的第二输入FET，所述第一输入FET和所述第二输入FET在它们的源极和漏极中的一个的第一连接处被连接到一起，并在所述连接处接收第一偏置电流，并且通过它们的源极和漏极中的另一个被连接到第一电流反射镜的各侧；
校正放大器电路，其包括有栅极的第一校正FET和有栅极的第二校正FET，所述第一校正FET和所述第二校正FET在它们的源极和漏极中的一个的第二连接处被连接到一起，并在所述连接处接收第二偏置电流，并且通过它们的源极和漏极中的另一个被连接到第二电流反射镜的各侧；
电阻器，其被设置以在其两端提供固定的电压，所述电阻器的一个接线端被连接到所述第一校正FET的所述栅极，并且所述电阻器的另一个接线端被连接到所述第二校正FET的所述栅极；
第一偏置FET，其被连接以传导来自所述第二校正FET、不流过所述第二电流反射镜的电流；
第二偏置FET，其与所述第一偏置FET以电流反射镜配置连接以形成第三电流反射镜，并且所述第二偏置FET被配置以反射和依比例缩放通过所述第一偏置FET流到所述第一输入FET和所述第二输入FET中已选择的一个FET的电流。
2.根据权利要求1所述的运算放大器，其中所述电阻器是被配置为分压器的串联连接的多个电阻器中的一个电阻器。
3.根据权利要求1或2所述的运算放大器，进一步包括修整电路，其被连接在所述第二偏置FET和所述第一输入FET与所述第二输入FET之间，并被配置在选择信号的控制下，可编程地依比例缩放通过所述第二偏置FET的电流，并依照所述选择信号可选择地反射所述被缩放的电流到所述第一输入FET或所述第二输入FET。
4.一种具有温度补偿偏移校正的运算放大器，其包括：
运算放大器电路，其包括栅极被连接以接收第一输入信号的第一输入场效应晶体管FET和栅极被连接以接收第二输入信号的第二输入FET，所述第一输入FET和所述第二输入FET在它们的源极和漏极中的一个的第一连接处被连接到一起，并在所述连接处接收第一偏置电流，并且通过它们的源极和漏极中的另一个被连接到第一电流反射镜的各侧，所述第一电流反射镜的两侧都连接到地；
校正放大器电路，其包括有栅极的第一校正FET和有栅极的第二校正FET，所述第一校正FET和所述第二校正FET在它们的源极和漏极中的一个在第二连接处被连接到一起，并在所述连接处接收第二偏置电流，并且通过它们的源极和漏极中的另一个被连接到第二电流反射镜的各侧，所述第二电流反射镜的两侧都连接到地；
电阻器，其被设置以在其两端提供固定的电压，所述电阻器的一个接线端被连接到所述第一校正FET的所述栅极，并且所述电阻器的另一个接线端被连接到所述第二校正FET的所述栅极；
第一偏置FET，其漏极和栅极被连接到所述第二校正FET和所述第二电流反射镜的公共节点，并且源极被连接到地；
修整电路，其具有第二偏置FET，所述第二偏置FET与所述第一偏置FET以电流反射镜配置连接以形成第三电流反射镜，所述修整电路并被配置以反射和依比例缩放通过所述第一偏置FET到已选择所述第一输入FET和所述第二输入FET中的一个的电流。
5.根据权利要求4所述的运算放大器，其中所述电阻器是被配置为分压器的串联连接的多个电阻中的一个电阻器。
6.根据权利要求4或5所述的运算放大器，进一步包括修整电路，其被连接在所述第二偏置FET和所述第一输入FET与所述第二输入FET之间，并被配置成在选择信号的控制下，可编程地依比例缩放通过所述第二偏置FET的电流，并依照所述选择信号可选择地反射所述依比例缩放的电流到所述第一输入FET或所述第二输入FET。
CN200680023530.1A 2005-06-29 2006-06-29 与温度无关的放大器偏移修整电路 Pending CN101213740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,909 US7109697B1 (en) 2005-06-29 2005-06-29 Temperature-independent amplifier offset trim circuit
US11/170,909 2005-06-29

Publications (1)

Publication Number Publication Date
CN101213740A true CN101213740A (zh) 2008-07-02

Family

ID=36974483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680023530.1A Pending CN101213740A (zh) 2005-06-29 2006-06-29 与温度无关的放大器偏移修整电路

Country Status (6)

Country Link
US (1) US7109697B1 (zh)
EP (1) EP1908168B1 (zh)
JP (1) JP2008544727A (zh)
CN (1) CN101213740A (zh)
DE (1) DE602006016608D1 (zh)
WO (1) WO2007002944A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852139A (zh) * 2015-08-04 2018-03-27 高通股份有限公司 准确的采样锁存器偏移补偿方案
CN111049486A (zh) * 2018-10-11 2020-04-21 半导体元件工业有限责任公司 用于运算放大器的偏移电压修整
CN113849032A (zh) * 2021-08-20 2021-12-28 芯海科技（深圳）股份有限公司 失调电压校正电路、集成电路、系统及方法
CN114167939A (zh) * 2021-12-07 2022-03-11 厦门半导体工业技术研发有限公司 带隙基准电压源的调整电路、方法及带隙基准电压源

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709682B2 (ja) * 2011-07-26 2015-04-30 新日本無線株式会社 演算増幅器
US8816773B2 (en) 2012-10-04 2014-08-26 Analog Devices, Inc. Offset current trim circuit
JP6217115B2 (ja) 2013-04-04 2017-10-25 富士電機株式会社 演算増幅回路
JP6413715B2 (ja) 2014-12-05 2018-10-31 富士電機株式会社 増幅装置およびオフセット電圧補正方法
JP6705233B2 (ja) * 2016-03-17 2020-06-03 富士電機株式会社 オフセット補正回路およびトランスコンダクタンス比例電流生成回路
TWI632773B (zh) * 2017-09-25 2018-08-11 立錡科技股份有限公司 低耗電電源啟動重設電路與參考訊號電路
JP2020027992A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅回路
US11258414B2 (en) 2020-02-27 2022-02-22 Texas Instruments Incorporated Compact offset drift trim implementation
US11929769B2 (en) 2021-05-28 2024-03-12 Skyworks Solutions, Inc. Power amplifier trimming based on coefficients for digital pre-distortion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200654A (en) * 1991-11-20 1993-04-06 National Semiconductor Corporation Trim correction circuit with temperature coefficient compensation
GB9219685D0 (en) * 1992-09-17 1992-10-28 Massachusetts Inst Technology Error reduction
US5856749A (en) * 1996-11-01 1999-01-05 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
US6194962B1 (en) * 1999-04-13 2001-02-27 Analog Devices, Inc. Adaptive operational amplifier offset voltage trimming system
US6396339B1 (en) 2000-06-28 2002-05-28 Texas Instruments Incorporated Operational amplifier trim method with process and temperature error compensation
US6538507B2 (en) * 2001-02-28 2003-03-25 Intersil Americas, Inc. Automatic gain control circuit with high linearity and monotonically correlated offset voltage
EP1537654A1 (en) * 2002-08-19 2005-06-08 Koninklijke Philips Electronics N.V. Operational amplifier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852139A (zh) * 2015-08-04 2018-03-27 高通股份有限公司 准确的采样锁存器偏移补偿方案
CN107852139B (zh) * 2015-08-04 2019-05-14 高通股份有限公司 准确的采样锁存器偏移补偿方案
CN111049486A (zh) * 2018-10-11 2020-04-21 半导体元件工业有限责任公司 用于运算放大器的偏移电压修整
CN111049486B (zh) * 2018-10-11 2024-03-01 半导体元件工业有限责任公司 用于运算放大器的偏移电压修整
CN113849032A (zh) * 2021-08-20 2021-12-28 芯海科技（深圳）股份有限公司 失调电压校正电路、集成电路、系统及方法
CN114167939A (zh) * 2021-12-07 2022-03-11 厦门半导体工业技术研发有限公司 带隙基准电压源的调整电路、方法及带隙基准电压源

Also Published As

Publication number Publication date
WO2007002944A2 (en) 2007-01-04
US7109697B1 (en) 2006-09-19
EP1908168B1 (en) 2010-09-01
JP2008544727A (ja) 2008-12-04
EP1908168A4 (en) 2008-10-15
EP1908168A2 (en) 2008-04-09
DE602006016608D1 (de) 2010-10-14
WO2007002944A3 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
CN101213740A (zh) 与温度无关的放大器偏移修整电路
US6388521B1 (en) MOS differential amplifier with offset compensation
CN100527041C (zh) 低偏移带隙电压参考
KR101144024B1 (ko) 전압 레벨 시프트 회로 및 반도체 집적 회로
TWI444812B (zh) 帶隙參考電路
JP4638481B2 (ja) 差動段電圧オフセットトリム回路
US7323857B2 (en) Current source with adjustable temperature coefficient
US9454163B2 (en) Method and device for generating an adjustable bandgap reference voltage
US20080265860A1 (en) Low voltage bandgap reference source
KR20000022517A (ko) 정밀 밴드갭 기준 회로
US20080116875A1 (en) Systems, apparatus and methods relating to bandgap circuits
US20130241522A1 (en) Curvature Compensated Band-Gap Design Trimmable at a Single Temperature
US8063668B2 (en) Output stage, amplifier control loop and use of the output stage
US9112513B2 (en) Calibrating temperature coefficients for integrated circuits
JP2005173905A (ja) 基準電源回路
WO2009118267A1 (en) A bias current generator
WO2019150744A1 (ja) 補正電流出力回路及び補正機能付き基準電圧回路
US20120212259A1 (en) Comparator of a difference of input voltages with at least a threshold
JP5262718B2 (ja) バイアス回路
US7075281B1 (en) Precision PTAT current source using only one external resistor
CN107783584B (zh) 和绝对温度成比例的参考电路和电压参考电路
US11249504B2 (en) Current generation circuit
US20240231410A9 (en) Electronic circuit comprising a reference voltage circuit and a start check circuit
KR100929533B1 (ko) 저전압 밴드갭 기준전압 발생기
JPH11312930A (ja) 差動増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080702