JPH11312930A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH11312930A JPH11312930A JP10119442A JP11944298A JPH11312930A JP H11312930 A JPH11312930 A JP H11312930A JP 10119442 A JP10119442 A JP 10119442A JP 11944298 A JP11944298 A JP 11944298A JP H11312930 A JPH11312930 A JP H11312930A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- transistor
- current
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 動作電流の影響を受けずにオフセット電圧を
調整する。 【解決手段】 差動増幅回路の能動負荷のトランジスタ
１５，１６のしきい値電圧をしきい値電圧調整回路２０
０Ａ、２００Ｂにより調整し、オフセット電圧を調整す
る。また、しきい値電圧調整回路が、１以上の抵抗と、
該抵抗の組み合わせ状態を調整するための１以上のヒュ
ーズと、組み合わされた抵抗に電流を供給するための第
２の電流源とからなり、組み合わされた抵抗と第２の電
流源との共通接続点を前記バックゲートに接続した。ま
た、しきい値電圧調整回路が、１個の抵抗と、複数のヒ
ューズで並列接続された複数の第３の電流源とからな
り、複数の第３の電流源の内のヒューズの影響を受けな
い電流源と抵抗との共通接続点をバックゲートに接続し
た。
調整する。 【解決手段】 差動増幅回路の能動負荷のトランジスタ
１５，１６のしきい値電圧をしきい値電圧調整回路２０
０Ａ、２００Ｂにより調整し、オフセット電圧を調整す
る。また、しきい値電圧調整回路が、１以上の抵抗と、
該抵抗の組み合わせ状態を調整するための１以上のヒュ
ーズと、組み合わされた抵抗に電流を供給するための第
２の電流源とからなり、組み合わされた抵抗と第２の電
流源との共通接続点を前記バックゲートに接続した。ま
た、しきい値電圧調整回路が、１個の抵抗と、複数のヒ
ューズで並列接続された複数の第３の電流源とからな
り、複数の第３の電流源の内のヒューズの影響を受けな
い電流源と抵抗との共通接続点をバックゲートに接続し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タで構成される差動増幅器に関するものであり、特に出
力に発生するオフセット電圧を低減乃至キャンセルする
ことができるようにしたものである。
タで構成される差動増幅器に関するものであり、特に出
力に発生するオフセット電圧を低減乃至キャンセルする
ことができるようにしたものである。
【０００２】
【従来の技術】差動増幅器は、差動接続の２個のＭＯＳ
トランジスタの特性（特にしきい値電圧）が揃っていな
いとその両トランジスタのゲート電圧が同一、つまり差
動入力電圧が０のときであっても、出力電圧が０になら
ずにある電圧（オフセット電圧）が発生する。これは差
動回路の能動負荷として接続されるカレントミラー回路
の２個のトランジスタの特性が揃っていない場合も同様
である。
トランジスタの特性（特にしきい値電圧）が揃っていな
いとその両トランジスタのゲート電圧が同一、つまり差
動入力電圧が０のときであっても、出力電圧が０になら
ずにある電圧（オフセット電圧）が発生する。これは差
動回路の能動負荷として接続されるカレントミラー回路
の２個のトランジスタの特性が揃っていない場合も同様
である。
【０００３】そこで従来では、このオフセット電圧を低
減乃至キャンセルするために、図５に示すようなトリミ
ング回路９０を差動増幅回路１００に組み込んでいた。
まず、差動増幅回路１００は、ゲートが入力端子１１、
１２に接続された差動接続のＰＭＯＳトランジスタ１
３，１４、カレントミラー接続された能動負荷としての
ＮＭＯＳトランジスタ１５，１６、および動作電流Iaを
供給する電流源１７（第１の電流源）から構成されてい
る。１８は出力端子である。
減乃至キャンセルするために、図５に示すようなトリミ
ング回路９０を差動増幅回路１００に組み込んでいた。
まず、差動増幅回路１００は、ゲートが入力端子１１、
１２に接続された差動接続のＰＭＯＳトランジスタ１
３，１４、カレントミラー接続された能動負荷としての
ＮＭＯＳトランジスタ１５，１６、および動作電流Iaを
供給する電流源１７（第１の電流源）から構成されてい
る。１８は出力端子である。
【０００４】また、トリミング回路９０は、抵抗Ｒとヒ
ューズＦを並列接続した回路を単位回路として、この単
位回路を複数個直列接続した直列回路を各トランジスタ
１５，１６のソースと接地との間に接続して構成されて
いる。
ューズＦを並列接続した回路を単位回路として、この単
位回路を複数個直列接続した直列回路を各トランジスタ
１５，１６のソースと接地との間に接続して構成されて
いる。
【０００５】この回路は、トランジスタ１５，１６のソ
ース電位をトリミング回路９０によって調整することに
よりそのトランジスタ１５，１６のしきい値電圧を調整
して、オフセット電圧を調整するものである。トランジ
スタ１５，１６はバックゲート電位が固定であるので、
そのソース電位を高くすればバックゲートとの間の電位
差が小さくなってしきい値電圧が高くなる。
ース電位をトリミング回路９０によって調整することに
よりそのトランジスタ１５，１６のしきい値電圧を調整
して、オフセット電圧を調整するものである。トランジ
スタ１５，１６はバックゲート電位が固定であるので、
そのソース電位を高くすればバックゲートとの間の電位
差が小さくなってしきい値電圧が高くなる。
【０００６】実際の調整では、電流源１７から電流Iaが
供給されると、入力端子１１，１２の入力電圧が０ｖの
安定状態において、トリミング回路９０の両側の電流パ
スに、各々Ia/2の電流が流れることから、この電流値に
基づき、Ｖ＝Ｒ×Ｉというオームの法則を使用して、挿
入すべき抵抗の値を決める。
供給されると、入力端子１１，１２の入力電圧が０ｖの
安定状態において、トリミング回路９０の両側の電流パ
スに、各々Ia/2の電流が流れることから、この電流値に
基づき、Ｖ＝Ｒ×Ｉというオームの法則を使用して、挿
入すべき抵抗の値を決める。
【０００７】すなわち、調整すべきオフセット電圧をＶ
offとし、その電圧Ｖoffだけ例えばトランジスタ１５の
ソース電圧を高くすべきときには、トランジスタ１５の
ソースと接地との間の抵抗値をＲoff＝Ｖoff/(Ia/2)か
ら決定し、その抵抗値となるよう１又は２以上のヒュー
ズＦを切断させる。例えば、そのオフセット電圧Ｖoff
を１mVだけ調整する場合には、Ｒoff＝0.001／(Ia/2)と
なるよう１又は２以上のヒューズＦを切断させる。
offとし、その電圧Ｖoffだけ例えばトランジスタ１５の
ソース電圧を高くすべきときには、トランジスタ１５の
ソースと接地との間の抵抗値をＲoff＝Ｖoff/(Ia/2)か
ら決定し、その抵抗値となるよう１又は２以上のヒュー
ズＦを切断させる。例えば、そのオフセット電圧Ｖoff
を１mVだけ調整する場合には、Ｒoff＝0.001／(Ia/2)と
なるよう１又は２以上のヒューズＦを切断させる。
【０００８】
【発明が解決しようとする課題】ところが、この従来の
トリミング回路９０を使用する方法では、動作速度の速
い差動増幅器が必要なときに電流Iaが大きくなるので、
挿入できる抵抗の値に限界があり調整範囲が狭かった。
例えば、Iaの電流値が２mAでオフセット電圧を１mV変え
ようとしたときは、抵抗値は１Ωときわめて小さくな
る。
トリミング回路９０を使用する方法では、動作速度の速
い差動増幅器が必要なときに電流Iaが大きくなるので、
挿入できる抵抗の値に限界があり調整範囲が狭かった。
例えば、Iaの電流値が２mAでオフセット電圧を１mV変え
ようとしたときは、抵抗値は１Ωときわめて小さくな
る。
【０００９】本発明はこのような点に鑑みてなされたも
のであり、その目的は、動作電流の大きさの影響を受け
ることなく、オフセット電圧を広い範囲で調整できるよ
うにすることである。
のであり、その目的は、動作電流の大きさの影響を受け
ることなく、オフセット電圧を広い範囲で調整できるよ
うにすることである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の第１の発明は、ソースに共通の第１の電流源が接続さ
れドレインにカレントミラー接続の能動負荷が接続され
た差動回路をもつ差動増幅回路と、前記能動負荷の少な
くとも一方のトランジスタのバックゲートに接続された
しきい値電圧調整回路とを具備するよう構成した。
の第１の発明は、ソースに共通の第１の電流源が接続さ
れドレインにカレントミラー接続の能動負荷が接続され
た差動回路をもつ差動増幅回路と、前記能動負荷の少な
くとも一方のトランジスタのバックゲートに接続された
しきい値電圧調整回路とを具備するよう構成した。
【００１１】第２の発明は、第１の発明において、前記
しきい値電圧調整回路が、１以上の抵抗と、該抵抗の組
み合わせ状態を調整するための１以上のヒューズと、前
記組み合わされた抵抗に電流を供給するための第２の電
流源とを具備し、前記組み合わされた抵抗と前記第２の
電流源との共通接続点が前記バックゲートに接続される
ように構成した。
しきい値電圧調整回路が、１以上の抵抗と、該抵抗の組
み合わせ状態を調整するための１以上のヒューズと、前
記組み合わされた抵抗に電流を供給するための第２の電
流源とを具備し、前記組み合わされた抵抗と前記第２の
電流源との共通接続点が前記バックゲートに接続される
ように構成した。
【００１２】第３の発明は、第１の発明において、前記
しきい値電圧調整回路が、１個の抵抗と、複数のヒュー
ズで並列接続された複数の第３の電流源とを具備し、該
複数の第３の電流源の内の前記ヒューズの影響を受けな
い電流源と前記抵抗との共通接続点が前記バックゲート
に接続されるように構成した。
しきい値電圧調整回路が、１個の抵抗と、複数のヒュー
ズで並列接続された複数の第３の電流源とを具備し、該
複数の第３の電流源の内の前記ヒューズの影響を受けな
い電流源と前記抵抗との共通接続点が前記バックゲート
に接続されるように構成した。
【００１３】第４の発明は、第１乃至第３の発明におい
て、前記しきい値電圧調整回路が、前記しきい値電圧調
整回路の接続されるトランジスタのソースに直列接続さ
れた別のトランジスタを具備し、該別のトランジスタに
より、前記しきい値電圧調整回路の接続されるトランジ
スタのソース電位が調整されるように構成した。
て、前記しきい値電圧調整回路が、前記しきい値電圧調
整回路の接続されるトランジスタのソースに直列接続さ
れた別のトランジスタを具備し、該別のトランジスタに
より、前記しきい値電圧調整回路の接続されるトランジ
スタのソース電位が調整されるように構成した。
【００１４】
【発明の実施の形態】［第１の実施の形態］図１は本発
明の第１の実施の形態の差動増幅器の構成を示す回路図
である。図５に示したものと同じものには同じ符号を付
した。２００Ａは差動増幅回路部１００のトランジスタ
１５のしきい値電圧を調整するためのしきい値電圧調整
回路、２００Ｂは差動増幅回路部１００のトランジスタ
１６のしきい値電圧を調整するためのしきい値電圧調整
回路である。
明の第１の実施の形態の差動増幅器の構成を示す回路図
である。図５に示したものと同じものには同じ符号を付
した。２００Ａは差動増幅回路部１００のトランジスタ
１５のしきい値電圧を調整するためのしきい値電圧調整
回路、２００Ｂは差動増幅回路部１００のトランジスタ
１６のしきい値電圧を調整するためのしきい値電圧調整
回路である。
【００１５】しきい値電圧調整回路２００Ａは、ポリシ
リコン抵抗Ｒ１〜Ｒ７と、抵抗Ｒ１〜Ｒ４に並列接続さ
れたポリシリコンヒューズＦ１〜Ｆ４と、組み合わせ抵
抗に電流Ibを供給する電流源１９（第２の電流源）と、
トランジスタ１５のソースと接地との間に接続されたＮ
ＭＯＳトランジスタ２０とからなり、このトランジスタ
２０は制御端子２１に印加される電圧によって内部抵抗
が調整されるようになっている。
リコン抵抗Ｒ１〜Ｒ７と、抵抗Ｒ１〜Ｒ４に並列接続さ
れたポリシリコンヒューズＦ１〜Ｆ４と、組み合わせ抵
抗に電流Ibを供給する電流源１９（第２の電流源）と、
トランジスタ１５のソースと接地との間に接続されたＮ
ＭＯＳトランジスタ２０とからなり、このトランジスタ
２０は制御端子２１に印加される電圧によって内部抵抗
が調整されるようになっている。
【００１６】また、しきい値電圧調整回路２００Ｂは、
ポリシリコン抵抗Ｒ８〜Ｒ１４と、抵抗Ｒ８〜Ｒ１１に
並列接続されたポリシリコンヒューズＦ５〜Ｆ８と、組
み合わせ抵抗に電流Icを供給する電流源２２（第２の電
流源）と、トランジスタ１６のソースと接地との間に接
続されたＮＭＯＳトランジスタ２３とからなり、このト
ランジスタ２３は制御端子２４に印加される電圧によっ
て内部抵抗が調整されるようになっている。
ポリシリコン抵抗Ｒ８〜Ｒ１４と、抵抗Ｒ８〜Ｒ１１に
並列接続されたポリシリコンヒューズＦ５〜Ｆ８と、組
み合わせ抵抗に電流Icを供給する電流源２２（第２の電
流源）と、トランジスタ１６のソースと接地との間に接
続されたＮＭＯＳトランジスタ２３とからなり、このト
ランジスタ２３は制御端子２４に印加される電圧によっ
て内部抵抗が調整されるようになっている。
【００１７】さて、この実施の形態において、例えばし
きい値電圧調整回路２００Ａでは、ヒューズＦ１〜Ｆ４
のいずれもそのまま（短絡）のときは、トランジスタ１
５のバックゲート電圧ＶBSは接地電位（ＶBS＝０）であ
る。ここでヒューズＦ１を切断させると、トランジスタ
１５のバックゲートと接地間の抵抗値は、抵抗Ｒ１，Ｒ
５，Ｒ６，Ｒ７の合成抵抗値となり、この合成抵抗値と
電流源１９の電流Ibで決まる値の電圧がバックゲート電
圧ＶBSとしてトランジスタ１５のバックゲートに印加す
る。これによって基板バイアス効果のためトランジスタ
１５のしきい値電圧が変化するので、オフセット電圧を
調整することができる。
きい値電圧調整回路２００Ａでは、ヒューズＦ１〜Ｆ４
のいずれもそのまま（短絡）のときは、トランジスタ１
５のバックゲート電圧ＶBSは接地電位（ＶBS＝０）であ
る。ここでヒューズＦ１を切断させると、トランジスタ
１５のバックゲートと接地間の抵抗値は、抵抗Ｒ１，Ｒ
５，Ｒ６，Ｒ７の合成抵抗値となり、この合成抵抗値と
電流源１９の電流Ibで決まる値の電圧がバックゲート電
圧ＶBSとしてトランジスタ１５のバックゲートに印加す
る。これによって基板バイアス効果のためトランジスタ
１５のしきい値電圧が変化するので、オフセット電圧を
調整することができる。
【００１８】バックゲート電圧ＶBS＝０(GND)のときの
しきい値電圧をＶth0とすると、ＮＭＯＳトランジスタ
のしきい値電圧Ｖthは、 Ｖth＝Ｖth0＋ΔＶth で表すことができる。ΔＶthはバックゲート電圧ＶBSに
よって変化する値であり、具体的には、 ΔＶth＝ −1/2・√ＶBS で表される。この係数1/2はバックゲートのドーピング
によって変化する。
しきい値電圧をＶth0とすると、ＮＭＯＳトランジスタ
のしきい値電圧Ｖthは、 Ｖth＝Ｖth0＋ΔＶth で表すことができる。ΔＶthはバックゲート電圧ＶBSに
よって変化する値であり、具体的には、 ΔＶth＝ −1/2・√ＶBS で表される。この係数1/2はバックゲートのドーピング
によって変化する。
【００１９】すなわち、この例では、ヒューズの切断数
を多くするほど、合成抵抗値が大きくなりバックゲート
電圧ＶBSが大きくなって、トランジスタ１５のソースと
バックゲートとの間の電位差が大きくなる（バックゲー
トの方が高電位）ので、しきい値電圧がその分だけ小さ
くなり、オフセットを調整することができる。したがっ
て、調整すべきオフセット電圧（シフトすべきしきい値
電圧ΔＶthとほぼ同じ）に応じてバックゲート電圧ＶBS
を設定し、その電圧ＶBSが得られる合成抵抗となるよう
にヒューズＦ１〜Ｆ４の切断を調整すればよい。
を多くするほど、合成抵抗値が大きくなりバックゲート
電圧ＶBSが大きくなって、トランジスタ１５のソースと
バックゲートとの間の電位差が大きくなる（バックゲー
トの方が高電位）ので、しきい値電圧がその分だけ小さ
くなり、オフセットを調整することができる。したがっ
て、調整すべきオフセット電圧（シフトすべきしきい値
電圧ΔＶthとほぼ同じ）に応じてバックゲート電圧ＶBS
を設定し、その電圧ＶBSが得られる合成抵抗となるよう
にヒューズＦ１〜Ｆ４の切断を調整すればよい。
【００２０】以上はトランジスタ２０の内部抵抗が固定
の場合であったが、この内部抵抗を小さくすればトラン
ジスタ１５のソース電位が低下するので、バックゲート
電圧ＶBSとの電位差をより大きくすることができる。し
たがって、バックゲート電圧ＶBSを最大にして得られる
しきい値電圧よりも、さらに小さなしきい値電圧（但
し、０ｖ以上）を得る必要があるときには、トランジス
タ２０の内部抵抗が小さくなる方向に制御端子２１の電
圧を調整すればよい。これによって、しきい値電圧の調
整範囲、つまりオフセット電圧の調整範囲を拡大するこ
とができる。
の場合であったが、この内部抵抗を小さくすればトラン
ジスタ１５のソース電位が低下するので、バックゲート
電圧ＶBSとの電位差をより大きくすることができる。し
たがって、バックゲート電圧ＶBSを最大にして得られる
しきい値電圧よりも、さらに小さなしきい値電圧（但
し、０ｖ以上）を得る必要があるときには、トランジス
タ２０の内部抵抗が小さくなる方向に制御端子２１の電
圧を調整すればよい。これによって、しきい値電圧の調
整範囲、つまりオフセット電圧の調整範囲を拡大するこ
とができる。
【００２１】以上の説明は一方のしきい値電圧調整回路
２００Ａによって専らトランジスタ１５のしきい値電圧
を調整してオフセット電圧を調整するものであったが、
他方のしきい値電圧調整回路２００Ｂによってトランジ
スタ１６のしきい値電圧を調整してオフセット電圧を調
整することもできる。このしきい値電圧調整回路２００
Ｂの調整動作は前記したしきい値電圧調整回路２００Ａ
の調整動作と同じであり、その詳しい説明は省略する。
２００Ａによって専らトランジスタ１５のしきい値電圧
を調整してオフセット電圧を調整するものであったが、
他方のしきい値電圧調整回路２００Ｂによってトランジ
スタ１６のしきい値電圧を調整してオフセット電圧を調
整することもできる。このしきい値電圧調整回路２００
Ｂの調整動作は前記したしきい値電圧調整回路２００Ａ
の調整動作と同じであり、その詳しい説明は省略する。
【００２２】以上から、無信号入力時の出力端子１８に
中点電圧（VDD/2）よりも低い方向にオフセットが生じ
ているときは、しきい値電圧調整回路２００Ａの調整に
よってトランジスタ１５のしきい値電圧をそのオフセッ
ト相当分だけ低下させればよく、逆に出力端子１８に中
点電圧（VDD/2）よりも高い方向にオフセットが生じて
いるときは、しきい値電圧調整回路２００Ｂの調整によ
ってトランジスタ１６のしきい値電圧をそのオフセット
相当分だけ低下させればよい。
中点電圧（VDD/2）よりも低い方向にオフセットが生じ
ているときは、しきい値電圧調整回路２００Ａの調整に
よってトランジスタ１５のしきい値電圧をそのオフセッ
ト相当分だけ低下させればよく、逆に出力端子１８に中
点電圧（VDD/2）よりも高い方向にオフセットが生じて
いるときは、しきい値電圧調整回路２００Ｂの調整によ
ってトランジスタ１６のしきい値電圧をそのオフセット
相当分だけ低下させればよい。
【００２３】なお、トランジスタ２０，２３の内部抵抗
の調整では、電流源１７（第１の電流源）の電流Iaの影
響を受けるが、その内部抵抗の調整はヒューズの切断に
よる調整に対して副次的な調整であり、その電流Iaの値
により調整範囲が大きな制限を受けることはない。
の調整では、電流源１７（第１の電流源）の電流Iaの影
響を受けるが、その内部抵抗の調整はヒューズの切断に
よる調整に対して副次的な調整であり、その電流Iaの値
により調整範囲が大きな制限を受けることはない。
【００２４】また、以上はヒューズの切断数を増やすこ
とにより組み合わせ抵抗の合成抵抗値を大きくしてトラ
ンジスタ１５，１６のしきい値電圧を小さくする方向に
調整する場合について説明したが、しきい値電圧を大き
くなる方向に調整することもできる。この場合は、トラ
ンジスタ２０，２３の内部抵抗が大きくなる方向に制御
端子２１，２４の電圧を調整すればよい。
とにより組み合わせ抵抗の合成抵抗値を大きくしてトラ
ンジスタ１５，１６のしきい値電圧を小さくする方向に
調整する場合について説明したが、しきい値電圧を大き
くなる方向に調整することもできる。この場合は、トラ
ンジスタ２０，２３の内部抵抗が大きくなる方向に制御
端子２１，２４の電圧を調整すればよい。
【００２５】［第２の実施の形態］図２は第２の実施の
形態の差動増幅器の回路図である。３００は差動増幅回
路部であり、入力端子３１，３２、差動接続のＮＭＯＳ
トランジスタ３３，３４、能動負荷としてのカレントミ
ラー接続されたＰＭＯＳトランジスタ３５，３６、動作
電流Iaを供給する電流源３７（第１の電流源）から構成
されている。３８は出力端子である。２００Ａ’はトラ
ンジスタ３５のしきい値電圧を調整するしきい値電圧調
整回路、２００Ｂ’はトランジスタ３６のしきい値電圧
を調整するしきい値電圧調整回路である。
形態の差動増幅器の回路図である。３００は差動増幅回
路部であり、入力端子３１，３２、差動接続のＮＭＯＳ
トランジスタ３３，３４、能動負荷としてのカレントミ
ラー接続されたＰＭＯＳトランジスタ３５，３６、動作
電流Iaを供給する電流源３７（第１の電流源）から構成
されている。３８は出力端子である。２００Ａ’はトラ
ンジスタ３５のしきい値電圧を調整するしきい値電圧調
整回路、２００Ｂ’はトランジスタ３６のしきい値電圧
を調整するしきい値電圧調整回路である。
【００２６】しきい値電圧調整回路２００Ａ’は、ポリ
シリコン抵抗Ｒ１’〜Ｒ７’と、抵抗Ｒ１’〜Ｒ４’に
並列接続されたポリシリコンヒューズＦ１’〜Ｆ４’
と、抵抗に電流Ibを供給する電流源３９（第２の電流
源）と、トランジスタ３５のソースと電源との間に接続
したＰＭＯＳトランジスタ４０とからなり、このトラン
ジスタ４０は制御端子４１に印加される電圧によって内
部抵抗が調整されるようになっている。
シリコン抵抗Ｒ１’〜Ｒ７’と、抵抗Ｒ１’〜Ｒ４’に
並列接続されたポリシリコンヒューズＦ１’〜Ｆ４’
と、抵抗に電流Ibを供給する電流源３９（第２の電流
源）と、トランジスタ３５のソースと電源との間に接続
したＰＭＯＳトランジスタ４０とからなり、このトラン
ジスタ４０は制御端子４１に印加される電圧によって内
部抵抗が調整されるようになっている。
【００２７】しきい値電圧調整回路２００Ｂ’は、ポリ
シリコン抵抗Ｒ８’〜Ｒ１４’と、抵抗Ｒ８’〜Ｒ１
１’に並列接続されたポリシリコンヒューズＦ５’〜Ｆ
８’と、抵抗に電流Icを供給する電流源４２（第２の電
流源）と、トランジスタ３６のソースと電源との間に接
続したＰＭＯＳトランジスタ４３とからなり、このトラ
ンジスタ４３は制御端子４４に印加される電圧によって
内部抵抗が調整されるようになっている。
シリコン抵抗Ｒ８’〜Ｒ１４’と、抵抗Ｒ８’〜Ｒ１
１’に並列接続されたポリシリコンヒューズＦ５’〜Ｆ
８’と、抵抗に電流Icを供給する電流源４２（第２の電
流源）と、トランジスタ３６のソースと電源との間に接
続したＰＭＯＳトランジスタ４３とからなり、このトラ
ンジスタ４３は制御端子４４に印加される電圧によって
内部抵抗が調整されるようになっている。
【００２８】この図２の差動増幅器は、図１に示した差
動増幅器とはトランジスタの極性が反対なので、トラン
ジスタ３５，３６のバックゲート電圧が低くなると、し
きい値電圧が低下する。また、トランジスタ３５，３６
のソース電位が高くなるとしきい値電圧が小さくなる。
したがって、この図２に示す回路でも、トランジスタ３
５，３６のしきい値電圧を調整して、出力端子３８に現
れるオフセット電圧を調整することができる。調整動作
は図１の差動増幅器とほぼ同様であるので、その詳しい
説明は省略する。
動増幅器とはトランジスタの極性が反対なので、トラン
ジスタ３５，３６のバックゲート電圧が低くなると、し
きい値電圧が低下する。また、トランジスタ３５，３６
のソース電位が高くなるとしきい値電圧が小さくなる。
したがって、この図２に示す回路でも、トランジスタ３
５，３６のしきい値電圧を調整して、出力端子３８に現
れるオフセット電圧を調整することができる。調整動作
は図１の差動増幅器とほぼ同様であるので、その詳しい
説明は省略する。
【００２９】［第３の実施の形態］図３の(a)は第３の
実施の形態の差動増幅器の回路図である。これは、図１
に示した差動増幅回路部１００に対して、しきい値電圧
調整回路４００Ａ、４００Ｂを設けたものである。
実施の形態の差動増幅器の回路図である。これは、図１
に示した差動増幅回路部１００に対して、しきい値電圧
調整回路４００Ａ、４００Ｂを設けたものである。
【００３０】しきい値電圧調整回路４００Ａは、抵抗Ｒ
２１と、この抵抗に電流を供給する電流源５１と、トラ
ンジスタ１５のソースと接地間に接続したＮＭＯＳトラ
ンジスタ５２とから構成され、そのトランジスタ５２は
制御端子５３に印加する電圧によって内部抵抗が調整さ
れるようになっている。
２１と、この抵抗に電流を供給する電流源５１と、トラ
ンジスタ１５のソースと接地間に接続したＮＭＯＳトラ
ンジスタ５２とから構成され、そのトランジスタ５２は
制御端子５３に印加する電圧によって内部抵抗が調整さ
れるようになっている。
【００３１】また、しきい値電圧調整回路４００Ｂは、
抵抗Ｒ２２と、この抵抗に電流を供給する電流源５４
と、トランジスタ１６のソースと接地間に接続したＮＭ
ＯＳトランジスタ５５とから構成され、そのトランジス
タ５５は制御端子５６に印加する電圧によって内部抵抗
が調整されるようになっている
抵抗Ｒ２２と、この抵抗に電流を供給する電流源５４
と、トランジスタ１６のソースと接地間に接続したＮＭ
ＯＳトランジスタ５５とから構成され、そのトランジス
タ５５は制御端子５６に印加する電圧によって内部抵抗
が調整されるようになっている
【００３２】電流源５１は、図３の(b)に示すように、
ＰＭＯＳトランジスタ５１１、５１２、５１３，５１４
（各々第３の電流源を構成する。）をヒューズＦ１１，
Ｆ１２，Ｆ１３を介して並列接続して構成され、各トラ
ンジスタ５１１〜５１４のゲートは定電圧が印加される
端子５１５に共通接続されている。トランジスタ５１１
のドレインの端子５１６は抵抗Ｒ２１に接続される。他
方の電流源５４も同様な構成であるので、ここでは省略
する。
ＰＭＯＳトランジスタ５１１、５１２、５１３，５１４
（各々第３の電流源を構成する。）をヒューズＦ１１，
Ｆ１２，Ｆ１３を介して並列接続して構成され、各トラ
ンジスタ５１１〜５１４のゲートは定電圧が印加される
端子５１５に共通接続されている。トランジスタ５１１
のドレインの端子５１６は抵抗Ｒ２１に接続される。他
方の電流源５４も同様な構成であるので、ここでは省略
する。
【００３３】さて、この実施の形態では、トランジスタ
１５のバックゲート電圧を調整するには、しきい値電圧
調整回路４００Ａの電流源５１のヒューズＦ１１〜Ｆ１
３を切断調整して行う。ヒューズＦ１１〜Ｆ１３のすべ
てが短絡されているときの電流源５１の電流をIdとした
とき、トランジスタ５１１〜５１４のサイズが同一であ
るとすると、ヒューズＦ１３を切断したときはその電流
が３Id/4となり、ヒューズＦ１２を切断したときはその
電流がId/2となり、ヒューズＦ１１を切断したときはそ
の電流がId/4となる。
１５のバックゲート電圧を調整するには、しきい値電圧
調整回路４００Ａの電流源５１のヒューズＦ１１〜Ｆ１
３を切断調整して行う。ヒューズＦ１１〜Ｆ１３のすべ
てが短絡されているときの電流源５１の電流をIdとした
とき、トランジスタ５１１〜５１４のサイズが同一であ
るとすると、ヒューズＦ１３を切断したときはその電流
が３Id/4となり、ヒューズＦ１２を切断したときはその
電流がId/2となり、ヒューズＦ１１を切断したときはそ
の電流がId/4となる。
【００３４】このように、ここでは抵抗Ｒ２１に流れる
電流を小さくする方向に調整するので、トランジスタ１
５のバックゲート電圧が低くなる方向に調整される。し
たがって、そのトランジスタ１５のしきい値電圧が高く
なる方向に調整されるようになる。
電流を小さくする方向に調整するので、トランジスタ１
５のバックゲート電圧が低くなる方向に調整される。し
たがって、そのトランジスタ１５のしきい値電圧が高く
なる方向に調整されるようになる。
【００３５】抵抗Ｒ２１に発生する電圧を最小にしても
所望のしきい値電圧を得ることができないときは、制御
端子５３の電圧を調整して、トランジスタ５２の内部抵
抗を大きくすれば、トランジスタ１５のソース電位が高
くなって、しきい値電圧をより大きくすることができ
る。すなわち、このトランジスタ５２の内部抵抗の調整
によって、しきい値電圧の調整範囲を拡大することがで
きる。
所望のしきい値電圧を得ることができないときは、制御
端子５３の電圧を調整して、トランジスタ５２の内部抵
抗を大きくすれば、トランジスタ１５のソース電位が高
くなって、しきい値電圧をより大きくすることができ
る。すなわち、このトランジスタ５２の内部抵抗の調整
によって、しきい値電圧の調整範囲を拡大することがで
きる。
【００３６】他方のしきい値電圧調整回路４００Ｂで
は、トランジスタ１６のしきい値電圧を前記の場合と全
く同様に調整することができる。
は、トランジスタ１６のしきい値電圧を前記の場合と全
く同様に調整することができる。
【００３７】したがって、この差動増幅器では、無信号
入力時に出力端子１８に中点電位（VDD/2）よりも高い
方向にオフセットが生じているときは、しきい値電圧調
整回路４００Ａによってトランジスタ１５のしきい値電
圧をそのオフセット相当分だけ大きくすればよく、逆
に、出力端子１８に中点電位（VDD/2）よりも低いオフ
セットが生じているときは、しきい値電圧調整回路４０
０Ｂによってトランジスタ１６のしきい値電圧をそのオ
フセット相当分だけ大きくすればよい。
入力時に出力端子１８に中点電位（VDD/2）よりも高い
方向にオフセットが生じているときは、しきい値電圧調
整回路４００Ａによってトランジスタ１５のしきい値電
圧をそのオフセット相当分だけ大きくすればよく、逆
に、出力端子１８に中点電位（VDD/2）よりも低いオフ
セットが生じているときは、しきい値電圧調整回路４０
０Ｂによってトランジスタ１６のしきい値電圧をそのオ
フセット相当分だけ大きくすればよい。
【００３８】［第４の実施の形態］図４の(a)は、第４
の実施の形態の差動増幅器の回路図であり、図２で示し
た差動増幅回路部３００に適用したものであり、しきい
値電圧調整回路４００Ａ’、４００Ｂ’を設けたもので
ある。
の実施の形態の差動増幅器の回路図であり、図２で示し
た差動増幅回路部３００に適用したものであり、しきい
値電圧調整回路４００Ａ’、４００Ｂ’を設けたもので
ある。
【００３９】しきい値電圧調整回路４００Ａ’は、抵抗
Ｒ２１’と、この抵抗に電流を供給する電流源６１と、
トランジスタ３５のソースと電源間に接続したＰＭＯＳ
トランジスタ６２とから構成され、そのトランジスタ６
２は制御端子６３に印加する電圧によって内部抵抗が調
整されるようになっている。
Ｒ２１’と、この抵抗に電流を供給する電流源６１と、
トランジスタ３５のソースと電源間に接続したＰＭＯＳ
トランジスタ６２とから構成され、そのトランジスタ６
２は制御端子６３に印加する電圧によって内部抵抗が調
整されるようになっている。
【００４０】また、しきい値電圧調整回路４００Ｂ’
は、抵抗Ｒ２２’と、この抵抗に電流を供給する電流源
６４と、トランジスタ３６のソースと電源間に接続した
ＰＭＯＳトランジスタ６５とから構成され、そのトラン
ジスタ６５は制御端子６６に印加する電圧によって内部
抵抗が調整されるようになっている
は、抵抗Ｒ２２’と、この抵抗に電流を供給する電流源
６４と、トランジスタ３６のソースと電源間に接続した
ＰＭＯＳトランジスタ６５とから構成され、そのトラン
ジスタ６５は制御端子６６に印加する電圧によって内部
抵抗が調整されるようになっている
【００４１】電流源６１は、図３の(b)に示すように、
ＮＭＯＳトランジスタ６１１、６１２、６１３，６１４
（各々第３の電流源を構成する。）をヒューズＦ１
１’，Ｆ１２’，Ｆ１３’を介して並列接続して構成さ
れ、各トランジスタ６１１〜６１４のゲートは定電圧が
印加される端子６１５に共通接続されている。トランジ
スタ６１１のドレインである端子６１６は抵抗Ｒ２１’
に接続される。電流源６４も同様な構成であるので、こ
こでは省略する。
ＮＭＯＳトランジスタ６１１、６１２、６１３，６１４
（各々第３の電流源を構成する。）をヒューズＦ１
１’，Ｆ１２’，Ｆ１３’を介して並列接続して構成さ
れ、各トランジスタ６１１〜６１４のゲートは定電圧が
印加される端子６１５に共通接続されている。トランジ
スタ６１１のドレインである端子６１６は抵抗Ｒ２１’
に接続される。電流源６４も同様な構成であるので、こ
こでは省略する。
【００４２】この図４の差動増幅器は、図３に示した差
動増幅器とはトランジスタの極性が反対なので、電流源
６１の電流が低減するとトランジスタ３５のバックゲー
トの電圧が高くなり、しきい値電圧が大きくなる。ま
た、トランジスタ６２の内部抵抗が大きくなるとトラン
ジスタ３５のソース電位が低くなり、そのトランジスタ
３５のしきい値電圧がより大きくなる。これらは、他方
のしきい値電圧調整回路４００Ｂ’についても同様であ
る。
動増幅器とはトランジスタの極性が反対なので、電流源
６１の電流が低減するとトランジスタ３５のバックゲー
トの電圧が高くなり、しきい値電圧が大きくなる。ま
た、トランジスタ６２の内部抵抗が大きくなるとトラン
ジスタ３５のソース電位が低くなり、そのトランジスタ
３５のしきい値電圧がより大きくなる。これらは、他方
のしきい値電圧調整回路４００Ｂ’についても同様であ
る。
【００４３】［その他の実施の形態］なお、上記の図１
〜図４に示した差動増幅器において、トランジスタ１
５，１６に縦属接続したＮＭＯＳトランジスタ２０，２
３，５２，５５、或いはトランジスタ３５，３６に縦属
接続したトランジスタ４０，４３，６２，６５は、図５
に示したように、ヒューズと抵抗を並列接続した回路を
単位として、これを複数単位だけ直列接続したものに置
換することもできる。この場合でも、これら単位回路は
補助的に使用されるので、図５の場合と異なって、差動
増幅器の動作電流の影響を大きく受けることはない。
〜図４に示した差動増幅器において、トランジスタ１
５，１６に縦属接続したＮＭＯＳトランジスタ２０，２
３，５２，５５、或いはトランジスタ３５，３６に縦属
接続したトランジスタ４０，４３，６２，６５は、図５
に示したように、ヒューズと抵抗を並列接続した回路を
単位として、これを複数単位だけ直列接続したものに置
換することもできる。この場合でも、これら単位回路は
補助的に使用されるので、図５の場合と異なって、差動
増幅器の動作電流の影響を大きく受けることはない。
【００４４】
【発明の効果】以上から第１乃至第３の発明によれば、
差動増幅器の差動回路のカレントミラー接続された能動
負荷トランジスタのバックゲートの電圧を調整するよう
にしたので、差動増幅器の動作電流の影響を全く受ける
ことなく、オフセット電圧を調整することができる。
差動増幅器の差動回路のカレントミラー接続された能動
負荷トランジスタのバックゲートの電圧を調整するよう
にしたので、差動増幅器の動作電流の影響を全く受ける
ことなく、オフセット電圧を調整することができる。
【００４５】また、第４の発明によれば、第１乃至第３
の発明の内容に加えて前記トランジスタのソース電位を
調整可能としたので、オフセット電圧の調整範囲を大幅
に拡大することができる。このとき、差動増幅器の動作
電流の影響を受けるが、わずかである。
の発明の内容に加えて前記トランジスタのソース電位を
調整可能としたので、オフセット電圧の調整範囲を大幅
に拡大することができる。このとき、差動増幅器の動作
電流の影響を受けるが、わずかである。
【図１】 本発明の第１の実施の形態の差動増幅器の回
路図である。
路図である。
【図２】 本発明の第２の実施の形態の差動増幅器の回
路図である。
路図である。
【図３】 (a)は本発明の第３の実施の形態の差動増幅
器の回路図、(b)は電流源５１の回路図である。
器の回路図、(b)は電流源５１の回路図である。
【図４】 (a)は本発明の第４の実施の形態の差動増幅
器の回路図、(b)は電流源６１の回路図である。
器の回路図、(b)は電流源６１の回路図である。
【図５】 従来の差動増幅器の回路である。
１００，３００：差動増幅回路、 ２００Ａ，２００Ａ’，２００Ｂ，２００Ｂ’，４００
Ａ，４００Ａ’，４００Ｂ，４００Ｂ’：しきい値電圧
調整回路。
Ａ，４００Ａ’，４００Ｂ，４００Ｂ’：しきい値電圧
調整回路。
Claims (4)
- 【請求項１】ソースに共通の第１の電流源が接続されド
レインにカレントミラー接続の能動負荷が接続された差
動回路をもつ差動増幅回路と、前記能動負荷の少なくと
も一方のトランジスタのバックゲートに接続されたしき
い値電圧調整回路とを具備することを特徴とする差動増
幅器。 - 【請求項２】前記しきい値電圧調整回路が、１以上の抵
抗と、該抵抗の組み合わせ状態を調整するための１以上
のヒューズと、前記組み合わされた抵抗に電流を供給す
るための第２の電流源とからなり、前記組み合わされた
抵抗と前記第２の電流源との共通接続点を前記バックゲ
ートに接続したことを特徴とする請求項１に記載の差動
増幅器。 - 【請求項３】前記しきい値電圧調整回路が、１個の抵抗
と、複数のヒューズで並列接続された複数の第３の電流
源とからなり、該複数の第３の電流源の内の前記ヒュー
ズの影響を受けない電流源と前記抵抗との共通接続点を
前記バックゲートに接続したことを特徴とする請求項１
に記載の差動増幅器。 - 【請求項４】前記しきい値電圧調整回路が、前記しきい
値電圧調整回路の接続されるトランジスタのソースに接
続された別のトランジスタを具備し、該別のトランジス
タにより、前記しきい値電圧調整回路の接続されるトラ
ンジスタのソース電位が調整されるようにしたことを特
徴とする請求項１乃至３に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119442A JPH11312930A (ja) | 1998-04-28 | 1998-04-28 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119442A JPH11312930A (ja) | 1998-04-28 | 1998-04-28 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312930A true JPH11312930A (ja) | 1999-11-09 |
Family
ID=14761520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10119442A Pending JPH11312930A (ja) | 1998-04-28 | 1998-04-28 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312930A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209327A (ja) * | 2005-01-26 | 2006-08-10 | Ricoh Co Ltd | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP2008067188A (ja) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路及びその差動増幅回路を使用した充電制御装置 |
| JP2011234117A (ja) * | 2010-04-27 | 2011-11-17 | Renesas Electronics Corp | バイアス回路、電力増幅器及びカレントミラー回路 |
| JP2013110645A (ja) * | 2011-11-22 | 2013-06-06 | Samsung Electro-Mechanics Co Ltd | 増幅回路 |
| JP2021073797A (ja) * | 2015-12-28 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 回路の駆動方法 |
| JP2023052828A (ja) * | 2017-04-04 | 2023-04-12 | スカイワークス ソリューションズ，インコーポレイテッド | 携帯デバイス、パッケージ状モジュール、及び電力増幅器にバイアスを与える方法 |
-
1998
- 1998-04-28 JP JP10119442A patent/JPH11312930A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209327A (ja) * | 2005-01-26 | 2006-08-10 | Ricoh Co Ltd | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP4667883B2 (ja) * | 2005-01-26 | 2011-04-13 | 株式会社リコー | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP2008067188A (ja) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路及びその差動増幅回路を使用した充電制御装置 |
| US8102156B2 (en) | 2006-09-08 | 2012-01-24 | Ricoh Company, Ltd. | Differential amplifier circuit and electric charge control apparatus using differential amplifier circuit |
| JP2011234117A (ja) * | 2010-04-27 | 2011-11-17 | Renesas Electronics Corp | バイアス回路、電力増幅器及びカレントミラー回路 |
| JP2013110645A (ja) * | 2011-11-22 | 2013-06-06 | Samsung Electro-Mechanics Co Ltd | 増幅回路 |
| US8994454B2 (en) | 2011-11-22 | 2015-03-31 | Samsung Electro-Mechanics Co., Ltd. | Amplifier circuit |
| JP2021073797A (ja) * | 2015-12-28 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 回路の駆動方法 |
| JP2023052828A (ja) * | 2017-04-04 | 2023-04-12 | スカイワークス ソリューションズ，インコーポレイテッド | 携帯デバイス、パッケージ状モジュール、及び電力増幅器にバイアスを与える方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388521B1 (en) | MOS differential amplifier with offset compensation | |
| US7307470B2 (en) | Semiconductor device with leakage current compensating circuit | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| US7495507B2 (en) | Circuits for generating reference current and bias voltages, and bias circuit using the same | |
| EP1908168B1 (en) | Temperature-independent amplifier offset trim circuit | |
| US5446396A (en) | Voltage comparator with hysteresis | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| US20130002267A1 (en) | Impedance Mismatch Detection Circuit | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| JP2917877B2 (ja) | 基準電流発生回路 | |
| KR0141157B1 (ko) | 기준전압발생회로 | |
| JP4443205B2 (ja) | 電流駆動回路 | |
| JP4058334B2 (ja) | ヒステリシスコンパレータ回路 | |
| US7385437B2 (en) | Digitally tunable high-current current reference with high PSRR | |
| US6114906A (en) | Differential amplifier circuit | |
| JPH11312930A (ja) | 差動増幅器 | |
| KR20050041592A (ko) | 온도 보상이 가능한 내부전압 발생장치 | |
| JPH06230840A (ja) | バイアス回路 | |
| JP3024645B1 (ja) | 定電圧発生回路 | |
| US20080315857A1 (en) | Reference current generating apparatus | |
| US11012041B2 (en) | Differential amplifier circuit | |
| JPH11112247A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |