CN216490413U - 轨到轨放大器共模感知控制常数跨导输入级的电路 - Google Patents

轨到轨放大器共模感知控制常数跨导输入级的电路 Download PDF

Info

Publication number
CN216490413U
CN216490413U CN202122511559.9U CN202122511559U CN216490413U CN 216490413 U CN216490413 U CN 216490413U CN 202122511559 U CN202122511559 U CN 202122511559U CN 216490413 U CN216490413 U CN 216490413U
Authority
CN
China
Prior art keywords
transistor
source
electrically connected
drain
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122511559.9U
Other languages
English (en)
Inventor
郎宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daochong Electronic Technology Zhejiang Co ltd
Original Assignee
Daochong Electronic Technology Zhejiang Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daochong Electronic Technology Zhejiang Co ltd filed Critical Daochong Electronic Technology Zhejiang Co ltd
Priority to CN202122511559.9U priority Critical patent/CN216490413U/zh
Application granted granted Critical
Publication of CN216490413U publication Critical patent/CN216490413U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种轨到轨放大器共模感知控制常数跨导输入级的电路，用于保持放大器的跨导不随输入共模电压发生变化，其特征在于，包括第一共模感知电压组件、第二共模感知电压组件、第一差分输入对组件和第二差分输入对组件，所述第一共模感知电压组件通过晶体管PM4和晶体管PM3与所述第一差分输入对组件电性连接。本实用新型公开的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其作为轨到轨的放大器输入级电路，而保持放大器的跨导不随输入共模电压发生变化。

Description

轨到轨放大器共模感知控制常数跨导输入级的电路
技术领域
本实用新型属于集成电路设计的宽摆幅轨到轨放大器技术领域，具体涉及一种轨到轨放大器共模感知控制常数跨导输入级的电路。
背景技术
为了实现放大器尽可能大的信号输入范围，输入信号最大接近电源电压，最低到负电源电压附近，或到地电位附近，这就是所谓轨到轨放大器的输入级。NMOS差分输入对输入信号的电压范围是：VDsat+VGSn≤VinnCM≤VCC；PMOS差分输入对输入信号的电压范围是：Vss≤VinpCM≤VDsat+VGSp。式中VDsat是MOS管的过驱动电压；VGSn是NMOS管的栅源电压；VGSp是PMOS管栅源电压的绝对值；VSS是负电源电压，或地电压。如果采用这两种差分输入对就可以实现轨到轨的信号输入，这种结构叫互补差分对，图1输入级差分电路共模信号的适应范围。
图2给出了传统的轨到轨放大器的输入级电路。它是是由一对NMOS差分对和一对PMOS差分对构成的互补差分对。当输入共模电压趋近电源电压VCC时，PMOS差分对停止工作，而NMOS差分对仍正常工作；当输入共模电压趋近负电源电压(VSS)时，PMOS差分对工作，而NMOS差分对则停止工作；当输入共模电压处于两个电源电压的中间NMOS差分对和PMOS差分对都可以正常工作，而且有很大的交叠区域。此结构虽然实现了轨到轨的信号输入范围，但在工作的交叠区域输入级电路的跨导增加了一倍，如图3所示为总的跨导随输入共模电压变化的情况，用公式(1)～(3)表示。放大器的增益带宽积(GBW)及压摆率(Selw rate)都是变化的，放大器的频率补偿也非最优。
在MOS管的饱和区域，漏极电流的表达是：
Figure BDA0003310093030000021
在饱和区域NMOS晶体管和PMOS晶体管的跨导表达式分别是：
Figure BDA0003310093030000022
互补差分对总的跨导是：
Figure BDA0003310093030000023
公式中
Figure BDA0003310093030000024
选取互补差分对的尺寸，
Figure BDA0003310093030000025
使得Kn＝Kp，
就可以得到：
Figure BDA0003310093030000026
取互补差分对的尾部电流In＝Ip＝Iref，在互补差分对共同工作的交叠部分，总的跨导就是两个单独工作跨导的一倍，
Figure BDA0003310093030000027
如果保持Iref为常数，根据数学公式：
Figure BDA0003310093030000028
互补差分对一对不工作，而另一对工作，工作差分对的尾部电流设为4Iref，那么，总的跨导gmT就会保持不变，实现常数跨导。
图4是这种控制平方根电流实现常数跨导的一种电路。在共模输入信号的中间电压区域，PM6和NM6同时关闭。两个互补差分对的尾部电流都是Iref，总的跨导是：
Figure BDA0003310093030000029
共模电压在高电平区域，差分对PM1和PM2因输入电平太高而截至，而差分对NM1和NM2则处于工作状态。此时，Vrp是高电平，PM6关闭，NM6开起。PM4和PM5都处于截至状态，没有电流流过。PM3的镜像电流通过NM6注入到NMOS管NM5，电流是Iref。NM3和NM4共同构成了NMOS差分对NM1/NM2的尾部镜像电流管，总的电流是4Iref。总的跨导是：
Figure BDA0003310093030000031
同样共模电压在低电压区域，NMOS差分对NM1/NM2处于截至区域，Vrp是低电平，NM6截至，PM6开起。PMOS差分对PM1/PM2的尾部电流也是4Iref，跨导是：
Figure BDA0003310093030000032
在三个共模电压区域跨导保持了一致。
这种平方根1:3电流镜像电路是建立在MOS管漏极电流平方特性的基础之上的，但是在现代深亚微米CMOS工艺中MOS管在饱和区域的漏极电流不再精确遵守该平方规律，这是该方法的最大缺陷。
实现轨到轨放大器输入级常数跨导的另外一种常用的方法是用电平转移，图5是该方法实现电路的示意图。通过把输入共模电平转移到高电平，或低电平实现两个差分互补对的同时工作。但该方法工作电源电压不能太低，不适合应用于低电源电压的领域。
因此，针对上述问题，予以进一步改进。
实用新型内容
本实用新型的主要目的在于提供轨到轨放大器共模感知控制常数跨导输入级的电路，其作为轨到轨的放大器输入级电路，而保持放大器的跨导不随输入共模电压发生变化。
本实用新型的另一目的在于提供轨到轨放大器共模感知控制常数跨导输入级的电路，其适合于深亚微米CMOS工艺，低电压应用领域。
本实用新型的另一目的在于提供轨到轨放大器共模感知控制常数跨导输入级的电路，第二差分输入对组件和第一差分输入对组件分别在靠近正电源VCC和负电源VSS的区间工作，第二差分输入对组件对和第一差分输入对组件的尾部电流分别由晶体管NM3和晶体管PM3提供，通过镜像比例设置，可以使这两个电流相等，从而使两个差分对的跨导和压摆率(Slew rate)等参数都保持为常数。
为达到以上目的，本实用新型提供一种轨到轨放大器共模感知控制常数跨导输入级的电路，用于保持放大器的跨导不随输入共模电压发生变化，其特征在于，包括第一共模感知电压组件(NMOS型共模感知电压控制电流生成电路)、第二共模感知电压组件(PMOS型共模感知电压控制电流产生电路)、第一差分输入对组件(PMOS差分输入对电路)和第二差分输入对组件(NMOS差分输入对电路)，其中：
所述第一共模感知电压组件通过晶体管PM4和晶体管PM3与所述第一差分输入对组件电性连接，所述晶体管PM4和晶体管PM3均连接电源电压VCC，所述第二共模感知电压组件通过晶体管NM4和晶体管NM3与所述第二差分输入对组件电性连接，所述晶体管NM4和所述晶体管NM3均连接负电源电压VSS；
所述第一共模感知组件通过晶体管NM5分别与所述晶体管NM4和所述晶体管NM3电性连接。
作为上述技术方案的进一步优选的技术方案，所述第一共模感知电压组件包括晶体管PMr1和晶体管PMr2，所述晶体管PMr1的源极和所述晶体管PMr2的源极电性连接并且所述晶体管PMr1的漏极和所述晶体管PMr2的漏极电性连接，所述晶体管PMr1的栅极连接输入信号VinN并且所述晶体管PMr2的栅极连接输入信号VinP；
所述第二共模感知电压组件包括晶体管NMr1和晶体管NMr2，所述晶体管NMr1的源极和所述晶体管NMr2的源极电性连接并且所述晶体管NMr1的漏极和所述晶体管NMr2的漏极电性连接，所述晶体管NMr1的栅极连接输入信号VinN并且所述晶体管NMr2的栅极连接输入信号VinP。
作为上述技术方案的进一步优选的技术方案，所述第一差分输入对组件包括晶体管PM1和晶体管PM2，所述晶体管PM1的源极和所述晶体管PM2的源极电性连接并且所述晶体管PM1的漏极和所述晶体管PM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述第二差分输入对组件包括晶体管NM1和晶体管NM2，所述晶体管NM1的源极和所述晶体管NM2的源极电性连接并且所述晶体管NM1的漏极和所述晶体管NM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述晶体管PM1的栅极和所述晶体管NM1的栅极电性连接并且均连接输入信号VinN，所述晶体管PM2的栅极和所述晶体管NM2的栅极电性连接并且均连接输入信号VinP。
作为上述技术方案的进一步优选的技术方案，所述晶体管PMr1的源极和所述晶体管PMr2的源极均与所述晶体管PM4的漏极电性连接(晶体管PM4的栅极和漏极电性连接并且源极连接电源电压VCC)，所述晶体管PM1的源极和所述晶体管PM2的源极均与所述晶体管PM3的漏极电性连接(晶体管PM3的源极连接电源电压VCC)。
作为上述技术方案的进一步优选的技术方案，所述晶体管NMr1的源极和所述晶体管NMr2的源极均与所述晶体管NM4的漏极电性连接(晶体管NM4的栅极和漏极电性连接并且源极连接负电源电压VSS)，所述晶体管NM1的源极和所述晶体管NM2的源极均与所述晶体管NM3的漏极电性连接(晶体管NM3的源极连接负电源电压VSS)。
作为上述技术方案的进一步优选的技术方案，所述晶体管PMr1的漏极和所述晶体管PMr2的漏极均与所述晶体管NM5的漏极电性连接并且所述晶体管NM5的源极与所述晶体管NM4的源极电性连接(晶体管NM5的栅极连接电压端Vbn)；
所述晶体管NMr1的漏极和所述晶体管NMr2的漏极均与晶体管PM5的漏极电性连接并且所述晶体管PM5的源极连接电源电压VCC(晶体管PM5的栅极连接电压端Vbp)。
作为上述技术方案的进一步优选的技术方案，所述晶体管PMr1、所述晶体管PMr2、所述晶体管PM1、所述晶体管PM2、所述晶体管PM3、所述晶体管PM4和所述晶体管PM5均为PMOS管，所述晶体管NMr1、所述晶体管NMr2、所述晶体管NM1、所述晶体管NM2、所述晶体管NM3、所述晶体管NM4和所述晶体管NM5均为NMOS管。
附图说明
图1是现有的输入级差分电路共模信号的适应范围图。
图2是现有的轨到轨放大器的输入级电路图。
图3是现有的输入互补差分对跨导随输入共模电压变化图。
图4是现有的控制平方根电流实现常数跨导的一种电路图。
图5是现有的电平转移实现输入级常数跨导的一种电路图。
图6是本实用新型的轨到轨放大器共模感知控制常数跨导输入级的电路图。
图7是本实用新型的PMOS差分对组件与NMOS差分对组件的尾部电流随轨到轨共模电压变化图。
图8是本实用新型的应用的一种常数跨导轨到轨输入/输出放大器电路图。
附图标记包括：100、第二共模感知电压组件；200、第一共模感知电压组件；300、第二差分输入对组件；400、第一差分输入对组件。
具体实施方式
以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。
本实用新型公开了轨到轨放大器共模感知控制常数跨导输入级的电路，下面结合优选实施例，对实用新型的具体实施例作进一步描述。
在本实用新型的实施例中，本领域技术人员注意，本实用新型涉及的输入信号、电源电压和负电源电压等可被视为现有技术。
优选实施例，
本实用新型公开了一种轨到轨放大器共模感知控制常数跨导输入级的电路，用于保持放大器的跨导不随输入共模电压发生变化，其特征在于，包括第一共模感知电压组件200(NMOS型共模感知电压控制电流生成电路)、第二共模感知电压组件100(PMOS型共模感知电压控制电流产生电路)、第一差分输入对组件300(PMOS差分输入对电路)和第二差分输入对组件400(NMOS差分输入对电路)，其中：
所述第一共模感知电压组件200通过晶体管PM4和晶体管PM3与所述第一差分输入对组件400电性连接，所述晶体管PM4和晶体管PM3均连接电源电压VCC，所述第二共模感知电压组件100通过晶体管NM4和晶体管NM3与所述第二差分输入对组件300电性连接，所述晶体管NM4和所述晶体管NM3均连接负电源电压VSS；
所述第一共模感知组件200通过晶体管NM5分别与所述晶体管NM4和所述晶体管NM3电性连接。
值得一提的是，本发明的晶体管PM5、晶体管PM4、晶体管PM3、晶体管NM5、晶体管NM4和晶体管NM3均作为电流镜像源。
具体的是，所述第一共模感知电压组件包括晶体管PMr1和晶体管PMr2，所述晶体管PMr1的源极和所述晶体管PMr2的源极电性连接并且所述晶体管PMr1的漏极和所述晶体管PMr2的漏极电性连接，所述晶体管PMr1的栅极连接输入信号VinN并且所述晶体管PMr2的栅极连接输入信号VinP；
所述第二共模感知电压组件包括晶体管NMr1和晶体管NMr2，所述晶体管NMr1的源极和所述晶体管NMr2的源极电性连接并且所述晶体管NMr1的漏极和所述晶体管NMr2的漏极电性连接，所述晶体管NMr1的栅极连接输入信号VinN并且所述晶体管NMr2的栅极连接输入信号VinP。
更具体的是，所述第一差分输入对组件包括晶体管PM1和晶体管PM2，所述晶体管PM1的源极和所述晶体管PM2的源极电性连接并且所述晶体管PM1的漏极和所述晶体管PM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述第二差分输入对组件包括晶体管NM1和晶体管NM2，所述晶体管NM1的源极和所述晶体管NM2的源极电性连接并且所述晶体管NM1的漏极和所述晶体管NM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述晶体管PM1的栅极和所述晶体管NM1的栅极电性连接并且均连接输入信号VinN，所述晶体管PM2的栅极和所述晶体管NM2的栅极电性连接并且均连接输入信号VinP。
进一步的是，所述晶体管PMr1的源极和所述晶体管PMr2的源极均与所述晶体管PM4的漏极电性连接(晶体管PM4的栅极和漏极电性连接并且源极连接电源电压VCC)，所述晶体管PM1的源极和所述晶体管PM2的源极均与所述晶体管PM3的漏极电性连接(晶体管PM3的源极连接电源电压VCC)。
更进一步的是，所述晶体管NMr1的源极和所述晶体管NMr2的源极均与所述晶体管NM4的漏极电性连接(晶体管NM4的栅极和漏极电性连接并且源极连接负电源电压VSS)，所述晶体管NM1的源极和所述晶体管NM2的源极均与所述晶体管NM3的漏极电性连接(晶体管NM3的源极连接负电源电压VSS)。
优选地，所述晶体管PMr1的漏极和所述晶体管PMr2的漏极均与所述晶体管NM5的漏极电性连接并且所述晶体管NM5的源极与所述晶体管NM4的源极电性连接(晶体管NM5的栅极连接电压端Vbn)；
所述晶体管NMr1的漏极和所述晶体管NMr2的漏极均与晶体管PM5的漏极电性连接并且所述晶体管PM5的源极连接电源电压VCC(晶体管PM5的栅极连接电压端Vbp)。
优选地，所述晶体管PMr1、所述晶体管PMr2、所述晶体管PM1、所述晶体管PM2、所述晶体管PM3、所述晶体管PM4和所述晶体管PM5均为PMOS管，所述晶体管NMr1、所述晶体管NMr2、所述晶体管NM1、所述晶体管NM2、所述晶体管NM3、所述晶体管NM4和所述晶体管NM5均为NMOS管。
本实用新型的原理为：
本实用新型的内容是图6所示的轨到轨放大器共模感知控制常数跨导输入级的电路。该电路由一对PMOS管组成的共模感知电压、一对NMOS组成的共模感知电压及PMOS差分输入对、NMOS差分输入对和几个电流镜构成。PMOS共模感知电压由两个PMOS晶体管PMr1和PMr2组成，这两个晶体管的源极连接在一起，漏极也连接在一起。这两个PMOS晶体管的衬底可以接到它们的源极，
避免衬偏效应，也可以接到更高的电平VCC。输入级的输入信号VinN和VinP分别接到PMr1和PMr2的栅极。同理，NMOS共模感知电压由两个NMOS晶体管NMr1和NMr2组成，这两个晶体管的源极连接在一起，漏极也连接在一起。这两个NMOS晶体管的衬底根据工艺的要求可以接到负电源VSS，也可以接到它们的源极。输入级的输入信号VinN和VinP分别接到NMr1和NMr2的栅极。
由于放大器的放大倍数很大，VinN和VinP的差模信号非常小，在感知共模电压时可以认为VinN和VinP相等。在共模电压靠近电源电压VCC的高电压区域，这一对PMOS共模感知电压晶体管工作状态进入截止区，根镜像电流源PM4中电流为零，PMOS差分对不工作。但NMOS共模感知电压晶体管工作状态进入饱和区，根镜像电流源NM4中电流等于PM5镜像过来的电流，NMOS差分对正常工作，其尾部电流由NM3提供。
当输入信号的共模电压从高电压开始减小到一定的值，靠近负电源电压VSS区间时，PMOS共模感知电压晶体管PMr1和PMr2开始工作。根电流镜PM4的电流等于NM5镜像过来的电流，PMOS差分对PM1和PM2正常工作，其尾部电流等于PM3从PM4镜像过来的电流。
这样NMOS差分对和PMOS差分对分别在靠近正电源VCC和负电源VSS的区间工作。NMOS差分对和PMOS差分对的尾部电流分别由NM3和PM3提供，通过镜像比例设置，可以使这两个电流相等，再设置μp(W/L)p＝μn(W/L)n，使两个差分对的跨导和压摆率(Slew rate)等参数都保持为常数。
PMOS共模感知电压晶体管和NMOS共模感知电压晶体管感知电压的范围，即正常工作能够提供电流通路的电压范围，可以通过调节两种共模感知电压中晶体管的宽长比(W/L)来调节。
如图7是一种在全共模电压分为的调节区间。在交界处由于误差可能产生一定的误差，在这个共模电压范围内基本保持为常数。
图8是本实用新型作为AB类放大器轨到轨输入级的应用电路，实现了轨到轨输入及轨到轨输入的功能。可以应用与低电压、深亚微米CMOS工艺中，扩大了输入电压的范围。
值得一提的是，图中的“folded cascode current summing stage”为折叠式共源共栅电流求和级。
值得一提的是，本实用新型专利申请涉及的输入信号、电源电压和负电源电压等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本实用新型专利的发明点所在，本实用新型专利不做进一步具体展开详述。
对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围。

Claims (7)

1.一种轨到轨放大器共模感知控制常数跨导输入级的电路，用于保持放大器的跨导不随输入共模电压发生变化，其特征在于，包括第一共模感知电压组件、第二共模感知电压组件、第一差分输入对组件和第二差分输入对组件，其中：
所述第一共模感知电压组件通过晶体管PM4和晶体管PM3与所述第一差分输入对组件电性连接，所述晶体管PM4和晶体管PM3均连接电源电压VCC，所述第二共模感知电压组件通过晶体管NM4和晶体管NM3与所述第二差分输入对组件电性连接，所述晶体管NM4和所述晶体管NM3均连接负电源电压VSS；
所述第一共模感知电压组件通过晶体管NM5分别与所述晶体管NM4和所述晶体管NM3电性连接。
2.根据权利要求1所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述第一共模感知电压组件包括晶体管PMr1和晶体管PMr2，所述晶体管PMr1的源极和所述晶体管PMr2的源极电性连接并且所述晶体管PMr1的漏极和所述晶体管PMr2的漏极电性连接，所述晶体管PMr1的栅极连接输入信号VinN并且所述晶体管PMr2的栅极连接输入信号VinP；
所述第二共模感知电压组件包括晶体管NMr1和晶体管NMr2，所述晶体管NMr1的源极和所述晶体管NMr2的源极电性连接并且所述晶体管NMr1的漏极和所述晶体管NMr2的漏极电性连接，所述晶体管NMr1的栅极连接输入信号VinN并且所述晶体管NMr2的栅极连接输入信号VinP。
3.根据权利要求2所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述第一差分输入对组件包括晶体管PM1和晶体管PM2，所述晶体管PM1的源极和所述晶体管PM2的源极电性连接并且所述晶体管PM1 的漏极和所述晶体管PM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述第二差分输入对组件包括晶体管NM1和晶体管NM2，所述晶体管NM1的源极和所述晶体管NM2的源极电性连接并且所述晶体管NM1的漏极和所述晶体管NM2的漏极分别与折叠式共源共栅电流求和级电性连接；
所述晶体管PM1的栅极和所述晶体管NM1的栅极电性连接并且均连接输入信号VinN，所述晶体管PM2的栅极和所述晶体管NM2的栅极电性连接并且均连接输入信号VinP。
4.根据权利要求3所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述晶体管PMr1的源极和所述晶体管PMr2的源极均与所述晶体管PM4的漏极电性连接，所述晶体管PM1的源极和所述晶体管PM2的源极均与所述晶体管PM3的漏极电性连接。
5.根据权利要求4所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述晶体管NMr1的源极和所述晶体管NMr2的源极均与所述晶体管NM4的漏极电性连接，所述晶体管NM1的源极和所述晶体管NM2的源极均与所述晶体管NM3的漏极电性连接。
6.根据权利要求5所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述晶体管PMr1的漏极和所述晶体管PMr2的漏极均与所述晶体管NM5的漏极电性连接并且所述晶体管NM5的源极与所述晶体管NM4的源极电性连接；
所述晶体管NMr1的漏极和所述晶体管NMr2的漏极均与晶体管PM5的漏极电性连接并且所述晶体管PM5的源极连接电源电压VCC。
7.根据权利要求6所述的一种轨到轨放大器共模感知控制常数跨导输入级的电路，其特征在于，所述晶体管PMr1、所述晶体管PMr2、所述晶体管PM1、所述晶体管PM2、所述晶体管PM3、所述晶体管PM4和所述晶体管PM5均为PMOS管，所述晶体管NMr1、所述晶体管NMr2、所述晶体管NM1、所述晶体管NM2、所述晶体管NM3、所述晶体管NM4和所述晶体管NM5均为NMOS管。
CN202122511559.9U 2021-10-19 2021-10-19 轨到轨放大器共模感知控制常数跨导输入级的电路 Active CN216490413U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122511559.9U CN216490413U (zh) 2021-10-19 2021-10-19 轨到轨放大器共模感知控制常数跨导输入级的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122511559.9U CN216490413U (zh) 2021-10-19 2021-10-19 轨到轨放大器共模感知控制常数跨导输入级的电路

Publications (1)

Publication Number Publication Date
CN216490413U true CN216490413U (zh) 2022-05-10

Family

ID=81441199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122511559.9U Active CN216490413U (zh) 2021-10-19 2021-10-19 轨到轨放大器共模感知控制常数跨导输入级的电路

Country Status (1)

Country Link
CN (1) CN216490413U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114094948A (zh) * 2021-10-19 2022-02-25 道崇电子科技(浙江)股份有限公司 轨到轨放大器共模感知控制常数跨导输入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114094948A (zh) * 2021-10-19 2022-02-25 道崇电子科技(浙江)股份有限公司 轨到轨放大器共模感知控制常数跨导输入方法
CN114094948B (zh) * 2021-10-19 2024-05-24 道崇电子科技(浙江)股份有限公司 轨到轨放大器共模感知控制常数跨导输入方法

Similar Documents

Publication Publication Date Title
JP4068227B2 (ja) 低電圧ｃｍｏｓ演算増幅器回路及びそれを具備したサンプルアンドホールド回路
US7541871B2 (en) Operational transconductance amplifier (OTA)
US6437645B1 (en) Slew rate boost circuitry and method
CN107733382B (zh) 自偏置轨到轨恒定跨导放大器
US5578964A (en) CMOS differential operational amplifier
JPH0831752B2 (ja) 差動演算増幅器装置
JP2007267016A (ja) 演算増幅器
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN112994625B (zh) 一种零温漂可变摆幅的运算放大器
CN202503479U (zh) 高增益高电源抑制比ab类运算放大器
CN216490413U (zh) 轨到轨放大器共模感知控制常数跨导输入级的电路
Akbari et al. 0.4-V tail-less quasi-two-stage OTA using a novel self-biasing transconductance cell
CN111294001B (zh) 一种轨对轨运算放大器
Marano et al. Step-response optimisation techniques for low-power, high-load, three-stage operational amplifiers driving large capacitive loads
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
JP2013005149A (ja) 完全差動型オペアンプ
CN109756192B (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
CN114094948B (zh) 轨到轨放大器共模感知控制常数跨导输入方法
CN112511110B (zh) 一种高线性度可编程增益放大器
KR100499856B1 (ko) 가변 이득 증폭기
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
CN216252676U (zh) 一种放大电路
Yavari Advances on CMOS Folded-Cascode Operational Transconductance
JP4862694B2 (ja) Ｆｅｔアンプおよびそのバイアス回路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant