CN109756192B - 一种可靠的低压轨到轨跨导放大电路的输入级 - Google Patents
一种可靠的低压轨到轨跨导放大电路的输入级 Download PDFInfo
- Publication number
- CN109756192B CN109756192B CN201811396570.1A CN201811396570A CN109756192B CN 109756192 B CN109756192 B CN 109756192B CN 201811396570 A CN201811396570 A CN 201811396570A CN 109756192 B CN109756192 B CN 109756192B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- nmos
- pmos tube
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种可靠的低压轨到轨跨导放大电路的输入级,涉及半导体技术领域,包括:第十PMOS管、第一PMOS管构成输入PMOS差分对及其尾部电流管第二PMOS管、第十NMOS管、第一NMOS管构成输入NMOS管差分对及其尾部电流管第二NMOS管,第五PMOS管、第三PMOS管、第四PMOS管是第二PMOS管、第十PMOS管、第一PMOS管的等比例复制,第五NMOS管镜像第三NMOS管和第四NMOS管的电流,然后再通过第六PMOS管、第七PMOS管的镜像流入NMOS管差分对的尾电流第二NMOS管。本发明优点在于:跨导保持恒定,功耗明显降低,且达到最优的频率补偿,并不会导致信号失真。
Description
技术领域
本发明涉及半导体技术领域,更具体涉及一种可靠的低压轨到轨跨导放大电路的输入级。
背景技术
随着CMOS工艺技术的不断推进,芯片的特征尺寸越来越小,随之而来的是芯片的工作电压越来越低,这对于轨到轨跨导放大器和运算放大器的设计来说提出了很大的挑战。
为了使跨导放大器能够在0至电源电压的输入范围内能够正常工作,通常的做法是采用PMOS差分对和NMOS差分对并联组成输入差分电路,这样对任意的共模输入电压,至少有一个差分对能够工作。然而,对于不同的共模电压,输入差分电路的跨导变化会有2倍之大,这会造成跨导放大器不能达到最优的频率补偿,导致信号失真。因此,有必要使得在整个输入共模范围内,输入差分电路的跨导保持恒定或者尽可能地减小跨导的变化。
通常的做法是控制PMOS差分对和NMOS差分对的尾电流来达到跨导恒定的要求。由于PMOS/NMOS差分对的开启(关断)点可能随工艺、温度和电源变化太大,因此当电源电压很低时,这种方法的效果不佳甚至在某些情况下失效。
轨到轨运放是一种特殊的运放类型,它可以实现电源电压范围内的输入共模及输出摆幅。随着工艺尺寸的不断缩减,芯片的工作电压也越来越低,轨到轨运放能够很好地解决由此带来的信号输入共模范围或者输出摆幅的降低。运放输出的轨到轨实现比较容易,而输入的轨到轨实现则相对复杂。
一个传统的轨到轨输入跨导放大器如图1所示,图2是图1电路的恒定跨导输入级,增加输出buffer级即可构成轨到轨运放。MN0和MN1构成了输入NMOS差分对,MN2是其尾电流管;MP0和MP1构成了输入PMOS差分对,MP2是其尾电流管。当输入共模电压在0~(VDD-|Vds,MP2|-|Vgs,MP0(1)|)范围内时,PMOS差分对工作;当输入共模电压在(Vds,MN2+Vgs,MN0(1))~VDD范围内时,PMOS差分对工作。如果(VDD-|Vds,MP2|-|Vgs,MP0(1)|)<(Vds,MN2+Vgs,MN0(1)),可以看出,这段电压范围内,PMOS差分对和NMOS差分对同时打开。
如果只是单纯地把NMOS差分对和PMOS差分对组合起来,虽然可以实现整个电源电压范围的共模输入,但是可以看出,当输入共模电压位于中间区域时,NMOS差分对和PMOS差分对同时工作,因此它们的跨导gm是叠加关系,比起只有NMOS差分对和PMOS差分对工作来说,gm值增大了一倍(假设PMOS差分对和NMOS差分对的gm相等,gmp=gmn)。这会带来诸如失真,带宽变化及补偿困难等问题。
为了使得gmtot(即gmp+gmn)在整个输入共模范围内近似不变,图1中在NMOS尾电流源MN2和PMOS尾电流源MP2的旁边各增加了一路尾电流MN4和MP4。MN4和MP4的大小受到参考电压Vrn和Vrp的控制。当输入共模电压在中间时,NMOS差分对和PMOS差分对都工作,此时,Vrn和Vrp使得MRP和MRN管都关断,此时NMOS差分对和PMOS差分对的尾电流来自于MN2和MP2。当输入共模电压增加使得PMOS管关断时,MP2电流从MRN流过,流入MN3,然后镜像至MN4(MN4尺寸是MN3的3倍),这样,NMOS差分对的尾电流增大为原来的4倍。这样,gmtot的值和两个差分对同时导通时的gmtot是一样的。同样,当输入共模电压减少使得NMOS差分对关断时,MN2电流从MRP流过,流入MP3,然后镜像至MP4(MP4尺寸是MP3的3倍),这样,PMOS差分对的尾电流增大为原来的4倍。gmtot的值和两个差分对同时导通时的gmtot仍是一样的。这样就保证gmtot在整个输入共模范围内保持不变。
这种gm控制方法的关键在于参考电压Vrn和Vrp的选择。Vrn的值要比Vrp大,当电源电压继续降低使得上述关系不成立时,这种方法就不能保证gmtot在整个电源电压范围内保持恒定。因此,在非常低的电源电压下,必须采用其他方法来确保gmtot仍能保持恒定。
发明内容
本发明所要解决的技术问题在于跨导放大器输入不同的共模电压,会造成跨导不能恒定,导致信号失真。
本发明是通过以下技术方案解决上述技术问题的,具体技术方案如下:
一种可靠的低压轨到轨跨导放大电路的输入级,包括:PMOS管差分对及其尾部电流管第二PMOS管、NMOS管差分对及其尾部电流管第二NMOS管,第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管,第十PMOS管、第一PMOS管构成输入PMOS差分对,第十NMOS管、第一NMOS管构成输入NMOS管差分对,所述第五PMOS管、第三PMOS管、第四PMOS管是第二PMOS管、第十PMOS管、第一PMOS管的等比例复制,第五NMOS管镜像第三NMOS管和第四NMOS管的电流,然后再通过第六PMOS管、第七PMOS管的镜像流入NMOS管差分对的尾电流第二NMOS管。
更进一步地,所述第七PMOS管的栅极与第六PMOS管的栅极连接,第七PMOS管的漏极与第二NMOS管的漏极连接,第六PMOS管的漏极与第五NMOS管的漏极连接,所述第七PMOS管的栅极、第六PMOS管的栅极连接线与第六PMOS管的漏极、第五NMOS管的漏极连接线之间通过导线连接,所述第十NMOS管的源极与第一NMOS管的源极连接且连接线与第七PMOS管的漏极、第二NMOS管的漏极连接线相交叉,第三PMOS管的源极、漏极分别与第四PMOS管的源极、漏极连接,所述第五PMOS管的漏极连接在第三PMOS管的源极与第四PMOS管的源极连接线上,第三PMOS管的漏极与第三NMOS管的漏极连接,第四PMOS管的漏极与第四NMOS管的漏极连接,第三NMOS管的栅极与第四NMOS管的栅极、第五NMOS管的栅极连接,第三PMOS管的漏极、第四PMOS管的漏极的连接线与第三NMOS管的栅极、第四NMOS管的栅极连接线之间通过导线连接,第二PMOS管的漏极连接在所述第十PMOS管的源极与第一PMOS管的源极连接线上,第七PMOS管的源极、第六PMOS管的源极、第五PMOS管的源极、第二PMOS管的源极接共模电压VDD,第二NMOS管的源极、第五NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极接地,第十NMOS管的栅极、第三PMOS管的栅极、第十PMOS管的栅极接输入信号Vinp,第一NMOS管的栅极、第四PMOS管的栅极、第一PMOS管的栅极连接输入信号Vinn,第二NMOS管的栅极连接偏置电压Vbn,第五PMOS管的栅极、第二PMOS管的栅极接偏置电压Vbp,第十NMOS管的漏极接节点netp0,第十PMOS管的漏极接节点netn0,第一NMOS管的漏极接节点netp1,第一PMOS管的漏极接节点netn1。
更进一步地,所述第七PMOS管的电流和第二PMOS管的电流在输入共模电压较低时相等。
更进一步地,所述PMOS管差分对的尾电流为第二PMOS管的电流IMP2,NMOS管差分对的尾部电流为IMN2-IMP7,由于IMP2=IMP7,PMOS管差分对和NMOS管差分对的尾部电流之和为IMN2,记为Itot。
更进一步地,所述输入级的工作情况如下:
当输入共模电压比较低时,PMOS差分对工作,NMOS差分对关闭;PMOS差分对尾电流为IMP2,经过镜像,第七PMOS管的电流流入第二NMOS管,由于NMOS差分对关闭,此时第二NMOS管电流等于第七PMOS管的电流,也就是第二PMOS管的电流,Itot=IMN2=IMP2;
当输入共模电压比较高时,NMOS差分对工作,PMOS差分对关闭;PMOS差分对尾电流为0,相应地第七PMOS管的电流也为0,此时第二NMOS管电流全部来自于差分对第十NMOS管和第一NMOS管,则Itot=IMN2;
当输入共模电压位于两者之间时,PMOS差分对和NMOS差分对都导通,只是导通的程度不同,此时第二NMOS管的电流由两部分组成,一部分是第七PMOS管的电流,其大小等于第二PMOS管的电流,另一部分来自于NMOS差分对。
更进一步地,所述PMOS差分对和NMOS管差分对偏置在亚阈值区,则输入差分对的总跨导为:
其中,gmtot为总跨导,gmp为PMOS管差分对跨导,gmn为NMOS管差分对跨导,q为单位电荷量,IMP0为第十PMOS管的电流、IMN0为第十NMOS管的电流、IMN1为第一NMOS管的电流、n为与工艺有关的常量、K为波尔兹曼常量、T为绝对温度。
本发明相比现有技术具有以下优点:
本发明将PMOS管差分对和NMOS管差分对工作在亚阈值区,通过保持在整个共模输入范围内差分对尾电流之和的恒定来保证输入跨导的恒定。输入跨导的控制是通过对输入差分对的尾电流的实现,但尾电流的大小不再受参考电压的控制,而只与输入共模大小有关,从而实现可靠的低电压工作;PMOS管差分对和NMOS管差分对的尾电流之和保持恒定,在同样跨导下本发明的功耗明显降低,且达到最优的频率补偿,并不会导致信号失真。
附图说明
图1为现有技术的轨到轨跨导放大电路的原理图。
图2为现有技术的轨到轨跨导放大电路的输入级原理图。
图3为本发明实施例的可靠的低压轨到轨跨导放大电路的输入级原理图。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
如图3所示,一种可靠的低压轨到轨跨导放大电路的输入级,包括:PMOS管差分对及其尾部电流管第二PMOS管MP2、NMOS管差分对及其尾部电流管第二NMOS管MN2,第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5,第十PMOS管MP0、第一PMOS管MP1构成输入PMOS差分对,第十NMOS管MN0、第一NMOS管MN1构成输入NMOS管差分对,第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4是第二PMOS管MP2、第十PMOS管MP0、第一PMOS管MP1的等比例复制,第五NMOS管MN5镜像第三NMOS管MN3和第四NMOS管MN4的电流,然后再通过第六PMOS管MP6、第七PMOS管MP7的镜像流入NMOS管差分对的尾电流第二NMOS管MN2。
具体的,第七PMOS管MP7的栅极与第六PMOS管MP6的栅极连接,第七PMOS管MP7的漏极与第二NMOS管MN2的漏极连接,第六PMOS管MP6的漏极与第五NMOS管MN5的漏极连接,第七PMOS管MP7的栅极、第六PMOS管MP6的栅极连接线与第六PMOS管MP6的漏极、第五NMOS管MN5的漏极连接线之间通过导线连接,所述第十NMOS管MN0的源极与第一NMOS管MN1的源极连接且连接线与第七PMOS管MP7的漏极、第二NMOS管MN2的漏极连接线相交叉,第三PMOS管MP3的源极、漏极分别与第四PMOS管MP4的源极、漏极连接,所述第五PMOS管MP5的漏极连接在第三PMOS管MP3的源极与第四PMOS管MP4的源极连接线上,第三PMOS管MP3的漏极与第三NMOS管MN3的漏极连接,第四PMOS管MP4的漏极与第四NMOS管MN4的漏极连接,第三NMOS管MN3的栅极与第四NMOS管MN4的栅极、第五NMOS管MN5的栅极连接,第三PMOS管MP3的漏极、第四PMOS管MP4的漏极的连接线与第三NMOS管MN3的栅极、第四NMOS管MN4的栅极连接线之间通过导线连接,第二PMOS管MP2的漏极连接在所述第十PMOS管MP0的源极与第一PMOS管MP1的源极连接线上,第七PMOS管MP7的源极、第六PMOS管MP6的源极、第五PMOS管MP5的源极、第二PMOS管MP2的源极接共模电压VDD,第二NMOS管MN2的源极、第五NMOS管MN5的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极接地,第十NMOS管MN0的栅极、第三PMOS管MP3的栅极、第十PMOS管MP0的栅极接输入信号Vinp,第一NMOS管MN1的栅极、第四PMOS管MP4的栅极、第一PMOS管MP1的栅极连接输入信号Vinn,第二NMOS管MN2的栅极连接偏置电压Vbn,第五PMOS管MP5的栅极、第二PMOS管MP2的栅极接偏置电压Vbp,第十NMOS管MN0的漏极接节点netp0,第十PMOS管MP0的漏极接节点netn0,第一NMOS管MN1的漏极接节点netp1,第一PMOS管MP1的漏极接节点netn1。
具体的,第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4是第二PMOS管MP2、第十PMOS管MP0、第一PMOS管MP1的等比例复制,且第三PMOS管MP3的栅极电压和第十PMOS管MP0的栅极电压都接输入信号Vinp,第四PMOS管MP4的栅极电压和第一PMOS管MP1的栅极电压都接输入信号Vinn,因此,第五PMOS管MP5就能准确地等比例复制PMOS差分对的尾电流第二PMOS管MP2。第三NMOS管MN3和第四NMOS管MN4管的漏极和栅极相连,用于将来自第三PMOS管MP3和第四PMOS管MP4的差分电流转换为共模电流,电流大小是第五PMOS管MP5的一半,第五NMOS管MN5镜像第三NMOS管MN3和第四NMOS管MN4的电流,然后再通过第六PMOS管MP6,第七PMOS管MP7的镜像,流入NMOS差分对的尾电流管第二NMOS管MN2,在镜像的过程中,要确保第七PMOS管MP7管的电流和第二PMOS管MP2的相等。
其中,因第七PMOS管MP7的电流和第二PMOS管MP2的电流在输入共模电压较低时相等,PMOS管差分对的尾电流为第二PMOS管MP2的电流IMP2,NMOS管差分对的尾部电流为IMN2-IMP7,由于IMP2=IMP7,PMOS管差分对和NMOS管差分对的尾部电流之和为IMN2,记为Itot。
所述输入级的工作情况如下:
当输入共模电压比较低时,PMOS差分对工作,NMOS差分对关闭;PMOS差分对尾电流为IMP2,经过镜像,第七PMOS管的电流流入第二NMOS管MN2,由于NMOS差分对关闭,此时第二NMOS管MN2电流等于第七PMOS管MP7的电流,也就是第二PMOS管MP2的电流,Itot=IMN2=IMP2;
当输入共模电压比较高时,NMOS差分对工作,PMOS差分对关闭;PMOS差分对尾电流为0,相应地第七PMOS管MP7的电流也为0,此时第二NMOS管MN2电流全部来自于差分对第十NMOS管MN0和第一NMOS管MN1,则Itot=IMN2;
当输入共模电压位于两者之间时,PMOS差分对和NMOS差分对都导通,只是导通的程度不同,此时第二NMOS管MN2的电流由两部分组成,一部分是第七PMOS管MP7的电流,其大小等于第二PMOS管MP2的电流,另一部分来自于NMOS差分对。
所述PMOS差分对和NMOS管差分对偏置在亚阈值区,则输入差分对的总跨导为:
其中,gmtot为总跨导,gmp为PMOS管差分对跨导,gmn为NMOS管差分对跨导,q为单位电荷量,IMP0为第十PMOS管的电流、IMN0为第十NMOS管的电流、IMN1为第一NMOS管的电流、n为与工艺有关的常量、K为波尔兹曼常量、T为绝对温度。
其中,IMP7=IMP2,因此,上面式子中的IMP2+IMN0+IMN1=IMN2。它能够保证在低电源电压的情况下,输入级总跨导保持恒定。
综上,因此,只要使得第二PMOS管MP2和第二NMOS管MN2处于饱和工作区的电流大小一样,就可以保证在整个共模输入范围之内总电流恒定。将PMOS管差分对和NMOS管差分对工作在亚阈值区,通过保持在整个共模输入范围内差分对尾电流之和的恒定来保证输入跨导的恒定。输入跨导的控制是通过对输入差分对的尾电流的实现,但尾电流的大小不再受参考电压的控制,而只与输入共模大小有关,从而实现可靠的低电压工作;PMOS管差分对和NMOS管差分对的尾电流之和保持恒定,在同样跨导下本发明的功耗明显降低,从而达到最优的频率补偿,不会导致信号失真。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种可靠的低压轨到轨跨导放大电路的输入级,其特征在于,包括:PMOS管差分对及其尾部电流管第二PMOS管、NMOS管差分对及其尾部电流管第二NMOS管,第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管,第十PMOS管、第一PMOS管构成输入PMOS差分对,第十NMOS管、第一NMOS管构成输入NMOS管差分对,所述第五PMOS管、第三PMOS管、第四PMOS管是第二PMOS管、第十PMOS管、第一PMOS管的等比例复制,第五NMOS管镜像第三NMOS管和第四NMOS管的电流,然后再通过第六PMOS管、第七PMOS管的镜像流入NMOS管差分对的尾电流第二NMOS管;
所述第七PMOS管的栅极与第六PMOS管的栅极连接,第七PMOS管的漏极与第二NMOS管的漏极连接,第六PMOS管的漏极与第五NMOS管的漏极连接,所述第七PMOS管的栅极、第六PMOS管的栅极连接线与第六PMOS管的漏极、第五NMOS管的漏极连接线之间通过导线连接,所述第十NMOS管的源极与第一NMOS管的源极连接且连接线与第七PMOS管的漏极、第二NMOS管的漏极连接线相交叉,第三PMOS管的源极、漏极分别与第四PMOS管的源极、漏极连接,所述第五PMOS管的漏极连接在第三PMOS管的源极与第四PMOS管的源极连接线上,第三PMOS管的漏极与第三NMOS管的漏极连接,第四PMOS管的漏极与第四NMOS管的漏极连接,第三NMOS管的栅极与第四NMOS管的栅极、第五NMOS管的栅极连接,第三PMOS管的漏极、第四PMOS管的漏极的连接线与第三NMOS管的栅极、第四NMOS管的栅极连接线之间通过导线连接,第二PMOS管的漏极连接在所述第十PMOS管的源极与第一PMOS管的源极连接线上,第七PMOS管的源极、第六PMOS管的源极、第五PMOS管的源极、第二PMOS管的源极接共模电压VDD,第二NMOS管的源极、第五NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极接地,第十NMOS管的栅极、第三PMOS管的栅极、第十PMOS管的栅极接输入信号Vinp,第一NMOS管的栅极、第四PMOS管的栅极、第一PMOS管的栅极连接输入信号Vinn,第二NMOS管的栅极连接偏置电压Vbn,第五PMOS管的栅极、第二PMOS管的栅极接偏置电压Vbp,第十NMOS管的漏极接节点netp0,第十PMOS管的漏极接节点netn0,第一NMOS管的漏极接节点netp1,第一PMOS管的漏极接节点netn1。
2.根据权利要求1所述的一种可靠的低压轨到轨跨导放大电路的输入级,其特征在于,所述第七PMOS管的电流和第二PMOS管的电流在输入共模电压较低时相等。
3.根据权利要求2所述的一种可靠的低压轨到轨跨导放大电路的输入级,其特征在于,所述PMOS管差分对的尾电流为第二PMOS管的电流IMP2,NMOS管差分对的尾部电流为IMN2-IMP7,由于IMP2=IMP7,PMOS管差分对和NMOS管差分对的尾部电流之和为IMN2,记为Itot。
4.根据权利要求3所述的一种可靠的低压轨到轨跨导放大电路的输入级,其特征在于,所述输入级的工作情况如下:
当输入共模电压比较低时,PMOS差分对工作,NMOS差分对关闭;PMOS差分对尾电流为IMP2,经过镜像,第七PMOS管的电流流入第二NMOS管,由于NMOS差分对关闭,此时第二NMOS管电流等于第七PMOS管的电流,也就是第二PMOS管的电流,Itot=IMN2=IMP2;
当输入共模电压比较高时,NMOS差分对工作,PMOS差分对关闭;PMOS差分对尾电流为0,相应地第七PMOS管的电流也为0,此时第二NMOS管电流全部来自于差分对第十NMOS管和第一NMOS管,则Itot=IMN2;
当输入共模电压位于两者之间时,PMOS差分对和NMOS差分对都导通,只是导通的程度不同,此时第二NMOS管的电流由两部分组成,一部分是第七PMOS管的电流,其大小等于第二PMOS管的电流,另一部分来自于NMOS差分对。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811396570.1A CN109756192B (zh) | 2018-11-22 | 2018-11-22 | 一种可靠的低压轨到轨跨导放大电路的输入级 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811396570.1A CN109756192B (zh) | 2018-11-22 | 2018-11-22 | 一种可靠的低压轨到轨跨导放大电路的输入级 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109756192A CN109756192A (zh) | 2019-05-14 |
CN109756192B true CN109756192B (zh) | 2023-04-28 |
Family
ID=66403345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811396570.1A Active CN109756192B (zh) | 2018-11-22 | 2018-11-22 | 一种可靠的低压轨到轨跨导放大电路的输入级 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109756192B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114123988B (zh) * | 2021-11-30 | 2024-02-23 | 深圳列拓科技有限公司 | 一种恒定跨导轨至轨输入输出运算放大器 |
CN116301190B (zh) * | 2023-03-31 | 2024-01-05 | 荣湃半导体(上海)有限公司 | 一种提高差分对线性度的辅助电路和方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
US7030697B1 (en) * | 2003-11-18 | 2006-04-18 | Xilinx, Inc. | Method and apparatus for providing high common-mode rejection ratio in a single-ended CMOS operational transconductance amplifier |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
CN202143036U (zh) * | 2011-07-15 | 2012-02-08 | 上海新进半导体制造有限公司 | 一种恒定跨导和恒定共模输出电流的轨到轨输入级 |
CN102355212A (zh) * | 2011-08-09 | 2012-02-15 | 复旦大学 | 一种带电流补偿的轨到轨输入级 |
CN103973247A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 轨到轨差分输入电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101067495B1 (ko) * | 2003-05-26 | 2011-09-27 | 페어차일드코리아반도체 주식회사 | 레일-투-레일 차동입력단의 트랜스컨덕턴스 제어회로 |
CN104506150B (zh) * | 2014-10-30 | 2017-11-17 | 华为技术有限公司 | 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路 |
CN106612112B (zh) * | 2015-10-21 | 2022-02-08 | 恩智浦美国有限公司 | 具有共享有源负载的轨对轨比较器 |
-
2018
- 2018-11-22 CN CN201811396570.1A patent/CN109756192B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
US7030697B1 (en) * | 2003-11-18 | 2006-04-18 | Xilinx, Inc. | Method and apparatus for providing high common-mode rejection ratio in a single-ended CMOS operational transconductance amplifier |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
CN202143036U (zh) * | 2011-07-15 | 2012-02-08 | 上海新进半导体制造有限公司 | 一种恒定跨导和恒定共模输出电流的轨到轨输入级 |
CN102355212A (zh) * | 2011-08-09 | 2012-02-15 | 复旦大学 | 一种带电流补偿的轨到轨输入级 |
CN103973247A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 轨到轨差分输入电路 |
Non-Patent Citations (1)
Title |
---|
一种恒跨导轨到轨CMOS运算放大器的设计;乔红斌;《电子制作》;20130115;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109756192A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1845452B (zh) | 具有较小偏移的运算放大器 | |
US7541871B2 (en) | Operational transconductance amplifier (OTA) | |
KR101333421B1 (ko) | 저전압 저전력 a/b급 출력단 | |
JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
CN107733382B (zh) | 自偏置轨到轨恒定跨导放大器 | |
US9312825B2 (en) | Amplifier input stage and amplifier | |
JP2009534004A (ja) | ゲートリークの影響を受けないカレントミラー回路 | |
CN109756192B (zh) | 一种可靠的低压轨到轨跨导放大电路的输入级 | |
US7408410B2 (en) | Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier | |
WO2001084705A1 (en) | System and method for optimal biasing of a telescopic cascode operational transconductance amplifier (ota) | |
JP2009171548A (ja) | 差動増幅回路 | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
CN216490413U (zh) | 轨到轨放大器共模感知控制常数跨导输入级的电路 | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
CN104506152B (zh) | 基于内部电流反相的轨到轨运算放大器 | |
JP2008141452A (ja) | ミキサ回路 | |
JP4819583B2 (ja) | Ota回路 | |
Tiwari et al. | Improvement in noise performance and transconductance using positive feedback in bulk driven operational amplifier | |
CN114094948B (zh) | 轨到轨放大器共模感知控制常数跨导输入方法 | |
US9431964B2 (en) | Operational amplifier and method of operating the operational amplifier | |
JP2004201064A (ja) | オペアンプ | |
JP2005136473A (ja) | 演算増幅回路 | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 | |
CN116846355A (zh) | 一种折叠共源共栅运算放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |