CN106612112B - 具有共享有源负载的轨对轨比较器 - Google Patents

具有共享有源负载的轨对轨比较器 Download PDF

Info

Publication number
CN106612112B
CN106612112B CN201510874270.XA CN201510874270A CN106612112B CN 106612112 B CN106612112 B CN 106612112B CN 201510874270 A CN201510874270 A CN 201510874270A CN 106612112 B CN106612112 B CN 106612112B
Authority
CN
China
Prior art keywords
type
stage
transistor
transistors
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510874270.XA
Other languages
English (en)
Other versions
CN106612112A (zh
Inventor
支豪
金杰
王洋
吴建舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201510874270.XA priority Critical patent/CN106612112B/zh
Priority to US15/256,571 priority patent/US9755619B2/en
Publication of CN106612112A publication Critical patent/CN106612112A/zh
Application granted granted Critical
Publication of CN106612112B publication Critical patent/CN106612112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种具有共享有源负载的轨对轨比较器，包括具有耦合到共享负载级的相关负载的NMOS和PMOS差分输入级。共享负载级被耦合到包括两个有源器件的输出级。通过在两个输入级之间共享负载级，比较器在轨对轨输入共模电压范围具有相对小的电路面积、低功耗和低传播延迟。

Description

具有共享有源负载的轨对轨比较器
技术领域
本发明总体上涉及集成电路，具体而言，涉及轨对轨比较器电路。
背景技术
比较器是在许多应用中使用的常见电路类型，一些应用要求比较器在宽共模输入电压范围操作。由于技术改进导致更低器件电源电压和更小阈值电压比，集成电路设计者发现越来越难以设计并制造在宽共模输入电压范围操作的比较器。典型地，随着在比较器的输入处的共模电压接近器件的正电源轨或负电源轨，比较器不再适当地工作，导致输出信号不能表示在比较器的输入处的信号。
在美国专利No.7,576,572中论述的一个已知的比较器设计，通过并联两个互补、对称、可操作跨导放大器(OTA)来实现轨对轨比较器。但这个设计具有多余的组件并且使用了不必要的更多有源负载。而且，由多余负载引入的寄生电容减慢了比较器。
在“A rail-to-rail input-range CMOS voltage comparator”(1997Proceedings of the 40th Midwest Symposium on Circuits and Systems，Vol.1)中论述的另一个已知的比较器设计，使用具有交叉耦合负载的两个对称OTA来实现轨对轨比较器。在该设计中，交叉耦合负载可以增大电路的DC增益，导致较差的共模电压抑制。此外，如果将内部节点箝位到电源轨或接地轨，就增大了设计的传播延迟。另外，这个电路需要开关来克服电路不能自动管理高和低共模电压。开关增加了更多寄生电容。
希望提供一种比较器，其可以在全轨对轨共模输入电压范围操作，满足高速操作需要，实现低功耗且对于制造工艺要求较少。
附图说明
通过示例的方式说明了本发明，并且其不受限于附图，在附图中，相似的参考标记表示相似的要素。出于简单清楚而示出了附图中的要素，并且不必要按照比例绘制。例如，为了清楚，可以夸大层和区域的厚度。
图1是根据本发明的实施例的比较器的示意性方框图；
图2是根据本发明的实施例的图1的比较器的示意性电路图；
图3是图2的比较器的一部分的示意性电路图，其中当输入INN和INP的共模电压接近于电源轨时比较器可操作；
图4是图2的比较器的一部分的示意性电路图，其中当输入INN和INP的共模电压接近于接地轨时比较器可操作。
具体实施方式
本文公开了本发明的详细示例性实施例。但本文公开的特定结构性和功能性细节仅仅表示为了描述本发明的示例性实施例。本发明可以体现在许多可替换的形式中，不应解释为仅局限于本文阐述的实施例。此外，本文使用的术语仅是为了描述特定实施例，并非旨在限定本发明的示例性实施例。
如本文使用的单数形式“一(a)”、“一个(an)”和“该(the)”旨在同样包括复数形式，除非上下文明确地另有表示。还应当进一步理解，术语“包括”和/或“包含”指明所述的特征、步骤或组件的存在，但不排除一个或多个其他特征、步骤或组件的存在或添加。还应注意，在一些可替换的实现方式中，提及的功能/动作可以不按照附图中所示的顺序进行。例如，取决于涉及的功能/动作，连续示出的两个附图实际上可以基本上同时执行或者有时可以按照相反的顺序执行。
在一个实施例中，本发明是一种比较器，其包括n型输入级、p型输入级、共享负载级、以及输出级，其中n型输入级连接以接收具有负输入分量和正输入分量的差分输入信号，p型输入级连接以接收差分输入信号，共享负载级连接到n型输入级和p型输入级并包括由n型输入级和p型输入级共用的负载器件，输出级连接到共享负载级并提供表示差分输入信号的相对电压水平的比较器输出信号。
在另一个实施例中，本发明提供了一种比较器，包括NMOS输入级、PMOS输入级、共享负载级以及输出级，NMOS输入级包括源极耦合n型晶体管的差分对与一个或多个NMOS输入级有源负载晶体管，第一源极耦合n型晶体管借助其栅极电连接到正差分输入节点，第二n型晶体管借助其栅极电连接到负输入节点，PMOS输入级包括源极耦合p型晶体管的差分对与一个或多个PMOS输入级有源负载晶体管，第一源极耦合p型晶体管借助其栅极电连接到正差分输入节点，第二源极耦合p型晶体管借助其栅极电连接到负输入节点，共享负载级包括有源负载晶体管，其电连接在PMOS输入级与NMOS输入级之间；输出级电连接到共享负载级。
在一个实施例中，输出级仅具有两个晶体管。在操作中，当NMOS输入级运行时，其使得通过共享负载级内的有源负载晶体管中的至少一个汲取电流，而当PMOS输入级运行时，其使得通过共享负载级内相同的有源负载晶体管中的至少一个汲取电流。
现在参考图1，示出了根据本发明的实施例的比较器100的框图。比较器100包括NMOS和PMOS输入级110和120、共享负载级130和输出级140。每一个NMOS和PMOS输入级110和120都被连接到负差分输入节点INN 150和正差分输入节点INP 155。
NMOS输入级110经由连接160和165电连接到共享负载级130，而PMOS输入级120经由连接170和175电连接到共享负载级130。共享负载级130经由连接180和185电连接到输出级140。输出级140连接到输出节点Vout 190。
每一级都包括适当的电源(Vdd)和接地连接(未示出)。在多个实现方式中，Vdd典型地在1.8与3.6伏之间，本文中可以称为“上轨”或“电源轨”。同时，接地连接会接近于0伏，本文中可以称为“下轨”或“接地轨”。
比较器100通常如下操作。如果正输入INP 155的电压高于负输入INN 150的电压，那么比较器100的输出Vout 190将被驱动为高(即，接近于上轨)。可替换地，如果正输入INP155的电压小于负输入INN 150的电压，那么比较器100的输出Vout 190将被驱动为低(即接近于下轨)。
当与输入INN 150和INP 155相关的共模电压(CMV)接近于上轨或接近于下轨时，使用NMOS和PMOS输入级110和120允许比较器100正确操作。具体而言，如果输入INN 150和INP 155的CMV接近于上轨，取决于输入INN 150和INP 155相对于彼此的电压，那么PMOS输入级120就会不工作，部分NMOS输入级110和共享负载电路130会负责将输出级140的输出电压Vout 190驱动到电源轨或接地轨。
类似地，如果输入INN 150和INP 155的CMV接近于接地轨，取决于输入INN 150和INP 155相对于彼此的电压，那么NMOS输入级110就会不工作，部分PMOS输入级120和共享负载电路130会负责将输出级140的输出电压Vout 190驱动到电源轨或接地轨。
图2是根据本发明的一个实施例的图1的比较器100的示意性电路图。
NMOS输入级110包括输入n沟道场效应晶体管(FET)M1N和M1P，以及有源负载p沟道FET M3和M5。PMOS输入级120包括输入p型FET M2N和M2P，以及有源负载n沟道FET M9和M10。共享负载级130包括p沟道FET M4和n沟道FET M7；以及输出级140包括p沟道FET M6和n沟道FET M8。
在NMOS输入级110内，n沟道FET M1N和M1P在其源极节点电连接到电流宿(currentsink)210。FET M1N的栅极节点电连接到负差分输入节点INN，FET M1P的栅极节点电连接到正差分输入节点INP。FET M1N的漏极节点电连接到p沟道FET M3的漏极节点，与FET M3和M5的栅极节点相同。
在比较器100的操作期间，如果差分输入INN和INP到NMOS输入级110的CMV基本上接近于电源与接地轨电压之间的中点，且INP节点的电压高于INN节点的电压，那么通过FETM1P汲取的电流就会比通过FET M1N汲取的电流多。相应地，通过FET M4汲取的电流就会比通过FET M3汲取的电流多。这个较高的电流会镜像到输出级140中的FET M6，会将输出Vout190上拉向电源轨。
可替换地，如果INP节点的电压低于INN节点的电压，那么通过FET M1N汲取的电流就会比通过FET M1P汲取的电流多。相应地，通过FET M3汲取的电流就会比通过FET M4汲取的电流多。这个电流会镜像到输出级140中的FET M5、M7和M8，会将输出Vout 190下拉向接地轨。
在PMOS输入级120内，p沟道FET M2N和M2P在其源极节点电连接到电流源(currentsource)220。FET M2N的栅极节点电连接到负差分输入节点INN，FET M2P的栅极节点电连接到正差分输入节点INP。FET M2N的漏极节点电连接到n沟道FET M10的漏极节点，与n沟道FET M9和M10的栅极节点相同。
在比较器100的操作期间，如果差分输入INN和INP到PMOS输入级120的CMV基本上接近于电源与接地轨电压之间的中点，且INP节点的电压高于INN节点的电压，那么通过FETM2N汲取的电流就会比通过FET M2P汲取的电流多。相应地，通过FET M10、M9、M4和M6汲取的电流就会比通过FET M7和M8汲取的电流多。通过FET M6的较高电流会使得将输出Vout 190上拉向电源轨。
可替换地，如果INP节点的电压低于INN节点的电压，那么通过FET M1P汲取的电流就会比通过FET M1N汲取的电流多。相应地，通过FET M7汲取的电流就会比通过FET M10汲取的电流多，通过镜像，通过FET M5、M7和M8汲取的电流就会比通过FET6汲取的电流多。通过FET M8的较高电流会使得将输出Vout 190下拉向接地轨。
注意，FET M4和M7分别充当NMOS和PMOS输入级110和120的有源负载，因而构成这些输入级的共享负载。这与传统设计相反，其使用具有独立负载的双并联PMOS和NMOS输入级。这种现有技术设计遭受到组件冗余和较长传播延迟的影响。
如果差分输入INN和INP的CMV大于(Vdd-VdsatP-VthP)，那么PMOS输入级120就关闭，比较器100的操作由NMOS输入级110、共享负载级130和输出级140控制。VdsatP是当电流源220正确操作时在电流源220两端的最小压降，VthP是PMOS晶体管的阈值电压。
图3是图2的比较器100的部分300示意性电路图，当输入INN和INP的CMV接近于电源轨时比较器可操作。
部分300包括NMOS输入级110、共享负载级130和输出级140。注意，省略了不工作的PMOS输入级120。
如果CMV为高，那么部分300基本上如上相对于比较器100的NMOS输入级110的操作所述的执行。
具体而言，如果差分输入INN和INP对NMOS输入级110的CMV接近于电源轨电压，且INP节点的电压高于INN节点的电压，那么通过FET M1P汲取的电流就会比通过FET M1N汲取的电流多。相应地，通过FET M4汲取的电流就会比通过FET M3汲取的电流多。这个较高的电流将会镜像到输出级140中的FET M6，会将输出Vout 190上拉向电源轨。
可替换地，如果INP节点的电压低于INN节点的电压，那么通过FET M1N汲取的电流就会比通过FET M1P汲取的电流多。相应地，通过FET M3汲取的电流就会比通过FET M4汲取的电流多。这个电流会镜像到输出级140中的FET M5、M7和M8，会将输出Vout 190下拉向接地轨。
会注意到，PMOS输入级120及其非共享有源负载不工作。这对比较器100的快速传播时间和低功率操作做出贡献。
回来参考图2的比较器电路100，如果差分输入INN和INP的CMV小于(VdsatN+VthN)，那么NMOS输入级110就有效关闭，比较器100的操作由PMOS输入级120、共享负载级130和输出级140控制。VdsatN是当电流宿210正确操作时在电流宿210两端的最小压降，VthN是NMOS晶体管的阈值电压。
图4是图2的比较器100的部分400的示意性电路图，当输入INN和INP的CMV接近于接地轨时比较器可操作。
部分400包括PMOS输入级120、共享负载级130和输出级140。注意，省略了不工作的NMOS输入级110。
如果CMV为低，那么部分400基本上如上关于比较器100的PMOS输入级120的操作所述的执行。
具体而言，如果差分输入INN和INP对PMOS输入级120的CMV接近于接地轨电压，且INP节点的电压高于INN节点的电压，那么通过FET M2N汲取的电流就会比通过FET M2P汲取的电流多。相应地，通过FET M10汲取的电流就会比通过FET M7汲取的电流多。这个较高的电流会镜像到输出级140中的FET M9、M4和M6，会将输出Vout 190上拉向电源轨。
可替换地，如果INP节点的电压低于INN节点的电压，那么通过FET M2P汲取的电流就会比通过FET M2N汲取的电流多。相应地，通过FET M7汲取的电流就会比通过FET M10(相应地借助通过FET M9、M4和M6的镜像)汲取的电流多。因而，复制到FET M8的电流会多于复制到输出级140的FET M6的电流，会将输出Vout 190下拉向接地轨。
会注意到，NMOS输入级110及其非共享有源负载在这个操作模式中不工作。这对比较器100的快速传播时间和低功率操作做出贡献。
注意，在所有操作模式中，比较器100的输出级140都仅包括两个FET M6和M8。这个布置提供了极低的寄生电容、较小的晶片尺寸以及更短的传播时间。
在权利要求书内，可以将p型晶体管认为与p沟道晶体管同义，可以将n型晶体管认为与n沟道晶体管同义。
除非另有表述，术语如“第一”、“第二”和“第三”用于在此类术语描述的要素之间加以任意区分。因而，这些术语不必然表示这种要素的时间或其他优先顺序，不应解释为必然参考说明书的实施例中类似编号的要素。
尽管本文参考特定实施例说明了本发明，但在不脱离以下权利要求书中阐述的本发明的范围的情况下，可以做出多个修改和变化。因此，说明书和附图应认为是示例性而非限制性意义的，并且所有此类修改都旨在包含在本发明的范围内。本文相对于特定实施例所述的对问题的任何益处、优点或解决方案都并非旨在解释为任何或全部权利要求的关键、必需或必不可少的特征或要素。

Claims (8)

1.一种比较器，包括：
n型输入级，其连接以接收差分输入信号，所述差分输入信号具有负输入分量和正输入分量；其中所述n型输入级包括n型输入晶体管的差分对，其在它们的源极节点处耦合到电流宿；以及所述n型输入级包括一对p型有源负载晶体管，其源极连接在一起，其栅极连接在一起并连接到n型输入晶体管中的第一个的漏极；
p型输入级，其连接以接收所述差分输入信号；其中所述p型输入级包括p型输入晶体管的差分对，其在它们的源极节点处耦合到电流源；以及所述p型输入级包括一对n型有源负载晶体管，其源极连接在一起，其栅极连接在一起并连接到p型输入晶体管中的第一个的漏极；
共享负载级，其连接到所述n型输入级和所述p型输入级，所述共享负载级包括由所述n型输入级和所述p型输入级共用的负载器件；以及
输出级，其连接到所述共享负载级，其中所述输出级包括第一输出晶体管和第二输出晶体管，所述第一输出晶体管具有连接到所述一对p型有源负载晶体管源极的源极、以及具有连接到共享负载级的栅极；所述第二输出晶体管具有连接到所述一对n型有源负载晶体管的源极的源极、以及具有连接到共享负载级的栅极；所述输出级并被配置为在第一输出晶体管的栅极和第二输出晶体管的栅极之间的节点上提供表示所述差分输入信号的相对电压水平的比较器输出信号；
其中如果所述差分输入信号的共模电压基本上接近于所述比较器的电源轨，所述p型输入级就被配置为不工作；以及如果所述差分输入信号的所述共模电压基本上接近于所述比较器的接地轨，所述n型输入级就被配置为不工作。
2.根据权利要求1所述的比较器，其中，所述n型输入晶体管的差分对的第一n型晶体管具有连接以接收所述正输入分量的栅极节点，以及所述n型输入晶体管的差分对的第二n型晶体管具有连接以接收所述负输入分量的栅极节点；以及
所述一对p型有源负载晶体管连接到所述第一n型晶体管和所述第二n型晶体管之一的漏极节点，其中，所述一对p型有源负载晶体管中的至少一个被连接到所述共享负载级。
3.根据权利要求2所述的比较器，其中所述一对p型有源负载晶体管包括：
第一p型有源负载晶体管，具有连接到所述第一n型晶体管和所述第二n型晶体管之一的所述漏极节点的栅极节点和漏极节点；以及
第二p型有源负载晶体管，具有连接到所述第一n型晶体管和所述第二n型晶体管之一的所述漏极节点的栅极节点，以及连接到所述共享负载级的漏极节点。
4.根据权利要求2所述的比较器，其中，所述p型输入晶体管的差分对的第一p型晶体管具有连接以接收所述正输入分量的栅极节点，以及所述p型输入晶体管的差分对的第二p型晶体管具有连接以接收所述负输入分量的栅极节点；以及
所述一对n型有源负载晶体管连接到所述第一p型晶体管和所述第二p型晶体管之一的漏极节点，其中，所述一对n型有源负载晶体管中的至少一个被连接到所述共享负载级。
5.根据权利要求4所述的比较器，其中所述一对n型有源负载晶体管包括：
第一n型有源负载晶体管，具有连接到所述第一n型晶体管和所述第二n型晶体管之一的所述漏极节点的栅极节点和漏极节点；以及
第二n型有源负载晶体管，具有连接到所述第一n型晶体管和所述第二n型晶体管之一的所述漏极节点的栅极节点，以及连接到所述共享负载级的漏极节点。
6.根据权利要求1所述的比较器，其中，所述共享负载级包括：
至少一个p型共享负载晶体管和一个n型共享负载晶体管，每一个共享负载晶体管都连接到所述p型输入级、所述n型输入级和所述输出级。
7.根据权利要求6所述的比较器，其中：
p型共享负载晶体管具有连接到所述p型输入级、所述n型输入级和所述输出级的栅极和漏极；以及
n型共享负载晶体管具有连接到所述p型输入级、所述n型输入级和所述输出级的栅极和漏极。
8.根据权利要求1所述的比较器，其中：
如果所述差分输入信号的所述共模电压大于(Vdd-VdsatP-VthP)，所述p型输入级就被配置为不工作，其中，Vdd是施加到所述比较器的所述电源轨的电源电压，VdsatP是当所述电流源正确操作时在所述电流源两端的最小压降，VthP是所述p型晶体管的阈值电压，以及
如果所述差分输入信号的所述共模电压小于(VdsatN+VthN)，所述n型输入级就被配置为不工作，其中，VdsatN是当所述电流宿正确操作时在所述电流宿两端的最小压降，VthN是所述n型晶体管的阈值电压。
CN201510874270.XA 2015-10-21 2015-10-21 具有共享有源负载的轨对轨比较器 Active CN106612112B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510874270.XA CN106612112B (zh) 2015-10-21 2015-10-21 具有共享有源负载的轨对轨比较器
US15/256,571 US9755619B2 (en) 2015-10-21 2016-09-04 Rail-to-rail comparator with shared active load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510874270.XA CN106612112B (zh) 2015-10-21 2015-10-21 具有共享有源负载的轨对轨比较器

Publications (2)

Publication Number Publication Date
CN106612112A CN106612112A (zh) 2017-05-03
CN106612112B true CN106612112B (zh) 2022-02-08

Family

ID=58562043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510874270.XA Active CN106612112B (zh) 2015-10-21 2015-10-21 具有共享有源负载的轨对轨比较器

Country Status (2)

Country Link
US (1) US9755619B2 (zh)
CN (1) CN106612112B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652904B (zh) * 2018-01-10 2019-03-01 威盛電子股份有限公司 高速內遲滯型比較器
CN109756192B (zh) * 2018-11-22 2023-04-28 合肥市芯海电子科技有限公司 一种可靠的低压轨到轨跨导放大电路的输入级
US20240128941A1 (en) * 2022-10-12 2024-04-18 Qualcomm Incorporated Hybrid low power rail to rail amplifier with leakage control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465623A (zh) * 2007-12-20 2009-06-24 恩益禧电子股份有限公司 具有对称电路拓扑的差分放大器
CN101989841A (zh) * 2009-07-30 2011-03-23 瑞萨电子株式会社 差分放大器电路、使用其的数据线驱动器及液晶显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142244A (en) 1991-05-06 1992-08-25 Harris Corporation Full range input/output comparator
US6411132B2 (en) * 1999-12-30 2002-06-25 Intel Corporation Matched current differential amplifier
GB2381971B (en) 2001-11-08 2006-01-11 Micron Technology Inc Rail-to-rail CMOS comparator
DE60318047T2 (de) 2003-08-27 2008-11-27 Infineon Technologies Ag Puffer mit einem der Speisespannung gleichen Eingangsspannungsbereich
US7595676B2 (en) * 2007-07-23 2009-09-29 Texas Instruments Incorporated Comparator and method with controllable threshold and hysteresis
US7576572B2 (en) 2007-09-05 2009-08-18 Jennic Limited Rail-to-rail comparator with hysteresis
CN101855829A (zh) 2007-11-12 2010-10-06 Nxp股份有限公司 包括放大器的信号处理器
JP5522818B2 (ja) 2007-12-18 2014-06-18 フリースケール セミコンダクター インコーポレイテッド 増幅回路
US8102211B2 (en) 2010-06-08 2012-01-24 Qualcomm, Incorporated Rail-to-rail input stage circuit with dynamic bias control
US8638126B2 (en) 2012-01-18 2014-01-28 Richtek Technology Corporation, R.O.C. Rail-to-rail comparator
CN103580655B (zh) 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
CN103825598B (zh) 2012-11-19 2018-11-13 恩智浦美国有限公司 轨间差分缓冲器输入级

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465623A (zh) * 2007-12-20 2009-06-24 恩益禧电子股份有限公司 具有对称电路拓扑的差分放大器
CN101989841A (zh) * 2009-07-30 2011-03-23 瑞萨电子株式会社 差分放大器电路、使用其的数据线驱动器及液晶显示设备

Also Published As

Publication number Publication date
CN106612112A (zh) 2017-05-03
US20170117880A1 (en) 2017-04-27
US9755619B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
US7221190B2 (en) Differential comparator with extended common mode voltage range
US7924085B2 (en) Negative analog switch design
US20110181339A1 (en) Level shift circuit
US9755623B2 (en) Multi-bit flip-flop with shared clock switch
US9264031B2 (en) Rail-to-rail input hysteresis comparator
US20100033214A1 (en) High voltage input receiver with hysteresis using low voltage transistors
JP6176826B2 (ja) 起動回路を有する完全相補型自己バイアス差動受信機
US11295789B2 (en) Latching sense amplifier
CN106612112B (zh) 具有共享有源负载的轨对轨比较器
US10181854B1 (en) Low power input buffer using flipped gate MOS
US9214942B2 (en) Low output impedance, low power buffer
US11050424B1 (en) Current-mirror based level shifter circuit and methods for implementing the same
US7262651B2 (en) Differential input buffer circuit with rail-to-rail input range
KR20170015933A (ko) 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
EP3586442A1 (en) Level shifter for voltage conversion
CN106257836B (zh) 具有内建恒定滞后的轨到轨比较器
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
JP4190543B2 (ja) 比較器
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter
US9654091B2 (en) Rail-to-rail comparator with built-in constant hysteresis
JP2019096970A (ja) オペアンプ、半導体装置
US7151708B2 (en) Semiconductor integrated circuit and operational amplifier
US9712152B2 (en) Circuit for controlling power supply
JP2002057569A (ja) 差動型論理回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant