CN216252676U - 一种放大电路 - Google Patents

Abstract

本实用新型公开了两种放大电路，属于集成电路制造技术领域。包括：一种可以用于对接近于0电平进行直接放大的电路，它包括电流源IBN，MP1、MP2、MP3、MP4，MN1、MN2，R1、R2、R3；另一种可直接放大接近于电源电平的放大电路，包括电流源IBP，MP1、MP2，MN1、MN2、MN3、MN4，R1、R2、R3；二者均包括输入端口VINP和VINN，输出端口VO+和VO‑。与现有技术相比，本实用新型的有益效果是：本实用新型有效地去除了输出量VOUT中的偏置量，使得整个电路的静态功耗大大降低，不论对接近于地电平的输入信号还是对接近于电源电平的输入信号，都可以直接放大；而且在后续的信号处理中因为输出量VOUT中没有掺进偏置量而变得简单；同时，使用的元器件数量更少，降低了其制造成本。

Description

一种放大电路

技术领域

本实用新型属于集成电路制造技术领域，具体涉及一种可直接放大接近于地或电源电平的电压输入信号的放大电路。

背景技术

现有技术的放大电路如图1，其中的运算放大器采用常规的二级差分运放如图2所示，输入信号由差分对管的栅极输入，反馈信号也从输入对管的栅极反馈。图2所示的差分运算放大器，由于其输入、输出端都不能在0电平偏置下工作，所以图1所示的放大电路在对一些接近于0电平的输入信号进行放大时，必须增加偏置电压VB才可以正常工作。

由图1，根据反馈放大电路的基本原理，可得该放大电路的输入输出传输函数为：

其中，VB电压用于对放大电路的偏置，即当VIN＝0时，VB使图2所示运算放大器的输入输出都偏置在其正常的放大工作状态；

为放大系数，调整

的大小，可以调整对输入信号VIN的放大倍数。

由该放大电路的输入输出传输函数(1)可知，该电路存在如下缺点：1)即使是在VIN为0的情况下，整个电路仍然有偏置电流

该偏置电流导致整个电路的静态功耗增加。2)输出量VOUT叠加了一个电压偏置量

该偏置量在后续的信号处理中需要去除才能得到有效的放大信号，这又会导致后续信号处理变得比较复杂。

同理，在输入信号接近于电源电平时，也会遇到同样的问题。

实用新型内容

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种输入输出在接近于0电平或电源电平偏置的情况下都能工作的放大电路，用于对接近于0电平或电源电平的电压输入信号可以直接放大，无需增加额外的偏置电压。

本实用新型解决其技术问题所采用的技术方案是：一种放大电路，其特征在于：它包括电流源IBN，第一、第二、第三、第四PMOS管MP1、MP2、MP3、MP4，第一、第二NMOS管MN1、MN2，第一、第二、第三电阻R1、R2、R3；VINP和VINN为放大电路的输入端口，VO+和VO-为放大电路的输出端口；

所述电流源IBN的一端和地GND连接，另外一端和所述第一PMOS管MP1的漏极和栅极VBP连接；所述第一、第二、第三PMOS管的源极均与电源VDD连接，栅极均连接到VBP形成电流镜；

所述MP2的漏极和所述第一NMOS管MN1的漏极和栅极VBN连接，所述MP3的漏极和所述第二NMOS管MN2的漏极连接；所述第一NMOS管MN1的源极和所述第一电阻R1的一端连接，所述R1的另一端与输入端VINP连接；所述第二NMOS管MN2的源极和所述第二电阻R2的一端连接，所述R2的另一端和输入端VINN连接；

所述第四PMOS管MP4的源极和电源VDD连接，栅极和所述第二NMOS管MN2的漏极连接，漏极和输出端VO+连接；所述第三电阻R3的一端和输出端VO+连接，所述R3的另一端和所述第二NMOS管MN2的源极连接；所述输出端VO-和所述第二NMOS管MN2的源极连接；

所述电流源IBN提供偏置电流IB0，电流IB0通过所述第一、第二、第三PMOS管MP1、MP2、MP3组成的电流镜，镜像出偏置电流IB1和IB2，为所述第一、第二NMOS管MN1、MN2组成的第一级放大电路提供偏置；

所述第四PMOS管MP4为第二级放大管；所述第一、第二电阻R1、R2组成输入偏置电阻；所述第二、第三电阻R2、R3组成反馈电路；被检测信号VS通过输入端口VINP和VINN，输入到第一级放大器，经过放大输出VOUT1，VOUT1再经过第二级放大输出到VO+，VO+通过所述第二、第三电阻R2、R3组成的反馈电路，反馈到所述第二NMOS管MN2的源极，形成负反馈环路。

一种放大电路，其特征在于：包括电流源IBP，第一、第二PMOS管MP1、MP2，第一、第二、第三、第四NMOS管MN1、MN2、MN3、MN4，第一、第二、第三电阻R1、R2、R3，VINP和VINN为放大电路的输入端，VO+和VO-为放大电路的输出端；

所述电流源IBP一端和电源VDD连接，另一端和所述第一NMOS管MN1的漏极和栅极VBN连接；所述第一、第二、第三NMOS管MN1、MN2、MN3的源极均和地GND连接，所述MN1、MN2、MN3栅极均连接VBN；

所述MN2的漏极和所述第一PMOS管MP1的漏极和栅极VBP连接，所述MN3的漏极和所述第二PMOS管MP2的漏极、所述MN4的栅极VOUT1连接；所述第一PMOS管MP1的源极和所述电阻R1的一端连接，所述电阻R1的另一端和输入端口VINP连接；所述第二PMOS管MP2的栅极和所述第一PMOS管MP1的栅极VBP连接，源极和所述电阻R2的一端连接，所述电阻R2的另一端和输入端口VINN连接；所述第四NMOS管MN4的源极和地GND连接，漏极和所述电阻R3的一端连接，所述电阻R3的另一端和所述第二PMOS管MP2的源极连接；输出端VO+和所述第二PMOS管MP2的源极连接，输出端VO-和所述第四NMOS管MN4的漏极连接。

与现有技术相比，本实用新型的有益效果是：本实用新型有效地去除了输出量VOUT中的偏置量，使得整个电路的静态功耗大大降低，不论对接近于地电平的输入信号还是对接近于电源电平的输入信号，都可以直接放大；而且在后续的信号处理中因为输出量VOUT中没有掺进偏置量而变得简单；同时，使用的元器件数量更少，降低了其制造成本。

附图说明

图1是现有技术的电流检测放大电路的电路图；

图2是图1中的二级差分运放的电路图；

图3是本实用新型实施例一的电路图；

图4是本实用新型实施例二的电路图。

具体实施方式

下面结合附图实施例，对本实用新型做进一步描述：

实施例一

如图3所示，本发明实施例的放大电路，可以对接近于0电平的信号进行直接放大处理。它包括电流源IBN，第一、第二、第三、第四PMOS管MP1、MP2、MP3、MP4，第一、第二NMOS管MN1、MN2，第一、第二、第三电阻R1、R2、R3，VINP和VINN为放大电路的输入端口，VO+和VO-为放大电路的输出端口；其中，VBN为第一、第二NMOS管MN1、MN2的偏置点；VBP为第一、第二、第三PMOS管MP1、MP2、MP3的偏置点；VOUT1为放大器第一级的输出端。

所述电流源IBN一端和地GND连接，另外一端和所述第一PMOS管MP1的漏极和栅极VBP连接；所述第一、第二、第三PMOS管的源极和电源VDD连接，栅极均连接到VBP形成电流镜；

所述MP2的漏极和所述第一NMOS管MN1的漏极和栅极VBN连接，MP3的漏极和所述第二NMOS管MN2的漏极连接；所述第一NMOS管MN1的源极和所述第一电阻R1的一端连接，R1的另外一端和输入端VINP连接；所述第二NMOS管MN2的源极和所述第二电阻R2的一端连接，R2的另外一端和输入端VINN连接；

所述第四PMOS管MP4的源极和电源VDD连接，栅极和所述第二NMOS管MN2的漏极连接，漏极和输出端VO+连接；所述第三电阻R3一端和输出端VO+连接，R3另一端和所述第二NMOS管MN2的源极连接；所述输出端VO-和所述第二NMOS管MN2的源极连接；

所述电流源IBN提供偏置电流IB0，IB0通过所述PMOS管MP1、MP2、MP3组成的电流镜，镜像出偏置电流IB1和IB2，为所述NMOS管MN1和MN2组成的第一级放大电路提供偏置；

所述第四PMOS管MP4为第二级放大管；所述第一、第二电阻R1、R2组成输入偏置电阻；所述第二、第三电阻R2、R3组成反馈电路；被检测信号VS通过输入端VINP和VINN输入到第一级放大器，经过放大输出VOUT1，VOUT1再经过第二级放大输出到VO+，VO+通过所述第二、第三电阻R2、R3组成的反馈电路，反馈到所述第二NMOS管MN2的源极，形成负反馈环路。

在负反馈作用下，所述第二NMOS管MN2从节点VOUT1抽取的电流必须和IB2相等；根据电路的基本原理，可得：

IR2*R2+VGS_MN2＝VIN+VGS_MN1+IB1*R1

IR2＝IB2+IR3；

即：

由此可得：

其中，VGS_MN1为所述NMOS管MN1的栅极源极电压，VGS_MN2为所述NMOS管MN1的栅极源极电压。在一般的设计中偏置电流IB1＝IB2，所述第一、第二NMOS管MN1和MN2尺寸相同，由此可得在理想的状况下VGS_MN1＝VGS_MN2，同时，如果设计所述第一、第二电阻的阻值相同，即R1＝R2，可进一步得到其输入输出传输函数为：

为所述检测放大电路1对输入信号VIN的放大系数，调整

的大小可以调整所述放大电路1对输入信号VIN的放大倍数。

比较现有技术的放大电路的传输函数(1)和本发明实施例一的放大电路的输入输出传输函数(2)，在传输函数(2)中有效地去除了VB的偏置量。这样，就有效地去除了现有技术存在的弊端，降低了功耗，减少了后续信号处理的复杂度；同时使用的元器件数量更少，降低了成本。

实施例二

如图4所示，本发明实施例的放大电路是对实施例一做简单的变换而得到的。它可以对接近于电源电平的信号进行直接放大处理。

包括电流源IBP，第一、第二PMOS管MP1和MP2、第一、第二、第三、第四NMOS管MN1、MN2、MN3、MN4和第一、第二、第三电阻R1、R2、R3，VINP和VINN为该放大电路的输入端，VO+和VO-为该放大电路的输出端；其中VBP为第一、第二PMOS管MP1和MP2的偏置点；VBN为第一、第二、第三NMOS管MN1、MN2、MN3的偏置点；VOUT1为放大器第一级输出端，VOUT为放大器的输出电压；

所述电流源IBP一端和电源VDD连接，另一端和所述第一NMOS管MN1的漏极和栅极VBN连接；所述第一、第二、第三NMOS管MN1、MN2、MN3的源极均和地GND连接，所述MN1、MN2、MN3栅极均连接VBN；

所述MN2的漏极和所述第一PMOS管MP1的漏极和栅极VBP连接，所述MN3的漏极和所述第二PMOS管MP2的漏极、所述MN4的栅极VOUT1连接；所述第一PMOS管MP1的源极和所述电阻R1的一端连接，所述电阻R1的另一端和输入端口VINP连接；所述第二PMOS管MP2的栅极和所述第一PMOS管MP1的栅极VBP连接，源极和所述电阻R2的一端连接，所述电阻R2的另一端和输入端口VINN连接；所述第四NMOS管MN4的源极和地GND连接，漏极和所述电阻R3的一端连接，所述电阻R3的另一端和所述第二PMOS管MP2的源极连接；输出端VO+和所述第二PMOS管MP2的源极连接，输出端VO-和所述第四NMOS管MN4的漏极连接。

与实施例一的放大电路的工作原理一样，其输入输出传输函数为：

比较现有技术的放大电路的传输函数(1)和本发明实施例二的放大电路的输入输出传输函数(3)，在传输函数(3)中有效地去除了VB的偏置量。这样，就有效地去除了现有技术存在的弊端，降低了功耗，减少了后续信号处理的复杂度；同时使用的元器件数量更少，降低了成本。本放大电路可对接近于电源VDD电平的输入信号，做直接放大处理而无需额外的偏置。

以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。

Claims (2)

1.一种放大电路，其特征在于：它包括电流源IBN，第一、第二、第三、第四PMOS管MP1、MP2、MP3、MP4，第一、第二NMOS管MN1、MN2，第一、第二、第三电阻R1、R2、R3；VINP和VINN为放大电路的输入端口，VO+和VO-为放大电路的输出端口；

所述电流源IBN的一端和地GND连接，另外一端和所述第一PMOS管MP1的漏极和栅极VBP连接；所述第一、第二、第三PMOS管的源极均与电源VDD连接，栅极均连接到VBP形成电流镜；

所述MP2的漏极和所述第一NMOS管MN1的漏极和栅极VBN连接，所述MP3的漏极和所述第二NMOS管MN2的漏极连接；所述第一NMOS管MN1的源极和所述第一电阻R1的一端连接，所述R1的另一端与输入端VINP连接；所述第二NMOS管MN2的源极和所述第二电阻R2的一端连接，所述R2的另一端和输入端VINN连接；

所述第四PMOS管MP4的源极和电源VDD连接，栅极和所述第二NMOS管MN2的漏极连接，漏极和输出端VO+连接；所述第三电阻R3的一端和输出端VO+连接，所述R3的另一端和所述第二NMOS管MN2的源极连接；所述输出端VO-和所述第二NMOS管MN2的源极连接；

所述电流源IBN提供偏置电流IB0，电流IB0通过所述第一、第二、第三PMOS管MP1、MP2、MP3组成的电流镜，镜像出偏置电流IB1和IB2，为所述第一、第二NMOS管MN1、MN2组成的第一级放大电路提供偏置；

所述第四PMOS管MP4为第二级放大管；所述第一、第二电阻R1、R2组成输入偏置电阻；所述第二、第三电阻R2、R3组成反馈电路；被检测信号VS通过输入端口VINP和VINN，输入到第一级放大器，经过放大输出VOUT1，VOUT1再经过第二级放大输出到VO+，VO+通过所述第二、第三电阻R2、R3组成的反馈电路，反馈到所述第二NMOS管MN2的源极，形成负反馈环路。

2.一种放大电路，其特征在于：包括电流源IBP，第一、第二PMOS管MP1、MP2，第一、第二、第三、第四NMOS管MN1、MN2、MN3、MN4，第一、第二、第三电阻R1、R2、R3，VINP和VINN为放大电路的输入端，VO+和VO-为放大电路的输出端；

所述电流源IBP一端和电源VDD连接，另一端和所述第一NMOS管MN1的漏极和栅极VBN连接；所述第一、第二、第三NMOS管MN1、MN2、MN3的源极均和地GND连接，所述MN1、MN2、MN3栅极均连接VBN；

所述MN2的漏极和所述第一PMOS管MP1的漏极和栅极VBP连接，所述MN3的漏极和所述第二PMOS管MP2的漏极、所述MN4的栅极VOUT1连接；所述第一PMOS管MP1的源极和所述电阻R1的一端连接，所述电阻R1的另一端和输入端口VINP连接；所述第二PMOS管MP2的栅极和所述第一PMOS管MP1的栅极VBP连接，源极和所述电阻R2的一端连接，所述电阻R2的另一端和输入端口VINN连接；所述第四NMOS管MN4的源极和地GND连接，漏极和所述电阻R3的一端连接，所述电阻R3的另一端和所述第二PMOS管MP2的源极连接；输出端VO+和所述第二PMOS管MP2的源极连接，输出端VO-和所述第四NMOS管MN4的漏极连接。

Images