CN111030610B - 一种消除直流失调电压全差分运算放大器电路 - Google Patents
一种消除直流失调电压全差分运算放大器电路 Download PDFInfo
- Publication number
- CN111030610B CN111030610B CN201911409900.0A CN201911409900A CN111030610B CN 111030610 B CN111030610 B CN 111030610B CN 201911409900 A CN201911409900 A CN 201911409900A CN 111030610 B CN111030610 B CN 111030610B
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- differential
- nmos tube
- tube
- current offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种消除直流失调电压全差分运算放大器电路,包括第一级运放模块、第二级运放模块和直流失调信号放大模块和共模反馈运放模块,所述第一级运放模块差分输入端接收差分输入信号,所述第一级运放模块差分输出端电连接至所述第二级运放模块差分输入端,所述第二级运放模块差分输出端输出差分输出信号,所述直流失调信号放大模块通过采集所述差分输出信号,并进行滤波以取得直流失调信号,经放大后送至所述第一级运放模块差分输出端。本发明不仅能够实现对DC电平的抑制,而且还能根据需求调节DC电平的抑制度,极大的简化了电路结构,实现方式简单。
Description
技术领域
本发明涉及运算放大器技术领域,尤其涉及一种消除直流失调电压全差分运算放大器电路。
背景技术
理想条件下,当运算放大器的差分输入电压为0时,运算放大器的差分输出电压也应该为零。但是由于电路存在失配,此时运放的输出不为0,则电路存在直流失调,定义为输出电压为0时的输入电压值。
现有消除直流失调基本有三种方式:交流耦合、开关电容、低通负反馈。
交流耦合是一种比较容易的实现方式,实现方式是前后两级之间加耦合电容,第二级近输入端加直流偏置电路,但是在信号频率比较低时这种结构需要极大的片上电容,难以片上实现。如图1所示。
开关电容利用时钟分时积分的方法消除直流失调,利用时钟分时对开关电容采样,通过长时间积分达到消除直流失调功能,但它引入一个时钟在实际电路中需要增加一个电路把这个时钟滤除,另外MOS开关会存在时钟馈通、电荷注入效应,影响直流失调消除的精度。如图2所示。
低通负反馈是目前应用非常广泛的直流失调消除方式,其基本原理是在基带反馈环路中加入一个低截止频率的低通滤波器,低通滤波器用来对低频率信号和直流信号进行滤波衰减从而实现直流失调。这种结构需要在反馈环路上使用运算放大器来实现,运算放大器会不仅会带来额外的功耗,而且对运放要求较高,容易使得环路振荡。如图3所示。
因此,本领域的技术人员致力于开发一种消除直流失调电压全差分运算放大器电路,方便实现对直流电平的抑制,提高直流消除系统稳定性。
发明内容
有鉴于现有技术的上述缺陷,本发明所要解决的技术问题是如何方便实现对直流电平的抑制,提高直流消除系统稳定性。
为实现上述目的,本发明提供了一种消除直流失调电压全差分运算放大器电路,其特征在于,包括第一级运放模块、第二级运放模块和直流失调信号放大模块和共模反馈运放模块,所述第一级运放模块差分输入端接收差分输入信号,所述第一级运放模块差分输出端电连接至所述第二级运放模块差分输入端,所述第二级运放模块差分输出端输出差分输出信号,所述直流失调信号放大模块通过采集所述差分输出信号,并进行滤波以取得直流失调信号,经放大后送至所述第一级运放模块差分输出端。
进一步地,还包括共模反馈运放模块,所述共模反馈运放模块通过采集所述差分输出信号得到反馈电压vfb,经与参考电压VREF比较放大后作为共模电压VCM送至所述第一级运放模块。
进一步地,所述第一级运放模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第六NMOS管,所述第一NMOS管和第二NMOS管的栅极作为所述第一级运放模块差分输入端接收所述差分输入信号,所述第一NMOS管和第二NMOS管的源极并接与所述第六NMOS管的漏极电连接,所述第六NMOS管的源极接地,所述第一NMOS管的漏极与所述第一PMOS管的漏极并接作为所述第一级运放模块差分输出端的一端与所述第二级运放模块差分输入端的一端电连接,所述第二NMOS管的漏极与所述第二PMOS管的漏极并接作为所述第一级运放模块差分输出端的另一端与所述第二级运放模块差分输入端的另一端电连接,所述第一PMOS管和第二PMOS管的源极接入电源,所述第一PMOS管和第二PMOS管的栅极并接引入所述共模电压VCM,所述第六NMOS管的栅极引入偏置电压VB。
进一步地,所述第二级运放模块包括第三PMOS管、第四PMOS管、第五NMOS管和第八NMOS管,所述第三PMOS管和第四PMOS管的栅极作为所述第二级运放模块差分输入端与所述第一级运放模块差分输出端电连接,所述第五NMOS管的漏极与所述第三PMOS管的漏极并接作为所述第二级运放模块差分输出端的一端,所述第八NMOS管的漏极与所述第四PMOS管的漏极并接作为所述第一级运放模块差分输出端的另一端,所述第三PMOS管和第四PMOS管的源极接入电源,所述第五NMOS管和第八NMOS管的源极接地,所述第五NMOS管和第八NMOS管的栅极引入偏置电压VB,所述第三PMOS管的栅极和漏极依次接入米勒补偿电容CC和调零电阻RZ,所述第四PMOS管的栅极和漏极依次接入另一米勒补偿电容CC和另一调零电阻RZ。
进一步地,所述直流失调信号放大模块包括直流失调信号差分放大器、第七NMOS管和直流失调信号采样模块,所述直流失调信号差分放大器差分输入端接收通过所述直流失调信号采样模块获得的所述直流失调信号,所述直流失调信号差分放大器差分输出端电连接至所述第一级运放模块差分输出端,所述直流失调信号差分放大器公共端电连接至所述第七NMOS管漏极,所述第七NMOS管源极接地,所述第七NMOS管的栅极引入偏置电压VB。
进一步地,所述共模反馈运放模块包括第五PMOS管、第六PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和输出信号采样模块,所述输出信号采样模块采集所述差分输出信号,抵消差分信号后获得所述反馈电压vfb,所述第九NMOS管的栅极引入所述参考电压,所述第十NMOS管的栅极接收所述反馈电压vfb,所述第九NMOS管和第十NMOS管的源极并接与所述第十一NMOS管的漏极电连接,所述第九NMOS管的漏极与所述第五PMOS管的栅极和漏极并接,所述第十NMOS管的漏极与所述第六PMOS管的栅极和漏极并接输出所述共模电压VCM,所述第五PMOS管和第六PMOS管的源极接入电源,所述第十一NMOS管的源极接地,所述第十一NMOS管的栅极引入偏置电压VB。
进一步地,所述直流失调信号差分放大器包括第三NMOS管和第四NMOS管,所述第三NMOS管和第四NMOS管的栅极作为所述直流失调信号差分放大器差分输入端引入所述直流失调信号,所述第三NMOS管和第四NMOS管的漏极作为所述直流失调信号差分放大器差分输出端送至所述第一级运放模块差分输出端,所述第三NMOS管和第四NMOS管的源极并接作为所述直流失调信号差分放大器公共端。
进一步地,所述直流失调信号差分放大器包括第31至3n NMOS管和第41至4n NMOS管,所述第31至3n NMOS管和第41至4n NMOS管的栅极作为所述直流失调信号差分放大器差分输入端引入所述直流失调信号,所述第31至3n NMOS管和第41至4n NMOS管的漏极分别经第31至3n控制开关后并接和第41至4n控制开关后并接作为所述直流失调信号差分放大器差分输出端送至所述第一级运放模块差分输出端,所述第31至3n NMOS管和第41至4n NMOS管并接作为所述直流失调信号差分放大器公共端。
进一步地,所述直流失调信号采样模块包括,第一电阻RDC1、第一电容CDC1、第二电阻RDC2和第二电容CDC2,所述第一电阻RDC1和第二电阻RDC2第一端引入所述差分输出信号,所述第一电阻RDC1和第二电阻RDC2第二端分别经所述第一电容CDC1和第二电容CDC2接地,所述第一电阻RDC1和第二电阻RDC2第二端输出所述直流失调信号。
进一步地,所述直流失调信号采样模块还包括第三电容CDC3和第四电容CDC4,所述第三电容CDC3与所述第一电阻RDC1并联,所述第四电容CDC4与所述第二电阻RDC2并联。
本发明的有益技术效果为:
1、电容CDC通过引入零点稳定系统,可提高直流失调消除系统稳定性;
2、利用简单RC低通滤波器实现对直流失调信号的提取;
3、可以根据应用需求调节直流电平的增益,实现对直流失调抑制可编程,相对现有技术,电路结构简化,实现方式简单。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有技术交流耦合消除直流失调电路结构图;
图2是现有技术开关电容消除直流失调电路结构图;
图3是现有技术低通负反馈消除直流失调电路结构图;
图4是本发明的一个较佳实施例的电路结构图;
图5是本发明的另一个较佳实施例的直流失调信号放大器电路结构图。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例,使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现,本发明的保护范围并非仅限于文中提到的实施例。
鉴于现有技术的缺陷,本发明提供了一种直流失调消除电压的运算放大器电路,如图4所示,包括第一级运放模块1、第二级运放模块2、直流失调信号放大模块3以及共模反馈运放模块4。
实施例一:
如图4所示为本发明具体的实施例1的电路图,即一种消除直流电压全差分运算放大器电路,全差分运算放大器结构为差分输入、差分输出的二级运算放大器电路。
其中,VIP和VIN为差分输入信号,VOP和VON为差分输出信号,VDCP和VDCN为直流失调信号,VDD为电源,VB为偏置电压,vfb为反馈电压,VREF为参考电压,VCM为共模电压。
第一级运放模块1由P型MOS管(MP1)、P型MOS管(MP2)、N型MOS管(MN1)、N型MOS管(MN2)以及N型MOS管(MN6)组成。其中,MN1和MN2为差分输入管,MP1和MP2为负载管;MN6为尾电流源,为第一级运放提供工作电流。
第二级运放模块2由P型MOS管(MP3)、P型MOS管(MP4)、N型MOS管(MN5)以及N型MOS管(MN8)组成。电容CC为米勒补偿电容,电阻RZ为调零电阻。VOP和VON为运放的输出。其中MP3和MP4为第二级运放的输入差分对管;MN5和MN8为电流源负载。
共模反馈运放模块4由P型MOS管(MP5)、P型MOS管(MP6)、N型MOS管(MN9)、N型MOS管(MN10)、N型MOS管(MN11)以及输出信号采样模块组成,为两级运放提供稳定的工作点。输出信号采样模块由电阻Ra和电容Ca组成分压电路。
直流失调信号放大模块3由直流失调信号差分放大器5、N型MOS管(MN7)和直流失调信号采样模块构成。其中直流失调信号差分放大器5由N型MOS管(MN3)、N型MOS管(MN4)构成。直流失调信号采样模块由电阻RDC和电容CDC组成低通滤波器,用来直流检测,采样运放第二级的输出信号,并对输出信号进行滤波以取得直流失调信号,直流失调信号经MN3和MN4放大后重新回到第一级运放的输出点A和输出点B,在A点和B点实现与原有失调信号的叠加,从而实现直流失调消除。电容引入CDC1零点稳定系统,可提高直流失调消除系统稳定性。
式中,gMN1和gMN3分别是MOS管MN1和MN3的跨导;ROA是A点的等效输出电阻。
实施例二:
如图5所示,在实施例一的基础上,实施例二中的直流失调信号差分放大器5由N型MOS管(MN31-MN3n)、N型MOS管(MN41-MN4n)以及n位控制开关S31-S3n和S41-S4n构成。通过控制信号可编程,以实现对直流电平抑制度的调节。
本发明不仅能够实现对DC电平的抑制,而且还能根据需求调节DC电平的抑制度,极大的简化了电路结构,实现方式简单。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (6)
1.一种消除直流失调电压全差分运算放大器电路,其特征在于,包括第一级运放模块、第二级运放模块和直流失调信号放大模块和共模反馈运放模块,所述第一级运放模块差分输入端接收差分输入信号,所述第一级运放模块差分输出端电连接至所述第二级运放模块差分输入端,所述第二级运放模块差分输出端输出差分输出信号,所述直流失调信号放大模块通过采集所述差分输出信号,并进行滤波以取得直流失调信号,经放大后送至所述第一级运放模块差分输出端;
所述第一级运放模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第六NMOS管,所述第一NMOS管和第二NMOS管的栅极作为所述第一级运放模块差分输入端接收所述差分输入信号,所述第一NMOS管和第二NMOS管的源极并接与所述第六NMOS管的漏极电连接,所述第六NMOS管的源极接地,所述第一NMOS管的漏极与所述第一PMOS管的漏极并接作为所述第一级运放模块差分输出端的一端与所述第二级运放模块差分输入端的一端电连接,所述第二NMOS管的漏极与所述第二PMOS管的漏极并接作为所述第一级运放模块差分输出端的另一端与所述第二级运放模块差分输入端的另一端电连接,所述第一PMOS管和第二PMOS管的源极接入电源,所述第一PMOS管和第二PMOS管的栅极并接引入所述共模电压VCM,所述第六NMOS管的栅极引入偏置电压VB;
所述第二级运放模块包括第三PMOS管、第四PMOS管、第五NMOS管和第八NMOS管,所述第三PMOS管和第四PMOS管的栅极作为所述第二级运放模块差分输入端与所述第一级运放模块差分输出端电连接,所述第五NMOS管的漏极与所述第三PMOS管的漏极并接作为所述第二级运放模块差分输出端的一端,所述第八NMOS管的漏极与所述第四PMOS管的漏极并接作为所述第一级运放模块差分输出端的另一端,所述第三PMOS管和第四PMOS管的源极接入电源,所述第五NMOS管和第八NMOS管的源极接地,所述第五NMOS管和第八NMOS管的栅极引入偏置电压VB,所述第三PMOS管的栅极和漏极依次接入米勒补偿电容CC和调零电阻RZ,所述第四PMOS管的栅极和漏极依次接入另一米勒补偿电容CC和另一调零电阻RZ;
所述直流失调信号放大模块包括直流失调信号差分放大器、第七NMOS管和直流失调信号采样模块,所述直流失调信号差分放大器差分输入端接收通过所述直流失调信号采样模块获得的所述直流失调信号,所述直流失调信号差分放大器差分输出端电连接至所述第一级运放模块差分输出端,所述直流失调信号差分放大器公共端电连接至所述第七NMOS管漏极,所述第七NMOS管源极接地,所述第七NMOS管的栅极引入偏置电压VB;
所述共模反馈运放模块包括第五PMOS管、第六PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和输出信号采样模块,所述输出信号采样模块采集所述差分输出信号,抵消差分信号后获得所述反馈电压vfb,所述第九NMOS管的栅极引入所述参考电压,所述第十NMOS管的栅极接收所述反馈电压vfb,所述第九NMOS管和第十NMOS管的源极并接与所述第十一NMOS管的漏极电连接,所述第九NMOS管的漏极与所述第五PMOS管的栅极和漏极并接,所述第十NMOS管的漏极与所述第六PMOS管的栅极和漏极并接输出所述共模电压VCM,所述第五PMOS管和第六PMOS管的源极接入电源,所述第十一NMOS管的源极接地,所述第十一NMOS管的栅极引入偏置电压VB。
2.如权利要求1所述的消除直流失调电压全差分运算放大器电路,其特征在于,还包括共模反馈运放模块,所述共模反馈运放模块通过采集所述差分输出信号得到反馈电压vfb,经与参考电压VREF比较放大后作为共模电压VCM送至所述第一级运放模块。
3.如权利要求1所述的消除直流失调电压全差分运算放大器电路,其特征在于,所述直流失调信号差分放大器包括第三NMOS管和第四NMOS管,所述第三NMOS管和第四NMOS管的栅极作为所述直流失调信号差分放大器差分输入端引入所述直流失调信号,所述第三NMOS管和第四NMOS管的漏极作为所述直流失调信号差分放大器差分输出端送至所述第一级运放模块差分输出端,所述第三NMOS管和第四NMOS管的源极并接作为所述直流失调信号差分放大器公共端。
4.如权利要求1所述的消除直流失调电压全差分运算放大器电路,其特征在于,所述直流失调信号差分放大器包括第31至3n NMOS管和第41至4n NMOS管,所述第31至3n NMOS管和第41至4n NMOS管的栅极作为所述直流失调信号差分放大器差分输入端引入所述直流失调信号,所述第31至3n NMOS管和第41至4n NMOS管的漏极分别经第31至3n控制开关后并接和第41至4n控制开关后并接作为所述直流失调信号差分放大器差分输出端送至所述第一级运放模块差分输出端,所述第31至3n NMOS管和第41至4n NMOS管并接作为所述直流失调信号差分放大器公共端。
5.如权利要求1所述的消除直流失调电压全差分运算放大器电路,其特征在于,所述直流失调信号采样模块包括,第一电阻RDC1、第一电容CDC1、第二电阻RDC2和第二电容CDC2,所述第一电阻RDC1和第二电阻RDC2第一端引入所述差分输出信号,所述第一电阻RDC1和第二电阻RDC2第二端分别经所述第一电容CDC1和第二电容CDC2接地,所述第一电阻RDC1和第二电阻RDC2第二端输出所述直流失调信号。
6.如权利要求5所述的消除直流失调电压全差分运算放大器电路,其特征在于,所述直流失调信号采样模块还包括第三电容CDC3和第四电容CDC4,所述第三电容CDC3与所述第一电阻RDC1并联,所述第四电容CDC4与所述第二电阻RDC2并联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911409900.0A CN111030610B (zh) | 2019-12-31 | 2019-12-31 | 一种消除直流失调电压全差分运算放大器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911409900.0A CN111030610B (zh) | 2019-12-31 | 2019-12-31 | 一种消除直流失调电压全差分运算放大器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111030610A CN111030610A (zh) | 2020-04-17 |
CN111030610B true CN111030610B (zh) | 2023-05-16 |
Family
ID=70197502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911409900.0A Active CN111030610B (zh) | 2019-12-31 | 2019-12-31 | 一种消除直流失调电压全差分运算放大器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111030610B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787609A (zh) * | 2020-12-25 | 2021-05-11 | 武汉邮电科学研究院有限公司 | 一种消除直流失调的单转差放大电路 |
CN112600540B (zh) * | 2021-03-04 | 2021-05-14 | 上海南芯半导体科技有限公司 | 一种适用于无线充电中电流解调的高精度比较器 |
CN115149917B (zh) * | 2022-09-01 | 2022-11-25 | 南京沁恒微电子股份有限公司 | Mcu及其中的差分运放电路、差分运放方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203775151U (zh) * | 2014-04-04 | 2014-08-13 | 嘉兴禾润电子科技有限公司 | 一种消除直流失调电压的运算放大器电路 |
CN104601127A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹集成电路有限责任公司 | 运算放大器电路及基准电压产生电路模块 |
CN110289820A (zh) * | 2019-07-25 | 2019-09-27 | 唐太平 | 一种运算放大器电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7671676B2 (en) * | 2006-09-12 | 2010-03-02 | Stmicroelectronics Pvt. Ltd. | Continuous time common-mode feedback module and method with wide swing and good linearity |
-
2019
- 2019-12-31 CN CN201911409900.0A patent/CN111030610B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104601127A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹集成电路有限责任公司 | 运算放大器电路及基准电压产生电路模块 |
CN203775151U (zh) * | 2014-04-04 | 2014-08-13 | 嘉兴禾润电子科技有限公司 | 一种消除直流失调电压的运算放大器电路 |
CN110289820A (zh) * | 2019-07-25 | 2019-09-27 | 唐太平 | 一种运算放大器电路 |
Non-Patent Citations (1)
Title |
---|
雷铭 ; 胡北稳 ; 桂涵姝 ; 张乐 ; .采用新型低成本共模反馈电路的全差分运放设计.浙江大学学报(工学版).2013,(10),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111030610A (zh) | 2020-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
US7586373B2 (en) | Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier | |
CN106817099B (zh) | 用于生理电势信号检测的放大器 | |
CN108599728B (zh) | 一种具有限流和钳位功能的误差放大器 | |
CN106160683A (zh) | 运算放大器 | |
CN104393846A (zh) | 运算放大器 | |
Lv et al. | An improved non-linear current recycling folded cascode OTA with cascode self-biasing | |
US7408410B2 (en) | Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier | |
US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
Cao et al. | Rail-to-rail low-power fully differential OTA utilizing adaptive biasing and partial feedback | |
US8456215B2 (en) | Limiting amplifier and method thereof | |
CN110690865B (zh) | 高跨导低输入电容轨到轨运放 | |
CN210351094U (zh) | 一种运算放大器电路 | |
CN102570989B (zh) | 运算放大电路 | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
CN106026938A (zh) | 全差分比较器 | |
US8928409B1 (en) | Trans-capacitance amplifier with picoAmperes input biasing and large output swing | |
Lin et al. | A chopper instrumentation amplifier with amplifier slicing technique for offset reduction | |
US9450549B2 (en) | Differential amplification circuit | |
Centurelli et al. | A very low-voltage differential amplifier for opamp design | |
Yazicioglu et al. | Effect of electrode offset on the CMRR of the current balancing instrumentation amplifiers | |
Yavari | Advances on CMOS Folded-Cascode Operational Transconductance | |
CN216252676U (zh) | 一种放大电路 | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |