CN112468102B - 一种ab类放大器 - Google Patents

一种ab类放大器 Download PDF

Info

Publication number
CN112468102B
CN112468102B CN201910843535.8A CN201910843535A CN112468102B CN 112468102 B CN112468102 B CN 112468102B CN 201910843535 A CN201910843535 A CN 201910843535A CN 112468102 B CN112468102 B CN 112468102B
Authority
CN
China
Prior art keywords
transistor
terminal
class
amplifier
reference node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910843535.8A
Other languages
English (en)
Other versions
CN112468102A (zh
Inventor
何有志
邢巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Saiyuan Microelectronics Co ltd
Original Assignee
Shenzhen Sinone Chip Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sinone Chip Electronic Co ltd filed Critical Shenzhen Sinone Chip Electronic Co ltd
Priority to CN201910843535.8A priority Critical patent/CN112468102B/zh
Publication of CN112468102A publication Critical patent/CN112468102A/zh
Application granted granted Critical
Publication of CN112468102B publication Critical patent/CN112468102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种AB类放大器，包括：输入级电路、第一晶体管对、电阻对、第二晶体管对和第三晶体管对。输入级电路具有第一电压输入端、第二电压输入端、第一电流输出端和第二电流输出端。第一晶体管对包括第一晶体管和第二晶体管。电阻对包括第一电阻和第二电阻。第二晶体管对包括第三晶体管和第四晶体管。第三晶体管对包括第五晶体管和第六晶体管。其中第六晶体管的第二端连接所述AB类放大器的输出端。

Description

一种AB类放大器
技术领域
本发明涉及一种集成电路设计领域，尤其涉及一种AB类放大器。
背景技术
放大器常用于各种电子装置中以提供信号放大。不同类型的放大器可用于不同用途。举例来说，例如蜂窝式电话等无线通信装置可包括用于双向通信的发射器和接收器。发射器可利用驱动器放大器(DA)和功率放大器(PA)，接收器可利用低噪声放大器(LNA)，且发射器和接收器可利用可变增益放大器(VGA)。放大器还可用于发射器和接收器内的有源滤波器和其它电路块。
各类放大器可用于信号放大。A类放大器始终操作于线性区域中，且可以较大功率消耗为代价而具有较好的线性。B类放大器通常使用两个互补输出晶体管，其中每一输出晶体管一半时间接通且另一半时间关断。B类放大器具有比A类放大器低的功率消耗，但可归因于一个输出晶体管的接通与另一输出晶体管的关断不匹配而易发生交越失真(crossoverdistortion)。AB类放大器也使用两个互补输出晶体管(类似于B类放大器)，虽然其中每一输出晶体管在超过一半的时间中接通以便减少交越失真。AB类放大器可提供线性与功率消耗之间的良好折衷。
目前市面上的传统AB类放大器能够在较低静态功耗下，输出较大的电流，具有输出摆幅大，驱动能力强等优点。图1为现有的一种AB类放大器的电路图。如图1所示，AB类放大器100包括输入级电路110、第一电压输入端VIN、第二电压输入端VIP、第一电流输出端120、第二电流输出端130、多个晶体管和输出级电路140。AB类放大器100为两级放大器，第一级为常规折叠式共源共栅结构。输出级电路140包括晶体管M17和晶体管M16。M17为PMOS晶体管，M17的偏置电压为VBP。M16为NMOS晶体管，M16的偏置电压为VBN。此处以产生VBN电压为例，M19和M20为两个串联的NMOS晶体管，M19和M7共栅连接，M4和M12为M7和M8提供偏置电流，M4为NMOS晶体管，M12为PMOS晶体管。在电路平衡状态下，流经M7和M8电流相等，若此时设置流过M18的电流IM18为流过M12的电流IM12的一半，且W/LM7＝W/LM19，那么输出级VBN电压等于M19的源极电压，也就是等于M20的栅极电压，即M16和M20组成电流镜结构，M16流过的静态电流和M20流过的静态电流成比例镜像关系。同理，M15的静态电流和M17的静态电流成比例镜像关系，这样就通过偏置电路设计确定了输出级的静态电流。当进入驱动状态下，例如输出级P管流出大电流到负载，VBP电压下降，流过M8的电流减小，由于M8和M7总电流不变，所以流过M7的电流增大，这样迫使M7的源端电压，即偏置电压VBN下降，降低了M16的电流，也就是说，总的输出电流ΔIM17+ΔIM16进一步增大，增强了AB类放大器100的驱动能力。
上述现有的AB类放大器100能够提供较大的输出电流，但其存在着输出级电路复杂、工作电压要求高的缺点。由于AB类放大器100中的M19和M20串联，AB类放大器100需要的最低工作电压VDD为：VDD>VGSM19+VGSM20+VDSATM18，其中VGS电压为MOS管栅源电压，VDSAT为M16和M20组成的电流镜管的饱和电压，如果采用常规器件(例如：5V器件)，MOS管阈值电压一般在0.8V左右，VGS电压大于1V，VDSAT电压大于0.2V，电源电压VDD则最低需要2.2V，因此传统AB类放大器很难在低电压下工作，大大限制了最小电源电压的范围。
发明内容
本发明为解决上述技术问题，提出了一种AB类放大器，包括：
输入级电路，具有第一电压输入端、第二电压输入端、第一电流输出端和第二电流输出端；
第一晶体管对，包括第一晶体管和第二晶体管，所述第一晶体管的第一端和所述第二晶体管的第一端连接第一参考节点，所述第一晶体管的第二端连接所述第一电流输出端，所述第二晶体管的第二端连接所述第二电流输出端，所述第一晶体管的控制端连接所述第二晶体管的控制端；
电阻对，包括第一电阻和第二电阻，所述第一电阻连接在所述第一晶体管的第二端和所述第一晶体管的控制端之间，所述第二电阻连接在所述第二晶体管的第二端和所述第二晶体管的控制端之间；
第二晶体管对，包括第三晶体管和第四晶体管，所述第三晶体管的第一端和所述第四晶体管的第一端连接第二参考节点，所述第三晶体管的第二端连接所述第三晶体管的控制端，所述第三晶体管的控制端连接所述第四晶体管的控制端；
第三晶体管对，包括第五晶体管和第六晶体管，所述第五晶体管的第一端和所述第六晶体管的第一端连接所述第一参考节点，所述第五晶体管的第二端连接所述第三晶体管的第二端，所述第六晶体管的第二端连接所述第四晶体管的第二端，所述第五晶体管的控制端连接所述第一晶体管的第二端，所述第六晶体管的控制端连接所述第二晶体管的第二端，
其中所述第六晶体管的第二端连接所述AB类放大器的输出端。
在本发明的一实施例中，所述第二晶体管是所述第一晶体管的镜像晶体管，所述第四晶体管是所述第三晶体管的镜像晶体管，所述第五晶体管是所述第一晶体管的镜像晶体管，所述第六晶体管是所述第五晶体管的镜像晶体管。
在本发明的一实施例中，所述AB类放大器的输出端电流与所述第一电阻和第二电阻的阻值有关。
在本发明的一实施例中，所述第一晶体管对和所述第三晶体管对是NMOS晶体管，所述第二晶体管对是PMOS晶体管，所述第一至第六晶体管的第一端为源极，第二端为漏极，控制端为栅极，所述第一参考节点为地电位，所述第二参考节点为电源。
在本发明的另一实施例中，所述第一晶体管和所述第三晶体管对是PMOS晶体管，所述第二晶体管对是NMOS晶体管，所述第一至第六晶体管的第一端为漏极，第二端为源极，控制端为栅极，所述第一参考节点为电源，所述第二参考节点为地电位。
在本发明的另一实施例中，所述输入级电路包括：
电流源；
第四晶体管对，包括第七晶体管和第八晶体管，所述第七晶体管的第一端和所述第八晶体管的第一端连接所述电流源，所述第七晶体管的第二端连接所述第一电流输出端，所述第七晶体管的控制端连接所述第一电压输入端，所述第八晶体管的第二端连接所述第一电流输出端，所述第八晶体管的控制端连接所述第二电压输入端。
在本发明的另一实施例中，所述输入级电路包括：
第一电流源；
第二电流源；
第四晶体管对，包括第七晶体管和第八晶体管，所述第七晶体管的第一端连接第四参考节点，所述第八晶体管的第一端连接第三参考节点，所述第七晶体管的第二端连接所述第一电流输出端，所述第八晶体管的第二端连接所述第二电流输出端，所述第七晶体管的控制端连接所述第一电压输入端，所述第八晶体管的控制端连接所述第二电压输入端；
第五晶体管对，包括第九晶体管和第十晶体管，所述第九晶体管的第一端连接所述第三参考节点，所述第十晶体管的第一端连接所述第四参考节点，所述第九晶体管的第二端连接所述第一电流源，所述第十晶体管的第二端连接所述第二电流源，所述第九晶体管的控制端连接所述第一电压输入端，所述第十晶体管的控制端连接所述第二电压输入端；
第六晶体管对，包括第十一晶体管和第十二晶体管，所述第十一晶体管的第一端连接所述第二参考节点，所述第十二晶体管的第一端连接所述第二参考节点，所述第十一晶体管的第二端连接所述第三参考节点，所述第十二晶体管的第二端连接所述第四参考节点，所述第十一晶体管的控制端连接所述第一电流源，所述第十二晶体管的控制端连接所述第二电流源。
在本发明的另一实施例中，所述第四晶体管对至第六晶体管对均为PMOS晶体管，所述第一端为源极，所述第二端为漏极，所述控制端为栅极。
在本发明的另一实施例中，所述第四晶体管对至第六晶体管对均为NMOS晶体管，所述第一端为漏极，所述第二端为源极，所述控制端为栅极。
在本发明的另一实施例中，所述第一电流源和所述第二电流源的电流相等。
在本发明的另一实施例中，所述第一电流输出端和所述第二电流输出端的最大电流差与所述第一电压输入端和所述第二电压输入端的电压差有关。
本发明由于采用以上技术方案，使之与现有技术相比，本发明放大器整体架构采用了单级对称OP结构，并且设计输入级为特殊的可变电流结构，并通过电路中的反馈电阻进一步增大输出级电流，达到AB类输出的效果，具有偏置电路简单、工作电压范围大的优点。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1为现有的一种AB类放大器的电路图。
图2为本发明一实施例的一种AB类放大器的电路图。
图3为在图2基础上的本发明另一实施例的一种AB类放大器的电路图。
图4为本发明另一实施例的一种AB类放大器的输入级电路的电路图。
图5为在图4基础上的本发明另一实施例的一种AB类放大器的输入级电路的电路图。
具体实施方式
图2为本发明一实施例的一种AB类放大器的电路图。如图2所示，AB类放大器200。AB类放大器200包括：输入级电路210、第一晶体管对220、电阻对230、第二晶体管对240和第三晶体管对250。
输入级电路210具有第一电压输入端VIN、第二电压输入端VIP、第一电流输出端A和第二电流输出端B。输入级电路210还可以包括输入级晶体管对211，输入级晶体管对211包括第一电压输入端晶体管M1和第二电压输入端晶体管M2，第一电压输入端晶体管M1的控制端M13连接至第一电压输入端VIN，第二电压输入端晶体管M2的控制端M23连接至第二电压输入端VIP。
第一晶体管对220包括第一晶体管M3和第二晶体管M4，第一晶体管的第一端M31和第二晶体管的第一端M41连接第一参考节点，第一晶体管的第二端M32连接第一电流输出端A，第二晶体管M4的第二端M42连接第二电流输出端B，第一晶体管M3的控制端M33连接第二晶体管M4的控制端M43，第一晶体管对220中的第一晶体管M3和第二晶体管M4在节点C处有相同的控制端电压。第二晶体管M4是第一晶体管M3的镜像晶体管。
电阻对230包括第一电阻R1和第二电阻R2，第一电阻R1连接在第一晶体管M3的第二端M32和第一晶体管的控制端M43之间，第二电阻R2连接在第二晶体管M4的第二端M42和第二晶体管M4的控制端M43之间。AB类放大器200的输出端OUT电流与第一电阻R1和第二电阻R2的阻值有关，较佳的，第一电阻R1和第二电阻R2的阻值相等。
第二晶体管对240包括第三晶体管M8和第四晶体管M6，第三晶体管M8的第一端M8S和第四晶体管M6的第一端M61连接第二参考节点，第三晶体管M8的第二端M82连接第三晶体管M8的控制端M83，第三晶体管M8的控制端M83连接第四晶体管M6的控制端M63。第四晶体管M6是第三晶体管M8的镜像晶体管。
第三晶体管对250包括第五晶体管M7和第六晶体管M5，第五晶体管M7的第一端M71和第六晶体管M5的第一端M51连接第一参考节点，第五晶体管的M7第二端M72连接第三晶体管M8的第二端M82，第六晶体管M5的第二端M52连接第四晶体管M6的第二端M62，第五晶体管M7的控制端M73连接第一晶体管M3的第二端M32，第六晶体管M5的控制端M53连接第二晶体管M4的第二端M42。第六晶体管M5的第二端M52连接AB类放大器200的输出端OUT。第五晶体管M7是第一晶体管M3的镜像晶体管，第六晶体管M5是第五晶体管M7的镜像晶体管。
在图2所示的该实施例中，第一晶体管对220和第三晶体管对250是NMOS晶体管，第二晶体管对230是PMOS晶体管，输入级晶体管对211是PMOS晶体管，第一至第六晶体管M3、M4、M8、M6、M7、M5的第一端M31、M41、M81、M61、M71、M51为源极，第二端M32、M42、M82、M62、M72、M52为漏极，控制端M33、M43、M83、M63、M73、M53、M13、M23为栅极，第一参考节点为地电位GND，第二参考节点为电源VDD。
在本发明的另一实施例中，如图3所示，图3为在图2基础上的本发明另一实施例的一种AB类放大器的电路图。在图3的AB类放大器300中，AB类放大器200包括：输入级电路310、第一晶体管对320、电阻对330、第二晶体管对340和第三晶体管对350。输入级电路310、第一晶体管对320、电阻对330、第二晶体管对340和第三晶体管对350的组成和结构可以与图2所示的实施例中的相似，第一至第六晶体管及其第一端、第二端和第三端在图3中使用与图2相同的符号，在此不再赘述。在图3中，第一晶体管320和第三晶体管对350是PMOS晶体管，第二晶体管对330是NMOS晶体管，输入级晶体管对311是NMOS晶体管，第一至第六晶体管M3、M4、M8、M6、M7、M5的第一端M31、M41、M81、M61、M71、M51为漏极，第二端M32、M42、M82、M62、M72、M52为源极，控制端M33、M43、M83、M63、M73、M53、M13、M23为栅极，第一参考节点为电源VDD，第二参考节点为地电位GND。
下面根据图2来说明图2中所示的AB类放大器200的工作原理，图3中的AB类放大器300的工作原理与之类似。
当第一电压输入端VIN和第二电压输入端VIP的第一输入电压VIN和第二输入电压VIP相等时，节点A的电压VA和节点B上的电压VB相等，此时流过第一电阻R1和第二电阻R2的电流为0，在此静态平衡状态下，第一电压输入端晶体管M1和第二电压输入端晶体管M2上流过的静态电流为Id＝0.5Ibias，当电路里所有互为镜像晶体管的晶体管比例均为1:1，即互相为尺寸相同的晶体管的情况下，第一晶体管M3、第二晶体管M4、第六晶体管M5和第四晶体管M6上的静态电流也均为Id。
当差分信号给到AB类放大器200的输入级电路210，即第一输入电压VIN和第二输入电压VIP不相等时，节点A的电压VA和节点B上的电压VA和VB不相等，电压VA和VB的电压差即为输入电压差，该输入电压差使得第一电阻R1和第二电阻R2上流过与该输入电压差相关的电流信号。如图2所示，输入级电路210采用固定电流源Ibias，若输入电压差使得输入级电路210中的电流Ibias全部流过一个输入端晶体管，另一个输入端晶体管流过的电流为0，则此时第一电压输入端晶体管M1和第二电压输入端晶体管M2的电流差最大为2*Id，由于第一晶体管对220中流过电流相等，此时会有大小为Id的电流流过第一电阻R1和第二电阻R2，因此输入电压差的最大值为ΔVMAX＝2R*Id。该输入电压差使得第六晶体管M5和第四晶体管M6上的电流发生很大的变化，导致产生一个较大的输出电流。当图2中的电路里所有互为镜像晶体管的晶体管比例均为1:1的情况下，该输出电流的最大值为IMAX＝β(VDSQ3,4+ΔVMAX-Vth)2，其中VDSQ3,4为第一晶体管M3和第二晶体管M4的静态漏源电压，Vth为MOS晶体管阈值电压，β为MOS晶体管的跨导参数，该输出电流的最大值远大于MOS晶体管的静态电流Id。因此在图2、图3所示的实施例中，通过在单级对称放大器中引入第一电阻R1和第二电阻R2，可以大幅提高AB类放大器的输出驱动能力。
图4为本发明另一实施例的一种AB类放大器的输入级电路的电路图。在图2、3所示的实施例的基础上，如果想要进一步提高输出电流的能力，可以通过增大第一电阻R1和第二电阻R2或者提高静态电流Id来实现，但较大的第一电阻R1和第二电阻R2会影响电路的响应速度，使电路不稳定，较大的静态电流也会提高整体电路的功耗。图4所示的该实施例的输入级电路400能够在不提高电阻阻值和静态电流的情况下，达到提高输出电流能力的目的。
如图4所示，图4中的输入级电路400可以替换图2中的AB类放大器200的输入级电路210。图4中的输入级电路400包括第一电流源Ibias1、第二电流源Ibias2、第四晶体管对410、第五晶体管对420和第六晶体管对430。第一电流源Ibias1和第二电流源Ibias2均连接至第一参考节点。第一电流源Ibias1和第二电流源Ibias2的电流相等。输入级电路400还包括第一电流输出端I1OUT、第二电流输出端I2OUT、第一电压输入端VIN和第二电压输入端VIP。第一电流输出端I1OUT和第二电流输出端I2OUT的最大电流差与第一电压输入端VIN和第二电压输入端VIP的电压差有关。
第四晶体管对410包括第七晶体管M9和第八晶体管M10，第七晶体管M9的第一端M91连接第四参考节点D，第八晶体管M10的第一端M101连接第三参考节点C，第七晶体管M9的第二端M92连接第一电流输出端I1OUT，第八晶体管M10的第二端M102连接第二电流输出端I2OUT，第七晶体管M9的控制端M93连接第一电压输入端VIN，第八晶体管M10的控制端M103连接第二电压输入端VIP。
第五晶体管对420包括第九晶体管M11和第十晶体管M12，第九晶体管的M11第一端M111连接第三参考节点C，第十晶体管M12的第一端M121连接第四参考节点D，第九晶体管M11的第二端M112连接第一电流源Ibias1，第十晶体管M12的第二端M122连接第二电流源Ibias2，第九晶体管M11的控制端M113连接第一电压输入端VIN，第十晶体管M12的控制端M123连接第二电压输入端VIP。
第六晶体管对430包括第十一晶体管M13和第十二晶体管M14，第十一晶体管M13的第一端M131连接第二参考节点，第十二晶体管M14的第一端M141连接第二参考节点，第十一晶体管M13的第二端M132连接第三参考节点C，第十二晶体管M14的第二端M142连接第四参考节点D，第十一晶体管M13的控制端M133连接第一电流源Ibias1，第十二晶体管M14的控制端M143连接第二电流源Ibias2。
在图4所示的该实施例中，第四晶体管对至第六晶体管对410-430均为PMOS晶体管，第四晶体管对至第六晶体管对410-430的第一端M91、M101、M111、M121、M131、M141为源极，第二端M92、M102、M112、M122、M132、M142为漏极，控制端M93、M103、M113、M123、M133、M143为栅极。第一参考节点为地电位GND，第二参考节点为电源VDD。
在本发明的另一实施例中，如图5所示，图5为在图4基础上的本发明另一实施例的一种AB类放大器的输入级电路的电路图。在图5中的输入级电路500包括第四晶体管对510、第五晶体管对520和第六晶体管对530，输入级电路500中的其它结构和第四晶体管对510、第五晶体管对520和第六晶体管对530的组成可以与图4中的输入级电路400的相应结构类似，因此不再赘述。在输入级电路500中，第四晶体管对至第六晶体管对510-530均为NMOS晶体管，第四晶体管对至第六晶体管对510-530的第一端M91、M101、M111、M121、M131、M141为源极，第二端M92、M102、M112、M122、M132、M142为漏极，控制端M93、M103、M113、M123、M133、M143为栅极。第一参考节点为电源VDD，第二参考节点为地电位GND。
下面根据图4来说明图4中所示的输入级电路400的工作原理，图5中的输入级电路500的工作原理与之类似。
第四晶体管对410包括的第七晶体管M9和第八晶体管M10为一对匹配的输入对管，第七晶体管M9和第八晶体管M10与第九晶体管M11和第十晶体管M12组成交叉耦合电路，第十一晶体管M13和第十二晶体管M14均为二极管式连接，流过第十一晶体管M13和第十二晶体管M14的电流分别为IM13＝IM10+Ibias1，IM14＝IM9+Ibias2，Ibias1＝Ibias2。当第一电压输入端VIN和第二电压输入端VIP的第一输入电压VIN和第二输入电压VIP相等时，整个输入级电路400处于静态平衡工作模式下，此时第七晶体管M9和第八晶体管M10流过相等的静态电流Id，VSGM9＝VSGM10，通过合理的晶体管尺寸设计可以使得此时第四晶体管对410的静态电流Id很小。
假设此时第一输入电压VIN不变，第二输入电压VIP突然降低Vd，此时第一电压输入端VIN和第二电压输入端VIP的第一输入电压VIN和第二输入电压VIP的输入电压差为Vd，整个电路进入非平衡状态，此时流过第十晶体管M12的电流不变，第十晶体管M12的第一端的电压(即第十晶体管M12的源极电压)下降Vd，即第七晶体管M9的第一端电压(即第七晶体管M9的源极电压)下降Vd，VSGM9减小。由于第一输入电压VIN不变，第九晶体管M11的源极电压不变，第八晶体管M10的源极电压与第九晶体管M11共源，第八晶体管M10的源极电压也不变，因此VSGM10增大。此时流过第七晶体管M9的电流为IM9＝β(VSGQ9,10-Vd-Vth)2，流过第八晶体管M10的电流为IM10＝β(VSGQ9,10+Vd-Vth)2，其中VSGQ9,10为第七晶体管M9和第八晶体管M10的静态漏栅电压，Vth为MOS晶体管阈值电压，β为MOS晶体管的跨导参数。随着输入电压差Vd的增大，第七晶体管M9和第八晶体管M10的第二端(即漏极)电流差(IM10-IM9)也同时增大，因此第四晶体管对410该输入对管的电流差可以远大于常规输入级的最大电流差2*Id，使用该输入级电路400的AB类放大器的输出电流也可以同比例增大，达到提高输出电流能力的目的。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (9)

1.一种AB类放大器，包括：
输入级电路，具有第一电压输入端、第二电压输入端、第一电流输出端和第二电流输出端；
第一晶体管对，包括第一晶体管和第二晶体管，所述第一晶体管的第一端和所述第二晶体管的第一端连接第一参考节点，所述第一晶体管的第二端连接所述第一电流输出端，所述第二晶体管的第二端连接所述第二电流输出端，所述第一晶体管的控制端连接所述第二晶体管的控制端；
电阻对，包括第一电阻和第二电阻，所述第一电阻连接在所述第一晶体管的第二端和所述第一晶体管的控制端之间，所述第二电阻连接在所述第二晶体管的第二端和所述第二晶体管的控制端之间；
第二晶体管对，包括第三晶体管和第四晶体管，所述第三晶体管的第一端和所述第四晶体管的第一端连接第二参考节点，所述第三晶体管的第二端连接所述第三晶体管的控制端，所述第三晶体管的控制端连接所述第四晶体管的控制端；
第三晶体管对，包括第五晶体管和第六晶体管，所述第五晶体管的第一端和所述第六晶体管的第一端连接所述第一参考节点，所述第五晶体管的第二端连接所述第三晶体管的第二端，所述第六晶体管的第二端连接所述第四晶体管的第二端，所述第五晶体管的控制端连接所述第一晶体管的第二端，所述第六晶体管的控制端连接所述第二晶体管的第二端，
其中所述第六晶体管的第二端连接所述AB类放大器的输出端；
其中所述输入级电路还包括：
第一电流源；
第二电流源；
第四晶体管对，包括第七晶体管和第八晶体管，所述第七晶体管的第一端连接第四参考节点，所述第八晶体管的第一端连接第三参考节点，所述第七晶体管的第二端连接所述第一电流输出端，所述第八晶体管的第二端连接所述第二电流输出端，所述第七晶体管的控制端连接所述第一电压输入端，所述第八晶体管的控制端连接所述第二电压输入端；
第五晶体管对，包括第九晶体管和第十晶体管，所述第九晶体管的第一端连接所述第三参考节点，所述第十晶体管的第一端连接所述第四参考节点，所述第九晶体管的第二端连接所述第一电流源，所述第十晶体管的第二端连接所述第二电流源，所述第九晶体管的控制端连接所述第一电压输入端，所述第十晶体管的控制端连接所述第二电压输入端；
第六晶体管对，包括第十一晶体管和第十二晶体管，所述第十一晶体管的第一端连接所述第二参考节点，所述第十二晶体管的第一端连接所述第二参考节点，所述第十一晶体管的第二端连接所述第三参考节点，所述第十二晶体管的第二端连接所述第四参考节点，所述第十一晶体管的控制端连接所述第一电流源，所述第十二晶体管的控制端连接所述第二电流源。
2.如权利要求1所述的AB类放大器，其特征在于，所述第二晶体管是所述第一晶体管的镜像晶体管，所述第四晶体管是所述第三晶体管的镜像晶体管，所述第五晶体管是所述第一晶体管的镜像晶体管，所述第六晶体管是所述第五晶体管的镜像晶体管。
3.如权利要求1所述的AB类放大器，其特征在于，所述AB类放大器的输出端电流与所述第一电阻和第二电阻的阻值有关。
4.如权利要求1所述的AB类放大器，其特征在于，所述第一晶体管对和所述第三晶体管对是NMOS晶体管，所述第二晶体管对是PMOS晶体管，所述第一至第六晶体管的第一端为源极，第二端为漏极，控制端为栅极，所述第一参考节点为地电位，所述第二参考节点为电源。
5.如权利要求1所述的AB类放大器，其特征在于，所述第一晶体管和所述第三晶体管对是PMOS晶体管，所述第二晶体管对是NMOS晶体管，所述第一至第六晶体管的第一端为漏极，第二端为源极，控制端为栅极，所述第一参考节点为电源，所述第二参考节点为地电位。
6.如权利要求1所述的AB类放大器，其特征在于，所述第四晶体管对至第六晶体管对均为PMOS晶体管，所述第一端为源极，所述第二端为漏极，所述控制端为栅极。
7.如权利要求1所述的AB类放大器，其特征在于，所述第四晶体管对至第六晶体管对均为NMOS晶体管，所述第一端为漏极，所述第二端为源极，所述控制端为栅极。
8.如权利要求1所述的AB类放大器，其特征在于，所述第一电流源和所述第二电流源的电流相等。
9.如权利要求1所述的AB类放大器，其特征在于，所述第一电流输出端和所述第二电流输出端的最大电流差与所述第一电压输入端和所述第二电压输入端的电压差有关。
CN201910843535.8A 2019-09-06 2019-09-06 一种ab类放大器 Active CN112468102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910843535.8A CN112468102B (zh) 2019-09-06 2019-09-06 一种ab类放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910843535.8A CN112468102B (zh) 2019-09-06 2019-09-06 一种ab类放大器

Publications (2)

Publication Number Publication Date
CN112468102A CN112468102A (zh) 2021-03-09
CN112468102B true CN112468102B (zh) 2022-02-22

Family

ID=74807257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910843535.8A Active CN112468102B (zh) 2019-09-06 2019-09-06 一种ab类放大器

Country Status (1)

Country Link
CN (1) CN112468102B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800519A (zh) * 2009-02-09 2010-08-11 普诚科技股份有限公司 运算放大器及降低运算放大器的偏移电压的方法
CN104518744A (zh) * 2014-09-12 2015-04-15 上海华虹宏力半导体制造有限公司 前置放大器
CN105720928A (zh) * 2016-01-22 2016-06-29 西安电子科技大学 一种两级差动低噪声放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330751B1 (ko) * 2007-02-08 2013-11-18 삼성전자주식회사 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800519A (zh) * 2009-02-09 2010-08-11 普诚科技股份有限公司 运算放大器及降低运算放大器的偏移电压的方法
CN104518744A (zh) * 2014-09-12 2015-04-15 上海华虹宏力半导体制造有限公司 前置放大器
CN105720928A (zh) * 2016-01-22 2016-06-29 西安电子科技大学 一种两级差动低噪声放大器

Also Published As

Publication number Publication date
CN112468102A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US6437645B1 (en) Slew rate boost circuitry and method
US7777568B2 (en) High frequency receiver preamplifier with CMOS rail-to-rail capability
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US7327194B2 (en) Low voltage low power class A/B output stage
CN113726298B (zh) 一种全差分二级运算放大器电路
JPH0360209A (ja) 増幅器回路とこの回路を含む半導体集積回路
CN112821875B (zh) 一种放大器电路
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US7098736B2 (en) Amplifier circuit
US6788143B1 (en) Cascode stage for an operational amplifier
US6249153B1 (en) High slew rate input differential pair with common mode input to ground
US7002405B2 (en) Linear low noise transconductance cell
CN112468102B (zh) 一种ab类放大器
JP6338807B1 (ja) Ａｂ級アンプおよびオペアンプ
CN111800101A (zh) 用于运算放大器的转换升压电路
KR100499858B1 (ko) 가변 이득 증폭기
US9847758B2 (en) Low noise amplifier
KR100499856B1 (ko) 가변 이득 증폭기
KR20040051366A (ko) 가변 이득 증폭기
US6831501B1 (en) Common-mode controlled differential gain boosting
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
WO1993008638A1 (en) Differential operational amplifier
US5334949A (en) Differential amplifiers
US7265621B1 (en) Fully differential operational amplifier with fast settling time
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: B610, Zhongdi building, industry university research base, China University of Geosciences, No.8, Yuexing Third Road, South District, high tech Zone, Nanshan District, Shenzhen, Guangdong 518000

Patentee after: Shenzhen Saiyuan Microelectronics Co.,Ltd.

Address before: B610, Zhongdi building, industry university research base, China University of Geosciences, No.8, Yuexing Third Road, South District, high tech Zone, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: SHENZHEN SINONE CHIP ELECTRONIC Co.,Ltd.