CN109683651A - 一种高电源抑制比的低压差线性稳压器电路 - Google Patents

Abstract

一种高电源抑制比的低压差线性稳压器电路，属于模拟电路集成领域。包括偏置模块、误差放大器、缓冲器和输出级，偏置模块提供偏置电压；误差放大器的正向输入端连接基准电压，负向输入端连接反馈电压，输出端通过缓冲器和输出级后连接LDO的输出端；缓冲器包括放大级、高通滤波器和电流源，放大级接在缓冲器的输入端和输出端之间；电流源接在电源电压和缓冲器的输出端之间；高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，第一PMOS管栅极连接偏置电压，其源极连接电源电压并通过第一电容后连接其漏极、第二PMOS管栅极以及第一NMOS管栅极和漏极；第二PMOS管源极连接缓冲器的输出端，其漏极连接第一NMOS管源极并接地。本发明提高了电源抑制比。

Description

一种高电源抑制比的低压差线性稳压器电路

技术领域

本发明属于模拟电路集成领域，特别涉及一种低压差线性稳压器(LDO)电路。

背景技术

在当今社会，随着科技的不断进步，电子产品成了每个人的必备品，电子系统的电源管理芯片对整机有着非常重要的影响，低压差线性稳压器是片上系统重要的解决方案。随着低压差线性稳压器的负载电容越来越小，负载电流越来越大，其电源抑制比难以达到其所需求的指标，从而影响整个低压差线性稳压器的整体性能。

传统的低压差线性稳压器的电源抑制比较低，很难达到电源系统对于低压差线性稳压器的电源抑制比的指标要求，再加上片上低压差线性稳压器成为了低压差线性稳压器的发展方向，使得更加难以达到片上系统的指标要求。

发明内容

针对传统低压差线性稳压器存在的电源抑制比较低的不足之处，本发明提出一种能够提高电源抑制比的低压差线性稳压器电路，通过采用带有高通滤波器的缓冲器结构，使得本发明的低压差线性稳压器电路在高频下仍然具有很好的电源抑制比，对于低频来说，由于采用了放大器和缓冲器构成的三级放大结构，其增益比较大，故本发明在低频下也具有很好的电源抑制比。

本发明的技术方案为：

一种高电源抑制比的低压差线性稳压器电路，包括偏置模块、误差放大器、缓冲器和输出级，

所述偏置模块用于为所述误差放大器和缓冲器提供偏置电压；

所述误差放大器的正向输入端连接基准电压，其负向输入端连接反馈电压，其输出端连接所述缓冲器的输入端；

所述输出级的输入端连接所述缓冲器的输出端，其输出端作为所述低压差线性稳压器电路的输出端；

所述缓冲器包括放大级、高通滤波器和电流源，所述放大级的输入端连接所述缓冲器的输入端，其输出端连接所述缓冲器的输出端；

所述电流源接在电源电压和所述缓冲器的输出端之间；

所述高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，

第一PMOS管的栅极连接所述偏置电压，其源极连接第一电容的一端并连接电源电压，其漏极连接第一电容的另一端、第二PMOS管的栅极、第一NMOS管的栅极和漏极；

第二PMOS管的源极连接所述缓冲器的输出端，其漏极连接第一NMOS管的源极并接地。

具体的，所述缓冲器中放大级为共源放大结构，包括第三PMOS管，第三PMOS管的栅极作为所述放大级的输入端，其源极作为所述放大级的输出端，其漏极接地。

具体的，所述缓冲器中放大级为共源共栅放大结构，包括第二NMOS管和第三NMOS管，

第三NMOS管的栅极作为所述放大级的输入端，其漏极连接第二NMOS管的源极，其源极接地；

第二NMOS管的栅极连接第一电流源，其漏极作为所述放大级的输出端。

具体的，所述缓冲器中电流源包括第四PMOS管，第四PMOS管的栅极连接所述偏置电压，其源极连接电源电压，其漏极连接所述缓冲器的输出端。

具体的，所述误差放大器为两级结构，

所述误差放大器第一级包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管和第五NMOS管，所述误差放大器第二级包括第八PMOS管、第九PMOS管、第六NMOS管和第七NMOS管，

第六PMOS管的栅极作为所述误差放大器的正向输入端，其源极连接第七PMOS管的源极和第五PMOS管的漏极，其漏极连接第五NMOS管和第七NMOS管的栅极以及第四NMOS管的栅极和漏极；

第七PMOS管的栅极作为所述误差放大器的负向输入端，其漏极连接第五NMOS管的漏极和第六NMOS管的栅极；

第五PMOS管的栅极连接所述偏置电压，其源极连接第八PMOS管和第九PMOS管的源极并连接电源电压；

第九PMOS管的栅极连接第六NMOS管的漏极、第八PMOS管的栅极和漏极，其漏极连接第七NMOS管的漏极并作为所述误差放大器的输出端；

第四NMOS管、第五NMOS管、第六NMOS管和第七NMOS管的源极接地。

具体的，所述低压差线性稳压器电路还包括弥勒补偿单元，所述弥勒补偿单元包括第二电容和第三电阻，

第二电容的一端连接第七NMOS管的栅极，另一端通过第三电阻后连接所述缓冲器的输出端。

具体的，所述偏置模块包括第十PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，

第八NMOS管的栅漏互连并连接第九NMOS管、第十NMOS管和第十二NMOS管的栅极以及第一电流源，其源极连接第九NMOS管的漏极；

第十一NMOS管的栅极连接第十NMOS管的漏极和第十三NMOS管的栅极以及第二电流源，其漏极连接第十NMOS管的源极，其源极连接第九NMOS管和第十三NMOS管的源极并接地；

第十二NMOS管的源极连接第十三NMOS管的漏极，其漏极连接第十PMOS管的栅极和漏极并输出所述偏置电压；

第十PMOS管的源极连接电源电压。

具体的，所述输出级包括第十一PMOS管、第一电阻和第二电阻，

第十一PMOS管的栅极作为所述输出级的输入端，其源极连接电源电压，其漏极作为所述输出级的输出端并通过第一电阻和第二电阻的串联结构后接地；第一电阻和第二电阻的串联点输出所述反馈电压。

本发明的有益效果为：本发明提出的低压差线性稳压器，通过采用带高通滤波器的缓冲器，使得本发明在高频下仍具有很好的电源抑制比，同时误差放大器和缓冲器构成三级放大结构使得本发明在低频下也具有很好的电源抑制比；本发明结构简单易于调整，适用范围广。

附图说明

图1为本发明提出的一种高电源抑制比的低压差线性稳压器电路的拓扑结构图。

图2为本发明提出的一种高电源抑制比的低压差线性稳压器电路在实施例中给出的一种具体电路实现形式。

图3为本发明提出的一种高电源抑制比的低压差线性稳压器电路中偏置模块的一种实现形式。

图4为本发明提出的一种高电源抑制比的低压差线性稳压器电路中误差放大器的一种实现形式。

图5为本发明提出的一种高电源抑制比的低压差线性稳压器电路中缓冲器的一种实现形式。

图6为本发明提出的一种高电源抑制比的低压差线性稳压器电路中缓冲器的另一种实现形式。

具体实施方式

下面结合附图，通过具体实施例进一步说明本发明的技术方案。

如图1所示是本发明提出的一种高电源抑制比的低压差线性稳压器电路的拓扑结构图，包括偏置模块以及误差放大器、缓冲器和输出级构成的负反馈环路。输出级包括功率管和反馈电阻，如图1和图2所示，反馈电阻包括第一电阻R1和第二电阻R2，第一电阻R1和第二电阻R2为同类型电阻，反馈电阻值的大小应充分考虑其负载所需电流大小；功率管宽长比要足够大以保证足够的抽取电流，功率管可以为PMOS管或NMOS管，以功率管为PMOS管为例，功率管为第十一PMOS管M22，第十一PMOS管M22的栅极作为输出级的输入端，其源极连接电源电压，其漏极作为输出级的输出端并通过第一电阻R1和第二电阻R2的串联结构后接地；第一电阻R1和第二电阻R2的串联点输出反馈电压Vfb连接误差放大器的负向输入端。

偏置模块用于为误差放大器和缓冲器提供偏置电压Vb1。如图3所示给出了偏置模块的一种实现形式，包括第十PMOS管M5、第八NMOS管M1、第九NMOS管M2、第十NMOS管M3、第十一NMOS管M4、第十二NMOS管M6和第十三NMOS管M7，第八NMOS管M1的栅漏互连并连接第九NMOS管M2、第十NMOS管M3和第十二NMOS管M6的栅极以及第一电流源Ibias1，其源极连接第九NMOS管M2的漏极；第十一NMOS管M4的栅极连接第十NMOS管M3的漏极和第十三NMOS管M7的栅极以及第二电流源Ibias2，其漏极连接第十NMOS管M3的源极，其源极连接第九NMOS管M2和第十三NMOS管M7的源极并接地；第十二NMOS管M6的源极连接第十三NMOS管M7的漏极，其漏极连接第十PMOS管M5的栅极和漏极并输出偏置电压Vb1；第十PMOS管M5的源极连接电源电压。第一电流源Ibias1和第二电流源Ibias2为恒流源。

本实施例给出的偏置电路结构由两个恒流源提供外部电流，方便大范围输出所需电压，能够调节的电压范围比较大，具有易于调整的特点。由图3可知，本实施例中偏置电压由两个恒流源供电，并且只提供PMOS管的栅极电压。但其如有需要也可以稍作改动用来提供NMOS管的电压，若其为共源共栅级提供电压，其MOS管层数也可根据实际情况做相应调整。本实施例中给出的这种偏置电路相比一般的偏置电路更为简洁高效，电压更为稳定。

误差放大器的正向输入端连接外部基准电压Vref，其负向输入端连接反馈电压Vfb，其输出端连接缓冲器的输入端。如图2和图4所示给出了误差放大器的一种实现形式，本实施例中误差放大器为双端输入单端输出的两级结构，用来保证足够的环路增益，第一级为五管差分运放，包括第五PMOS管M8、第六PMOS管M9、第七PMOS管M11、第四NMOS管M10和第五NMOS管M12，第二级为共源放大器，包括第八PMOS管M13、第九PMOS管M15、第六NMOS管M14和第七NMOS管M16，第六PMOS管M9的栅极作为误差放大器的正向输入端，其源极连接第七PMOS管M11的源极和第五PMOS管M8的漏极，其漏极连接第五NMOS管M12和第七NMOS管M16的栅极以及第四NMOS管M10的栅极和漏极；第七PMOS管M11的栅极作为误差放大器的负向输入端，其漏极连接第五NMOS管M12的漏极和第六NMOS管M14的栅极；第五PMOS管M8的栅极连接偏置电压，其源极连接第八PMOS管M13和第九PMOS管M15的源极并连接电源电压；第九PMOS管M15的栅极连接第六NMOS管M14的漏极、第八PMOS管M13的栅极和漏极，其漏极连接第七NMOS管M16的漏极并作为误差放大器的输出端；第四NMOS管M10、第五NMOS管M12、第六NMOS管M14和第七NMOS管M16的源极接地。

如图4所示，本实施例中误差放大器第一级为常见的五管运放，低频增益大约为为方便计算，假设误差放大器中所有MOS管跨导g_m和导通电阻r_o相同，第二级为共源放大结构，这种结构给误差放大器开环传输函数提供一个左半平面零点，改善了误差放大器的稳定性。

误差放大器第一级中第六PMOS管M9和第七PMOS管M11为五管运放输入对管，第四NMOS管M10和第五NMOS管M12为电流镜结构，第五PMOS管M8为电流源，为运放提供所需电流。误差放大器第二级的共源放大器，第八PMOS管M13和第九PMOS管M15为电流镜，第六NMOS管M14和第七NMOS管M16为两个共源放大管。

低频时，因为大部分信号是从第六NMOS管M14流到输出端而不是从第七NMOS管M16流到输出端，所以在计算第二级低频增益时可以认为第七NMOS管M₁₆栅极接地，这样第二级的低频增益大约为误差放大器的环路增益为：

本发明提出的缓冲器包括放大级、高通滤波器和电流源，放大级的输入端连接缓冲器的输入端，其输出端连接缓冲器的输出端；电流源接在电源电压和缓冲器的输出端之间；如图5所示，缓冲器中电流源包括第四PMOS管M20，第四PMOS管M20的栅极连接偏置电压，其源极连接电源电压，其漏极连接缓冲器的输出端。以第四PMOS管M20作为缓冲器电流源，为缓冲器提供电流，采用一个类似二极管接法的PMOS管的结构，在低频下可以看作一个电阻，对于电源纹波有很好的抑制作用，可以降低电源纹波的影响。

高通滤波器的结构如图5和图6所示，包括第一NMOS管M19、第一PMOS管M18、第二PMOS管M21和第一电容C3，第一电容C3和LDO负载电容C1为同类型电容，第一PMOS管M18的栅极连接偏置电压，其源极连接第一电容C3的一端并连接电源电压，其漏极连接第一电容C3的另一端、第二PMOS管M21的栅极、第一NMOS管M19的栅极和漏极；第二PMOS管M21的源极连接缓冲器的输出端和第四PMOS管M20的漏极构成了整个高通滤波器，其漏极连接第一NMOS管M19的源极并接地，第一NMOS管M19采用二极管接法。缓冲器采用高通滤波器，使得本发明的LDO在高频下也有较好的电源抑制比。

图5和图6分别给出了缓冲器中放大级为共源放大结构和共源共栅放大结构的实现形式。

如图5所示给出了缓冲器中放大级为共源放大结构的示意图，共源放大结构的放大级包括第三PMOS管M17，第三PMOS管M17的栅极作为放大级的输入端连接误差放大器的输出端，其源极作为放大级的输出端，其漏极接地。采用共源放大结构，可以进一步增大增益，保持低频下的大电源抑制比。

如图6所示给出了缓冲器中放大级为共源共栅放大结构的示意图，共源共栅放大结构的放大级包括第二NMOS管M23和第三NMOS管M24，第三NMOS管M24的栅极作为放大级的输入端，其漏极连接第二NMOS管M23的源极，其源极接地；第二NMOS管M23的栅极连接第一电流源Ibias1，其漏极作为放大级的输出端。

本发明提出的低压差线性稳压器电路还包括弥勒补偿单元，如图2所示，弥勒补偿单元包括第二电容C2和第三电阻R3，第二电容C2的一端连接第七NMOS管M16的栅极，另一端通过第三电阻R3后连接缓冲器的输出端。本实施例采用基本的弥勒Miller补偿，保证了环路的稳定性，具体可以视零极点位置采用对应的密勒补偿方式。

本实施例中所有的PMOS管衬底均接电源电位，所有的NMOS管衬底均接地电位；电容的量级设置为pF级，电阻的量级大约设置在KΩ级别。

本实施例中通过两级误差放大器和一个缓冲器以及PMOS功率管和两个反馈电阻构成的负反馈环路，使得低压差线性稳压器LDO的电源抑制比得到了有效提高，采用了一种带有高通滤波器的缓冲器结构，使得LDO结构具有在高频下仍然具有很好的电源抑制比，而对于低频来说，由于采用了三级放大结构，其增益比较大，故其在低频下也具有很好的电源抑制比，同时由于在缓冲器部分电源到功率管栅极之间采用了类似二极管的接法使得其电源纹波也得到了有效消减。LDO中只具有一个环路，因此其环路稳定性易于调整，但同时其具有三级结构，为了保持环路稳定性需要LDO负载电容C1、第二电容C2的容值以及第一电阻R1和第二电阻R2的阻值选取合适。另外还需要保持电流镜第四NMOS管M10和第五NMOS管M12、电流镜第八PMOS管M13和第九PMOS管M15、输入对管第六PMOS管M9和第七PMOS管M11以及第一电阻R1和第二电阻R2的匹配。

本发明提出的低压差线性稳压器LDO中，误差放大器的增益为Gain₁，缓冲器的增益为Gain₂，功率管的跨导为g_mp，功率管栅漏电阻为r_p，那么整个LDO的环路增益loop_gain为

本发明误差放大器的带宽为BW，误差放大器的单位增益频率为UGF，误差放大器的环路增益为A_ol-dcβ，那么误差放大器的电源抑制比PSR为

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。如功率管也可以改为NMOS管，或采用Native管，误差放大器的输入对管可以改为NMOS管，相关电路做相应的调整即可。本发明尤其适用于对于电源抑制比要求比较高的电路，如高速高精度的ADC等。

Claims (8)

1.一种高电源抑制比的低压差线性稳压器电路，包括偏置模块、误差放大器、缓冲器和输出级，

所述偏置模块用于为所述误差放大器和缓冲器提供偏置电压；

所述误差放大器的正向输入端连接基准电压，其负向输入端连接反馈电压，其输出端连接所述缓冲器的输入端；

所述输出级的输入端连接所述缓冲器的输出端，其输出端作为所述低压差线性稳压器电路的输出端；

其特征在于，所述缓冲器包括放大级、高通滤波器和电流源，所述放大级的输入端连接所述缓冲器的输入端，其输出端连接所述缓冲器的输出端；

所述电流源接在电源电压和所述缓冲器的输出端之间；

所述高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，

第一PMOS管的栅极连接所述偏置电压，其源极连接第一电容的一端并连接电源电压，其漏极连接第一电容的另一端、第二PMOS管的栅极、第一NMOS管的栅极和漏极；

第二PMOS管的源极连接所述缓冲器的输出端，其漏极连接第一NMOS管的源极并接地。

2.根据权利要求1所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述缓冲器中放大级为共源放大结构，包括第三PMOS管，第三PMOS管的栅极作为所述放大级的输入端，其源极作为所述放大级的输出端，其漏极接地。

3.根据权利要求1所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述缓冲器中放大级为共源共栅放大结构，包括第二NMOS管和第三NMOS管，

第三NMOS管的栅极作为所述放大级的输入端，其漏极连接第二NMOS管的源极，其源极接地；

第二NMOS管的栅极连接第一电流源，其漏极作为所述放大级的输出端。

4.根据权利要求1-3任一项所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述缓冲器中电流源包括第四PMOS管，第四PMOS管的栅极连接所述偏置电压，其源极连接电源电压，其漏极连接所述缓冲器的输出端。

5.根据权利要求4所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述误差放大器为两级结构，

所述误差放大器第一级包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管和第五NMOS管，所述误差放大器第二级包括第八PMOS管、第九PMOS管、第六NMOS管和第七NMOS管，

第六PMOS管的栅极作为所述误差放大器的正向输入端，其源极连接第七PMOS管的源极和第五PMOS管的漏极，其漏极连接第五NMOS管和第七NMOS管的栅极以及第四NMOS管的栅极和漏极；

第七PMOS管的栅极作为所述误差放大器的负向输入端，其漏极连接第五NMOS管的漏极和第六NMOS管的栅极；

第五PMOS管的栅极连接所述偏置电压，其源极连接第八PMOS管和第九PMOS管的源极并连接电源电压；

第九PMOS管的栅极连接第六NMOS管的漏极、第八PMOS管的栅极和漏极，其漏极连接第七NMOS管的漏极并作为所述误差放大器的输出端；

第四NMOS管、第五NMOS管、第六NMOS管和第七NMOS管的源极接地。

6.根据权利要求5所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述低压差线性稳压器电路还包括弥勒补偿单元，所述弥勒补偿单元包括第二电容和第三电阻，

第二电容的一端连接第七NMOS管的栅极，另一端通过第三电阻后连接所述缓冲器的输出端。

7.根据权利要求1或6所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述偏置模块包括第十PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，

第八NMOS管的栅漏互连并连接第九NMOS管、第十NMOS管和第十二NMOS管的栅极以及第一电流源，其源极连接第九NMOS管的漏极；

第十一NMOS管的栅极连接第十NMOS管的漏极和第十三NMOS管的栅极以及第二电流源，其漏极连接第十NMOS管的源极，其源极连接第九NMOS管和第十三NMOS管的源极并接地；

第十二NMOS管的源极连接第十三NMOS管的漏极，其漏极连接第十PMOS管的栅极和漏极并输出所述偏置电压；

第十PMOS管的源极连接电源电压。

8.根据权利要求1所述的高电源抑制比的低压差线性稳压器电路，其特征在于，所述输出级包括第十一PMOS管、第一电阻和第二电阻，

第十一PMOS管的栅极作为所述输出级的输入端，其源极连接电源电压，其漏极作为所述输出级的输出端并通过第一电阻和第二电阻的串联结构后接地；第一电阻和第二电阻的串联点输出所述反馈电压。