CN110048601B

CN110048601B - 一种有源电容电路

Info

Publication number: CN110048601B
Application number: CN201910454905.9A
Authority: CN
Inventors: 明鑫; 程政; 冯旭东; 胡晓冬; 罗淞民; 邹瑞恒; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2019-05-29
Filing date: 2019-05-29
Publication date: 2020-07-31
Anticipated expiration: 2039-05-29
Also published as: CN110048601A

Abstract

一种有源电容电路，利用运算放大器和第二电阻构成有源电容，运算放大器的同相输入端连接第二电阻的一端，其反相输入端和输出端连接第二电阻的另一端；运算放大器包括偏置级、第一级、第二级、第三级、第四级和弥勒电容，偏置级用于提供偏置；第一级为轨到轨折叠共源共栅结构，能够提高输入电压摆幅；第二级为高增益的共源放大器，能够提供较高增益；第三级为电阻负载低增益的共源放大器，用于使电位反相；第四级为共源缓冲器，能够提供较大的负载驱动能力。本发明通过优化运算放大器内部结构能够实现更高的增益和更低的带宽；可以做到片内集成，能够应用到DC‑DC变换器中实现二型补偿；实现了输入输出电压摆幅从地到供电轨，适用范围更广。

Description

一种有源电容电路

技术领域

本发明属于电子电路技术领域，具体涉及一种有源电容电路，能够用于DC-DC变换器中实现二型补偿。

背景技术

近几年来，随着便携式电子设备的快速发展，电子设备对供电芯片的要求越来越高，不仅要求电源芯片具有较高的电源转换效率，还要求芯片具有较高的集成度。Buck型峰值电流模控制模式的DC-DC变换器由于其较高的效率以及简单的频率补偿策略在工业界得到广泛应用。

Buck型开关电源芯片通过在输出电压进行采样再经过内部的误差放大器之后与电流采样信号进行比较，调整开关占空比以实现输出电压调制，其本质上是一个反馈的调节过程。反馈就需要考虑反馈环的频率稳定性，只有当反馈是负反馈时芯片才能正常工作，否则会出现芯片振荡的情况。为了保证反馈环为负反馈，需要在误差放大器的输出端连接补偿网络，峰值电流模控制模式的DC-DC变换器通常采用串联电阻和电容到地的补偿电路，在环路中补偿一个低频极点和一个零点，该方式称为二型补偿，如图1所示。补偿电容的大小和电路内部参数相关，取值通常在几百皮法到几纳法之间，这样大小的电容在半导体制造工业中难以在芯片上集成，需要在芯片的端口外接补偿电路才能实现，这就限制了芯片的集成度。传统补偿电容在输入输出电压摆幅、增益和带宽等方面也存在不足之处。

发明内容

针对上述传统大电容难以集成的不足之处，本发明提出一种能够片上集成的有源电容电路，通过电阻和运算放大器的连接形式可以在频率响应上等效电容的特性，将本发明提出的有源电容电路应用于DC-DC变换器中实现二型补偿时，DC-DC变换器无需外接补偿电容即可对反馈环路进行频率补偿，补偿电路可全部在片上实现，有效提高了芯片的集成度。

本发明的技术方案为：

一种有源电容电路，包括运算放大器和第二电阻，运算放大器的同相输入端连接第二电阻的一端，其反相输入端和输出端连接第二电阻的另一端；

所述运算放大器包括偏置级、第一级、第二级、第三级、第四级和弥勒电容，所述偏置级用于提供第一偏置电压和第二偏置电压；

所述第一级包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，

第七NMOS管的栅极连接第四PMOS管的栅极并作为所述运算放大器的反相输入端，其漏极连接第十PMOS管的漏极和第十二PMOS管的源极，其源极连接第八NMOS管和第九NMOS管的源极以及第五NMOS管和第六NMOS管的漏极；

第五PMOS管的栅极连接第八NMOS管的栅极并作为所述运算放大器的同相输入端，其漏极连接第十二NMOS管的源极和第十四NMOS管的漏极，其源极连接第三PMOS管和第四PMOS管的源极以及第六PMOS管和第七PMOS管的漏极；

第二PMOS管的栅漏短接并连接第三PMOS管的栅极和第三NMOS管的漏极，其源极连接第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十四PMOS管和第十五PMOS管的源极并连接电源电压；

第四NMOS管的栅漏短接并连接第三PMOS管的漏极和第五NMOS管的栅极，其源极连接第三NMOS管、第五NMOS管、第六NMOS管、第十NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管的源极并接地；

第九NMOS管的栅极连接第十NMOS管的栅极和漏极以及第九PMOS管的漏极，其漏极连接第八PMOS管的栅极和漏极以及第七PMOS管的栅极；

第十三PMOS管的栅极连接第十二PMOS管的栅极、第十六NMOS管的漏极以及第十五PMOS管的栅极和漏极，其漏极连接第十二NMOS管的漏极并作为所述第一级的输出端，其源极连接第八NMOS管和第十一PMOS管的漏极；

第十一NMOS管的栅极连接第十二NMOS管的栅极、第十四PMOS管的漏极以及第十五NMOS管的栅极和漏极，其漏极连接第十二PMOS管的漏极以及第十三NMOS管和第十四NMOS管的栅极，其源极连接第四PMOS管和第十三NMOS管的漏极；

第六PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十四PMOS管的栅极连接所述第二偏置电压，第三NMOS管、第六NMOS管和第十六NMOS管的栅极连接所述第一偏置电压；

所述第二级包括第十六PMOS管和第十七NMOS管，第十六PMOS管的栅极连接所述第二偏置电压，其源极连接电源电压，其漏极连接第十七NMOS管的漏极并作为所述第二级的输出端；第十七NMOS管的栅极连接所述第一级的输出端，其源极接地；

所述第三级包括第三电阻和第十八NMOS管，第十八NMOS管的栅极连接所述第二级的输出端，其漏极作为所述第三级的输出端并通过第三电阻后连接电源电压，其源极接地；

所述第四级包括第四电阻和第十九NMOS管，第十九NMOS管的栅极连接所述第三级的输出端，其漏极作为所述有源电容电路的输出端并通过第四电阻后连接电源电压，其源极接地；

弥勒电容接在所述第一级输出端和所述有源电容电路的输出端之间。

具体的，所述偏置级包括第一NMOS管、第二NMOS管和第一PMOS管，

第二NMOS管的栅极连接第一NMOS管的栅极和漏极以及偏置电流源并输出所述第一偏置电压，其源极连接第一NMOS管的源极并接地，其漏极连接第一PMOS管的栅极和漏极并输出所述第二偏置电压；第一PMOS管的源极连接电源电压。

具体的，将所述有源电容电路与第一电阻构成二型补偿用于DC-DC变换器中进行频率补偿，第一电阻一端连接所述DC-DC变换器中跨导运算放大器的输出，另一端连接所述有源电容电路中运算放大器的同相输入端；第四NMOS管和第五NMOS管的尺寸比为1:3。

本发明的有益效果为：本发明利用第二电阻R2和运算放大器OP构成有源电容，通过优化运算放大器内部结构实现比传统有源电容结构更高的增益和更低的带宽，因此作为有源电容性能更好；另外运算放大器OP第一级的结构能实现输入输出电压摆幅从地到供电轨；本发明可以做到片内集成，能够应用到DC-DC变换器中实现二型补偿，无需外接补偿电容，补偿电路可全部在片上实现，有效提高了芯片的集成度，且能够满足DC-DC变换器中误差放大器输出电压的范围要求。

附图说明

图1为Buck变换器中实现片外二型补偿的架构图。

图2为本发明提出的一种有源电容电路应用在DC-DC变换器中实现二型补偿的等效框架图。

图3为本发明提出的一种有源电容电路中运算放大器OP的电路结构图。

图4为本发明提出的一种有源电容电路中运算放大器OP的输入级跨导原理图。

图5为本发明提出的一种有源电容电路中运算放大器OP的交流AC特性波特图。

图6为本发明提出的一种有源电容电路的仿真验证图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

本发明提出一种由电阻和运算放大器构成的有源电容电路，如图2所示，包括运算放大器OP和第二电阻R2，运算放大器OP的同相输入端连接第二电阻R2的一端，其反相输入端和输出端连接第二电阻R2的另一端。运算放大器OP的内部结构如图3所示，包括偏置级、第一级、第二级、第三级、第四级和弥勒电容Cc。

偏置级用于提供第一偏置电压和第二偏置电压，如图3所示给出了偏置级的一种实现形式，包括第一NMOS管M1、第二NMOS管M2和第一PMOS管M3，第二NMOS管M2的栅极连接第一NMOS管M1的栅极和漏极以及偏置电流源Ibias并输出第一偏置电压，其源极连接第一NMOS管M1的源极并接地，其漏极连接第一PMOS管M3的栅极和漏极并输出第二偏置电压；第一PMOS管M3的源极连接电源电压。偏置电流源I_bias为芯片内偏置级供给偏置电流，本实施例中将偏置级的MOS的管与误差放大器OP中的MOS管形成电流镜从而提供偏置。

运算放大器的四级结构中，第一级为轨到轨折叠共源共栅结构，第二级为高增益的共源放大器，第三级为电阻负载低增益的共源放大器，第四级为共源缓冲器buffer。

如图3所示，第一级包括第三NMOS管M5、第四NMOS管M7、第五NMOS管M8、第六NMOS管M9、第七NMOS管M12、第八NMOS管M13、第九NMOS管M17、第十NMOS管M19、第十一NMOS管M24、第十二NMOS管M25、第十三NMOS管M26、第十四NMOS管M27、第十五NMOS管M29、第十六NMOS管M31、第二PMOS管M4、第三PMOS管M6、第四PMOS管M10、第五PMOS管M11、第六PMOS管M14、第七PMOS管M15、第八PMOS管M16、第九PMOS管M18、第十PMOS管M20、第十一PMOS管M21、第十二PMOS管M22、第十三PMOS管M23、第十四PMOS管M28和第十五PMOS管M30，第七NMOS管M12的栅极连接第四PMOS管M10的栅极并作为运算放大器OP的反相输入端，其漏极连接第十PMOS管M20的漏极和第十二PMOS管M22的源极，其源极连接第八NMOS管M13和第九NMOS管M17的源极以及第五NMOS管M8和第六NMOS管M9的漏极；第五PMOS管M11的栅极连接第八NMOS管M13的栅极并作为运算放大器OP的同相输入端，其漏极连接第十二NMOS管M25的源极和第十四NMOS管M27的漏极，其源极连接第三PMOS管M6和第四PMOS管M10的源极以及第六PMOS管M14和第七PMOS管M15的漏极；第二PMOS管M4的栅漏短接并连接第三PMOS管M6的栅极和第三NMOS管M5的漏极，其源极连接第六PMOS管M14、第七PMOS管M15、第八PMOS管M16、第九PMOS管M18、第十PMOS管M20、第十一PMOS管M21、第十四PMOS管M28和第十五PMOS管M30的源极并连接电源电压；第四NMOS管M7的栅漏短接并连接第三PMOS管M6的漏极和第五NMOS管M8的栅极，其源极连接第三NMOS管M5、第五NMOS管M8、第六NMOS管M9、第十NMOS管M19、第十三NMOS管M26、第十四NMOS管M27、第十五NMOS管M29和第十六NMOS管M31的源极并接地；第九NMOS管M17的栅极连接第十NMOS管M19的栅极和漏极以及第九PMOS管M18的漏极，其漏极连接第八PMOS管M16的栅极和漏极以及第七PMOS管M15的栅极；第十三PMOS管M23的栅极连接第十二PMOS管M22的栅极、第十六NMOS管M31的漏极以及第十五PMOS管M30的栅极和漏极，其漏极连接第十二NMOS管M25的漏极并作为第一级的输出端，其源极连接第八NMOS管M13和第十一PMOS管M21的漏极；第十一NMOS管M24的栅极连接第十二NMOS管M25的栅极、第十四PMOS管M28的漏极以及第十五NMOS管M29的栅极和漏极，其漏极连接第十二PMOS管M22的漏极以及第十三NMOS管M26和第十四NMOS管M27的栅极，其源极连接第四PMOS管M10和第十三NMOS管M26的漏极；第六PMOS管M14、第九PMOS管M18、第十PMOS管M20、第十一PMOS管M21和第十四PMOS管M28的栅极连接第二偏置电压，第三NMOS管M5、第六NMOS管M9和第十六NMOS管M31的栅极连接第一偏置电压。

为提高运算放大器OP的输入范围，第一级采用轨到轨输入结构，输入电压V_{IN_N}和V_{IN_P}分别输入到第四PMOS管M10栅极、第七NMOS管M12栅极连接的运算放大器OP反相输入端和第五PMOS管M11栅极、第八NMOS管M13栅极连接的运算放大器OP同相输入端，第六PMOS管M14和第六NMOS管M9分别与偏置级形成电流镜为输入级即第一级提供偏置电流，当输入电压低于NMOS管的阈值电压时，第七NMOS管M12和第八NMOS管M13关断，第四PMOS管M10和第五PMOS管M11导通；当输入电压高于PMOS管的阈值电压时，第四PMOS管M10和第五PMOS管M11关断，第七NMOS管M12和第八NMOS管M13导通，保证了在高压和低压时运放的输入端都能正常工作，实现轨到轨的输入摆幅。另外第一级中利用第三NMOS管M5、第四NMOS管M7、第五NMOS管M8、第二PMOS管M4、第三PMOS管M6、第九NMOS管M17、第十NMOS管M19、第七PMOS管M15、第八PMOS管M16、第九PMOS管M18构成跨导补偿结构来调整输入级的跨导。

运算放大器OP的第二级包括第十六PMOS管M32和第十七NMOS管M33，第十六PMOS管M32的栅极连接第二偏置电压，其源极连接电源电压，其漏极连接第十七NMOS管M33的漏极并作为第二级的输出端；第十七NMOS管M33的栅极连接第一级的输出端，其源极接地。第二级中第十六PMOS管M32和第十七NMOS管M33组成电流镜负载共源放大器，能够提供较高增益。

运算放大器OP的第三级包括第三电阻R3和第十八NMOS管M34，第十八NMOS管M34的栅极连接第二级的输出端，其漏极作为第三级的输出端并通过第三电阻R3后连接电源电压，其源极接地。第三电阻R3和第十八NMOS管M34组成电阻负载共源放大器，该级增益较低，主要功能是使电位反相。

运算放大器OP的第四级包括第四电阻R4和第十九NMOS管M35，第十九NMOS管M35的栅极连接第三级的输出端，其漏极作为有源电容电路的输出端并通过第四电阻R4后连接电源电压，其源极接地。第四电阻R4和第十九NMOS管M35组成共源级缓冲器，为运放输出级提供较大的负载驱动能力，采用共源级结构的目的是保证运放的输出可以在电源和地之间摆动。

本发明提出的有源电容电路能够应用于DC-DC变换器中，与第一电阻R1构成二型补偿对DC-DC变换器进行频率补偿，如图2所示，EA是DC-DC芯片控制环路的跨导误差放大器，其同相输入端接基准电压V_ref，反向输入端接输出电压的采样电压V_FB，二型补偿要求在EA的输出端接电阻电容的串联，如图2虚线连接的二型补偿电路的等效电阻R_eq和等效电容C_eq所示。本发明中利用运算放大器OP和第二电阻R2构成有源电容，有源电容再与第一电阻R1组成片上集成的补偿电路，第一电阻R1一端连接跨导运算放大器EA的输出，另一端连接有源电容电路中运算放大器OP的同相输入端，该片上集成的补偿电路的等效电阻和等效电容即为R_eq和C_eq。

运算放大器OP和第二电阻R2等效为电容的原理如下：由于EA是一个跨导放大器，当EA采样到V_FB发生变化时，会在输出端输出或抽取电流，当输出电流时，传统无源电容的物理特性表现为吸收EA输出的电流，同时电容上的电压升高；而对于有源电容架构，当输出电流时，该电流由误差放大器OP内部晶体管吸收，同时电流会在第二电阻R2上产生上正下负的电压，OP的输出电压升高。当EA抽取电流时，无源电容提供电流同时电压下降，有源电容架构由OP提供电流，在R2上产生上负下正的电压，因此电压下降。

根据上述描述，可以通过物理概念将有源电容和无源电容进行等效。从频率响应上来分析，无源电容组成补偿电路的等效阻抗为

当OP的同相输入端电压变化量为ΔV时，由于OP的电压放大作用，在反相输入端的电压变化量为Av×ΔV，Av为OP的小信号增益。随着频率的上升，Av会表现出OP的频率响应特性，即对于单极点OP，Av满足：

A₀为OP的低频增益，因此对于第一电阻R1、第二电阻R2和运算放大器OP所构成的等效补偿电路，其等效阻抗可以表示为

其中R_P和C_P分别为OP内部主极点的小信号阻抗和电容，在较高的频率下s很大可以忽略

R2中分母上的(1+)项，得到

联立无源电容组成补偿电路的等效阻抗

和本发明提出的有源电容电路构成补偿电路的等效阻抗

两式，可得到等效电容值的大小为：

其中f_GBW为运算放大器OP的穿越频率。因此本发明的有源电容电路和第一电阻R1构成的补偿电路处于交流AC情况时可等效为电阻电容串联，运算放大器OP的穿越频率由其等效电容C_eq容值决定且与等效电容C_eq成反比。

考虑直流DC情况下的等效情况，第二电阻R2由于运算放大器OP的放大作用，DC下第二电阻R2和运算放大器OP构成的有源电容的等效直流电阻R_DC满足：

R_DC＝R2·A₀

因此，直流DC情况下补偿电路等效为两个电阻的串联，运算放大器OP的低频增益A₀与第二电阻R2的大小决定等效电阻R_eq大小。EA输出端可以视为并联了大小为(R1+R2×A0)的电阻。该电阻会导致EA低频输出阻抗下降，同时引入DC电流导致EA产生失调，为了尽量减小这一问题的影响，应使R2×A0尽可能大。

以DC-DC变换器中EA的工作范围在0.8V～2.7V之间为例，为了在芯片工作时不会出现补偿网络失效的情况，需要保证有源电容电路中运算放大器OP的输入、输出摆幅均能包含0.8V～2.7V。本发明提出的有源电容电路，第一级作为输入级采用轨到轨折叠共源共栅结构，可以实现轨到轨的输入摆幅，保证运算放大器OP的输入范围能包含EA输出电压的工作范围。输入级的跨导曲线如图4所示，可见当输入电压较低或较高时，输入级的跨导会减小为中间输入电压跨导的一半，因此本发明采用了由第三NMOS管M5、第四NMOS管M7、第五NMOS管M8、第二PMOS管M4、第三PMOS管M6、第九NMOS管M17、第十NMOS管M19、第七PMOS管M15、第八PMOS管M16、第九PMOS管M18构成的跨导补偿结构来调整输入级的跨导。对于固定尺寸的晶体管，其跨导满足：

I_D为晶体管的漏极电流，因此只需要在高压、低压时使输入对管的偏置电流增大为原来的四倍，即可补偿因MOS管关断而损失的跨导。以高压为例说明电路的工作原理如下：第六PMOS管M14与第六NMOS管M9上的偏置电流大小相等，当输入电压较高时第四PMOS管M10、第五PMOS管M11关断，第七NMOS管M12、第八NMOS管M13导通，输入级的跨导降低为原来的一半。此时第三PMOS管M6打开，第六PMOS管M14上的偏置电流经由第三PMOS管M6流到第四NMOS管M7，第四NMOS管M7和第五NMOS管M8为一对电流镜，尺寸比为1：3，因此第七NMOS管M12、第八NMOS管M13的偏置电流变为了原来的4倍，即跨导变为了原来的2倍，保证了输入级的跨导不会在高输入电压时减小。第三NMOS管M5和第二PMOS管M4用于设置一个偏置电压，当输入电压高于该电压时第三PMOS管M6开始导通，触发跨导补偿机制，该偏置电压的值大约是PMOS的阈值电压。当输入电压为低压时原理类似，不再赘述。M20～M27为套筒式共源共栅，M28～M31用于产生偏置电压，为共源共栅结构的共栅管栅极供电。第四级采用共源级结构的目的是保证运放的输出可以在电源和地之间摆动，满足EA的工作电压范围要求。

弥勒电容C_C跨接到第一级输出端有源电容电路的和输出端之间，因此第一级输出小信号等效电容为弥勒电容乘上第二级、第三级、第四级的增益，主极点位于第一级输出，其频率为：

A₂、A₃、A₄分别表示OP第二级、第三级、第四级的增益，r_{o_1}代表第一级的小信号输出电阻；弥勒电容引入了一个右半平面零点，其频率为：

Gm4是第四级的小信号跨导，由于主极点频率很低，该运放带宽内可视为单级点系统，其幅频相频特性曲线如图5所示。则运放的带宽等于低频增益乘以主极点频率，即：

gm1是第一级的小信号跨导。

本实施例中DC-DC芯片需要的补偿电容大小为1.3nF，根据上式将带宽设置到500kHz，第二电阻R2设置为245Ohm，则等效的补偿电容大小即为1.3nF。如需设置补偿电容的其他取值，只需要设置对应的带宽和R2阻值即可。

如图6所示为应用了本文所设计的有源电容电路进行补偿的buck芯片仿真波形图，从图中可以看出芯片具有良好的环路稳定性，同时在瞬态变化时表现出与无源电容相同的电容特性。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims

1.一种有源电容电路，包括运算放大器和第二电阻，运算放大器的同相输入端连接第二电阻的一端，其反相输入端和输出端连接第二电阻的另一端；

其特征在于，所述运算放大器包括偏置级、第一级、第二级、第三级、第四级和弥勒电容，所述偏置级用于提供第一偏置电压和第二偏置电压；

2.根据权利要求1所述的有源电容电路，其特征在于，所述偏置级包括第一NMOS管、第二NMOS管和第一PMOS管，

3.根据权利要求1或2所述的有源电容电路，其特征在于，将所述有源电容电路与第一电阻构成二型补偿用于DC-DC变换器中进行频率补偿，第一电阻一端连接所述DC-DC变换器中跨导运算放大器的输出，另一端连接所述有源电容电路中运算放大器的同相输入端；第四NMOS管和第五NMOS管的尺寸比为1:3。